JP5351389B2 - プローブカード - Google Patents

プローブカード Download PDF

Info

Publication number
JP5351389B2
JP5351389B2 JP2007149926A JP2007149926A JP5351389B2 JP 5351389 B2 JP5351389 B2 JP 5351389B2 JP 2007149926 A JP2007149926 A JP 2007149926A JP 2007149926 A JP2007149926 A JP 2007149926A JP 5351389 B2 JP5351389 B2 JP 5351389B2
Authority
JP
Japan
Prior art keywords
probe
current
probe card
limiting means
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007149926A
Other languages
English (en)
Other versions
JP2008304234A (ja
Inventor
光夫 中村
憲拡 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Electronic Materials Corp
Original Assignee
Japan Electronic Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Electronic Materials Corp filed Critical Japan Electronic Materials Corp
Priority to JP2007149926A priority Critical patent/JP5351389B2/ja
Publication of JP2008304234A publication Critical patent/JP2008304234A/ja
Application granted granted Critical
Publication of JP5351389B2 publication Critical patent/JP5351389B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、半導体素子の検査装置に使用するプローブカードに関する。
半導体素子の検査時に、電源とグランドがショートした不良デバイスに半導体検査装置のプローブがコンタクトすると、プローブに過電流が生じ、プローブに針焼けが発生する。
例えば、プローブカード、プローブカードが取付けられるテストヘッドおよびテスタによって構成される検査装置において、従来は、不良デバイスによる過電流に対してプローブの針焼け防止と上記テスタの保護のために、テスタあるいはテストヘッドに保護回路あるいは電流制限回路のような保護手段が設けられている。
このような保護手段の例としては、特開2004−77166号公報、特開2006−84395号公報、特開2006−319209号公報等がある
特開2004−77166号公報 特開2006−84395号公報 特開2006−319209号公報
このような、従来の保護手段は様々な半導体素子を想定して、広い範囲の電流値に対応できるように設定されていた。しかし、電流を制限する保護手段の動作応答時間が遅く、針先における発熱量が大きくなって、電流が所定値以下に制限されるまでに針先の温度が上昇し、針焼けが生じることがあった。
つまり、従来のテスタあるいはテストヘッドに設ける保護手段は、いわば汎用装置向けであり、検査対象である半導体素子の仕様に応じて個別の状態を設定するには不十分であった。
このような針焼けを防止する方法として、ヒューズを用いることが考えられる。プローブ針の許容電流程度の通常のヒューズを用いると、ヒューズが切れる前に針先が焼けることがわかっている。特殊な速断ヒューズを用いると針焼けを防止することができるが、電源−グランドがショートした時にヒューズが切れる頻度が多すぎて、実用不可能であった。
さらに、別の針焼け防止方法として、プローブ針への電源経路に保護抵抗を入れる方法が考えられ、例えば、LCDドライブの場合には2kΩ程度の抵抗を用いれば保護効果があることが判っている。しかし、抵抗値を高くすると電圧降下により、検査装置本体での電流判定に支障がでてくるので、検査時の抵抗としては抵抗値が30〜数百Ω程度が実用の限界となっている。
このような、抵抗値では、針先の発熱量を十分に制限することができずに、針焼け防止としては、効果が不十分であった。
このように、従来の検査装置のテスタあるいはテストヘッドに設けられた保護手段では防止することのできない、極短時間(数m秒)の間に生じる針焼けを防止するために、様々な方法を考えたが、十分な効果を得ることができなかった。
そこで、本発明では、検査装置のテスタあるいはテストヘッドに設けられた保護手段が作動するまでの短時間に生じる過電流からプローブを保護し、針焼けを防止することが可能なプローブカードを提供することを目的とする。
本発明のプローブカードは、検査対象物に接触して電流を供給するプローブ、外部から供給される電流を受ける電源電極、上記プローブと上記電源電極とを接続する電気配線、および上記電気配線に設けられ、上記外部から供給される電流が所定値よりも大きくなった場合に、上記プローブに供給される電流を制限する電流制限手段を備えたことを特徴とする。
そして、上記電気配線とグランドの間にコンデンサが接続されており、上記電流制限手段が上記コンデンサよりも上記プローブに近い位置に設けられていることが好ましい。
また、上記電流制限手段が、100μ秒以内に短絡時電流値の1/50以下に電流を制限することが好ましい。
本発明のプローブカードは、検査対象物に接触して電流を供給するプローブ、外部から供給される電流を受ける電源電極、上記プローブと上記電源電極とを接続する電気配線、および上記電気配線に設けられ、上記外部から供給される電流が所定値よりも大きくなった場合に、上記プローブに供給される電流を制限する電流制限手段を備えたことにより、検査装置のテスタあるいはテストヘッドに設けられた保護手段が作動するまでの短時間に生じる過電流からプローブを保護し、針焼けを防止することが可能となる。
そして、上記電気配線とグランドの間にコンデンサが接続されており、上記電流制限手段が上記コンデンサよりも上記プローブに近い位置に設けられていることにより、蓄積されている電位に関係なく瞬時に電流制限の機能を発揮することが可能となる。
また、上記電流制限手段が、100μ秒以内に短絡時電流値の1/50以下に電流を制限することにより、プローブの針先の熱量を1mJ程度に抑えることが可能となり、針焼け防止効果を十分に高めることが可能となる。
本発明を実施するための最良の形態
以下に図を用いて本発明のプローブカード1について詳しく説明する。図1がプローブカード1の概略的な構成図である。
本発明のプローブカード1は、図1に示すように、検査対象物となる半導体ウエハ9に接触して電流を供給するプローブ2、外部から供給される電流を受ける電源電極4、上記プローブ2と上記電源電極4とを接続する電気配線7および、上記電気配線7に設けられ、上記外部から供給される電流が所定値よりも大きくなった場合に、上記プローブ2に供給される電流を制限する電流制限手段3を備える。
そして、本発明のプローブカード1を含む検査装置は、プローブカード1が取付けられるテストヘッド5およびテスタ8を備える。上記テストヘッド5には、電源とグランドがショートした不良デバイスにプローブ2が接触した時に針先に流れる過電流を防止するための保護回路6が設けられている。そして、上記保護回路6は、過電流が生じたときに、3m秒程度で作動する。
上記プローブカード1、テストヘッド5およびテスタ8を含む検査装置全体の概略回路図を図2示す。図2に示すように、本発明のプローブカード1には、上記電源電極4と上記プローブ2を接続する電気配線7と、グランドとの間にはコンデンサ10が設けられている。
上記コンデンサ10は、上記電源電極4と上記電流制限手段3の間に設けられている。このような配置により、上記電流制限手段3が上記コンデンサ10よりも上記プローブ2に近い位置に配置され、蓄積されている電位に関係なく瞬時に電流制限の機能を発揮することが可能となる。
上記電流制限手段3の一例としては、図3に示すような回路が挙げられる。図3に示す上記電流制限手段3は、FET11、コントロールバッファ12、電流検出抵抗13から構成され、所定の電流値以上の電流を制限するようにする。このような従来用いられているような回路を電流制限手段3として用いることができる。
次に、本発明のプローブカード1によりどのようにして検査装置のテスタあるいはテストヘッドに設けられた保護手段が作動するまでの短時間に生じる過電流からプローブ2を保護し、針焼けを防止するかを説明する。ここでは上記電流制限手段3が100μ秒以内に短絡時電流値の1/50以下に電流を制限するプローブカード1について説明する。
本実施形態では、プローブカード1に設けられた上記電流制限手段3が作動する電流値をi1=100mA(短絡時電流値の1/50以下)に設定し、テストヘッド5の保護回路6が作動する電流値をi2=6mA<i1と設定する。
半導体ウエハ10上のデバイスに不良デバイスが存在した場合、過電流が生じる。この過電流が生じた時間を図4に示すグラフでt0とする。この時、グラフに示すように電流値が上昇する。
過電流がi1=100mAを超えると、上記電流制限手段3が作動する。過電流が生じた時間t0から上記電流制限手段3が作動し電流を100mA以下に制限するまでの作動時間t1が、約100μ秒となる。このようにして上記電流制限手段3が作動すると、電流値は100mAに抑えられる。
そして、電流値が100mAの状態で時間が経過すると、依然としてテストヘッド5の保護回路6が作動する電流値i2=6mAをオーバーしているために、保護回路6が作動する。過電流が生じた時間t0から上記保護回路6が作動するまでの作動時間t2が、約3m秒となる。このように、上記電流制限手段3の作動後にさらにテストヘッド5の保護回路6が作動することにより、プローブ2に流れる電流値は、6mA(必要電流+α程度)に抑えることが可能となる。
このようにして、本発明のプローブカード1は電流値を制御することが可能となる。この時のプローブ2の針先の熱量は、約1mJに抑えることができる。このように、針先の熱量を抑えることにより、プローブ2の針焼けを防止することが可能となっている。
この時、図4に示すグラフを見るとよくわかるが、グラフの領域Aが、従来であれば、針焼けが生じていた領域である。従来であれば、一点鎖線で示すように、電流値i4まで上昇した電流が、テストヘッド5の保護回路6が作動し、電流値i2まで制限するのに、t2(約3m秒)掛かっている間に、針先の熱量が上昇し、針焼けを生じていた。
この領域Aが、本発明により、実線で示される電流の推移のように抑制されることにより、針焼けの防止が可能となっている。
そして、電流制限手段3だけでは、制限電流値i1(100mA)の状態が続き、このままの電流値が長時間続くことになり、針や回路への負担がかかる恐れがあるが、テストヘッド5の保護回路6が作動することにより、i2(6mA(必要電流+α))の電流値に制御することが可能となり、プローブと回路の保護が可能となっている。
したがって、本発明のプローブカード1は、プローブカード1に設けられた電流制限手段3を用いることにより、テストヘッド5の保護回路6が作動するまでに生じる針焼けを防止することが可能となっている。
また、本発明は、プローブカード側で針焼け防止が可能となっているので、検査装置のテスタあるいはテストヘッドは、汎用的な用途に対応したままで、プローブカードの電流制限手段を、測定対象となるデバイスの種類や使用電流に応じて変更することにより、様々なデバイスの測定に使用することが可能となる。
本実施形態では、ゲートドライバの検査に使用することを想定して、制限電流を決めているが、制限電流は特にこれに限定するものではなく、対象となるデバイスに応じて適宜設定することが可能である。
本発明のプローブカードの概略的な構成図である。 本発明のプローブカードを含めた検査装置全体の概略的な構成図である。 本発明のプローブカードに設けられた電流制限手段の回路図である。 本発明のプローブカードにより過電流に対応した時の時間の経過と電流の変化を示すグラフである。
符号の説明
1 プローブカード
2 プローブ
3 電流制限手段
4 電源電極
5 テストヘッド
6 保護回路
7 電気配線
8 テスタ
9 半導体ウエハ
10 コンデンサ
11 FET
12 コントロールバッファ
13 電流検出抵抗

Claims (2)

  1. 検査対象物に接触して電流を供給するプローブ、
    外部から供給される電流を受ける電源電極、
    上記プローブと上記電源電極とを接続する電気配線、
    および上記電気配線に設けられ、上記外部から供給される電流が基準値よりも大きくなった場合に、上記プローブに供給される電流を、100μ秒以内に短絡時電流値の1/50以下の電流値に制限し、その後、制限された電流値で電流が上記プローブに供給されるようにする電流制限手段を備えることを特徴とするプローブカード。
  2. 上記電気配線とグランドの間にコンデンサが接続されており、上記電流制限手段が上記コンデンサよりも上記プローブに近い位置に設けられていることを特徴とする請求項1記載のプローブカード。
JP2007149926A 2007-06-06 2007-06-06 プローブカード Active JP5351389B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007149926A JP5351389B2 (ja) 2007-06-06 2007-06-06 プローブカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007149926A JP5351389B2 (ja) 2007-06-06 2007-06-06 プローブカード

Publications (2)

Publication Number Publication Date
JP2008304234A JP2008304234A (ja) 2008-12-18
JP5351389B2 true JP5351389B2 (ja) 2013-11-27

Family

ID=40233098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007149926A Active JP5351389B2 (ja) 2007-06-06 2007-06-06 プローブカード

Country Status (1)

Country Link
JP (1) JP5351389B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7977959B2 (en) * 2007-09-27 2011-07-12 Formfactor, Inc. Method and apparatus for testing devices using serially controlled intelligent switches
JP2010151560A (ja) * 2008-12-25 2010-07-08 Japan Electronic Materials Corp プローブカード

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63179507A (ja) * 1987-01-21 1988-07-23 日立エーアイシー株式会社 積層セラミツクコンデンサ
JPH10288628A (ja) * 1997-04-14 1998-10-27 Fuji Electric Co Ltd プローブカード
JP2002124552A (ja) * 2000-10-13 2002-04-26 Seiko Instruments Inc プローブカード及び半導体検査装置
JP4020305B2 (ja) * 2002-08-12 2007-12-12 株式会社シバソク 試験装置
US7609080B2 (en) * 2005-03-22 2009-10-27 Formfactor, Inc. Voltage fault detection and protection

Also Published As

Publication number Publication date
JP2008304234A (ja) 2008-12-18

Similar Documents

Publication Publication Date Title
JP4762044B2 (ja) 負荷回路の保護装置
CN111279571B (zh) 高温熔丝电路
JP4558601B2 (ja) 試験装置
JP4415131B2 (ja) 電池保護装置及び電池保護回路
JP4929020B2 (ja) 負荷回路の過電流保護装置
US9411016B2 (en) Testing of a transient voltage protection device
US10250029B2 (en) Device overvoltage detector
JP2009130944A (ja) 電線保護方法および電線保護装置
EP1993182A2 (en) Protection device for load circuits
US20140002100A1 (en) Surge protection circuit and method for testing a surge protection circuit
JP6412092B2 (ja) 突入電流防止回路、突入電流防止方法、及び突入電流防止用プログラム
JP2010210238A (ja) プローブカード、それを備えた半導体検査装置及びプローブカードのヒューズチェック方法
JP2019506834A (ja) 検電器及びシグナルヒューズを用いたmosfetリレー保護装置及び保護方法
JP2008031981A (ja) 内燃機関の異常検出装置
JP4477607B2 (ja) 内燃機関用点火装置
JP5351389B2 (ja) プローブカード
JP2010104079A (ja) 負荷駆動装置
JP5553713B2 (ja) 負荷駆動回路の保護装置
JP2002124552A (ja) プローブカード及び半導体検査装置
JP2014004996A (ja) 車両用の人体保護手段のためのトリガ手段を識別するための方法、診断するための方法、およびトリガするための方法、並びに人体保護手段のためのトリガ手段を識別するための装置、およびトリガするための装置
KR102215950B1 (ko) 전압-제한기 모니터링
JP2007189844A (ja) 半導体素子保護回路
US11824345B2 (en) Methods and apparatus to improve performance of power path protection devices
JP7419948B2 (ja) 内燃機関の点火装置
JP5684871B2 (ja) 負荷回路の保護装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120316

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120406

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120427

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130823

R150 Certificate of patent or registration of utility model

Ref document number: 5351389

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250