JP5340604B2 - 薄膜蒸着方法 - Google Patents

薄膜蒸着方法 Download PDF

Info

Publication number
JP5340604B2
JP5340604B2 JP2007556065A JP2007556065A JP5340604B2 JP 5340604 B2 JP5340604 B2 JP 5340604B2 JP 2007556065 A JP2007556065 A JP 2007556065A JP 2007556065 A JP2007556065 A JP 2007556065A JP 5340604 B2 JP5340604 B2 JP 5340604B2
Authority
JP
Japan
Prior art keywords
thin film
substrate
film deposition
process interval
interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007556065A
Other languages
English (en)
Other versions
JP2008540819A (ja
Inventor
テウク ソ
ヨンフン パク
キフン リ
サンキョ リ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wonik IPS Co Ltd
Original Assignee
Wonik IPS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wonik IPS Co Ltd filed Critical Wonik IPS Co Ltd
Publication of JP2008540819A publication Critical patent/JP2008540819A/ja
Application granted granted Critical
Publication of JP5340604B2 publication Critical patent/JP5340604B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H71/00Details of the protective switches or relays covered by groups H01H73/00 - H01H83/00
    • H01H71/02Housings; Casings; Bases; Mountings
    • H01H71/0207Mounting or assembling the different parts of the circuit breaker
    • H01H71/0228Mounting or assembling the different parts of the circuit breaker having provisions for interchangeable or replaceable parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861Post-treatment or after-treatment not introducing additional chemical elements into the layer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、基板の薄膜を蒸着する方法に関することで、特に基板にTi/TiN薄膜を蒸着する方法に関する。
現在、当業界で共通的に使っているTi薄膜蒸着のためのチャンバとTiN薄膜蒸着のためのチャンバを別に作って行っている。既存にTi/TiNの四つのチャンバを可動する場合TiとTiNをチャンバ一つずつ組み合わせて二つのチャンバを同時にPMをするか、それとも四つのチャンバを同時にPMをしている。
本発明が解決しようとする技術的課題は薄膜蒸着を一つのチャンバで連続的に行って、チャンバ内部には1ないし6個のウエハーをローディング(Loading)して薄膜を蒸着する方法を提供することである。
前記技術的課題を解決するための本発明による薄膜蒸着方法は、シャワーヘッド又はガス噴射手段と基板の間の工程間隔を調整可能な半導体薄膜蒸着チャンバ内で基板にTi/TiN薄膜を蒸着する方法において、(a)少なくとも一つの基板をチャンバの内部にローディングする段階と、(b)前記工程間隔を第1工程間隔維持しながら基板にTi薄膜を蒸着する段階と、(c)前記工程間隔が前記第1工程間隔の2倍以下であり且つ前記第1工程間隔より大きい第1´工程間隔となるようにウエハーブロックを移動させた後、He、Ar、N 、NH 、H で成り立った群から一つ以上選択されたガスを流しながらTi薄膜表面安定化を行う段階と、(d)前記Ti薄膜が蒸着された後、前記工程間隔を調整するために、前記工程間隔が第1´工程間隔からTiN薄膜を蒸着するための第2工程間隔となるようにウエハーブロックを移動させる段階と、(e)前記工程間隔を前記第2工程間隔維持しながら基板にTiN薄膜を蒸着する段階と、(f)前記Ti/TiN薄膜が蒸着された基板をアンローディングする段階とを含むことを特徴とする。
また、前記技術的課題を解決するための本発明による薄膜蒸着方法は、シャワーヘッド又はガス噴射手段と基板間の工程間隔を調整可能な半導体薄膜蒸着チャンバ内で基板にTi/TiN薄膜を蒸着する方法において、(a)少なくとも一つの基板をチャンバ内部にローディングする段階と、(b)前記基板をローディングした後、基板を予熱する段階と、(c)ウエハーブロックを、前記工程間隔がメイン工程間隔となるように移動させる段階と、(d)前記工程間隔を前記メイン工程間隔維持しながら前記予熱された基板にTi薄膜を蒸着する段階と、(e)前記工程間隔が、前記メイン工程間隔の2倍以下であり且つ前記メイン工程より大きい第1´工程間隔となるようにウエハーブロックを移動させた後、He、Ar、N 、NH 、H で成り立った群から一つ以上選択されたガスを流しながらTi薄膜表面安定化を行う段階と、(f)前記工程間隔が前記メイン工程間隔となるようにウエハーブロックを移動させた後、前記メイン工程間隔に設定され且つ前記予熱された基板にTiN薄膜を蒸着する段階とを含むことを特徴とする。
さらに、前記技術的課題を解決するための本発明による薄膜蒸着方法は、シャワーヘッド又はガス噴射手段と基板の間の工程間隔を調整可能な半導体薄膜蒸着チャンバ内で基板にTi/TiN薄膜を蒸着する方法において、(a)N番目基板(又は基板バッチ(batch))をチャンバ内部にローディングする段階と、(b)前記工程間隔を第1工程間隔維持しながら基板にTi薄膜を蒸着する段階と、(c)前記工程間隔が前記第1工程間隔の2倍以下であり且つ前記第1工程間隔より大きい第1´工程間隔となるように前記基板が安着されるウエハーブロックを移動させた後、He、Ar、N 、NH 、H で成り立った群から一つ以上選択されたガスを流しながらTi薄膜表面安定化を行う段階と、(d)第1´工程間隔が第2工程間隔となるようにウエハーブロックを移動させる段階と、(e)前記第2工程間隔を維持しながら基板にTiN薄膜を蒸着する段階と、(f)前記Ti/TiN薄膜が蒸着された基板をアンローディングする段階と、(g)前記(a)ないし(f)段階をK回繰り返す段階と、(h)前記チャンバをドライクリーニングする段階と、(i)N+1番目の基板(又は基板バッチ)をチャンバ内部にローディングする段階とを含むことを特徴とする。
以上、説明したように、本発明によれば、一つのチャンバで1ないし6個の基板にTi/TiN薄膜蒸着が連続的に行うことが可能になれば、通常、このような場合4個のチャンバの中に一つのチャンバだけPM期間になるように調整することで、クラスタツールの可動率が非常に向上する。また、一つのチャンバでTi/TiNを連続的に行うようになればTiチャンバからTiNチャンバの方に基板を移す時間を節約できるので単位時間当り基板処理効率も非常に高くなる。
以下、本発明の望ましい実施例を添付した図面を参照しながら詳しく説明する。まず、図1は本発明によるTi/TiN薄膜蒸着方法の一実施例のフローチャートである。シャワーヘッド又はガス噴射手段と基板の間の間隔(以下:工程間隔)を調整可能な半導体薄膜蒸着チャンバ内で一番初めて基板(1〜6個)をチャンバ内部にローディングする(S110)。
前記チャンバ内部にローディングされた基板にTi薄膜を蒸着する(S120)。ここで、前記シャワーヘッド又はガス噴射手段と基板の間の間隔を第1工程間隔に維持する。
前記基板が安着されるウエハーブロックを、第1工程間隔が第2工程間隔となるように移動させる(S130)。前記基板にTiN薄膜を蒸着する(S140)。この時、工程間隔は第2工程間隔に維持する。最後に前記TiN薄膜を蒸着した後、基板(1〜6個)のアンローディング段階を行う(S150)。
本発明の技術的な核心内容の中で一つはTi薄膜蒸着とTiN薄膜蒸着を連続的に行うことにおいて、各工程別で最適の工程条件を適用できるようにすることである。
通常Ti薄膜蒸着はパワージェネレーターによる電気的エネルギーを印加するために熱分解エネルギーのみを利用するTiN薄膜蒸着工程よりはその工程間隔(シャワーヘッド又はガス噴射手段とウエハーブロックの間の距離)が通常短い。もっと正確に説明すれば、前記Ti薄膜蒸着とTiN薄膜蒸着のための最適の工程条件が同じ工程間隔で導出できないこともある。
従って、本発明はウエハーブロック自体をZ‐モーション(motion)できるようにして、最大一枚から六枚の基板を受けて第1工程間隔で基板にTi薄膜を蒸着して、引き続き第2工程間隔でTiN薄膜を蒸着する。ここで、前記第1工程間隔を第2工程間隔の1.5倍と同じに又はより小さくする。
Ti薄膜蒸着工程において、概略工程間隔は30mm以内で決められる。これに反してTiN工程間隔は70mm以内で決められるので、TiN工程間隔はCVD方法を使う場合、その間隔が25〜70mmの程度が望ましくて、もしTiN薄膜蒸着をSLD(Sequential Layer Deposition)方法を使ったらパージ効果に起因して多少工程間隔がもっと減ることになる。
Ti薄膜蒸着工程においては実際の工程間隔をあまり大きく取れば膜の純度維持に不利である。それは同じパワーにおいて電場が弱くなって置換え反応を通じる膜の内の不純物還元に不利だからである。
そして二つの工程間の工程間隔に大きく差があればTi薄膜蒸着進行の時とTiN薄膜蒸着進行の時、二つの工程進行の間にSH温度変化幅が大きくなって単位時間当り基板進行量関連生産性にも不利な側面がある。
図3を参照して今度はシャワーヘッド又はガス噴射手段と基板間の間隔(以下:工程間隔)を調整可能な半導体薄膜蒸着チャンバ内で前述した基本方法からさらに応用されたTi/TiN薄膜蒸着方法を次のように説明する。即ち、図1で前記基板にTi薄膜を蒸着する段階(S120)と、前記基板にTiN薄膜を蒸着する段階(S140)に次のような後処理段階を挿入する。
前記Ti薄膜蒸着後処理段階のために第1工程間隔が第1´工程間隔となるようにウエハーブロックを移動させて、前記Ti薄膜に後処理段階を遂行した後、前記基板が安着されるウエハーブロックを第1工程間隔が第2工程間隔となるように移動させる。そして、前記TiN薄膜蒸着を行う。この時、前記シャワーヘッドと基板間の間隔を第2工程間隔で維持する。
前記後処理段階はHe、Ar、N、NH、Hで成り立った群から一つ以上選択されたガスを流しながらTi薄膜表面安定化を行うことを特徴とする。またここで、プラズマを発生させても良い。火点ガスであるArを流しながらH元素を含んだガスとN元素を含んだガスを同時に流したら膜内の不純物の減少と引き継いで蒸着されるTiN膜の接着性を良くなるようにする意味でTi膜の上部層を適切に窒化させる作用を得ることができる。さらに、第1工程間隔は第2工程間隔の1.5倍と同じ又はそれより小さくて、第1´工程間隔は第1工程間隔の2倍と同じ又はそれより小さいのが望ましい。Ti薄膜蒸着工程でなるべく膜の純度側面で工程間隔を減らすのが蒸着速度や膜の比抵抗を低めるのにむしろ有利である。もちろんパワーレベルにしたがって工程間隔を減らすのが比抵抗をむしろ上げる場合もある。
しかし、工程間隔をある限界以上あまり減らしたら基板上に蒸気ソースの噴射によるホール痕跡などが現われてむしろ比抵抗が悪くなる。一方、Ti蒸着後、行われる中間処理段階はTi薄膜蒸着段階でより充分に間隔を広げて行うこともできる。それで第1´工程間隔は第1工程間隔の2倍と同じ又はそれより小さいのが望ましい。そして大略30mm以内であるTi工程に対して、中間処理段階は60mm以内ならば良い。
また、前記TiN薄膜蒸着段階(S140)はTiN薄膜後処理段階をさらに含んで、前記TiN薄膜後処理段階で工程間隔は第2´工程間隔を持つことを特徴とするし、第2´工程間隔は前記第2工程間隔の2倍と同じ又はそれより小さい。ここで、工程間隔が大きいほど基板上にもっと均一で安定的なガスフローが形成されるので後処理段階で工程間隔をもっと広げてくれたりする。
一方、前記Ti薄膜段階(S120)又はTiN薄膜蒸着段階(S140)において、基板が安着されたウエハーブロックを回転させるとかガス噴射手段を回転させながら蒸着することが望ましい。
基板が一枚である場合はウエハーブロック又はガス噴射手段を回転させなくてもできるが、基板が多い場合には基板上に蒸着される膜の厚さ及び純度そして特性の均一性を維持するのが非常に難しくなる。従って、工程条件によって差があるが膜の蒸着時ウエハーブロック又はガス噴射手段を回転させることが蒸着均一度に大きく役に立つ。
図2は本発明によるTi/TiN薄膜蒸着方法の他の実試例のフローチャートである。シャワーヘッド又はガス噴射手段と基板間の間隔(以下:工程間隔)を調整可能な半導体薄膜蒸着チャンバ内で次の段階で成り立つ。
第一、N番目基板又は基板バッチ(1バッチ(batch)=1〜6個の基板)をチャンバ内部にローディングする段階を行う(S210)。第二、前記基板上にTi薄膜を蒸着する段階を行う(S220)。ここで少なくとも薄膜が成長する区間で第1工程間隔を維持する。第三、基板が安着されるウエハーブロックを第1ないし第1´工程間隔が第2工程間隔となるように移動させる段階を行う(S230)。
第四、TiN薄膜蒸着段階を行う(S240)。ここで少なくとも薄膜が成長する区間で第2工程間隔を維持させる。第五、N番目の基板ないしバッチのアンローディング段階を行う(S250)。第六、段階第一〜第五をK回繰り返す段階(K=0、1、2…)を行う(S260)。第七、チャンバのドライクリーニング段階を行う(S270)。第八、次の基板又は基板バッチのTi/TiN薄膜蒸着工程の進行段階を行う(S280)。ここで、第1工程間隔は第2工程間隔の1.5倍と同じ又はそれより小さい。
ここで、第1´工程間隔は第1工程間隔の2倍と同じ又はそれより小さい。ここで、第1´工程間隔はTi薄膜蒸着時の後処理段階での工程間隔である。前記ドライクリーニング段階(S270)について次のようにもっと具体的に説明をする。本発明の技術的な核心内容の中で一つは前記ドライクリーニングの周期的適用及び諸般の技術である。一方、前記技術の安全性がTi/TiN連続薄膜蒸着工程の成功可否を決めることになる。
前記ドライクリーニング段階(S270)は前記反応ガス及び制御装置内部にクリーニングガス移送ラインを追加で含んで次の段階で成り立つことを特徴とする。
第一、ウエハーブロックと前記シャワーヘッド又はガス噴射手段の間の間隔(以下クリーニング間隔)をメイン工程間隔から第1クリーニング間隔に調整する段階を行う。その次、クリーニングガスと希薄ガス(不活性ガス)の混合ガスをチャンバ内部の表面が充分にクリーニングされるようにチャンバ内部にフローさせる段階を行う。その次、チャンバ内部パージ段階及び/又は残留ガス消去段階を行う。
また、前記ドライクリーニング段階(S270)において、前記チャンバ内部パージ段階はさらにパージガスを噴射する段階とパージガスを噴射することを中断する段階を繰り返すことを特徴とする。
一方、図5と図6を参照して、前記ドライクリーニング段階のクリーニングガスはチャンバのシャワーヘッドに印加される電気的エネルギーによってプラズマ状態で維持されることを特徴とする。
前記クリーニングガスフロー段階が終わった後、相当時間未反応されたドライクリーニングガスと反応副産物ガスがチャンバ内部に残存するようになり、十分なチャンバファジー段階の時間を持たなければならない。ところでチャンバ内部のジオミトリ(Geometry)には多くの構造物があるので、きれいな円筒状内部のようなものではない。
従ってパルスパージを通じる残存ガス排出効率を高めるためにパンピングとパージを振り返す。パンピングが続いている中に瞬間的に供給されるパージガスはチャンバ内のジオミトリにおいてパージがよくできない片隅部分に衝撃を与えて吸着された副産物ガスがよくパージできるように手伝ってくれる。
図5はクリーニングガスをフローしながらシャワーヘッドに直接電気的エネルギーを印加してクリーニング効率をもっと高めることを示したことであり、図6はチャンバに直接電気エネルギーを印加するのではなく、リモートプラズマ発生装置を利用していることを示す。
前記ドライクリーニング段階(S270)のクリーニングガスはドライクリーニングガスがチャンバに移送される経路上に位置するリモートプラズマ発生装置によって活性化されチャンバ内部に流入されることを特徴とする。
特にNFリモート(Remote)プラズマクリーニング方法はS/H内部を活性化されたドライクリーニングガスが通過する時、そのエネルギーが大きく減少しないようにシャワーヘッドジオミトリを構成することである。前述した図5の方法はシャワーヘッドジオミトリが図6で考慮しなければならない問題を考えなくでも良いが、ダイレクトプラズマクリーニング方式は長期間使用時ウエハーブロックを含んだチャンバが損傷される心配がある。
一方、図7を参照すれば前記ドライクリーニング段階において、前記クリーニングガスフロー段階は前記ウエハーブロック又はガス噴射手段を回転させながら成り立つ事をさらに特徴とする。前述した蒸着時と同じくウエハーブロック又はガス噴射手段の回転はウエハーブロック上に落ちるクリーニングガスの遠心力をもっと高めて、チャンバ内部のクリーニング効率をもっと高めることができる。
前記ドライクリーニング段階においてクリーニングガスフロー段階は少なくとも二つ以上のお互いに違うクリーニング間隔下で行われる方が良い。即ち、通常クリーニング段階はソフトクリーニングとハードクリーニングの段階に分けられて、ウエハーブロックをきれいにクリーニングする側面で任意の間隔でクリーニングしている途中シャワーヘッドの方にもっと近くに付けてクリーニングする。今まで説明した前記クリーニングガスはF、NF、ClF、BCl、Clから選択されることを特徴とする。
図8を参照する場合、1は基板1枚ごとにあるいは1バッチ(1batch=基板1〜6枚)ごとにドライクリーニングをする場合である。2の場合は基板4枚ごとにあるいは4バッチごとにドライクリーニングをする場合である。ドライクリーニング周期が長いほど、また一回のドライクリーニングの時その時間が少ないほど生産性は高くなる。
図4は本発明によるTi/TiN薄膜蒸着方法の他の実施例を示したフローチャートである。図4はもっと安定的により早い速度でTi/TiN薄膜蒸着のために予熱段階をさらに具備することで基板をウエハーブロックの上に置いて、より早い速度で基板を加熱するのが容易くなる。
即ち、図4には基板(1〜6個)をチャンバ内部にローディングする段階(S410)があり、その次に、基板低速予熱段階(S420)を持っているので、これは工程間隔を準工程間隔(基板とウエハーブロックの間を所定間隔で離隔させる)で維持することを意味する。
前記ウエハーブロックを準工程間隔がメイン工程間隔となるように移動させる段階(S430)を持って、その次、Ti薄膜蒸着又はTiN薄膜蒸着段階(S440)を持って、ここで工程間隔はメイン工程間隔に維持する段階を持って、以後基板(1〜6個)のアンローディング段階(S450)を持つ。
前記基板低速予熱段階(S420)は特に基板が300mmのような大口径基板でもっと重要な意味を持つ。もちろん200mm基板でも同じである。基板を熱いウエハーブロックの上におくやいなや基板は曲がることになる。充分に長く置けば結局には基板表面の温度が均一になりながらウエハーブロック上にほとんど全面がならすが水平に密着されるが急におくとこの曲がる現象がもっとひどくなる。
従って、ウエハーブロックを移動させるのに、一回で願う工程の高さに行くことではなく基板とウエハーブロック間の間隔を所定間隔で例えば3mm以下の間隔で離れておくことで急に曲がる現象を減らすことができる。また、前記Ti、TiN薄膜蒸着過程中にウエハーブロックの温度設定値を変動させないことが望ましい。
また、Ti薄膜蒸着段階完了後TiN薄膜蒸着段階の手始めのためにウエハーブロックを移動させる時シャワーヘッドからパージガスが引き続いて噴射された方が良い。それは二つのガスがお互いに混じないようにするS/H内部のガスホールにおいて、お互いに反対側ガスが流入されることでS/H内部に蒸着反応が形成されパウダー性膜が形成されることを防止する側面と同じのようにパーティクル防止に効果的である。
一方、前記基板低速予熱段階は初期には基板上でのガス噴射なしにチャンバ内部をフルパンピングする方が良い。これはウエハーピンやそのほかのツールによってウエハーブロックから基板が持ち上げられた状態は完全密着された状態より不安な状態なので、この状態で初めから基板上にガスフローをすれば基板がちょっと揺れることになり、基板がウエハーブロック上に置かれる時その位置の正確度が不安になることもある。
従って、前記基板低速予熱段階(S420)は基板上でのガス噴射なしにチャンバ内部をフルパンピングする段階以後、所定量のガスを基板上に噴射する段階で成り立つのが望ましい。よって、前記Ti又はTiN薄膜蒸着段階(S440)は基板がウエハーブロック上に密着された状態下で基板高速予熱段階をさらに含むこともできる。ここで、前記高速予熱段階と言うのは基板がより早く加熱されるように前記基板上に不活性ガスを含んだ多量のガスを充分に流してくれることである。
以上、本発明は図面に図示された実施例を参照して説明されたがこれは例示的なことに過ぎないので、本技術分野の当業者なら今後多様な変形及び均等な他の実施例が可能である。従って、本発明の真正な技術的保護範囲は請求範囲の技術的思想によって決まらなければならない。
本発明によるTi/TiN薄膜蒸着方法の一実施例のフローチャートであり、 本発明によるTi/TiN薄膜蒸着方法の他の実施例を示すフローチャートであり、 本発明によるTi/TiN薄膜蒸着のためのチャンバの一実施例である。 本発明によるTi/TiN薄膜蒸着のためのチャンバの一実施例である。 本発明によるTi/TiN薄膜蒸着方法の他の実施例を示すフローチャートであり、 本発明によるTi/TiN薄膜蒸着のためのチャンバドライクリーニングする 段階を示す一実施例であり、 本発明によるTi/TiN薄膜蒸着のためのチャンバドライクリーングする段 階を示す他の実施例であり、 本発明によるTi/TiN薄膜蒸着のためのチャンバドライクリーングする段 階を示す他の実施例の図であり、 本発明によるTi/TiN薄膜蒸着過程で行われるドライクリーニング繰り返し周期を図解した図である。

Claims (19)

  1. シャワーヘッド又はガス噴射手段と基板の間の工程間隔を調整可能な半導体薄膜蒸着チャンバ内で、基板にTi/TiN薄膜を蒸着する方法において、
    (a)少なくとも一つの基板を前記チャンバ内部にローディングする段階と、
    (b)前記工程間隔を第1工程間隔に維持しながら基板にTi薄膜を蒸着する段階と、
    (c)前記工程間隔が前記第1工程間隔の2倍以下であり且つ前記第1工程間隔より大きい第1´工程間隔となるようにウエハーブロックを移動させた後、He、Ar、N 、NH 、H で成り立った群から一つ以上選択されたガスを流しながらTi薄膜表面安定化を行う段階と、
    (d)前記Ti薄膜が蒸着された後、前記工程間隔を調整するために、前記工程間隔が第1´工程間隔からTiN薄膜を蒸着するための第2工程間隔となるようにウエハーブロックを移動させる段階と、
    (e)前記工程間隔を前記第2工程間隔に維持しながら基板にTiN薄膜を蒸着する段階と、
    (f)前記Ti/TiN薄膜が蒸着された基板をアンローディングする段階とを含むことを特徴とするTi/TiN薄膜蒸着方法。
  2. 前記第1工程間隔は、前記第2工程間隔の1.5倍以下であることを特徴とする請求項1に記載のTi/TiN薄膜蒸着方法。
  3. 前記(e)段階は、iN薄膜後処理段階をさらに含んでおり、前記TiN薄膜後処理段階において前記工程間隔は第2´工程間隔であり、前記第2´工程間隔は前記第2工程間隔の2倍以下であることを特徴とする請求項1に記載のTi/TiN薄膜蒸着方法。
  4. 前記(b)段階と(e)段階は、前記ウエハーブロックに基板が多数枚安着された場合、前記ウエハーブロック又はガス噴射手段を回転させながらTi/TiN薄膜を蒸着させることを特徴とする請求項1に記載のTi/TiN薄膜蒸着方法。
  5. 前記(d)段階は、前記Ti薄膜蒸着完了後、TiN薄膜蒸着を開始するためにウエハーブロックを移動させる時、シャワーヘッドからパージガスが継続して噴射されることを特徴とする請求項1に記載のTi/TiN薄膜蒸着方法。
  6. シャワーヘッド又はガス噴射手段と基板の間の工程間隔を調整可能な半導体薄膜蒸着チャンバ内で、基板にTi/TiN薄膜を蒸着する方法において、
    (a)少なくとも一つの基板を前記チャンバ内部にローディングする段階と、
    (b)前記基板をローディングした後基板を予熱する段階と、
    (c)前記工程間隔がメイン工程間隔となるようにウエハーブロックを移動させる段階と、
    (d)前記工程間隔を前記メイン工程間隔に維持しながら前記予熱された基板にTi薄膜を蒸着する段階と、
    (e)前記工程間隔が、前記メイン工程間隔の2倍以下であり且つ前記メイン工程より大きい第1´工程間隔となるようにウエハーブロックを移動させた後、He、Ar、N 、NH 、H で成り立った群から一つ以上選択されたガスを流しながらTi薄膜表面安定化を行う段階と、
    (f)前記工程間隔がメイン工程間隔となるようにウエハーブロックを移動させた後、前記メイン工程間隔に設定され且つ予熱された基板にTiN薄膜を蒸着する段階とを含むことを特徴とするTi/TiN薄膜蒸着方法。
  7. 前記(b)段階において、前記基板とウエハーブロックの間は離隔されていることを特徴とする請求項に記載のTi/TiN薄膜蒸着方法。
  8. 前記(b)段階は、(b1)基板上へのガス噴射なしにチャンバ内部をフルパンピングする段階、及び(b2)所定量のガスを基板上に噴射する段階を含むことを特徴とする請求項に記載のTi/TiN薄膜蒸着方法。
  9. 前記(b)段階は、基板がより速く加熱されるように前記基板上に不活性ガスを含む十分な量のガスを流すことを特徴とする請求項に記載のTi/TiN薄膜蒸着方法。
  10. 前記ウエハーブロックの温度設定値を変動させないことを特徴とする請求項1又は請求項に記載のTi/TiN薄膜蒸着方法。
  11. 前記(e)段階は、前記Ti薄膜蒸着完了後、TiN薄膜蒸着の開始のためにウエハーブロックを移動させる時、シャワーヘッドからパージガスが継続して噴射されることを特徴とする請求項に記載のTi/TiN薄膜蒸着方法。
  12. シャワーヘッド又はガス噴射手段と基板の間の工程間隔を調整可能な半導体薄膜蒸着チャンバ内で、基板にTi/TiN薄膜を蒸着する方法において、
    (a)N番目の基板(又は基板バッチ(batch))を前記チャンバ内部にローディングする段階と、
    (b)前記工程間隔を第1工程間隔に維持しながら基板にTi薄膜を蒸着する段階と、
    (c)前記工程間隔が前記第1工程間隔の2倍以下であり且つ前記第1工程間隔より大きい第1´工程間隔となるように前記基板が安着されるウエハーブロックを移動させた後、He、Ar、N 、NH 、H で成り立った群から一つ以上選択されたガスを流しながらTi薄膜表面安定化を行う段階と、
    (d)第1´工程間隔が第2工程間隔となるようにウエハーブロックを移動させる段階と、
    (e)前記第2工程間隔を維持しながら基板にTiN薄膜を蒸着する段階と、
    (f)前記Ti/TiN薄膜が蒸着された基板をアンローディングする段階と、
    (g)前記(a)ないし(f)段階をK回繰り返す段階と、
    (h)前記チャンバをドライクリーニングする段階と、
    (i)N+1番目の基板(又は基板バッチ)をチャンバ内部にローディングする段階とを含むことを特徴とするTi/TiN薄膜蒸着方法。
  13. 前記(h)段階は、前記反応ガス及び制御装置の内部にクリーニングガス移送ラインをさらに含み、(h1)ウエハーブロックと前記シャワーヘッドの間の間隔をメイン工程間隔から第1クリーニング間隔に調整する段階と、(h2)前記チャンバ内部の表面が十分にクリーニングされるように前記チャンバにクリーニングガスと希薄ガス(不活性ガス)の混合ガスをフローさせる段階と、(h3)前記チャンバ内部パージ及び/又は残留ガス消去段階とを含むことを特徴とする請求項12に記載のTi/TiN薄膜蒸着方法。
  14. 前記クリーニングガスは、チャンバのシャワーヘッドに印加される電気的エネルギーによってプラズマ状態に維持されることを特徴とする請求項13に記載のTi/TiN薄膜蒸着方法。
  15. 前記クリーニングガスは、ドライクリーニングガスがチャンバに移送される経路上に位置するリモートプラズマ発生装置によって活性化され、チャンバ内部に流入されることを特徴とする請求項13に記載のTi/TiN薄膜蒸着方法。
  16. 前記クリーニングガスは、フッ素(F)、三フッ化窒素ガス(NF)、三フッ化塩素(ClF)、三塩化フッ素(BCl)、塩素(Cl)の中から選択されることを特徴とする請求項14又は15に記載のTi/TiN薄膜蒸着方法。
  17. 前記(h3)段階は、(h31)パージガスを噴射する段階と、(h32)前記パージガスを噴射することを中断する段階とを繰り返すことを特徴とする請求項13に記載のTi/TiN薄膜蒸着方法。
  18. 前記クリーニングガスフロー段階は、少なくとも二つ以上の互いに異なるクリーニング間隔下で行われることを特徴とする請求項13に記載のTi/TiN薄膜蒸着方法。
  19. 前記クリーニングガスフロー段階は、前記ウエハーブロック又はガス噴射手段を回転させながら行われることを特徴とする請求項13に記載のTi/TiN薄膜蒸着方法。
JP2007556065A 2005-02-18 2005-12-14 薄膜蒸着方法 Expired - Fee Related JP5340604B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020050013627A KR100667561B1 (ko) 2005-02-18 2005-02-18 박막 증착 방법
KR10-2005-0013627 2005-02-18
PCT/KR2005/004286 WO2006088284A1 (en) 2005-02-18 2005-12-14 Method of depositing thin film

Publications (2)

Publication Number Publication Date
JP2008540819A JP2008540819A (ja) 2008-11-20
JP5340604B2 true JP5340604B2 (ja) 2013-11-13

Family

ID=36916662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007556065A Expired - Fee Related JP5340604B2 (ja) 2005-02-18 2005-12-14 薄膜蒸着方法

Country Status (5)

Country Link
US (1) US7785664B2 (ja)
JP (1) JP5340604B2 (ja)
KR (1) KR100667561B1 (ja)
TW (1) TWI281200B (ja)
WO (1) WO2006088284A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI488997B (zh) * 2010-09-30 2015-06-21 S O I 科技矽公司 以熱化氣體注入器產生增量前驅氣體及以此等注入器進行材料沉積之方法
US9937536B2 (en) * 2012-07-12 2018-04-10 Taiwan Semiconductor Manufacturing Company Limited Air purge cleaning for semiconductor polishing apparatus
US10954597B2 (en) 2015-03-17 2021-03-23 Asm Ip Holding B.V. Atomic layer deposition apparatus
FR3046801B1 (fr) 2016-01-19 2020-01-17 Kobus Sas Procede d'elimination d'un depot metallique dispose sur une surface dans une enceinte
FR3046878B1 (fr) * 2016-01-19 2018-05-18 Kobus Sas Procede de fabrication d'une interconnexion comprenant un via s'etendant au travers d'un substrat
US20210395885A1 (en) * 2018-11-30 2021-12-23 Lam Research Corporation Throughput improvement with interval conditioning purging

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0741948A (ja) * 1993-07-30 1995-02-10 Sony Corp 配線形成方法
JP2627861B2 (ja) * 1993-10-22 1997-07-09 アネルバ株式会社 Ti−TiN積層膜の成膜方法および装置
JPH09120991A (ja) * 1995-08-07 1997-05-06 Applied Materials Inc 結晶学的に配向されたライナー層を利用した、狭いアパーチャに対する金属の充填及び相互接続の形成
US5962923A (en) * 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
US5582881A (en) * 1996-02-16 1996-12-10 Advanced Micro Devices, Inc. Process for deposition of a Ti/TiN cap layer on aluminum metallization and apparatus
JPH11168071A (ja) * 1997-12-03 1999-06-22 Sony Corp Ti/TiN膜の連続形成方法
US6107192A (en) * 1997-12-30 2000-08-22 Applied Materials, Inc. Reactive preclean prior to metallization for sub-quarter micron application
US6214714B1 (en) * 1999-06-25 2001-04-10 Applied Materials, Inc. Method of titanium/titanium nitride integration
US6274500B1 (en) * 1999-10-12 2001-08-14 Chartered Semiconductor Manufacturing Ltd. Single wafer in-situ dry clean and seasoning for plasma etching process
US6451177B1 (en) * 2000-01-21 2002-09-17 Applied Materials, Inc. Vault shaped target and magnetron operable in two sputtering modes
US6652718B1 (en) * 2001-01-30 2003-11-25 Novellus Systems, Inc. Use of RF biased ESC to influence the film properties of Ti and TiN
US6673716B1 (en) * 2001-01-30 2004-01-06 Novellus Systems, Inc. Control of the deposition temperature to reduce the via and contact resistance of Ti and TiN deposited using ionized PVD techniques
US6579730B2 (en) * 2001-07-18 2003-06-17 Applied Materials, Inc. Monitoring process for oxide removal

Also Published As

Publication number Publication date
KR100667561B1 (ko) 2007-01-11
JP2008540819A (ja) 2008-11-20
KR20060092614A (ko) 2006-08-23
TWI281200B (en) 2007-05-11
TW200633020A (en) 2006-09-16
US7785664B2 (en) 2010-08-31
US20080044567A1 (en) 2008-02-21
WO2006088284A1 (en) 2006-08-24

Similar Documents

Publication Publication Date Title
KR102590149B1 (ko) 반도체 프로세싱을 위한 챔버 컴포넌트들의 엑스시츄 코팅
CN109075030B (zh) 用于在等离子体处理腔室中的原位腔室清洁效率提高的等离子体处理工艺
JP4727667B2 (ja) 薄膜形成方法および半導体デバイスの製造方法
JP5340604B2 (ja) 薄膜蒸着方法
JP5555270B2 (ja) 半導体装置の製造方法および基板処理装置
JP4245012B2 (ja) 処理装置及びこのクリーニング方法
TW567539B (en) Chemical enhancer treatment chamber and Cu thin film deposition equipment of semiconductor device using the same
TWI636503B (zh) 氧化矽膜的選擇性蝕刻方法
CN108220920B (zh) 基板处理装置及基板处理方法
JP3828915B2 (ja) 薄膜形成装置の洗浄方法、薄膜形成装置及びプログラム
JP2010280945A (ja) 半導体装置の製造方法
JP2009057638A (ja) 処理方法
JP2022506454A (ja) 処理チャンバ構成要素の洗浄方法
US5963836A (en) Methods for minimizing as-deposited stress in tungsten silicide films
KR100440064B1 (ko) 원자층 형성 공정 반응기의 인슈투 클리닝방법
JP4703891B2 (ja) 薄膜製造方法
JP2001192828A (ja) 成膜方法
JP2005129579A (ja) 基板処理装置及び半導体装置の製造方法
US6130159A (en) Apparatus and methods for minimizing as-deposited stress in tungsten silicide films
JP2000188287A (ja) 成膜方法および成膜装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081030

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120528

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130807

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees