JP5337239B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5337239B2 JP5337239B2 JP2011511340A JP2011511340A JP5337239B2 JP 5337239 B2 JP5337239 B2 JP 5337239B2 JP 2011511340 A JP2011511340 A JP 2011511340A JP 2011511340 A JP2011511340 A JP 2011511340A JP 5337239 B2 JP5337239 B2 JP 5337239B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- semiconductor device
- lines
- memory cell
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1028—Power efficiency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1052—Security improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7201—Logical to physical mapping or translation of blocks or pages
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2227—Standby or low power modes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Mram Or Spin Memory Techniques (AREA)
Description
図1は、本発明の実施の形態1による半導体装置において、その主要部の構成例を示すブロック図である。図1には、半導体装置内に含まれるメモリ部MBが示されており、このメモリ部MBは、アドレス変換機構を備えていることが主要な特徴となっている。図1のMBにおいて、アドレスA0〜Anは、行アドレスバッファXABと列アドレスバッファYABに入力される。アドレス変換回路ATCは、XAB,YABからのアドレスを受け、これを論理アドレスとしてアドレス変換テーブルATTから実アドレスを取得する。ATCは、この実アドレスを行デコード回路XDECと列デコード回路YDECに送る。
図30は、本発明の実施の形態2による半導体装置において、その主要部の構成例を示すブロック図である。図30に示す半導体装置は、図1に示した半導体装置と比較して、前述したアドレス変換機能(アドレス変換回路ATCおよびアドレス変換テーブルATT)が、メモリチップ外に設けられたメモリコントローラに備わっている点が特徴となっている。上記構成を用いることで、メモリチップの構造を簡素化できると共に、メモリチップの記憶容量を増大させることが可能となる。メモリコントローラ内のアドレス変換テーブルATTは、抵抗変化型素子で構成されなくてもよい。ただし、不揮発性を有するメモリ素子で構成されることが望ましい。ATTを不揮発化することで、メモリコントローラの電源を切ってもアドレス変換情報が保持される利点がある。また、スタンバイ時の消費電力を減らすことができる利点もある。
ACC アレー制御回路
ATC アドレス変換回路
ATT アドレス変換テーブル
BANK メモリバンク
BCC バンク制御回路
BLC ビット線コンタクト
BLS ビット線選択信号
BMED ビット線一括消去ドライバ
BMES ビット線一括消去信号
CC クロスカップル
CF 列プリデコード信号
CNTL 制御回路
CONT 拡散層コンタクト
DB データバッファ
DQ0〜DQn データ
DQC 入出力回路
DWL ダミーワード線
EL 固体電解質
FX サブワードドライバ選択信号
FXB 反転サブワードドライバ選択信号
FY 列デコード信号
GBL グローバルビット線
GSL グローバルソース線
I/O CTL 入出力制御回路
I/OB 入出力バッファ
IOG 入出力ゲート
LBL ローカルビット線
LBLS ローカルビット線選択スイッチ
LBLSA ローカルビット線選択スイッチ列
LBLSA ローカルビット線選択スイッチ列
LIO ローカル入出力線
LIOb 反転ローカル入出力線
LIOt ローカル入出力線
LL 下部電極
LSL ローカルソース線
LSLS ローカルソース線選択スイッチ
LSLSA ローカルソース線選択スイッチ列
LSLSA ローカルソース線選択スイッチ列
MA メインアンプ
MAA メインアンプ列
MB メモリ部
MCA メモリセルアレー
MCAS メモリセルアレー選択信号
MD 抵抗変化型メモリ素子
MEST 一括消去信号
MSB マット選択反転信号
MWLB 反転メインワード線
Metal 金属原子
N+ 拡散層
PCC プリチャージ回路
PSSb 周辺回路電源制御信号
PSSb0 周辺回路電源制御元信号
PSW 電源スイッチ
RAMP 読み出し部
RD リードドライバ
RE リードイネーブル信号
REB 反転リードイネーブル信号
REF リファレンス負荷回路
REQ イコライズ回路
RET リードイネーブル信号
RGC メイン入出力ゲート
RRC 読出しリファレンス回路
RSW リードスイッチ
SA センスアンプ
SAA センスアンプアレー
SAE0 センスアンプイネーブル元信号
SAEQ センスアンプイコライズ信号
SAOb 反転センスアンプアウト信号線
SAOt センスアンプアウト信号線
SAPG 読出しドライバ制御電圧
SLC ソース線コンタクト
SLS ソース線選択信号
SMCA サブメモリセルアレー
SMED ソース線一括消去ドライバ
SMES ソース線一括消去信号
SN センスノード
SNREF リファレンスセンスノード
STI 素子分離用絶縁膜
SUB 半導体基板
SWD サブワードドライバ
SWDA サブワードドライバアレー
UL 上部電極
VBH メモリセル書込み電圧
VBHb バンク用メモリセル書込み電圧
VDD 周辺回路電源電圧
VDDb バンク用周辺回路電源電圧
VKK 負電源
VPP ワード線昇圧電圧
VPPb バンク用ワード線昇圧電圧
VSS 接地電圧
WAMP 書き込み部
WE ライトイネーブル信号
WEB 反転ライトイネーブル信号
WET ライトイネーブル信号
WLE ワード線イネーブル信号
WLE0 ワード線イネーブル元信号
XAB 行アドレスバッファ
XDEC Xデコード回路
XP 行制御回路
YAB 列アドレスバッファ
YDEC Yデコード回路
YS 列選択信号
YSE 列選択イネーブル信号
Claims (13)
- 複数の不揮発性メモリセルを有する第1メモリ領域と、
前記複数の不揮発性メモリセルと同じ構成となる複数の不揮発性メモリセルを有し、前記第1メモリ領域と同一の半導体チップ上に形成された第2メモリ領域と、
前記第1メモリ領域内の前記複数の不揮発性メモリセルまたは前記第2メモリ領域内の前記複数の不揮発性メモリセルに対して一括して同一のデータを書き込む一括消去制御回路と、
前記第1メモリ領域に対する電源供給有無と前記第2メモリ領域に対する電源供給有無とを独立に制御する電源制御回路と、
外部から入力された論理アドレスを、前記第1および前記第2メモリ領域の物理アドレスに変換するアドレス変換回路と、
前記論理アドレスと前記物理アドレスとの対応関係を保持し、前記アドレス変換回路によって読み書きされるアドレス変換テーブルとを備え、
前記アドレス変換回路は、さらに、前記第1メモリ領域内から未書き込み状態である前記不揮発性メモリセルを検出し、前記第2メモリ領域内から書き込み状態である前記不揮発性メモリセルを検出し、前記書き込み状態である前記第2メモリ領域内の不揮発性メモリセルのデータを前記未書き込み状態である前記第1メモリ領域内の不揮発性メモリセルに移動する制御を行い、この移動に応じて前記アドレス変換テーブルの内容を更新するデフラグ機能を有することを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記複数の不揮発性メモリセルのそれぞれは、抵抗変化型のメモリ素子を含むことを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記第1メモリ領域および前記第2メモリ領域は、それぞれメモリバンクであることを特徴とする半導体装置。 - 請求項3記載の半導体装置において、
前記半導体チップ上には、さらに、前記第1メモリ領域または前記第2メモリ領域と外部との間のアクセスデータが一時的に保持されるデータバッファが形成され、
前記デフラグ機能は、前記データバッファを介して前記データを移動する制御を行うことを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記第1メモリ領域および前記第2メモリ領域は、それぞれ同一メモリバンク内の異なるメモリアレーである、ことを特徴とする半導体装置。 - 請求項5記載の半導体装置において、
前記半導体チップ上には、さらに、
前記第1メモリ領域内の前記不揮発性メモリセルのデータを増幅する第1センスアンプと、
前記第2メモリ領域内の前記不揮発性メモリセルのデータを増幅する第2センスアンプと、
前記第1センスアンプまたは前記第2センスアンプのデータを更に増幅するメインアンプ回路とが形成され、
前記デフラグ機能は、前記メインアンプ回路を介して前記データを移動する制御を行うことを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記アドレス変換テーブルは、連続する複数のメモリアドレスが含まれるブロック領域を単位として前記論理アドレスと前記物理アドレスの対応関係を保持し、さらに、前記物理アドレスが前記未書き込み状態か前記書き込み状態かを表すフラグを有することを特徴とする半導体装置。 - 請求項2記載の半導体装置において、
前記一括消去制御回路は、前記抵抗変化型のメモリ素子を高抵抗状態に書き込むことを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記第1および前記第2メモリ領域のそれぞれは、複数のワード線、前記複数のワード線と交差する方向に延伸する複数のビット線および複数のソース線、前記複数のワード線と前記複数のビット線および前記複数のソース線との交点に配置された前記複数の不揮発性メモリセルを含み、
前記複数の不揮発性メモリセルのそれぞれは、
一端が前記複数のビット線のいずれか又は前記複数のソース線のいずれかに接続された抵抗変化型のメモリ素子と、
前記複数のワード線のいずれかによってオン・オフが制御され、一端が前記メモリ素子の他端に接続され、他端が前記複数のソース線のいずれか又は前記複数のビット線のいずれかに接続されたメモリセルトランジスタとを有し、
前記第1および前記第2メモリ領域のそれぞれは、さらに、
オン駆動された際に前記複数のビット線にそれぞれ同時に第1電圧を印加する複数の第1スイッチと、
オン駆動された際に前記複数のソース線にそれぞれ同時に第2電圧を印加する複数の第2スイッチと、
前記複数の第1スイッチおよび前記複数の第2スイッチをオン駆動した状態で、前記複数のワード線を活性化させることで前記第1メモリ領域全体または前記第2メモリ領域全体に同一のデータを書き込む一括消去機能とを有することを特徴とする半導体装置。 - 請求項9記載の半導体装置において、
前記一括消去機能は、前記複数のワード線を数本単位で順次活性化させることを特徴とする半導体装置。 - それぞれが、複数のワード線、前記複数のワード線と交差する方向に延伸する複数のビット線および複数のソース線、前記複数のワード線と前記複数のビット線および前記複数のソース線との交点に配置された複数の不揮発性メモリセルを含んだメモリ領域を備え、
前記複数の不揮発性メモリセルのそれぞれは、
一端が前記複数のビット線のいずれか又は前記複数のソース線のいずれかに接続された抵抗変化型のメモリ素子と、
前記複数のワード線のいずれかによってオン・オフが制御され、一端が前記メモリ素子の他端に接続され、他端が前記複数のソース線のいずれか又は前記複数のビット線のいずれかに接続されたメモリセルトランジスタとを有し、
前記メモリ領域は、さらに、
前記複数のビット線を共通のグローバルビット線にそれぞれ接続する複数のビット線選択スイッチと、
前記複数のソース線を共通のグローバルソース線にそれぞれ接続する複数のソース線選択スイッチと、
共通のビット線一括消去信号によって制御され、オン駆動された際に前記複数のビット線にそれぞれ同時に第1電圧を印加する複数の第1スイッチと、
共通のソース線一括消去信号によって制御され、オン駆動された際に前記複数のソース線にそれぞれ同時に第2電圧を印加する複数の第2スイッチと、
前記複数の第1スイッチおよび前記複数の第2スイッチをオン駆動した状態で、前記複数のワード線を活性化させることで前記メモリ領域全体に同一のデータを書き込む一括消去機能とを有することを特徴とする半導体装置。 - 請求項11記載の半導体装置において、
前記一括消去機能は、前記抵抗変化型のメモリ素子を高抵抗状態に書き込むことを特徴とする半導体装置。 - 請求項11記載の半導体装置において、
前記一括消去機能は、前記複数のワード線を数本単位で順次活性化させることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011511340A JP5337239B2 (ja) | 2009-04-27 | 2010-03-03 | 半導体装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009107529 | 2009-04-27 | ||
JP2009107529 | 2009-04-27 | ||
PCT/JP2010/053397 WO2010125852A1 (ja) | 2009-04-27 | 2010-03-03 | 半導体装置 |
JP2011511340A JP5337239B2 (ja) | 2009-04-27 | 2010-03-03 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010125852A1 JPWO2010125852A1 (ja) | 2012-10-25 |
JP5337239B2 true JP5337239B2 (ja) | 2013-11-06 |
Family
ID=43032006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011511340A Expired - Fee Related JP5337239B2 (ja) | 2009-04-27 | 2010-03-03 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5337239B2 (ja) |
WO (1) | WO2010125852A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016062503A (ja) * | 2014-09-19 | 2016-04-25 | 株式会社東芝 | メモリシステムおよびキャッシュメモリ |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5878925B2 (ja) | 2011-07-06 | 2016-03-08 | パナソニック株式会社 | 半導体記憶装置 |
JP5643725B2 (ja) * | 2011-07-28 | 2014-12-17 | 株式会社東芝 | Pll |
JP5624583B2 (ja) * | 2012-05-31 | 2014-11-12 | 株式会社東芝 | プログラム、計算処理装置、メモリ管理方法および計算機 |
US9436606B2 (en) * | 2014-01-02 | 2016-09-06 | Qualcomm Incorporated | System and method to defragment a memory |
US9818467B2 (en) | 2016-03-10 | 2017-11-14 | Toshiba Memory Corporation | Semiconductor memory device |
KR102634322B1 (ko) | 2016-10-10 | 2024-02-07 | 삼성전자주식회사 | 양방향 스위치를 갖는 가변 저항 메모리 장치, 메모리 시스템, 그리고 그것의 동작 방법 |
CN117095719A (zh) * | 2023-08-25 | 2023-11-21 | 广州市粤港澳大湾区前沿创新技术研究院 | 一种控制电路及存储器 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6349812A (ja) * | 1986-08-19 | 1988-03-02 | Fujitsu Ltd | メモリ制御方式 |
JP2004185754A (ja) * | 2002-12-05 | 2004-07-02 | Sharp Corp | 半導体記憶装置及びメモリセルアレイの消去方法 |
JP2006012267A (ja) * | 2004-06-24 | 2006-01-12 | Mitsubishi Electric Corp | メモリ装置 |
JP2008052781A (ja) * | 2006-08-22 | 2008-03-06 | Sharp Corp | 半導体記憶装置 |
JP2008171478A (ja) * | 2007-01-09 | 2008-07-24 | Sony Corp | 半導体メモリデバイスおよびセンスアンプ回路 |
JP2009026382A (ja) * | 2007-07-19 | 2009-02-05 | Hitachi Ltd | 半導体記憶装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2406668B (en) * | 2003-10-04 | 2006-08-30 | Symbian Ltd | Memory management in a computing device |
-
2010
- 2010-03-03 WO PCT/JP2010/053397 patent/WO2010125852A1/ja active Application Filing
- 2010-03-03 JP JP2011511340A patent/JP5337239B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6349812A (ja) * | 1986-08-19 | 1988-03-02 | Fujitsu Ltd | メモリ制御方式 |
JP2004185754A (ja) * | 2002-12-05 | 2004-07-02 | Sharp Corp | 半導体記憶装置及びメモリセルアレイの消去方法 |
JP2006012267A (ja) * | 2004-06-24 | 2006-01-12 | Mitsubishi Electric Corp | メモリ装置 |
JP2008052781A (ja) * | 2006-08-22 | 2008-03-06 | Sharp Corp | 半導体記憶装置 |
JP2008171478A (ja) * | 2007-01-09 | 2008-07-24 | Sony Corp | 半導体メモリデバイスおよびセンスアンプ回路 |
JP2009026382A (ja) * | 2007-07-19 | 2009-02-05 | Hitachi Ltd | 半導体記憶装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016062503A (ja) * | 2014-09-19 | 2016-04-25 | 株式会社東芝 | メモリシステムおよびキャッシュメモリ |
US9792972B2 (en) | 2014-09-19 | 2017-10-17 | Kabushiki Kaisha Toshiba | Memory system and cache memory |
Also Published As
Publication number | Publication date |
---|---|
JPWO2010125852A1 (ja) | 2012-10-25 |
WO2010125852A1 (ja) | 2010-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5337239B2 (ja) | 半導体装置 | |
JP5222619B2 (ja) | 半導体装置 | |
JP4630879B2 (ja) | 半導体メモリ装置 | |
KR100944058B1 (ko) | 반도체 기억 장치 | |
CN111383676A (zh) | 存储器装置、存储器系统及相关方法 | |
JP7137477B2 (ja) | データキャッシング | |
TWI266309B (en) | Nonvolatile ferroelectric memory device | |
CN106898371B (zh) | 三维存储器读出电路及其字线与位线电压配置方法 | |
CN107039055B (zh) | 具有单端主i/o线的半导体装置 | |
KR20140023748A (ko) | 반도체 장치 | |
JP5363644B2 (ja) | 半導体装置 | |
TW202219948A (zh) | 感測放大器以及半導體記憶體裝置 | |
JP3913451B2 (ja) | 半導体記憶装置 | |
US11238934B2 (en) | Nonvolatile memory device | |
JP2013140667A (ja) | 半導体装置 | |
Aziza | Embedded memories | |
JP5451011B2 (ja) | 半導体記憶装置及び情報処理システム | |
US11392466B2 (en) | Storage system | |
KR102360213B1 (ko) | 칩 사이즈를 감소한 저항성 메모리 장치 및 그 동작방법 | |
US11853178B2 (en) | Storage system | |
US20240055043A1 (en) | Sub-word line driver having common gate boosted voltage | |
US20240087632A1 (en) | Ferroelectric random-access memory with enhanced lifetime, density, and performance | |
US20240087640A1 (en) | Semiconductor device | |
TW201624485A (zh) | 電阻式隨機存取記憶體 | |
JP2023179834A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130709 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130802 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |