JP5332211B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP5332211B2
JP5332211B2 JP2008010243A JP2008010243A JP5332211B2 JP 5332211 B2 JP5332211 B2 JP 5332211B2 JP 2008010243 A JP2008010243 A JP 2008010243A JP 2008010243 A JP2008010243 A JP 2008010243A JP 5332211 B2 JP5332211 B2 JP 5332211B2
Authority
JP
Japan
Prior art keywords
wire
bonding
semiconductor element
semiconductor device
bending point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008010243A
Other languages
Japanese (ja)
Other versions
JP2009124093A (en
Inventor
伸一 広瀬
宰 高橋
祐嗣 舩戸
真嗣 今田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008010243A priority Critical patent/JP5332211B2/en
Publication of JP2009124093A publication Critical patent/JP2009124093A/en
Application granted granted Critical
Publication of JP5332211B2 publication Critical patent/JP5332211B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/4851—Morphology of the connecting portion, e.g. grain size distribution
    • H01L2224/48511—Heat affected zone [HAZ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85053—Bonding environment
    • H01L2224/85095—Temperature settings
    • H01L2224/85099—Ambient temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device disposed on an island which is connected to a peripheral terminal part with a bonding wire and sealed by a mold resin so as to suppress wire sweeps and deflection to the downward direction of wires as much as possible, thus preventing short circuit between neighboring bonding wires, even if the wire length L is &ge;6 mm. <P>SOLUTION: A first bending point 41, a second bending point 42, a third bending point 43 and a fourth bending point 44 are provided between a connecting part on a side of semiconductor device 30 on a wire 40 and a connecting part on a side of a terminal part 20. When looked from above the semiconductor device 30, a distance L2 between the connecting part on the side of the semiconductor device 30 on the wire 40 and the second bending point 42, a distance L3 between the connecting point and the third bending point 43, and a distance L4 between the connecting point and the fourth bending point 44 are 0.25L&ge;L2&ge;0.35L, 0.5L&ge;L3&ge;0.6L, and 0.85L&ge;L4&ge;0.95L respectively to the entire length L of the wire. <P>COPYRIGHT: (C)2009,JPO&amp;INPIT

Description

本発明は、素子設置部に設置された半導体素子とその周囲に位置する端子部とをワイヤボンディングにより形成されたワイヤで接続し、これらをモールド樹脂で封止してなる半導体装置、および、そのような半導体装置の製造方法に関し、たとえばエンジンＥＣＵなどの車載電子製品に搭載される半導体装置などに適用できる。   The present invention relates to a semiconductor device in which a semiconductor element installed in an element installation part and a terminal part located around the semiconductor element are connected by a wire formed by wire bonding, and these are sealed with a mold resin, and its Such a semiconductor device manufacturing method can be applied to, for example, a semiconductor device mounted on an in-vehicle electronic product such as an engine ECU.

従来より、この種の半導体装置としては、たとえば素子設置部および端子部を有するリードフレームを用い、半導体素子を素子設置部の一面上に搭載し、この半導体素子と素子設置部周囲の端子部とをボンディングワイヤで接続し、さらに、素子設置部の一面側にて、半導体素子、素子設置部、端子部、およびボンディングワイヤをモールド樹脂にて封止してなるものが提案されている（たとえば、特許文献１参照）。   Conventionally, as this type of semiconductor device, for example, a lead frame having an element installation part and a terminal part is used, and a semiconductor element is mounted on one surface of the element installation part. Are formed by sealing a semiconductor element, an element installation part, a terminal part, and a bonding wire with a mold resin on one surface side of the element installation part (for example, Patent Document 1).

このような半導体装置としては、具体的にＱＦＮ（クワッド−フラット−ノンリード−パッケージ）などがある。ここで、ワイヤは、ワイヤボンディングにて形成されるため、ワイヤにおける半導体素子側の接続部と端子部側の接続部との間の部位が、半導体素子よりも上方に突出するとともに素子設置部の一面の上方に向かって凸となったループ形状をなすものである。   Specific examples of such a semiconductor device include a QFN (quad-flat-non-lead-package). Here, since the wire is formed by wire bonding, the portion of the wire between the connection portion on the semiconductor element side and the connection portion on the terminal portion side protrudes upward from the semiconductor element and the element installation portion It has a loop shape that is convex upward on one side.

そして、このような半導体装置は、複数の半導体素子を同一フレームの素子設置部上にマトリクス状に搭載して、一つのキャビティ内にて一括してモールド樹脂で封止した後に、ダイシングして個々の半導体装置を得る、といういわゆるＭＡＰ成形技術を用いて製造される。これは１フレーム当たりの取り数の増加、モールド金型の共用といったコスト面での大きなメリットを持つものである。   In such a semiconductor device, a plurality of semiconductor elements are mounted in a matrix on the element mounting portion of the same frame, sealed in a single cavity with a mold resin, and then diced to individually The semiconductor device is manufactured using a so-called MAP molding technique for obtaining a semiconductor device. This has great merit in terms of cost, such as an increase in the number of frames per frame and sharing of mold dies.

また、従来では、このモールド樹脂の成形工程において、金型内の樹脂の流れによるワイヤ流れを防止するために、ワイヤに２〜３箇所の屈曲点を設けてワイヤの剛性を向上させるという技術が提案されている（たとえば、特許文献２参照）。
特開平７−５８２４６号公報 特開平１１−１４５１７９号公報 Conventionally, in this molding resin molding process, in order to prevent the flow of the wire due to the flow of the resin in the mold, there is a technique for improving the rigidity of the wire by providing two to three bending points on the wire. It has been proposed (see, for example, Patent Document 2).
JP 7-58246 A JP-A-11-145179

上記ＭＡＰ成形による成形品は、キャビティサイズが非常に大きいためモールド樹脂の注入時におけるワイヤ流れが問題となる。この問題について、本発明者は、従来のＭＡＰ成形技術を用いて試作を行い、具体的な検討を行った。   Since the molded product by the MAP molding has a very large cavity size, the wire flow at the time of molding resin injection becomes a problem. With respect to this problem, the present inventor made a trial using a conventional MAP molding technique and performed a specific study.

図３６は、本発明者が試作した半導体装置における樹脂封止工程を示す概略平面図である。図３６に示されるように、リードフレームの素子設置部１０の一面１１側に半導体素子３０が設置され、素子設置部１０の一面１１側にて半導体素子３０と端子部２０とがワイヤ４０によって接続されている。   FIG. 36 is a schematic plan view showing a resin sealing step in the semiconductor device made by the present inventors as a prototype. As shown in FIG. 36, the semiconductor element 30 is installed on the one surface 11 side of the element installation portion 10 of the lead frame, and the semiconductor element 30 and the terminal portion 20 are connected by the wire 40 on the one surface 11 side of the element installation portion 10. Has been.

このようなワークを、金型３００のキャビティ３０１に設置し、ゲート３０４からモールド樹脂５０をキャビティ３０１内に注入する。それによって、素子設置部１０の一面１１側にて、半導体素子３０、素子設置部１０、端子部２０およびワイヤ４０を、モールド樹脂５０により封止する。   Such a workpiece is placed in the cavity 301 of the mold 300, and the mold resin 50 is injected into the cavity 301 from the gate 304. Thereby, the semiconductor element 30, the element installation part 10, the terminal part 20, and the wire 40 are sealed with the mold resin 50 on the one surface 11 side of the element installation part 10.

ここで、このモールド樹脂５０の注入中にモールド樹脂５０の硬化が進み粘度が高くなってしまうために、キャビティ３０１内を流れてくるモールド樹脂５０によって、ワイヤ４０が押し流されるという現象が発生する。   Here, since the curing of the mold resin 50 progresses and the viscosity increases during the injection of the mold resin 50, the phenomenon that the wire 40 is pushed away by the mold resin 50 flowing in the cavity 301 occurs.

図３６に示されるように、半導体素子３０上を流れるモールド樹脂５０の流速（半導体素子上流速）Ｖ１と、素子設置部１０の一面１１のうち半導体素子３０と端子部２０との間に位置する部位上を流れるモールド樹脂５０の流速（素子設置部上流速）Ｖ２とでは、素子設置部上流速Ｖ２の方が速い。   As shown in FIG. 36, the flow rate V1 of the mold resin 50 flowing on the semiconductor element 30 (the flow speed on the semiconductor element) V1 is located between the semiconductor element 30 and the terminal part 20 in the one surface 11 of the element installation part 10. The flow velocity V2 on the element installation portion is faster than the flow velocity V2 of the mold resin 50 flowing on the part (flow velocity on the device installation portion) V2.

これは、キャビティ３０１内において、半導体素子３０上の部分は、半導体素子３０の厚さの分だけ、モールド樹脂５０の流れる断面積が、半導体素子３０以外の素子設置部１０の一面１１上の部分よりも小さいためである。   This is because, in the cavity 301, the part on the semiconductor element 30 is a part on the one surface 11 of the element installation portion 10 other than the semiconductor element 30 where the cross-sectional area through which the mold resin 50 flows is equal to the thickness of the semiconductor element 30. It is because it is smaller than.

このように、素子設置部上流速Ｖ２の方が半導体素子上流速Ｖ１よりも速いと、モールド樹脂５０の流れが不均一になり、エアベント３０５に最も近いワイヤ４０、すなわち、成型時の樹脂流れの最下流に位置するワイヤ４０が、流れてくるモールド樹脂５０によって流されやすくなる。   As described above, when the flow velocity V2 on the element installation portion is faster than the flow velocity V1 on the semiconductor element, the flow of the mold resin 50 becomes non-uniform, and the wire 40 closest to the air vent 305, that is, the flow of the resin flow at the time of molding. The wire 40 located on the most downstream side is easily flowed by the flowing mold resin 50.

図３７は、この樹脂流れ最下流に位置するワイヤ４０におけるワイヤ流れの発生の様子を示す概略平面図であり、モールド樹脂５０の充填後においてモールド樹脂５０を透視した図である。   FIG. 37 is a schematic plan view showing how the wire flow is generated in the wire 40 located on the most downstream side of the resin flow, and is a view seen through the mold resin 50 after the mold resin 50 is filled.

図３７に示されるように、半導体素子３０以外の素子設置部１０の一面１１上を流れてくるモールド樹脂５０によって、樹脂流れの最下流には、モールド樹脂５０の合流地点が発生する。その結果、合流地点の近隣のワイヤ４０が流されて互いに接触しショート不良が発生する。   As shown in FIG. 37, the molding resin 50 flowing on the one surface 11 of the element placement unit 10 other than the semiconductor element 30 generates a joining point of the molding resin 50 at the most downstream side of the resin flow. As a result, the wires 40 in the vicinity of the joining point are flowed and contacted with each other, causing a short circuit failure.

ここで、従来においては、このような流速Ｖ１、Ｖ２の差が発生するが、通常の民生品などでは、半導体素子３０のサイズに合わせて素子設置部１０ひいてはパッケージサイズを設計するので、ワイヤ長は２〜５ｍｍ程度に収まるのが普通であり、上記した流速Ｖ１、Ｖ２の差によるワイヤ流れは問題とならない。   Conventionally, such a difference between the flow speeds V1 and V2 occurs. However, in the case of a normal consumer product, the element installation portion 10 and the package size are designed in accordance with the size of the semiconductor element 30. Is normally within a range of 2 to 5 mm, and the wire flow due to the difference between the flow velocities V1 and V2 is not a problem.

しかし、本発明者が開発を進めている車載用途の半導体装置の場合、装置の使用環境が厳しいことや、電流を多く流すため発熱が厳しいといったことから、放熱性を上げるために素子設置部１０のサイズを半導体素子３０のサイズよりもかなり大きく設定しなければならないという制約がある。   However, in the case of a semiconductor device for in-vehicle use, which is being developed by the present inventor, since the use environment of the device is severe and the heat generation is severe because a large amount of current flows, the element installation portion 10 is used to increase heat dissipation. There is a restriction that the size of the semiconductor device 30 must be set to be considerably larger than the size of the semiconductor element 30.

このことは、必然的にワイヤ４０の長さすなわちワイヤ長を長くすることとなり、そのワイヤ長は６ｍｍを超えることになる。ここで、ワイヤ長とは、半導体素子３０の上方から見たときのワイヤ４０における半導体素子３０側の接続部とワイヤ４０における端子部２０側の接続部との距離である（後述の図３８参照）。   This inevitably increases the length of the wire 40, that is, the wire length, which exceeds 6 mm. Here, the wire length is the distance between the connection part on the semiconductor element 30 side of the wire 40 and the connection part on the terminal part 20 side of the wire 40 when viewed from above the semiconductor element 30 (see FIG. 38 described later). ).

そして、本発明者の行った上記試作検討によれば、ワイヤ長が６ｍｍを超えるロングワイヤ品をＭＡＰ成形する場合、樹脂注入におけるワイヤ流れの発生を防ぐことが困難であることがわかった。   According to the above-mentioned trial examination conducted by the present inventors, it has been found that when a long wire product having a wire length exceeding 6 mm is formed by MAP molding, it is difficult to prevent the occurrence of wire flow during resin injection.

ここで、上記特許文献２に記載されているように、ワイヤに２〜３箇所の屈曲点を設けてワイヤの剛性を向上させるという方法はあるものの、本発明者の検討によれば、この従来方法では、ワイヤ長が６ｍｍを超えるロングワイヤでは、その効果は充分でないことが確認された。   Here, as described in the above-mentioned Patent Document 2, although there is a method of improving the rigidity of the wire by providing two to three bending points on the wire, according to the study of the present inventor, this conventional method is known. In the method, it was confirmed that the effect is not sufficient for a long wire having a wire length exceeding 6 mm.

また、図３８は、本発明者が試作したワイヤ長が６ｍｍを超えるロングワイヤを有する試作品において、ワイヤ４０のたわみを示す概略断面図である。図３８（ａ）に示されるように、ワイヤ長Ｌが６ｍｍを超えるロングワイヤでは、下方へのたわみが大きくなり、ワイヤ４０が素子設置部１０に接触してショートしやすくなる。   FIG. 38 is a schematic cross-sectional view showing the deflection of the wire 40 in a prototype having a long wire with a wire length exceeding 6 mm, which was prototyped by the present inventor. As shown in FIG. 38 (a), in the case of a long wire having a wire length L exceeding 6 mm, the downward deflection becomes large, and the wire 40 comes into contact with the element installation portion 10 and is easily short-circuited.

特に、上述したように、素子設置部の面積が大きく、かつＭＡＰ成形品のような大面積のフレームの場合、図３８（ｂ）に示されるように、ワイヤボンド時の加熱などにより、フレームの反りが発生する。すると、ワイヤ４０に図中の白抜き矢印に示されるような下向きの力が加わり、素子設置部１０とワイヤ４０とが接触しやすくなる。   In particular, as described above, in the case of a large-area frame such as a MAP molded product with a large element installation part area, as shown in FIG. Warping occurs. Then, a downward force as indicated by the white arrow in the drawing is applied to the wire 40, and the element installation portion 10 and the wire 40 are easily brought into contact with each other.

本発明は、上記問題に鑑みてなされたものであり、素子設置部に設置された半導体素子とその周囲の端子部とをワイヤボンディングにより形成されたワイヤで接続し、これらをモールド樹脂で封止してなる半導体装置において、ワイヤ長が６ｍｍ以上であっても、ワイヤ流れおよびワイヤの下方へのたわみを極力抑制し、ワイヤの短絡を防止することを目的とする。   The present invention has been made in view of the above problems, and connects a semiconductor element installed in an element installation portion and a peripheral terminal portion with a wire formed by wire bonding, and seals them with a mold resin. An object of the semiconductor device thus formed is to suppress the wire flow and the downward deflection of the wire as much as possible even when the wire length is 6 mm or more, and to prevent a short circuit of the wire.

上記目的を達成するため、本発明は、半導体素子（３０）の上方から見たときのワイヤ（４０）における半導体素子（３０）側の接続部とワイヤ（４０）における端子部（２０）側の接続部との距離Ｌ、すなわちワイヤ長Ｌが６ｍｍ以上のものについて、後述する図９、図１１および図１３に示されるような本発明者が行った実験結果を根拠とするものである。   In order to achieve the above object, the present invention provides a connection part on the semiconductor element (30) side of the wire (40) and a terminal part (20) side of the wire (40) when viewed from above the semiconductor element (30). This is based on the results of experiments conducted by the present inventors as shown in FIGS. 9, 11, and 13 to be described later with respect to the distance L to the connecting portion, that is, the wire length L of 6 mm or more.

すなわち、請求項１に記載の発明は、ワイヤ（４０）における半導体素子（３０）側の接続部と端子部（２０）側の接続部との間に、当該ワイヤ（４０）を屈曲させた屈曲点（４１〜４４）を４箇所設け、これら４箇所の屈曲点（４１〜４４）を、半導体素子（３０）側の接続部から端子部（２０）側の接続部へ向けて第１の屈曲点（４１）、第２の屈曲点（４２）、第３の屈曲点（４３）、第４の屈曲点（４４）とし、上記のワイヤ長をＬとしたとき、半導体素子（３０）の上方から見たときのワイヤ（４０）における半導体素子（３０）側の接続部と第２の屈曲点（４２）との距離（Ｌ２）、当該接続部と第３の屈曲点（４３）との距離（Ｌ３）、当該接続部と第４の屈曲点（４４）との距離（Ｌ４）を、それぞれ、０．２５Ｌ以上０．３５Ｌ以下、０．５Ｌ以上０．６Ｌ以下、０．８５Ｌ以上０．９５Ｌ以下とし、４箇所の屈曲点（４１〜４４）を、それぞれ素子設置部（１０）の一面（１１）の上方に向かってに凸となるように屈曲したものとしたことを特徴としている（後述の図２参照）。 That is, the invention according to claim 1 is a bent in which the wire (40) is bent between the connecting portion on the semiconductor element (30) side and the connecting portion on the terminal portion (20) side of the wire (40). Four points (41 to 44) are provided, and the four bent points (41 to 44) are first bent from the connection part on the semiconductor element (30) side toward the connection part on the terminal part (20) side. When the point (41), the second bending point (42), the third bending point (43), and the fourth bending point (44) are set to L and the wire length is L, the upper side of the semiconductor element (30). The distance (L2) between the connection part on the semiconductor element (30) side and the second bending point (42) in the wire (40) when viewed from the distance, and the distance between the connection part and the third bending point (43) (L3), the distance (L4) between the connection portion and the fourth bending point (44) is 0.25 L or more and 0.0. 5L or less, 0.5 L or 0.6L or less, and less than 0.85 L 0.95 L, upward of four places bending point (41 to 44), each element mounting portion one side of (10) (11) It is characterized by being bent so as to be convex (see FIG. 2 described later) .

そして、本発明の半導体装置によれば、ワイヤ長Ｌが６ｍｍ以上であっても、ワイヤ流れおよびワイヤ（４０）の下方へのたわみを極力抑制し、ワイヤ（４０）の短絡を防止することができる。   According to the semiconductor device of the present invention, even when the wire length L is 6 mm or more, the wire flow and the downward deflection of the wire (40) are suppressed as much as possible, and the short circuit of the wire (40) can be prevented. it can.

また、請求項２に記載の発明のように、素子設置部（１０）の一面（１１）を基準として、第４の屈曲点（４４）は、第３の屈曲点（４３）とワイヤ（４０）における端子部（２０）側の接続部とを結ぶ仮想直線（Ｋ１）よりも上方に位置することが好ましい（後述の図２等参照）。 Further, as in the second aspect of the invention, the fourth bending point (44) is connected to the third bending point (43) and the wire (40) on the basis of the one surface (11) of the element installation portion (10). ) Is preferably located above the imaginary straight line (K1) connecting the connecting portion on the terminal portion (20) side (see FIG. 2, etc. described later).

第４の屈曲点（４４）は、ワイヤ（４０）のうち他の第１〜第３の屈曲点（４１〜４３）よりも、素子設置部（１０）の一面（１１）を基準として低い位置にあり、素子設置部（１０）に近くなりがちであるが、この第４の屈曲点（４４）を上記仮想直線（Ｋ１）よりも上方に位置させれば、第４の屈曲点（４４）と当該素子設置部（１０）との接触を防止するうえで好ましい。   The fourth bending point (44) is lower than the other first to third bending points (41 to 43) of the wire (40) on the basis of the one surface (11) of the element installation portion (10). However, if the fourth bending point (44) is positioned above the virtual straight line (K1), the fourth bending point (44) is likely to be close to the element installation portion (10). It is preferable for preventing contact between the device and the element installation portion (10).

さらに、この場合、請求項３に記載の発明のように、ワイヤ（４０）における半導体素子（３０）側の接続部がワイヤボンディングにおける先にワイヤがボンディングされる側である第１ボンディング部側であり、ワイヤ（４０）における端子部（２０）側の接続部がワイヤボンディングにおける後にワイヤがボンディングされる側である第２ボンディング部側であると、第４の屈曲点（４４）が特に素子設置部（１０）に近くなりがちであるが、このような場合であっても、上記した仮想直線（Ｋ１）の構成を採用すれば、効果的である。 Furthermore, in this case, as in the third aspect of the invention, the connection portion on the semiconductor element (30) side of the wire (40) is on the first bonding portion side, which is the side to which the wire is bonded first in wire bonding. If the connecting portion of the wire (40) on the terminal portion (20) side is the second bonding portion side, which is the side to which the wire is bonded after the wire bonding , the fourth bending point (44) is particularly placed on the element. Although it tends to be close to the part (10), even in such a case, it is effective if the configuration of the virtual straight line (K1) described above is adopted.

また、請求項４に記載の発明のように、ワイヤ（４０）における端子部（２０）側の接続部がワイヤボンディングにおける先にワイヤがボンディングされる側である第１ボンディング部側であり、ワイヤ（４０）における半導体素子（３０）側の接続部がワイヤボンディングにおける後にワイヤがボンディングされる側である第２ボンディング部側であり、４箇所の屈曲点（４１〜４４）のうち第４の屈曲点（４４）における屈曲角度が最も小さい角度となっているものであってもよい（後述の図１８参照）。それによれば、ワイヤ（４０）と素子搭載部（１０）との接触を防止しやすい。 Further, as in the invention described in claim 4, the connecting portion on the terminal portion (20) side of the wire (40) is the first bonding portion side that is the side to which the wire is bonded first in wire bonding , and the wire The connection portion on the semiconductor element (30) side in (40) is the second bonding portion side that is the side to which the wire is bonded after the wire bonding , and the fourth bending point among the four bending points (41 to 44). The bending angle at the point (44) may be the smallest angle (see FIG. 18 described later). According to this, it is easy to prevent contact between the wire (40) and the element mounting portion (10).

また、請求項５に記載の発明のように、ワイヤ（４０）は複数本、並列に配置されており、これら複数本のワイヤ（４０）が上記した４箇所の屈曲点（４１〜４４）を有するものであり、これら複数本のワイヤ（４０）において、個々のワイヤ（４０）における半導体素子（３０）側の接続部同士が同一平面上に位置し、且つ、個々のワイヤ（４０）における端子部（２０）側の接続部同士が同一平面上に位置している場合には、さらに、個々のワイヤ（４０）における半導体素子（３０）側の接続部から第１の屈曲点（４１）までの高さ（ｈｘ）が、複数本のワイヤ（４０）において隣り合うワイヤ同士で異なることが好ましい（後述の図２３、図２４参照）。   Further, as in the invention described in claim 5, a plurality of wires (40) are arranged in parallel, and the plurality of wires (40) have the four bending points (41 to 44) described above. In the plurality of wires (40), the connection portions on the semiconductor element (30) side of the individual wires (40) are located on the same plane, and the terminals of the individual wires (40) When the connection parts on the part (20) side are located on the same plane, further, from the connection part on the semiconductor element (30) side in each wire (40) to the first bending point (41) The height (hx) of the plurality of wires (40) is preferably different between adjacent wires (see FIGS. 23 and 24 described later).

それによれば、隣り合うワイヤ（４０）同士にて第１の屈曲点（４１）の高さが異なるため、たとえワイヤ流れが生じたとしても、隣り合うワイヤ（４０）同士の接触を極力防止することができる。   According to this, since the height of the first bending point (41) is different between adjacent wires (40), even if a wire flow occurs, contact between adjacent wires (40) is prevented as much as possible. be able to.

また、請求項６に記載の発明のように、ワイヤ（４０）が複数本のものよりなる場合、これら複数本のワイヤ（４０）のうち、成型時の樹脂流れの最下流の位置にて成形されたモールド樹脂（５０）で封止されているワイヤが、４箇所の屈曲点（４１〜４４）を有するものであってもよい（後述の図３、図４等参照）。 Further, when the wire (40) is composed of a plurality of wires as in the invention of the sixth aspect , the molding is performed at the most downstream position of the resin flow during molding among the plurality of wires (40). The wire sealed with the molded resin (50) may have four bending points (41 to 44) (see FIGS. 3 and 4 to be described later).

上述したように、成型時の樹脂流れの最下流の位置にて成形されたモールド樹脂（５０）で封止されているワイヤ（４０）では、ワイヤ流れが生じやすいが、当該ワイヤ（４０）を上記４箇所の屈曲点（４１〜４４）を有するものとすることにより、ワイヤ流れが防止される。   As described above, in the wire (40) sealed with the mold resin (50) molded at the most downstream position of the resin flow at the time of molding, the wire flow is likely to occur, but the wire (40) By having the four bending points (41 to 44), wire flow is prevented.

また、請求項７、請求項８に記載の発明のように、ワイヤ（４０）のうち半導体素子（３０）上にて最も高さの大きい部位と半導体素子（３０）との距離（Ｈ）は、１００μｍ以下、好ましくは８０μｍ以下であるようにしてもよい。 Further, according to claim 7, as in the invention of claim 8, the distance between the wire semiconductor device of (40) (30) large portions and the semiconductor elements of the tallest at the top (30) (H) is , 100 μm or less, preferably 80 μm or less.

このことは、実験的に見出したものであり、後述する図２６に示されるように、ワイヤ（４０）のループ高さに相当する当該距離（Ｈ）が１００μｍ以下、好ましくは８０μｍ以下ならば、ワイヤ（４０）のループ高さを低くしてワイヤ流れによるショートを極力防止できる。   This has been found experimentally, and as shown in FIG. 26 described later, if the distance (H) corresponding to the loop height of the wire (40) is 100 μm or less, preferably 80 μm or less, Shortening due to wire flow can be prevented as much as possible by reducing the loop height of the wire (40).

また、請求項９に記載の発明のように、距離Ｌすなわち上記ワイヤ長Ｌは６ｍｍ以上であってもよい。ワイヤ長Ｌが６ｍｍ以上のワイヤ流れやワイヤのたわみが発生しやすいものに対しても、本発明は効果を奏する。 Further, as in the ninth aspect of the invention, the distance L, that is, the wire length L may be 6 mm or more. The present invention is also effective for a wire flow with a wire length L of 6 mm or more and wire deflection that is likely to occur.

また、上記の特徴を有する半導体装置を製造する製造方法としては、請求項１０に記載の発明のように、半導体素子（３０）と端子部（２０）とをワイヤ（４０）にて接続する工程が、半導体素子（３０）および端子部（２０）のどちらか一方におけるワイヤ（４０）が接続される部位を第１ボンディング部とし、他方におけるワイヤ（４０）が接続される部位を第２ボンディング部として、ボンディングツール（４００）を用いたワイヤボンディングを行うものを採用することができる。 Moreover, as a manufacturing method for manufacturing a semiconductor device having the above characteristics, the step of connecting the semiconductor element (30) and the terminal portion (20) with a wire (40) as in the invention according to claim 10. However, the part to which the wire (40) in either one of the semiconductor element (30) and the terminal part (20) is connected is the first bonding part, and the part to which the other wire (40) is connected is the second bonding part. As such, a device that performs wire bonding using a bonding tool (400) can be employed.

この場合、第１ボンディング部にワイヤ（４０）を接続し、次にボンディングツール（４００）を用いてワイヤ（４０）に曲げ加工を行うことで４箇所の屈曲点（４１〜４４）をそれぞれ形成した後、第２ボンディング部にワイヤ（４０）を接続する方法を採用することができる。   In this case, four bending points (41 to 44) are formed by connecting the wire (40) to the first bonding portion and then bending the wire (40) using the bonding tool (400). After that, a method of connecting the wire (40) to the second bonding portion can be adopted.

そして、ボンディングツール（４００）による４箇所の屈曲点（４１〜４４）の形成は、ボンディングツール（４００）を第１ボンディング部の上方に移動させながらワイヤ（４０）を引き出し、続いてボンディングツール（４００）を第２ボンディング部とは反対側に移動させてワイヤ（４０）を曲げるという動作を、４回繰り返し行うことにより、行うようにすればよい（後述の図５〜図７参照）。   The four bending points (41 to 44) are formed by the bonding tool (400) by pulling out the wire (40) while moving the bonding tool (400) above the first bonding part, 400) is moved to the opposite side of the second bonding portion to bend the wire (40) by repeating the operation four times (see FIGS. 5 to 7 described later).

それによれば、通常のワイヤボンディング装置を用いて上記４箇所の屈曲点（４１〜４４）を有するワイヤ（４０）を形成することができる。   According to this, the wire (40) which has the said four bending points (41-44) can be formed using a normal wire bonding apparatus.

この製造方法の場合、本発明者の試作検討によれば、請求項１１に記載の発明のように、ボンディングツール（４００）の第１ボンディング部の上方への移動方向とボンディングツール（４００）の第２ボンディング部とは反対側への移動方向とのなす角度を、１００°とすれば、上記４箇所の屈曲点（４１〜４４）を形成するのに好ましい。 In the case of this manufacturing method, according to the trial production by the inventor, as in the invention according to claim 11 , the moving direction of the bonding tool (400) above the first bonding portion and the bonding tool (400) If the angle formed with the moving direction to the opposite side to the second bonding portion is 100 °, it is preferable to form the above four bending points (41 to 44).

また、この製造方法の場合、請求項１２に記載の発明のように、ワイヤ（４０）の先端部に放電処理によってボール（４０ａ）を形成し、このボール（４０ａ）を第１ボンディング部に接続するようにしたとき、ボール（４０ａ）の形成を、０℃以上室温の雰囲気温度以下で行うことが好ましい。 In the case of this manufacturing method, as in the invention described in claim 12 , a ball (40a) is formed at the tip of the wire (40) by discharge treatment, and the ball (40a) is connected to the first bonding part. When doing so, it is preferable to form the ball (40a) at an ambient temperature of 0 ° C. or more and room temperature.

それによれば、ワイヤ（４０）においてボール（４０ａ）を含む再結晶領域（４０ｂ）を小さくして、第１ボンディング部からのワイヤ（４０）の立ち上がり高さを抑えることができる。その結果、ワイヤ（４０）のループ高さ（Ｈ）を低くでき、ワイヤ流れによるショートの防止に好ましい。   According to this, in the wire (40), the recrystallized region (40b) including the ball (40a) can be reduced, and the rising height of the wire (40) from the first bonding portion can be suppressed. As a result, the loop height (H) of the wire (40) can be lowered, which is preferable for preventing a short circuit due to the wire flow.

また、第２ボンディング部への接続の際、ボンディングツール（４００）に押さえつけられて、第２ボンディング部の近傍のワイヤ（４０）部分が、押さえつけられるツール（４００）の先端形状に沿って持ち上がる。このことは、ワイヤ（４０）のループ高さを高くすることになり、ワイヤ流れの抑制のためには好ましくない。   Further, when connected to the second bonding portion, the wire (40) portion in the vicinity of the second bonding portion is lifted along the tip shape of the tool (400) pressed by the bonding tool (400). This increases the loop height of the wire (40), which is not preferable for suppressing the wire flow.

この持ち上がりの対策手段としては、請求項１３に記載の発明のように、４箇所の屈曲点（４１〜４４）を形成した後、ワイヤ（４０）を第２ボンディング部に接続する前に、ワイヤ（４０）のうち第４の屈曲点（４４）と第２ボンディング部へ接続される部位との中間部を、第２ボンディング部を構成する部材に押し当てるように、ボンディングツール（４００）により変形させ、その後、第２ボンディング部への接続を行うことが好ましい。 As a measure against the lifting, as in the invention described in claim 13 , after forming the four bending points (41 to 44), before connecting the wire (40) to the second bonding portion, the wire Deformation by the bonding tool (400) so that an intermediate portion between the fourth bending point (44) and the portion connected to the second bonding portion of (40) is pressed against a member constituting the second bonding portion. After that, it is preferable to connect to the second bonding portion.

また、この持ち上がりの対策手段としては、請求項１４に記載の発明のように、ワイヤ（４０）を第２ボンディング部に接続した後に、ワイヤ（４０）のうち第４の屈曲点（４４）と第２ボンディング部へ接続された部位との中間部を、第２ボンディング部を構成する部材に押し当てるように、ボンディングツール（４００）により変形させるようにしてもよい。 Further, as a measure against the lifting, as in the invention described in claim 14 , after connecting the wire (40) to the second bonding portion, the fourth bending point (44) of the wire (40) You may make it deform | transform with a bonding tool (400) so that the intermediate part with the site | part connected to the 2nd bonding part may be pressed on the member which comprises a 2nd bonding part.

さらには、この持ち上がりの対策手段としては、請求項１５に記載の発明のように、ボンディングツール（４００）として、ワイヤ（４０）が引き出される先端部のうちワイヤ（４０）からみて第１ボンディング部側に位置する部位の方が、第２ボンディング部側に位置する部位よりも、幅広なものを用いるようにしてもよい。 Further, as a measure against the lifting, as in the invention described in claim 15 , the bonding tool (400) includes a first bonding portion as viewed from the wire (40) in the tip portion from which the wire (40) is drawn. The part located on the side may be wider than the part located on the second bonding part side.

これらの各対策によれば、第２ボンディング部の近傍のワイヤ（４０）部分が、第２ボンディング部を構成する部材に押し当てられて持ち上がらないため、結果、ワイヤ（４０）のループ高さ（Ｈ）を低くでき、ワイヤ流れによるショートの抑制のためには好ましい形状となる。   According to each of these countermeasures, the wire (40) portion in the vicinity of the second bonding portion is pressed against the member constituting the second bonding portion and does not lift up. As a result, the loop height ( H) can be lowered, and a preferable shape is obtained in order to suppress a short circuit due to the wire flow.

また、請求項１６に記載の発明は、請求項１０〜１５に記載の製造方法において、モールド樹脂（５０）による封止工程に改良を加えたものである。 The invention described in Claim 16 is the manufacturing method according to claim 10-15, is an improvement in the sealing process by the mold resin (50).

すなわち、請求項１６に記載の発明では、半導体素子（３０）と端子部（２０）とをワイヤ（４０）にて接続する工程を行った後、モールド樹脂（５０）による封止工程を行うものであり、モールド樹脂（５０）による封止前に比べて当該封止後にワイヤ（４０）が変位した距離ｄを距離Ｌで除して１００を乗じた値をワイヤ流れ率としたとき、モールド樹脂（５０）がゲル状態を維持している時間であるゲルタイムとワイヤ流れ率との関係を示すグラフを予め求めておき、このグラフにおいてゲルタイムが短い方から長くなる方へ向かって並ぶ屈曲点のうち下に凸である２番目の屈曲点における当該ゲルタイムの値を設定値とし、封止工程では、モールド樹脂（５０）のゲルタイムを前記設定値とした状態で、モールド樹脂（５０）による封止を行うことを特徴とする。 That is, in the invention described in claim 16 , after the step of connecting the semiconductor element (30) and the terminal portion (20) with the wire (40), the sealing step with the mold resin (50) is performed. When the value obtained by dividing the distance d by which the wire (40) is displaced after sealing by the distance L and multiplying by 100 as compared to before sealing with the mold resin (50) is multiplied by 100, the mold resin (50) is obtained in advance a graph showing the relationship between the gel time, which is the time during which the gel state is maintained, and the wire flow rate, and among the bending points arranged in this graph from the shorter gel time to the longer one The value of the gel time at the second bending point that is convex downward is a set value, and in the sealing step, the gel time of the mold resin (50) is set to the set value, and the mold resin (50) is used. And performing the stop.

それによれば、封止時におけるモールド樹脂（５０）の流動性を良好な状態に維持することができるため、モールド樹脂（５０）の流れによってワイヤ（４０）が押し流される力が弱くなり、ワイヤ流れを小さくでき、好ましい。   According to this, since the fluidity of the mold resin (50) at the time of sealing can be maintained in a good state, the force by which the wire (40) is pushed away by the flow of the mold resin (50) becomes weak, and the wire flow Can be reduced, which is preferable.

なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。   In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.

（第１実施形態）
図１は本発明の第１実施形態に係る半導体装置１００の概略構成を示す図であり、（ａ）は同半導体装置１００の概略断面図、（ｂ）は（ａ）の上方からみた平面図である。なお、図１（ｂ）ではモールド樹脂５０を透過して、半導体装置１００におけるモールド樹脂５０内部の各部を示してある。 (First embodiment)
1A and 1B are diagrams showing a schematic configuration of a semiconductor device 100 according to a first embodiment of the present invention, in which FIG. 1A is a schematic cross-sectional view of the semiconductor device 100, and FIG. It is. In FIG. 1B, each part inside the mold resin 50 in the semiconductor device 100 is shown through the mold resin 50.

［半導体装置の全体構成等］
本実施形態の半導体装置１００は、大きくは、素子設置部としてのアイランド１０と、アイランド１０の一面としての上面１１側に設置された半導体素子３０と、アイランド１０の周囲に配置された端子部２０と、アイランド１０の上面１１側にて半導体素子３０と端子部２０とを接続するボンディングワイヤ４０と、アイランド１０の上面１１側にてこれら半導体素子３０、アイランド１０、端子部２０およびワイヤ４０を封止するモールド樹脂５０とを備えて構成されている。 [Overall configuration of semiconductor device]
The semiconductor device 100 of the present embodiment is broadly divided into an island 10 as an element installation unit, a semiconductor element 30 installed on the upper surface 11 side as one surface of the island 10, and a terminal unit 20 arranged around the island 10. A bonding wire 40 connecting the semiconductor element 30 and the terminal portion 20 on the upper surface 11 side of the island 10, and sealing the semiconductor element 30, the island 10, the terminal portion 20 and the wire 40 on the upper surface 11 side of the island 10. And a mold resin 50 to be stopped.

本実施形態では、アイランド１０と端子部２０とは、後述する１枚のリードフレーム２００（後述の図３、図４参照）から分離形成されたものである。ここで、リードフレーム２００は、板厚０．１２５ｍｍ〜０．５ｍｍ程度のＣｕ系金属や鉄系金属などよりなる通常のリードフレーム材料からなる。   In the present embodiment, the island 10 and the terminal portion 20 are formed separately from a single lead frame 200 (see FIGS. 3 and 4 described later). Here, the lead frame 200 is made of a normal lead frame material made of Cu-based metal or iron-based metal having a plate thickness of about 0.125 mm to 0.5 mm.

そして、このようなリードフレーム材料としての板材をプレスやエッチング加工することなどによりアイランド１０と端子部２０とのパターンを形成することによって、リードフレーム２００が形成されている。   And the lead frame 200 is formed by forming the pattern of the island 10 and the terminal part 20 by pressing or etching the plate material as the lead frame material.

なお、このリードフレーム２００においては、少なくともワイヤボンドする部位にＡｇめっきが施されていてもよい。あるいは、下からＮｉめっき／Ｐｄめっき／Ａｕめっきという所謂ＰＰＦであってもよい。ＰＰＦの場合、モールド樹脂５０との密着性を確保するために最下層のＮｉめっきを粗化してあってもよい。   In the lead frame 200, Ag plating may be applied to at least a portion where wire bonding is performed. Or what is called PPF called Ni plating / Pd plating / Au plating from the bottom may be sufficient. In the case of PPF, in order to ensure adhesion with the mold resin 50, the lowermost Ni plating may be roughened.

本実施形態においては、図１（ｂ）に示されるように、アイランド１０は矩形板状のものであり、端子部２０は、アイランド１０の４辺の外周において複数本のものが配列されている。特に限定するものではないが、ここでは、個々の端子部２０は短冊板形状をなしている。   In the present embodiment, as shown in FIG. 1B, the island 10 has a rectangular plate shape, and a plurality of terminals 20 are arranged on the outer periphery of the four sides of the island 10. . Although it does not specifically limit, here, each terminal part 20 has comprised strip board shape.

また、図１に示されるように、アイランド１０の一面としての上面１１側には、Ａｇペーストやはんだ、導電性接着剤などよりなるダイボンド材３１を介して半導体素子３０が搭載され、接着されている。この半導体素子３０は、特に限定するものではないが、シリコン半導体などの半導体基板を用いて半導体プロセスにより形成されたＩＣチップなどである。   Further, as shown in FIG. 1, a semiconductor element 30 is mounted on and bonded to the upper surface 11 side as one surface of the island 10 via a die bond material 31 made of Ag paste, solder, conductive adhesive, or the like. Yes. The semiconductor element 30 is not particularly limited, but is an IC chip or the like formed by a semiconductor process using a semiconductor substrate such as a silicon semiconductor.

そして、図１（ａ）において、半導体素子３０の上面と各端子部２０の上面とは、アイランド１０の上面１１と同一の方向に面している。そして、アイランド１０の上面１１側にて、これらの上面同士は、Ａｕ（金）やアルミニウムなどからなるボンディングワイヤ４０を介して結線されて互いに電気的に接続されている。   In FIG. 1A, the upper surface of the semiconductor element 30 and the upper surface of each terminal portion 20 face the same direction as the upper surface 11 of the island 10. On the upper surface 11 side of the island 10, these upper surfaces are connected to each other through a bonding wire 40 made of Au (gold), aluminum, or the like and are electrically connected to each other.

ここでは、ボンディングワイヤ４０は、ワイヤ径（つまり直径）が２５μｍ〜３０μｍであるＡｕワイヤである。そして、図１（ｂ）に示されるように、ボンディングワイヤ４０は複数本、並列に配置されている。   Here, the bonding wire 40 is an Au wire having a wire diameter (that is, a diameter) of 25 μm to 30 μm. As shown in FIG. 1B, a plurality of bonding wires 40 are arranged in parallel.

また、ボンディングワイヤ４０は、この種の半導体装置におけるワイヤと同様に、通常のワイヤボンディングにより形成されたものである。本実施形態では、ワイヤ４０における半導体素子３０側の接続部が、ワイヤボンディングにおける第１ボンディング部側の接続部であり、ワイヤ４０における端子部２０側の接続部が、ワイヤボンディングにおける第２ボンディング部側の接続部である。   Further, the bonding wire 40 is formed by ordinary wire bonding in the same manner as the wire in this type of semiconductor device. In the present embodiment, the connection part on the semiconductor element 30 side in the wire 40 is a connection part on the first bonding part side in wire bonding, and the connection part on the terminal part 20 side in the wire 40 is a second bonding part in wire bonding. Side connection.

それにより、ボンディングワイヤ４０は、当該ワイヤ４０における半導体素子３０側の接続部と当該ワイヤ４０における端子部２０側の接続部との間の部位が、半導体素子３０よりも上方に突出するとともにアイランド１０の上面１１の上方に向かって凸となったループ形状をなしている。ここでは、ボンディングワイヤ４０は、半導体素子３０側の接続部から端子部２０側の接続部へ向かう途中部分までが、半導体素子３０よりも上方に突出している。   As a result, the bonding wire 40 has a portion between the connecting portion on the semiconductor element 30 side of the wire 40 and the connecting portion on the terminal portion 20 side of the wire 40 protruding upward from the semiconductor element 30 and the island 10. It has a loop shape that protrudes upward from the upper surface 11. Here, the bonding wire 40 protrudes upward from the semiconductor element 30 to the middle part from the connection part on the semiconductor element 30 side to the connection part on the terminal part 20 side.

そして、モールド樹脂５０は、エポキシ樹脂などの通常のモールド材料を用いてトランスファーモールド法などにより形成されるものである。このモールド樹脂５０は、アイランド１０の上面１１側にてアイランド１０、端子部２０、半導体素子３０およびボンディングワイヤ４０を包み込むように封止している。   The mold resin 50 is formed by a transfer mold method or the like using a normal mold material such as an epoxy resin. The mold resin 50 is sealed so as to enclose the island 10, the terminal portion 20, the semiconductor element 30, and the bonding wire 40 on the upper surface 11 side of the island 10.

ここで、モールド樹脂５０は、半導体装置１００のパッケージ本体を区画形成するものであり、本実施形態では、通常のこの種の半導体装置と同様に、矩形板状をなすものである。   Here, the mold resin 50 partitions and forms the package body of the semiconductor device 100. In the present embodiment, the mold resin 50 has a rectangular plate shape as in a normal semiconductor device of this type.

そして、図１（ａ）において、モールド樹脂５０の上面５１は、アイランド１０の上面１１上にて厚さを持って位置している。一方、アイランド１０における上面１１とは反対側の下面１２、および、端子部２０における上面とは反対側の下面が、モールド樹脂５０の下面５２から当該モールド樹脂５０の下面５２と略同一面上にて露出している。   In FIG. 1A, the upper surface 51 of the mold resin 50 is positioned with a thickness on the upper surface 11 of the island 10. On the other hand, the lower surface 12 of the island 10 opposite to the upper surface 11 and the lower surface of the terminal portion 20 opposite to the upper surface are substantially flush with the lower surface 52 of the mold resin 50 from the lower surface 52 of the mold resin 50. Exposed.

そして、本実施形態の半導体装置１００では、これらモールド樹脂５０の下面５２から露出するアイランド１０の下面１２および端子部２０の下面が、プリント基板などの外部基材と、はんだ付けされるようになっている。   In the semiconductor device 100 of the present embodiment, the lower surface 12 of the island 10 and the lower surface of the terminal portion 20 exposed from the lower surface 52 of the mold resin 50 are soldered to an external base material such as a printed circuit board. ing.

［ボンディングワイヤ構成等］
このような半導体装置１００において、本実施形態では、ボンディングワイヤ４０において、以下のような工夫を施している。図２は、本半導体装置１００におけるボンディングワイヤ４０の近傍部を拡大して示す概略断面図である。なお、図２ではモールド樹脂５０は省略してあり、この図２と同様、以下のボンディングワイヤ近傍部の拡大図においても、モールド樹脂５０が省略されている場合がある。 [Bonding wire configuration, etc.]
In the semiconductor device 100 as described above, in the present embodiment, the bonding wire 40 is devised as follows. FIG. 2 is an enlarged schematic cross-sectional view showing the vicinity of the bonding wire 40 in the semiconductor device 100. In FIG. 2, the mold resin 50 is omitted, and the mold resin 50 may be omitted in the following enlarged view of the vicinity of the bonding wire as in FIG. 2.

図２において、半導体素子３０の上方から見たときのボンディングワイヤ４０における半導体素子３０側の接続部とボンディングワイヤ４０における端子部２０側の接続部との距離Ｌを、ワイヤ長Ｌとする。そして、本実施形態では、このワイヤ長Ｌは６ｍｍ以上である。   In FIG. 2, the distance L between the connection portion on the semiconductor element 30 side of the bonding wire 40 and the connection portion on the terminal portion 20 side of the bonding wire 40 when viewed from above the semiconductor element 30 is defined as a wire length L. And in this embodiment, this wire length L is 6 mm or more.

なお、この種の半導体装置において、これらボンディングワイヤ４０における各接続部は領域を持つものであるが、細かく言うならば、このワイヤ長Ｌは、ワイヤ４０と半導体素子３０とが接触している領域の中心と、ワイヤ４０と端子部２０とが接触している領域の中心との間の距離である。   In this type of semiconductor device, each connection portion in the bonding wire 40 has a region. To be precise, the wire length L is a region where the wire 40 and the semiconductor element 30 are in contact with each other. And the center of the region where the wire 40 and the terminal portion 20 are in contact with each other.

そして、図２に示されるように、本実施形態のボンディングワイヤ４０は、ワイヤ４０における半導体素子３０側の接続部と端子部２０側の接続部との間に、当該ワイヤ４０を屈曲させた部分である屈曲点４１、４２、４３、４４が４箇所設けられている。   As shown in FIG. 2, the bonding wire 40 of the present embodiment is a portion where the wire 40 is bent between the connection portion on the semiconductor element 30 side and the connection portion on the terminal portion 20 side of the wire 40. The four bending points 41, 42, 43, and 44 are provided.

ここで、これら４箇所の屈曲点４１〜４４は、半導体素子３０側の接続部から端子部２０側の接続部へ向けて、順次、第１の屈曲点４１、第２の屈曲点４２、第３の屈曲点４３、第４の屈曲点４４とする。   Here, these four bending points 41 to 44 are sequentially arranged from the connection part on the semiconductor element 30 side to the connection part on the terminal part 20 side, in the order of the first bending point 41, the second bending point 42, and the second bending point 41. 3 bending points 43 and 4 bending points 44.

また、本実施形態では、これら４箇所の屈曲点４１〜４４は、それぞれ素子設置部であるアイランド１０の上面１１の上方（つまり、図２の上方）に向かってに凸となるように屈曲したものである。つまり、これら４箇所の屈曲点４１〜４４は、アイランド１０の上面１１から離れる方向に凸となるように屈曲している。   Further, in this embodiment, these four bending points 41 to 44 are bent so as to protrude toward the upper side of the upper surface 11 of the island 10 which is the element installation portion (that is, the upper side in FIG. 2). Is. That is, these four bending points 41 to 44 are bent so as to protrude in a direction away from the upper surface 11 of the island 10.

そして、半導体素子３０側の接続部に最も近い第１の屈曲点４１の屈曲角度が、最も小さい角度であり、略９０°程度である。また、その他の第２の屈曲点４２、第３の屈曲点４３および第４の屈曲点４４の屈曲角度は、いずれも、第１の屈曲点の屈曲角度よりも大きく１８０°未満である。   The bending angle of the first bending point 41 closest to the connection portion on the semiconductor element 30 side is the smallest angle, which is about 90 °. Further, the bending angles of the other second bending point 42, the third bending point 43, and the fourth bending point 44 are all larger than the bending angle of the first bending point and less than 180 °.

また、図２に示されるように、半導体素子３０の上方から見たときのワイヤ４０における半導体素子３０側の接続部と第２の屈曲点４２との距離Ｌ２を、第２の屈曲点距離Ｌ２とし、半導体素子３０の上方から見たときのワイヤ４０における半導体素子３０側の接続部と第３の屈曲点４３との距離Ｌ３を、第３の屈曲点距離Ｌ３とし、半導体素子３０の上方から見たときのワイヤ４０における半導体素子３０側の接続部と第４の屈曲点４４との距離Ｌ４を、第４の屈曲点距離Ｌ４とする。   Further, as shown in FIG. 2, the distance L2 between the connection portion on the semiconductor element 30 side of the wire 40 and the second bending point 42 when viewed from above the semiconductor element 30 is defined as a second bending point distance L2. The distance L3 between the connection portion of the wire 40 on the semiconductor element 30 side and the third bending point 43 when viewed from above the semiconductor element 30 is defined as a third bending point distance L3, and from above the semiconductor element 30. A distance L4 between the connection portion of the wire 40 on the semiconductor element 30 side when viewed and the fourth bending point 44 is defined as a fourth bending point distance L4.

このとき、本実施形態では、第２の屈曲点距離Ｌ２は、（０．２５〜０．３５）×Ｌ、すなわち０．２５Ｌ以上０．３５Ｌ以下であり、第３の屈曲点距離Ｌ３は、（０．５〜０．６）×Ｌ、すなわち０．５Ｌ以上０．６Ｌ以下であり、第４の屈曲点距離Ｌ４は、（０．８５〜０．９５）×Ｌ、すなわち０．８５Ｌ以上０．９５Ｌ以下である。   At this time, in the present embodiment, the second bending point distance L2 is (0.25 to 0.35) × L, that is, 0.25L or more and 0.35L or less, and the third bending point distance L3 is (0.5 to 0.6) × L, that is, 0.5L to 0.6L, and the fourth bending point distance L4 is (0.85 to 0.95) × L, that is, 0.85L or more. 0.95 L or less.

なお、第１の屈曲点４１は、ほぼ半導体素子３０側の接続部の直上に位置しているため、半導体素子３０の上方から見たときのワイヤ４０における半導体素子３０側の接続部と第１の屈曲点４１との距離は、略０である。ただし、第１の屈曲点４１については、多少、端子部２０側の接続部の方へずれて位置していてもよい。   Since the first bending point 41 is located almost immediately above the connecting portion on the semiconductor element 30 side, the first bending point 41 and the connecting portion on the semiconductor element 30 side in the wire 40 when viewed from above the semiconductor element 30 are the same. The distance from the bending point 41 is substantially zero. However, the first bending point 41 may be slightly shifted toward the connecting portion on the terminal portion 20 side.

また、図２においては、第３の屈曲点４３とボンディングワイヤ４０における端子部２０側の接続部とを結ぶ仮想直線Ｋ１が、一点鎖線Ｋ１にて示されている。そして、本実施形態のボンディングワイヤ４０においては、アイランド１０の上面１１を基準、すなわち０地点として、ワイヤ４０の第４の屈曲点４４は、当該仮想直線Ｋ１よりも、アイランド１０の上面１１から離れるように上方（つまり図２中の上方）に位置している。   In FIG. 2, an imaginary straight line K1 connecting the third bending point 43 and the connection portion on the terminal portion 20 side of the bonding wire 40 is indicated by a one-dot chain line K1. In the bonding wire 40 of the present embodiment, the fourth bending point 44 of the wire 40 is further away from the upper surface 11 of the island 10 than the virtual straight line K1 with the upper surface 11 of the island 10 as a reference, that is, zero point. Is located above (that is, above in FIG. 2).

［半導体装置の製造方法等］
次に、本実施形態の半導体装置１００の製造方法について、図３、図４を参照して述べる。図３は、本製造方法の樹脂封止工程に用いる金型３００にワークを設置した状態を示す概略平面図であり、図４は、本製造方法の樹脂封止工程に用いるもう一つの金型３００’にワークを設置した状態を示す概略平面図である。 [Semiconductor Device Manufacturing Method, etc.]
Next, a method for manufacturing the semiconductor device 100 of this embodiment will be described with reference to FIGS. FIG. 3 is a schematic plan view showing a state in which a workpiece is placed on a mold 300 used in the resin sealing step of the manufacturing method. FIG. 4 is another mold used in the resin sealing step of the manufacturing method. It is a schematic plan view which shows the state which installed the workpiece | work in 300 '.

なお、これら図３および図４に示される金型３００、３００’はゲート３０４の位置が異なるものであり、どちらの場合も、以下に示されるような製造方法により、半導体装置１００が製造される。   3 and 4 are different in the position of the gate 304. In either case, the semiconductor device 100 is manufactured by a manufacturing method as described below. .

まず、図３、図４に示されるような上記リードフレーム２００を用意する。ここで、リードフレーム２００は、上記した半導体装置１００の１個分に相当するアイランド１０および端子部２０が、複数個（図３、図４では８個）の単位で一体に連結されたもので、いわゆる多連のリードフレームである。   First, the lead frame 200 as shown in FIGS. 3 and 4 is prepared. Here, the lead frame 200 is formed by integrally connecting the island 10 and the terminal portion 20 corresponding to one of the semiconductor devices 100 described above in units of a plurality (eight in FIG. 3 and FIG. 4). This is a so-called multiple lead frame.

このリードフレーム２００におけるアイランド１０の上面１１に、半導体素子３０を、ダイボンド材３１を介して搭載する。さらに、各半導体素子３０とリードフレーム２００の端子部２０との間でワイヤボンディングを行い、当該間をボンディングワイヤ４０により結線する。   A semiconductor element 30 is mounted on the upper surface 11 of the island 10 in the lead frame 200 via a die bond material 31. Further, wire bonding is performed between each semiconductor element 30 and the terminal portion 20 of the lead frame 200, and the space is connected by a bonding wire 40.

ここで、図５、図６、図７は、半導体素子３０と端子部２０とをワイヤ４０にて接続する工程、すなわち、ワイヤボンディング工程を順次示す工程図である。本実施形態のワイヤボンディング工程は、ボンディングツール４００を用いたワイヤボンディングを行うものであり、半導体素子３０に対して１次ボンディングを行い、端子部２０に対して２次ボンディングを行うものである。   Here, FIGS. 5, 6, and 7 are process diagrams sequentially illustrating a process of connecting the semiconductor element 30 and the terminal portion 20 with the wire 40, that is, a wire bonding process. The wire bonding process of the present embodiment is to perform wire bonding using the bonding tool 400, and performs primary bonding to the semiconductor element 30 and secondary bonding to the terminal portion 20.

このボンディングツール４００は、一般的なワイヤボンディング装置に備えられているものであり、ボンディングワイヤ４０を引き出しながら、移動およびワイヤ接続を行えるものである。   The bonding tool 400 is provided in a general wire bonding apparatus, and can move and connect the wire while pulling out the bonding wire 40.

本実施形態のワイヤボンディング工程では、図５〜図７に示されるように、第１ボンディングと第２ボンディングとの間に、ボンディングツール４００を用いて４箇所の屈曲点４１〜４４をそれぞれ形成するものである。ここで、図５〜図７中の一点鎖線は、このボンディングツール４００の軌跡である。   In the wire bonding process of this embodiment, as shown in FIGS. 5 to 7, four bending points 41 to 44 are formed between the first bonding and the second bonding using the bonding tool 400, respectively. Is. Here, a one-dot chain line in FIGS. 5 to 7 is a locus of the bonding tool 400.

なお、この屈曲点４１〜４４は、後述するモールド樹脂５０の成型時において樹脂流れの最下流の位置にて成形されたモールド樹脂５０で封止されるワイヤ４０、すなわちエアベント側ワイヤ４０について、少なくとも形成すればよい。   The bending points 41 to 44 are at least for the wire 40 sealed with the mold resin 50 molded at the most downstream position of the resin flow when the mold resin 50 described later is molded, that is, the air vent side wire 40. What is necessary is just to form.

このエアベント側ワイヤ４０は、上記図３、図４において、太い破線Ｒにて囲まれた部分のワイヤ４０である。これは、後述するように、４箇所の屈曲点４１〜４４の形成が、１つには、ワイヤ４０の流れを防止するためのものであることによる。   This air vent side wire 40 is the wire 40 of the part enclosed by the thick broken line R in the said FIG. 3, FIG. This is because, as will be described later, the formation of the four bending points 41 to 44 is for preventing the flow of the wire 40 in part.

つまり、ワークにおけるボンディングワイヤ４０のうち上記エアベント側ワイヤ４０についてのみ、屈曲点４１〜４４を形成してもよい。しかし、本実施形態では、上記図３、図４に示されるワークのすべてのボンディングワイヤ４０について、４箇所の屈曲点４１〜４４の形成を行う。   That is, you may form the bending points 41-44 only about the said air vent side wire 40 among the bonding wires 40 in a workpiece | work. However, in this embodiment, four bending points 41 to 44 are formed for all the bonding wires 40 of the workpiece shown in FIGS.

このボンディングツール４００による４箇所の屈曲点４１〜４４の形成について、具体的に述べる。本ワイヤボンディング工程では、半導体素子３０におけるワイヤ４０が接続される部位を第１ボンディング部とし、端子部２０におけるワイヤ４０が接続される部位を第２ボンディング部としている。   The formation of the four bending points 41 to 44 by the bonding tool 400 will be specifically described. In this wire bonding step, a portion of the semiconductor element 30 where the wire 40 is connected is a first bonding portion, and a portion of the terminal portion 20 where the wire 40 is connected is a second bonding portion.

まず、図５（ａ）に示されるように、１次ボンディングを行う。つまり、半導体素子３０における第１ボンディング部に、ボールボンディングによってワイヤ４０を接続する。本実施形態においては、第１ボンディング部とワイヤ４０における半導体素子３０側の接続部とは、実質的に同じ位置となる。   First, as shown in FIG. 5A, primary bonding is performed. That is, the wire 40 is connected to the first bonding portion in the semiconductor element 30 by ball bonding. In the present embodiment, the first bonding portion and the connection portion on the semiconductor element 30 side of the wire 40 are at substantially the same position.

次に、図５（ｂ）に示されるように、ボンディングツール４００の引き上げを行う。この引き上げは、ボンディングツール４００を、第１ボンディング部の上方に移動させながらワイヤ４０を引き出す、という動作である。ここでは、この引き上げにおいては、第１ボンディング部から、たとえば１００μｍ〜２５０μｍの位置まで、ボンディングツール４００を引き上げる。   Next, as shown in FIG. 5B, the bonding tool 400 is pulled up. This pulling up is an operation of pulling out the wire 40 while moving the bonding tool 400 above the first bonding portion. Here, in this pulling up, the bonding tool 400 is pulled up from the first bonding portion to a position of, for example, 100 μm to 250 μm.

続いて、図５（ｃ）に示されるように、リバースモーションを行う。このリバースモーションは、ボンディングツール４００を、第２ボンディング部すなわち端子部２０とは反対側に移動させてボンディングワイヤ４０を曲げる、という動作である。   Subsequently, as shown in FIG. 5C, reverse motion is performed. This reverse motion is an operation of bending the bonding wire 40 by moving the bonding tool 400 to the side opposite to the second bonding portion, that is, the terminal portion 20.

このとき、上記図５（ｂ）に示されるボンディングツール４００の第１ボンディング部の上方への移動方向と、図５（ｃ）に示されるボンディングツール４００の第２ボンディング部とは反対側への移動方向とでは、これら両移動方向のなす角度θ（図５（ｃ）参照）、つまり、リバースモーション角度θは１００°である。こうして、第１の屈曲点４１が形成される。   At this time, the upward movement direction of the first bonding portion of the bonding tool 400 shown in FIG. 5B and the opposite side of the second bonding portion of the bonding tool 400 shown in FIG. With respect to the movement direction, the angle θ formed by these two movement directions (see FIG. 5C), that is, the reverse motion angle θ is 100 °. Thus, the first bending point 41 is formed.

次に、図５（ｄ）に示されるように、第１の屈曲点４１からボンディングツール４００の引き上げを行う。ここでは、第１回目の引き上げ位置から上記第２の屈曲点距離Ｌ２（０．２５Ｌ〜０．３５Ｌ）の分の高さまで、ボンディングツール４００を引き上げ、それにより、第２の屈曲点４２を形成すべき位置までワイヤ４０を引き出す。   Next, as shown in FIG. 5D, the bonding tool 400 is pulled up from the first bending point 41. Here, the bonding tool 400 is pulled up from the first pulling position to the height corresponding to the second bending point distance L2 (0.25L to 0.35L), thereby forming the second bending point 42. Pull the wire 40 to the position where it should be.

続いて、図６（ａ）に示されるように、第２の屈曲点４２を形成するためのリバースモーションを、リバースモーション角度θが１００°にて行う。こうして、第２の屈曲点４２が形成される。   Subsequently, as shown in FIG. 6A, the reverse motion for forming the second bending point 42 is performed at a reverse motion angle θ of 100 °. In this way, the second bending point 42 is formed.

次に、図６（ｂ）に示されるように、第２の屈曲点４２からボンディングツール４００の引き上げを行う。ここでは、第１回目の引き上げ位置から上記第３の屈曲点距離Ｌ３（０．５Ｌ〜０．６Ｌ）の分の高さ、ボンディングツール４００を引き上げ、それにより、第３の屈曲点４３を形成すべき位置までワイヤ４０を引き出す。   Next, as shown in FIG. 6B, the bonding tool 400 is pulled up from the second bending point 42. Here, the bonding tool 400 is lifted by a height corresponding to the third bending point distance L3 (0.5L to 0.6L) from the first lifting position, whereby the third bending point 43 is formed. Pull the wire 40 to the position where it should be.

続いて、図６（ｃ）に示されるように、第３の屈曲点４３を形成するためのリバースモーションを、リバースモーション角度θが１００°にて行う。こうして、第３の屈曲点４３が形成される。   Subsequently, as shown in FIG. 6C, the reverse motion for forming the third bending point 43 is performed at a reverse motion angle θ of 100 °. In this way, the third bending point 43 is formed.

次に、図６（ｄ）に示されるように、第３の屈曲点４３からボンディングツール４００の引き上げを行う。ここでは、第１回目の引き上げ位置から上記第４の屈曲点距離Ｌ４（０．８５５Ｌ〜０．９５Ｌ）の分の高さまで、ボンディングツール４００を引き上げ、それにより、第４の屈曲点４４を形成すべき位置までワイヤ４０を引き出す。   Next, as shown in FIG. 6D, the bonding tool 400 is pulled up from the third bending point 43. Here, the bonding tool 400 is pulled up from the first pulling position to the height corresponding to the fourth bending point distance L4 (0.855L to 0.95L), thereby forming the fourth bending point 44. Pull the wire 40 to the position where it should be.

続いて、図７（ａ）に示されるように、第４の屈曲点４４を形成するためのリバースモーションを、リバースモーション角度θが１００°にて行う。こうして、第４の屈曲点４４が形成される。   Subsequently, as shown in FIG. 7A, the reverse motion for forming the fourth bending point 44 is performed at a reverse motion angle θ of 100 °. Thus, the fourth bending point 44 is formed.

その後、図７（ａ）、（ｂ）に示されるように、ボンディングツール４００を右斜め上方向に引き上げ、続いて、端子部２０上に２次ボンディングを行う。つまり、端子部２０における第２ボンディング部にワイヤ４０を接続する。本実施形態においては、第２ボンディング部とワイヤ４０における端子部２０側の接続部とは実質的に同じ位置となる。こうして、１本のワイヤ４０の接続が終了する。   Thereafter, as shown in FIGS. 7A and 7B, the bonding tool 400 is pulled up in the diagonally right direction, and then secondary bonding is performed on the terminal portion 20. That is, the wire 40 is connected to the second bonding portion in the terminal portion 20. In the present embodiment, the second bonding portion and the connection portion on the terminal portion 20 side of the wire 40 are at substantially the same position. Thus, the connection of one wire 40 is completed.

なお、上記の各リバースモーション動作により、ボンディングワイヤ４０に曲げ加工がなされ各屈曲点４１〜４４が形成されるが、これら各屈曲点４１〜４４の最終的なできあがりの状態の角度は、２次ボンディングの終了により規定される。   In addition, by each said reverse motion operation | movement, the bending process is made to the bonding wire 40, and each bending point 41-44 is formed, but the angle of the final state of each of these bending points 41-44 is secondary. Defined by the end of bonding.

このように、本実施形態のワイヤボンディングでは、半導体素子３０にワイヤ４０を接続した後、ボンディングツール４００を用いて、上記ワイヤ４０の引き出しおよびリバースモーションという一連の動作を、４回繰り返し行って４箇所の屈曲点４１〜４４をそれぞれ形成し、その後、端子部２０にワイヤ４０を接続するようにしている。   As described above, in the wire bonding according to the present embodiment, after the wire 40 is connected to the semiconductor element 30, the bonding tool 400 is used to repeat the series of operations of pulling out the wire 40 and reverse motion four times to perform 4 The bending points 41 to 44 are formed, and then the wire 40 is connected to the terminal portion 20.

ここで、上記ワイヤボンディングの例では、リバースモーション角度θを１００°としたが、この角度によって、適切に４箇所の屈曲点４１〜４４が形成できることは、本発明者の検討により確認済みである。しかしながら、リバースモーション角度θは１００°のみに限定されるものではない。   Here, in the above wire bonding example, the reverse motion angle θ is set to 100 °, but it has been confirmed by the inventor's examination that the four bending points 41 to 44 can be appropriately formed by this angle. . However, the reverse motion angle θ is not limited to 100 °.

こうして、ボンディングワイヤ４０を接続した後、上記図３に示される金型３００または上記図４に示される金型３００’を用いて、モールド樹脂５０の成型、すなわち樹脂封止工程を行う。   After the bonding wires 40 are thus connected, the molding resin 50 is molded, that is, a resin sealing process is performed using the mold 300 shown in FIG. 3 or the mold 300 ′ shown in FIG. 4.

まず、上記金型３００または３００’のキャビティ３０１に対して、ワイヤボンディングがなされたワークをセットする。たとえば、ワークは、アイランド１０の下面１２となるリードフレーム２００の面側を図示しない粘着シートを介して、金型３００または３００’に貼り付けられる。   First, a work subjected to wire bonding is set in the cavity 301 of the mold 300 or 300 '. For example, the workpiece is attached to the mold 300 or 300 ′ via an adhesive sheet (not shown) on the surface side of the lead frame 200 that becomes the lower surface 12 of the island 10.

この金型３００、３００’は、通常のＭＡＰ成形に用いられるものと同様のものであり、樹脂溜まりであるポット３０２と、ポット３０２からキャビティ３０１までの樹脂の導入通路であるランナー３０３と、ランナー３０３からキャビティ３０１への樹脂注入口であるゲート３０４と、キャビティ３０１内から余分な樹脂を排出する出口であるエアベント３０５とを備えている。   The molds 300 and 300 ′ are the same as those used in normal MAP molding, and a pot 302 that is a resin reservoir, a runner 303 that is a resin introduction passage from the pot 302 to the cavity 301, and a runner A gate 304 serving as a resin injection port from 303 to the cavity 301 and an air vent 305 serving as an outlet for discharging excess resin from the cavity 301 are provided.

そして、この金型３００、３００’においては、モールド樹脂５０は、タブレット状の樹脂としてポット３０２に投入された後、溶融したモールド樹脂５０がランナー３０３を通り、ゲート３０４からキャビティ３０１に注入される。そして、キャビティ３０１に注入されたモールド樹脂５０は、キャビティ３０１内を充填しながら流れ、エアベント３０５から排出される。   In the molds 300 and 300 ′, the mold resin 50 is put into the pot 302 as a tablet-like resin, and then the molten mold resin 50 passes through the runner 303 and is injected from the gate 304 into the cavity 301. . The mold resin 50 injected into the cavity 301 flows while filling the cavity 301 and is discharged from the air vent 305.

こうして、アイランド１０の上面１１側の各部はモールド樹脂５０にて封止される。一方、リードフレーム２００のアイランド１０の下面１２側には、上記粘着テープが貼り付いているため、上記したアイランド１０の下面１２および端子部２０の下面は、モールド樹脂５０で封止されず、モールド樹脂５０の下面５２から露出する。   In this way, each part on the upper surface 11 side of the island 10 is sealed with the mold resin 50. On the other hand, since the adhesive tape is attached to the lower surface 12 side of the island 10 of the lead frame 200, the lower surface 12 of the island 10 and the lower surface of the terminal portion 20 are not sealed with the mold resin 50, and the mold is molded. It is exposed from the lower surface 52 of the resin 50.

こうして、樹脂封止工程を終えた後、モールド樹脂５０で封止されたワークを金型３００または３００’から取り出し、切断機で個片の半導体装置１００にするためダイシングして切り出す。   In this way, after the resin sealing process is completed, the work sealed with the mold resin 50 is taken out from the mold 300 or 300 ′, and is diced and cut out into the individual semiconductor device 100 by a cutting machine.

具体的には、各半導体装置の単位間を連結するリードフレーム２００の端子部２０をモールド樹脂５０とともに切断する。そして、上記粘着テープを剥がす。こうして、本実施形態の半導体装置１００ができあがる。   Specifically, the terminal portion 20 of the lead frame 200 that connects the units of each semiconductor device is cut together with the mold resin 50. And the said adhesive tape is peeled off. Thus, the semiconductor device 100 of this embodiment is completed.

ここで、図３、図４に示した各金型３００、３００’におけるキャビティ３０１のサイズは例えば、４０ｍｍ×６５ｍｍ程度とかなりの大型であり、個片にした後のサイズすなわち各半導体装置１００の平面サイズは１４ｍｍ×１７ｍｍ程度である。   Here, the size of the cavity 301 in each of the molds 300 and 300 ′ shown in FIGS. 3 and 4 is, for example, about 40 mm × 65 mm, and the size after being divided into individual pieces, that is, the size of each semiconductor device 100. The planar size is about 14 mm × 17 mm.

［ワイヤにおける屈曲点の根拠等］
ところで、本実施形態では、上述したように、ボンディングワイヤ４０に４箇所の屈曲点４１〜４４を設け、第２〜第４の屈曲点４２〜４４の位置を、上記屈曲点距離Ｌ２〜Ｌ４として所定の範囲に規定している。この根拠について述べる。 [Evidence of bending point in wire, etc.]
By the way, in this embodiment, as mentioned above, the bending point 41-44 is provided in the bonding wire 40, and the position of the 2nd-4th bending points 42-44 is made into the said bending point distance L2-L4. It is defined within a predetermined range. The basis for this will be described.

図８は、従来のこの種の半導体装置として本発明者が試作した比較例としての半導体装置を示す概略断面図であり、（ａ）は屈曲点４１を１箇所設けた通常のワイヤ４０、（ｂ）は屈曲点４１、４２を２箇所設けたワイヤ４０である。   FIG. 8 is a schematic cross-sectional view showing a semiconductor device as a comparative example prototyped by the present inventor as a conventional semiconductor device of this type, in which (a) shows a normal wire 40 provided with one bending point 41; b) is a wire 40 provided with two bending points 41 and 42.

この図８に示されるようなループ形状のワイヤ４０であれば、上記した半導体素子上流速Ｖ１と素子設置部上流速Ｖ２（上記図３６参照）との差によるモールド樹脂５０の流れの不均一が原因となって、上記図３７に示されるように、合流地点でのワイヤ流れが発生し、ショートが発生してしまう。   In the case of the loop-shaped wire 40 as shown in FIG. 8, the flow of the mold resin 50 is not uniform due to the difference between the above-described flow velocity V1 on the semiconductor element and the flow velocity V2 on the element installation portion (see FIG. 36). As a cause, as shown in FIG. 37 above, a wire flow occurs at the junction and a short circuit occurs.

特に、成型時の樹脂流れの最下流に位置する部位、すなわち、エアベント３０５に近い側の半導体素子３０の部分は、モールド樹脂５０がポット３０２から流れ始めて時間が経っている部分であり、樹脂の硬化が進み粘度が高い状態となっている。そのため、エアベント側ワイヤ４０が余計に流れやすい。   In particular, the part located at the most downstream side of the resin flow at the time of molding, that is, the part of the semiconductor element 30 on the side close to the air vent 305 is a part where time has passed since the mold resin 50 started to flow from the pot 302. Curing proceeds and the viscosity is high. Therefore, the air vent side wire 40 tends to flow excessively.

ここで、ワイヤ長Ｌ１が２〜５ｍｍ程度と短ければ多少の流れの不均一があってもワイヤ変形量が少なくて済むのでよいのであるが、本実施形態のものはワイヤ長Ｌ１が６ｍｍ以上のロングループワイヤ品を対象としているので、ちょっとした樹脂の流れの不均一がショート不良に直結する。   Here, if the wire length L1 is as short as about 2 to 5 mm, the amount of deformation of the wire may be small even if there is some non-uniformity of flow, but in this embodiment, the wire length L1 is 6 mm or more. Since Ron Group wire products are targeted, a slight non-uniform flow of resin directly leads to short circuit failure.

この対策として、エアベント側ワイヤ４０の剛性を上げるために、エアベント側ワイヤ４０のみ、たとえばＣｕなどの剛性の高いワイヤ材に変更したり、線径を太くしたりすることが考えられる。しかし、いずれも、ワイヤボンディング装置が２台必要となりコストアップとなる。   As countermeasures, in order to increase the rigidity of the air vent-side wire 40, it is conceivable to change only the air vent-side wire 40, for example, to a highly rigid wire material such as Cu, or to increase the wire diameter. However, in both cases, two wire bonding apparatuses are required, resulting in an increase in cost.

そこで、本発明者は、ボンディングワイヤ４０に屈曲点を設けることで、上記の樹脂流れに耐性を持つようにワイヤ４０に剛性を付与することを考えた。そして、その屈曲点数および屈曲位置を適切に設定しないとその効力を発揮しないことが実験検討の結果、判明した。この実験結果について、以下に説明する。   Therefore, the present inventor has considered to provide rigidity to the wire 40 so as to have resistance to the resin flow by providing a bending point in the bonding wire 40. As a result of experimental studies, it has been found that the effect is not exhibited unless the number of bending points and the bending position are appropriately set. The experimental results will be described below.

図９は、ボンディングワイヤ４０において半導体素子３０側の接続部と端子部２０側の接続部との間に形成した屈曲点の数とワイヤ流れ率（単位：％）との関係を調査した結果を示す図である。   FIG. 9 shows the result of investigating the relationship between the number of bending points formed between the connection part on the semiconductor element 30 side and the connection part on the terminal part 20 side in the bonding wire 40 and the wire flow rate (unit:%). FIG.

ここで、ワイヤ流れ率を測定したワイヤ４０は、上記エアベント側ワイヤ４０であり、そのワイヤ長Ｌは６．８ｍｍ、ワイヤ材はＡｕ、ワイヤ径はφ３０μｍである。また、ワイヤ流れ率の定義は、図１０にて、（ｄ１／Ｌ）×１００として示される。つまり、図１０に示されるように、樹脂流れによるワイヤ４０の変位ｄ１をワイヤ長Ｌで除して１００を乗じたものが、ワイヤ流れ率である。   Here, the wire 40 whose wire flow rate is measured is the air vent side wire 40, the wire length L is 6.8 mm, the wire material is Au, and the wire diameter is 30 μm. The definition of the wire flow rate is shown as (d1 / L) × 100 in FIG. That is, as shown in FIG. 10, the wire flow rate is obtained by dividing the displacement d1 of the wire 40 by the resin flow by the wire length L and multiplying by 100.

図９に示される結果をみると、屈曲点数を増やすに従ってワイヤ流れ率が小さくなっており、４点にすると、ワイヤショートの発生を回避できる目標値である５％を、ばらつきも含めて達成できることがわかった。なお、屈曲点が２点、３点のものは、上記従来特許文献２などにあるような従来のものに相当し、ワイヤ流れ率が大きく、ワイヤショートが発生しやすくなっている。このことから、本実施形態では、屈曲点４１〜４４を４箇所とした。   When the results shown in FIG. 9 are seen, the wire flow rate decreases as the number of bending points increases, and if it is 4, the target value of 5% that can avoid the occurrence of a wire short can be achieved including variation. I understood. The bending points of 2 points and 3 points correspond to the conventional ones as described in the above-mentioned conventional patent document 2 and the like, and the wire flow rate is large and the wire short circuit is likely to occur. Therefore, in this embodiment, the bending points 41 to 44 are set at four places.

また、図１１は、第２の屈曲点４２、第３の屈曲点４３の位置設定の根拠を示す図であり、ワイヤ４０内の位置（ｘ／Ｌ）とワイヤ流れによって変化するワイヤ間ギャップＧ（単位：μｍ）との関係を調査した結果を示す図である。   FIG. 11 is a diagram showing the grounds for setting the positions of the second bending point 42 and the third bending point 43. The inter-wire gap G changes depending on the position (x / L) in the wire 40 and the wire flow. It is a figure which shows the result of having investigated the relationship with (unit: micrometer).

ここで、図１２は、ワイヤ内の位置（ｘ／Ｌ）（単位：％）およびワイヤ間ギャップＧ（実測値、単位：μｍ）の定義を示す図である。ワイヤ内の位置は、半導体素子３０の上方から見たときのワイヤ４０における半導体素子３０側の接続部と任意の位置との距離ｘを、ワイヤ長Ｌで除して１００を乗じたものであり、ワイヤ間ギャップＧは、このワイヤ内の位置（ｘ／Ｌ）での隣接するワイヤ４０同士の距離Ｇである。   Here, FIG. 12 is a diagram showing the definition of the position (x / L) (unit:%) in the wire and the inter-wire gap G (actual measurement value, unit: μm). The position in the wire is obtained by dividing the distance x between the connecting portion of the wire 40 on the semiconductor element 30 side and an arbitrary position when viewed from above the semiconductor element 30 by the wire length L and multiplying by 100. The inter-wire gap G is a distance G between adjacent wires 40 at a position (x / L) in the wire.

この図１１において、ワイヤ間ギャップＧを測定したワイヤ４０は、２本の上記エアベント側ワイヤ４０であり、ワイヤ長Ｌは６．５ｍｍ、ワイヤ材はＡｕ、ワイヤ径はφ３０μｍである。   In FIG. 11, the wires 40 for which the gap G between the wires is measured are the two air vent side wires 40, the wire length L is 6.5 mm, the wire material is Au, and the wire diameter is 30 μm.

図１１に示される結果から、ワイヤ内の位置（ｘ／Ｌ）が２５％〜３５％で、ワイヤ間ギャップＧが狭くなりはじめ、その状態が、ワイヤ内の位置（ｘ／Ｌ）が５０％〜６０％まで継続していることがわかる。   From the result shown in FIG. 11, the position (x / L) in the wire is 25% to 35%, and the gap G between the wires starts to narrow, and this state is 50% in the position (x / L) in the wire. It can be seen that it continues to ~ 60%.

つまり、この部分が、ボンディングワイヤ４０の全長の中で最も隣のワイヤ４０と接近しやすいことを示しており、それはすなわち、この部分の剛性を上げることでワイヤ４０の変形を抑えるという効果が最大限に発揮されることを意味していることにほかならない。このことから、本実施形態では、第２の屈曲点距離Ｌ２、第３の屈曲点距離Ｌ３をそれぞれ、０．２５Ｌ以上０．３５Ｌ以下、０．５Ｌ以上０．６Ｌ以下とした。   In other words, this part shows that it is easy to approach the next adjacent wire 40 in the entire length of the bonding wire 40, that is, the effect of suppressing the deformation of the wire 40 by increasing the rigidity of this part is maximum. It means nothing but the best. Therefore, in this embodiment, the second bending point distance L2 and the third bending point distance L3 are set to 0.25L or more and 0.35L or less and 0.5L or more and 0.6L or less, respectively.

次に、図１３は、第４の屈曲点４４の位置設定の根拠を示す図であり、第４の屈曲点４４の位置（単位：％）と第４の屈曲点４４が下方向にたわんだ量ｄ２（単位：μｍ）との関係を調査した結果を示す図である。第４の屈曲点４４の位置は、上記図１２の（ｘ／Ｌ）と同様であり、ワイヤ長Ｌに対する割合で表される。   Next, FIG. 13 is a diagram showing the grounds for setting the position of the fourth bending point 44. The position (unit:%) of the fourth bending point 44 and the fourth bending point 44 are bent downward. It is a figure which shows the result of having investigated the relationship with quantity d2 (unit: micrometer). The position of the fourth bending point 44 is the same as (x / L) in FIG. 12 and is expressed as a ratio to the wire length L.

ここで、当該たわんだ量ｄは、図１４に示されるように、第３の屈曲点４３とワイヤ４０における端子部２０側の接続部とを結ぶ上記仮想直線Ｋ１に対して、第４の屈曲点４４が上下にずれた量ｄ２を表す。この場合、仮想直線Ｋ１よりもアイランド１０の上面１１側すなわち下方側にずれた場合は、量ｄ２はプラスであり、反対側にずれた場合は、量ｄ２はマイナスである。   Here, as shown in FIG. 14, the deflection amount d is a fourth bending with respect to the virtual straight line K1 connecting the third bending point 43 and the connecting portion of the wire 40 on the terminal portion 20 side. This represents an amount d2 in which the point 44 is displaced vertically. In this case, the amount d2 is positive when it deviates from the virtual straight line K1 to the upper surface 11 side of the island 10, that is, the lower side, and when it deviates to the opposite side, the amount d2 is negative.

つまり、上記たわんだ量ｄ２がプラスの値になることは、ワイヤ４０にたわみが発生していることを表している。そして、上述したようなワイヤボンド時の加熱でフレームの反りが発生し、アイランド１０とワイヤ４０が接触してしまうという不具合を回避するためには、当該たわんだ量ｄ２はマイナスの値でなければならない。   That is, the fact that the deflection amount d2 is a positive value indicates that the wire 40 is deflected. And in order to avoid the malfunction that the curvature of a flame | frame generate | occur | produces by the heating at the time of wire bonding as mentioned above, and the island 10 and the wire 40 contact, the said deflection amount d2 should not be a negative value. Don't be.

図１３に示されるように、本発明者の実験によると、第４の屈曲点４４の位置が端子部２０との接続部側に近づくほど、上記たわんだ量ｄ２の値はマイナスに近づいている。そして、第４の屈曲点４４の位置が８５％まで、すなわち第４の屈曲点距離Ｌ４が０．８５Ｌまで行くと、マイナスの領域になることがわかった。   As shown in FIG. 13, according to the experiment of the present inventor, as the position of the fourth bending point 44 approaches the connecting portion side with the terminal portion 20, the value of the deflection amount d <b> 2 approaches minus. . And it turned out that it will become a negative | minus area | region, if the position of the 4th bending point 44 goes to 85%, ie, the 4th bending point distance L4 reaches 0.85L.

つまり、第４の屈曲点４４は、ボンディングワイヤ４０のうち他の第１〜第３の屈曲点４１〜４３よりも、アイランド１０の上面１１を基準として低い位置にあり、当該第４の屈曲点４４はアイランド１０に近くなりがちであるが、その位置を０．８５Ｌ以上とすれば、ワイヤ４０のたわみによるアイランド１０への接触が極力防止され、短絡を抑制できることがわかった。   That is, the fourth bending point 44 is lower than the other first to third bending points 41 to 43 of the bonding wire 40 with respect to the upper surface 11 of the island 10, and the fourth bending point 44 tends to be close to the island 10, but it was found that if the position is 0.85 L or more, contact with the island 10 due to the deflection of the wire 40 is prevented as much as possible, and a short circuit can be suppressed.

なお、ワイヤボンディング装置上の制約により、第４の屈曲点４４の位置は、９５％以上には設定できない。このことから、本実施形態では、第４の屈曲点距離Ｌ４を０．８５Ｌ以上０．９５Ｌ以下とした。   Note that the position of the fourth bending point 44 cannot be set to 95% or more due to restrictions on the wire bonding apparatus. Therefore, in the present embodiment, the fourth bending point distance L4 is set to 0.85L or more and 0.95L or less.

ここで、図１５は、この第４の屈曲点４４の位置を規定したことによる具体的な効果を示す図である。図１５（ａ）に示されるように、第４の屈曲点４４を設けることにより、上記仮想直線Ｋ１よりも上方向にループが形成されている。   Here, FIG. 15 is a diagram showing a specific effect obtained by defining the position of the fourth bending point 44. As shown in FIG. 15A, by providing the fourth bending point 44, a loop is formed above the virtual straight line K1.

この場合、図１５（ｂ）中の白抜き矢印Ｙに示されるように、ワイヤボンド時の加熱によって、リードフレームに反りが発生した場合に、ボンディングワイヤ４０に上向きの力が発生し、当該力はアイランド１０から遠ざかるように作用する。このことによって、ワイヤ４０がアイランド１０に接触することを、未然に防止できる。   In this case, as indicated by the white arrow Y in FIG. 15B, when the lead frame is warped by heating during wire bonding, an upward force is generated in the bonding wire 40, and the force Acts to move away from the island 10. This can prevent the wire 40 from contacting the island 10 in advance.

以上が、本実施形態の半導体装置１００において、ボンディングワイヤ４０に対して屈曲点４１〜４４を４点設け、その屈曲点４１〜４４の位置を、上述の各屈曲点距離Ｌ１〜Ｌ４の範囲に設定することの根拠である。つまり、本実施形態は、上記した鋭意検討の結果、単にワイヤ４０に４箇所の屈曲点４１〜４４を設けるだけでなく、各屈曲点の位置をワイヤ長Ｌとの関係で規定したものである。   As described above, in the semiconductor device 100 of the present embodiment, four bending points 41 to 44 are provided on the bonding wire 40, and the positions of the bending points 41 to 44 are within the above-described bending point distances L1 to L4. This is the basis for setting. That is, in the present embodiment, as a result of the above-described diligent study, not only four bending points 41 to 44 are provided on the wire 40 but also the positions of the respective bending points are defined in relation to the wire length L. .

そして、本実施形態によれば、このような４箇所の屈曲点４１〜４４を有する構成とすることによって、ワイヤ変形に対する耐性が最大限に高まり、ワイヤ長Ｌが６ｍｍ以上の構成においても、モールド樹脂注入時のワイヤ流れによるショート不良を未然に防止し、ワイヤ４０がアイランド１１に接触することを極力防止できる。   And according to this embodiment, by setting it as the structure which has such four bending points 41-44, the tolerance with respect to a wire deformation increases to the maximum, and even in the structure whose wire length L is 6 mm or more, it is a mold. It is possible to prevent a short circuit failure due to a wire flow at the time of resin injection and to prevent the wire 40 from contacting the island 11 as much as possible.

なお、本実施形態のボンディングワイヤ４０における各屈曲点４１〜４４は、上述したように、ボンディングツール４００を用いた曲げによって、ワイヤボンディング工程中に形成したが、ワイヤボンディング後に、別途治具を用いてワイヤ４０を屈曲させることにより形成してもよい。   The bending points 41 to 44 in the bonding wire 40 of the present embodiment are formed during the wire bonding process by bending using the bonding tool 400 as described above. However, a separate jig is used after the wire bonding. The wire 40 may be bent.

また、本実施形態においては、半導体素子３０の厚さを極力薄くすることが好ましい。通常の半導体素子３０の厚さは０．４ｍｍ程度であるが、これを例えば半分の０．２ｍｍにすればボンディングワイヤ４０の高さが０．２ｍｍほど低くなるので、成型時のモールド樹脂５０の流れに対するワイヤ変形量がより一層小さくなる。   In the present embodiment, it is preferable to reduce the thickness of the semiconductor element 30 as much as possible. The thickness of the normal semiconductor element 30 is about 0.4 mm, but if this is reduced to, for example, 0.2 mm, the height of the bonding wire 40 is reduced by about 0.2 mm. The amount of wire deformation with respect to the flow is further reduced.

（第２実施形態）
図１６は、本発明の第２実施形態に係る半導体装置における要部を示す概略断面図であり、当該半導体装置におけるボンディングワイヤ４０の近傍部を拡大して示す概略断面図である。ここで、図１６中、（ａ）は本実施形態の第１の例、（ｂ）は本実施形態の第２の例を示す。 (Second Embodiment)
FIG. 16 is a schematic cross-sectional view showing the main part of the semiconductor device according to the second embodiment of the present invention, and is an enlarged schematic cross-sectional view showing the vicinity of the bonding wire 40 in the semiconductor device. Here, in FIG. 16, (a) shows a first example of this embodiment, and (b) shows a second example of this embodiment.

本実施形態の半導体装置では、上記第１実施形態のものにおいて、４箇所の各屈曲点４１〜４４をただ単に折り曲げるだけではなくて、凸状（図１６（ａ）参照）、または、凹状（図１６（ｂ）参照）に癖をつけたところが相違するものである。このような凸状または凹状の癖は、ワイヤボンディング工程後に治具などを用いて、ワイヤ４０を変形させることにより作製できる。   In the semiconductor device of the present embodiment, in the semiconductor device of the first embodiment, the four bending points 41 to 44 are not simply bent, but a convex shape (see FIG. 16A) or a concave shape (see FIG. FIG. 16B is different from that shown in FIG. Such a convex or concave ridge can be produced by deforming the wire 40 using a jig or the like after the wire bonding step.

こうすることによって、本実施形態においては、上記第１実施形態と同様の効果が発揮されることに加え、各屈曲点４１〜４４がより強固になり、ボンディングワイヤ４０の剛性すなわちワイヤ変形に対する耐性が高まる。   By doing so, in this embodiment, in addition to the same effects as those of the first embodiment, each of the bending points 41 to 44 becomes stronger, and the rigidity of the bonding wire 40, that is, resistance to wire deformation. Will increase.

（第３実施形態）
図１７は、本発明の第３実施形態に係る半導体装置における要部を示す概略断面図であり、当該半導体装置におけるボンディングワイヤ４０の近傍部を拡大して示す概略断面図である。 (Third embodiment)
FIG. 17 is a schematic cross-sectional view showing the main part of the semiconductor device according to the third embodiment of the present invention, and is an enlarged schematic cross-sectional view showing the vicinity of the bonding wire 40 in the semiconductor device.

上記第１実施形態では、４箇所の屈曲点４１〜４４は、それぞれアイランド１０の上面１１の上方に向かってに凸となるように屈曲したものであった。それに対して、本実施形態では、図１７に示されるように、４箇所の屈曲点４１〜４４を、それぞれアイランド１０の上面１１と平行な方向に沿って屈曲させたものとしている。   In the first embodiment, the four bending points 41 to 44 are bent so as to protrude upward from the upper surface 11 of the island 10. On the other hand, in this embodiment, as shown in FIG. 17, the four bending points 41 to 44 are bent along directions parallel to the upper surface 11 of the island 10.

このような本実施形態の屈曲点４１〜４４は、上記第１実施形態と同様に、ボンディングツール４００による曲げにより形成してもよいし、ワイヤボンディング後に別途曲げ加工を行うことで形成してもよい。   Such bending points 41 to 44 of this embodiment may be formed by bending with the bonding tool 400 as in the first embodiment, or may be formed by separately bending after wire bonding. Good.

本実施形態によれば、上記第１実施形態と同様に、ワイヤ長Ｌが６ｍｍ以上であっても、ワイヤ流れおよびワイヤ４０の下方へのたわみを極力抑制し、ワイヤ４０の短絡を防止することができる。また、本実施形態では、第１実施形態に比べて、ワイヤ高さを低くすることができるので、樹脂の流れに対するワイヤ変形量を、よりいっそう小さくできることが期待される。   According to the present embodiment, similarly to the first embodiment, even when the wire length L is 6 mm or more, the wire flow and the downward deflection of the wire 40 are suppressed as much as possible, and the short circuit of the wire 40 is prevented. Can do. Moreover, in this embodiment, since wire height can be made low compared with 1st Embodiment, it is anticipated that the amount of wire deformation | transformation with respect to the flow of resin can be made still smaller.

（第４実施形態）
図１８は、本発明の第４実施形態に係る半導体装置における要部を示す概略断面図であり、当該半導体装置におけるボンディングワイヤ４０の近傍部を拡大して示す概略断面図である。 (Fourth embodiment)
FIG. 18 is a schematic cross-sectional view showing the main part of the semiconductor device according to the fourth embodiment of the present invention, and is an enlarged schematic cross-sectional view showing the vicinity of the bonding wire 40 in the semiconductor device.

上記第１実施形態では、ワイヤ４０における半導体素子３０側の接続部が第１ボンディング部側の接続部であり、ワイヤ４０における端子部２０側の接続部が第２ボンディング部側の接続部であった。   In the first embodiment, the connection part on the semiconductor element 30 side in the wire 40 is a connection part on the first bonding part side, and the connection part on the terminal part 20 side in the wire 40 is a connection part on the second bonding part side. It was.

しかし、上記第１実施形態の上記図５等に示したようなボンディングツール４００を用いたワイヤボンディング方法では、端子部２０側の接続部を第１ボンディング部側、半導体素子３０側の接続部を第２ボンディング部側として、ワイヤボンディングを行うことも、もちろん可能である。   However, in the wire bonding method using the bonding tool 400 as shown in FIG. 5 and the like of the first embodiment, the connection part on the terminal part 20 side is the first bonding part side, and the connection part on the semiconductor element 30 side is the connection part. Of course, wire bonding can be performed on the second bonding portion side.

そこで、本実施形態の半導体装置では、図１８に示されるように、ボンディングワイヤ４０における端子部２０側を第１ボンディング部とし、ボンディングワイヤ４０における半導体素子３０側を第２ボンディング部としている。   Therefore, in the semiconductor device of this embodiment, as shown in FIG. 18, the terminal portion 20 side of the bonding wire 40 is a first bonding portion, and the semiconductor element 30 side of the bonding wire 40 is a second bonding portion.

このボンディングワイヤ４０は、たとえば、上記図５〜図７に示されるワイヤボンディング方法において、端子部２０にワイヤ４０を１次ボンディングした後、ボンディングツール４００を用いて、上記ワイヤ４０の引き出しおよびリバースモーションという一連の動作を、４回繰り返し行って４箇所の屈曲点４１〜４４をそれぞれ形成し、その後、半導体素子３０にワイヤ４０を２次ボンディングすることにより形成される。   For example, in the wire bonding method shown in FIGS. 5 to 7, the bonding wire 40 is obtained by first bonding the wire 40 to the terminal portion 20 and then using the bonding tool 400 to pull out the wire 40 and perform reverse motion. A series of operations described above are repeated four times to form four bending points 41 to 44, and then the wire 40 is secondarily bonded to the semiconductor element 30.

この場合、図１８に示されるように、４箇所の屈曲点４１〜４４のうち第１ボンディング部である端子部２０側の接続部に最も近い第４の屈曲点４４における屈曲角度が最も小さいものとなる。ただし、各屈曲点４１〜４４の位置は、上記第１実施形態と同様であることはもちろんである。   In this case, as shown in FIG. 18, the bending angle at the fourth bending point 44 closest to the connecting portion on the terminal portion 20 side which is the first bonding portion among the four bending points 41 to 44 is the smallest. It becomes. However, it goes without saying that the positions of the bending points 41 to 44 are the same as those in the first embodiment.

本実施形態によっても、ワイヤ長Ｌが６ｍｍ以上であっても、ワイヤ流れおよびワイヤ４０の下方へのたわみを極力抑制し、ワイヤ４０の短絡を防止することができる。また、本実施形態によれば、上記図１３に示した第４の屈曲点４４が下方向にたわんだ量ｄ２（を、より確実にマイナス値にすることができる。さらに、ワイヤ高さをより低くできるので、樹脂の流れに対するワイヤ変形量がよりいっそう小さくなる。   Even in this embodiment, even when the wire length L is 6 mm or more, the wire flow and the downward deflection of the wire 40 can be suppressed as much as possible, and the short circuit of the wire 40 can be prevented. Further, according to the present embodiment, the amount d2 () in which the fourth bending point 44 shown in FIG. 13 is bent downward can be more reliably set to a negative value. Further, the wire height can be further increased. Since it can be made low, the amount of wire deformation with respect to the resin flow becomes even smaller.

（第５実施形態）
図１９は、本発明の第５実施形態に係る半導体装置の要部を示す図であり、また、図２０は、本第５実施形態に係る半導体装置の要部のもう一つの例を示す図である。これら図１９、図２０は、本実施形態の製造方法において樹脂封止工程に用いる金型３００にワークを設置した状態を示す概略平面図である。 (Fifth embodiment)
FIG. 19 is a diagram showing a main part of a semiconductor device according to the fifth embodiment of the present invention, and FIG. 20 is a diagram showing another example of the main part of the semiconductor device according to the fifth embodiment of the present invention. It is. FIGS. 19 and 20 are schematic plan views showing a state in which a workpiece is placed on a mold 300 used in the resin sealing step in the manufacturing method of the present embodiment.

上記第１実施形態では、素子設置部であるアイランド１０の上面１１上に、半導体素子３０が１個搭載されていたのみであった。それに対して、本実施形態のように、１個のアイランド１０の上面１１上に２個もしくは３個以上の半導体素子３０を平面的に配列した状態で、搭載したもの、いわゆるマルチチップの構成であってもよい。   In the first embodiment, only one semiconductor element 30 is mounted on the upper surface 11 of the island 10 which is an element installation portion. On the other hand, as in the present embodiment, two or three or more semiconductor elements 30 are arranged in a planar manner on the upper surface 11 of one island 10 and have a so-called multichip configuration. There may be.

図１９に示される例では、２個の半導体素子３０を、成型時のモールド樹脂５０の流れ方向に沿って配列しており、図２０に示される例では、２個の半導体素子３０を、当該樹脂流れの方向とは直交する方向に配列している。   In the example shown in FIG. 19, two semiconductor elements 30 are arranged along the flow direction of the molding resin 50 at the time of molding. In the example shown in FIG. 20, the two semiconductor elements 30 are They are arranged in a direction perpendicular to the direction of resin flow.

本実施形態においても、半導体装置において、ボンディングワイヤ４０を上記した４箇所の屈曲点４１〜４４を有するものとすることにより、上記第１実施形態と同様の効果が得られる。   Also in the present embodiment, the same effect as in the first embodiment can be obtained by providing the bonding wire 40 with the above-described four bending points 41 to 44 in the semiconductor device.

また、本実施形態においても、図１９および図２０に示されるワークのすべてのボンディングワイヤ４０について４箇所の屈曲点の形成を行ってもよいが、図１９および図２０にて太い破線にて囲まれた部分のエアベント側ワイヤ４０についてのみ、４箇所の屈曲点を形成してもよい。   Also in this embodiment, four bending points may be formed for all the bonding wires 40 of the workpiece shown in FIGS. 19 and 20, but they are surrounded by thick broken lines in FIGS. 19 and 20. Only the bent portion 40 of the air vent side wire may be formed with four bending points.

なお、本実施形態においては、１個のアイランド１０の上面１１上に３個以上の半導体素子３０が搭載されていてもよい。そして、この場合、複数個の半導体素子３０の配列方向は、図１９のようにすべて樹脂流れ方向に平行なものでもよいし、図２０のようにすべて樹脂流れと直交方向でもよいし、さらには、当該樹脂流れ方向に対してランダムな配列であってもよい。   In the present embodiment, three or more semiconductor elements 30 may be mounted on the upper surface 11 of one island 10. In this case, the arrangement direction of the plurality of semiconductor elements 30 may be all parallel to the resin flow direction as shown in FIG. 19, or may be all orthogonal to the resin flow as shown in FIG. The arrangement may be random with respect to the resin flow direction.

また、ワークのすべてのボンディングワイヤ４０について４箇所の屈曲点４１〜４４を形成する場合、半導体装置におけるすべてのワイヤ４０について当該屈曲点による剛性向上の効果が期待されるが、上記ボンディングツールによる屈曲点の形成を行った場合、通常のワイヤボンディング工程よりも時間がかかる。   Further, in the case where the four bending points 41 to 44 are formed for all the bonding wires 40 of the workpiece, the effect of improving the rigidity by the bending points is expected for all the wires 40 in the semiconductor device. When dots are formed, it takes more time than a normal wire bonding process.

それに比べて、エアベント側ワイヤ４０についてのみ４箇所の屈曲点４１〜４４を形成するようにすれば、それ以外のワイヤ４０は通常のワイヤボンディング工程で済むことになることから、ワイヤボンディング工程の工程時間の短縮が可能となり、コストダウンなどの点で有利である。   In contrast, if the four bent points 41 to 44 are formed only for the air vent side wire 40, the other wires 40 can be processed by a normal wire bonding process. Time can be shortened, which is advantageous in terms of cost reduction.

（第６実施形態）
図２１は、本発明の第６実施形態に係る半導体装置における要部を示す概略断面図であり、当該半導体装置におけるボンディングワイヤ４０の近傍部を拡大して示す概略断面図である。ここで、図２１中、（ａ）は本実施形態の第１の例、（ｂ）は本実施形態の第２の例を示す。 (Sixth embodiment)
FIG. 21 is a schematic cross-sectional view showing the main part of the semiconductor device according to the sixth embodiment of the present invention, and is an enlarged schematic cross-sectional view showing the vicinity of the bonding wire 40 in the semiconductor device. Here, in FIG. 21, (a) shows a first example of this embodiment, and (b) shows a second example of this embodiment.

上記第１実施形態では、素子設置部であるアイランド１０の上面１１上に、半導体素子３０が１個搭載されていたのみであった。それに対して、本実施形態のように、１個のアイランド１０の上面１１上に２個もしくは３個以上の半導体素子３０を積層した状態で、搭載したもの、いわゆるスタックチップの構成であってもよい。   In the first embodiment, only one semiconductor element 30 is mounted on the upper surface 11 of the island 10 which is an element installation portion. On the other hand, as in the present embodiment, a configuration in which two or three or more semiconductor elements 30 are stacked on the upper surface 11 of one island 10, that is, a so-called stack chip configuration, may be used. Good.

図２１（ａ）に示される例では、スペーサ３２を介して３個の半導体素子３０を積層し、半導体素子３０側を第１ボンディング部、端子部２０側を第２ボンディング部として、ワイヤボンディングを行っている。また、図２１（ｂ）に示される例では、端子部２０側を第１ボンディング部、半導体素子３０側を第２ボンディング部として、ワイヤボンディングを行っている。   In the example shown in FIG. 21A, three semiconductor elements 30 are stacked via spacers 32, and wire bonding is performed using the semiconductor element 30 side as the first bonding portion and the terminal portion 20 side as the second bonding portion. Is going. Further, in the example shown in FIG. 21B, wire bonding is performed using the terminal portion 20 side as the first bonding portion and the semiconductor element 30 side as the second bonding portion.

これら本実施形態の半導体装置によっても、上記第１実施形態と同様に、各半導体素子３０におけるボンディングワイヤ４０について、上記した屈曲点の効果が発揮され、ワイヤ長Ｌが６ｍｍ以上であっても、ワイヤ流れおよびワイヤ４０の下方へのたわみを極力抑制し、ワイヤ４０の短絡を防止することができる。   Even in these semiconductor devices of this embodiment, as in the first embodiment, the above-described bending point effect is exerted on the bonding wire 40 in each semiconductor element 30, and even if the wire length L is 6 mm or more, The wire flow and the downward deflection of the wire 40 can be suppressed as much as possible, and a short circuit of the wire 40 can be prevented.

なお、図２１では、３個の半導体素子３０とスペーサ３２より構成された例を示しているが、これに限定するものではなく、２個の半導体素子３０でもよいし、４個以上の半導体素子３０を積層したものであってもよい。さらには、スペーサ３２は必要に応じてあってもなくてもよい。   FIG. 21 shows an example in which three semiconductor elements 30 and spacers 32 are formed. However, the present invention is not limited to this, and two semiconductor elements 30 or four or more semiconductor elements may be used. 30 may be laminated. Furthermore, the spacer 32 may or may not be provided as necessary.

（第７実施形態）
図２２は、上記第１実施形態における図２中のＡ−Ａ一点鎖線に沿った概略断面図である。図２２に示されるように、上記４個の屈曲点４１〜４４を有するボンディングワイヤ４０は、複数本、並列に配置されている。 (Seventh embodiment)
FIG. 22 is a schematic cross-sectional view taken along the dashed line AA in FIG. 2 in the first embodiment. As shown in FIG. 22, a plurality of bonding wires 40 having the four bending points 41 to 44 are arranged in parallel.

そして、この図２２および上記図２に示されるように、これら複数本のボンディングワイヤ４０において、個々のワイヤ４０における半導体素子３０側の接続部は、同一の半導体素子３０の上面に接続されている。   As shown in FIG. 22 and FIG. 2, in these plural bonding wires 40, the connection portions on the semiconductor element 30 side of the individual wires 40 are connected to the upper surface of the same semiconductor element 30. .

つまり、個々のワイヤ４０における半導体素子３０側の接続部同士は同一平面上に位置している。また、各端子部２０の上面も同一平面に位置しているため、個々のワイヤ４０における端子部２０側の接続部同士も同一平面上に位置している。   That is, the connection portions on the semiconductor element 30 side of the individual wires 40 are located on the same plane. Moreover, since the upper surface of each terminal part 20 is also located in the same plane, the connection parts by the side of the terminal part 20 in each wire 40 are also located on the same plane.

ここで、図２２に示される例では、各ボンディングワイヤ４０について、同じ高さに第１の屈曲点４１を形成することにより、上記図２に示されるように、複数のボンディングワイヤ４０は実質的に同じループ形状となり、側方からみて互いのワイヤ４０が重なり合ったものとなる。   Here, in the example shown in FIG. 22, by forming the first bending point 41 at the same height for each bonding wire 40, the plurality of bonding wires 40 are substantially formed as shown in FIG. In this case, the wires 40 overlap each other when viewed from the side.

このように複数のワイヤ４０が重なっている場合、上記第１実施形態に述べたように、上記屈曲点４１〜４４の形成によってワイヤ流れが抑制されてはいるものの、その抑制力を超える力が働いた場合にはワイヤショートの可能性がある。そこで、本発明の第７実施形態では、そのような抑制力を超える力が働いたとしても、ワイヤショートの可能性を極少にするワイヤ構成を提供するものである。   When a plurality of wires 40 overlap in this way, as described in the first embodiment, although the wire flow is suppressed by the formation of the bending points 41 to 44, a force exceeding the suppression force is applied. If you work, there is a possibility of a wire short. Therefore, the seventh embodiment of the present invention provides a wire configuration that minimizes the possibility of a wire short-circuit even when a force exceeding such a suppression force is applied.

図２３は、本発明の第７実施形態に係る半導体装置における要部を示す図であり、（ａ）は概略断面図、（ｂ）は（ａ）の側面図である。   23A and 23B are diagrams showing the main part of the semiconductor device according to the seventh embodiment of the present invention, wherein FIG. 23A is a schematic sectional view, and FIG. 23B is a side view of FIG.

図２３に示されるように、本実施形態の半導体装置では、個々のボンディングワイヤ４０における半導体素子３０側の接続部から第１の屈曲点４１までの高さｈｘが、複数本のボンディングワイヤ４０において隣り合うワイヤ同士で異なっている。   As shown in FIG. 23, in the semiconductor device of the present embodiment, the height hx from the connection portion on the semiconductor element 30 side to the first bending point 41 in each bonding wire 40 is such that the bonding wires 40 have a plurality of heights hx. It is different between adjacent wires.

このように高さｈｘを変えることにより、図２３（ｂ）に示されるように、側方から見て、隣り合うワイヤ４０同士が一致せず、ずれた状態となる。そのため、ワイヤ流れが生じても、上記図２２のような隣り合うワイヤ４０同士が同じ形状となっている場合に比べて、隣り合うワイヤ４０同士が接触しにくくなる。   By changing the height hx in this way, as shown in FIG. 23B, the adjacent wires 40 do not coincide with each other and are shifted as seen from the side. Therefore, even if a wire flow occurs, the adjacent wires 40 are less likely to contact each other as compared to the case where the adjacent wires 40 have the same shape as shown in FIG.

本実施形態によれば、上記第１実施形態と同様の効果が期待できることに加えて、隣り合うボンディングワイヤ４０同士にて第１の屈曲点４１の高さｈｘが異なるため、樹脂成型時に、たとえワイヤ流れが生じたとしても、隣り合うワイヤ４０同士の接触を極力防止することができる。   According to the present embodiment, in addition to the same effects as those of the first embodiment described above, the height hx of the first bending point 41 is different between adjacent bonding wires 40. Even if a wire flow occurs, contact between adjacent wires 40 can be prevented as much as possible.

このように、隣り合うワイヤ４０同士で半導体素子３０側の接続部から第１の屈曲点４１までの高さｈｘを異ならせることは、たとえば、上記したボンディングツール４００を用いた方法において曲げ位置を変えれば容易に実現できる。また、ワイヤボンディング後に、別途治具を用いてワイヤ４０を屈曲させる方法でも、容易に実現可能であることは、もちろんである。   In this way, different heights hx from the connection portion on the semiconductor element 30 side to the first bending point 41 between the adjacent wires 40 can be obtained by, for example, changing the bending position in the method using the bonding tool 400 described above. It can be easily realized if changed. Of course, the method can be easily realized by bending the wire 40 using a separate jig after wire bonding.

また、図２３に示される例では、半導体素子３０の側面から複数の第１の屈曲点４１を横方向に見た場合に、その第１の屈曲点４１の配置が千鳥状になっているが、各第１の屈曲点４１の高さを異ならせた配置形態としては、これに限定されるものではない。図２４は、本実施形態において、各第１の屈曲点４１の高さを異ならせた配置形態の種々の例を示す概略断面図である。   In the example shown in FIG. 23, when the plurality of first bending points 41 are viewed in the lateral direction from the side surface of the semiconductor element 30, the arrangement of the first bending points 41 is staggered. The arrangement form in which the heights of the first bending points 41 are made different is not limited to this. FIG. 24 is a schematic cross-sectional view showing various examples of arrangements in which the heights of the first bending points 41 are varied in the present embodiment.

図２４（ａ）、（ｂ）に示される例では、半導体素子３０の側面から複数の第１の屈曲点４１を横方向に見た場合に、その第１の屈曲点４１の配置が、所定の場所を最高（もしくは最低）点として他が暫時低く（もしくは高く）なっている。また、図２４（ｃ）に示される例では、各第１の屈曲点４１の高さが規則性を有しておらず、ランダムなものとなっている。   In the example shown in FIGS. 24A and 24B, when a plurality of first bending points 41 are viewed in the lateral direction from the side surface of the semiconductor element 30, the arrangement of the first bending points 41 is predetermined. Other places are lower (or higher) for a while, with the highest (or lowest) point. In the example shown in FIG. 24C, the height of each first bending point 41 does not have regularity and is random.

ここで、上記図２３および図２４に示した各例において、特に限定するものではないが、具体的な数値の例を挙げておく。たとえば、上記図２３に示される例では、複数の屈曲点１のそれぞれの高さｈｘは、２００μｍ、１５０μｍ、２００μｍ、１５０μｍ、２００μｍ、１５０μｍ、・・・・・とする。   Here, in each example shown in FIG. 23 and FIG. 24, although not particularly limited, specific numerical examples are given. For example, in the example shown in FIG. 23, the height hx of each of the plurality of bending points 1 is 200 μm, 150 μm, 200 μm, 150 μm, 200 μm, 150 μm,.

また、上記図２４（ａ）、（ｂ）に示される例では、複数の屈曲点１のそれぞれの高さｈｘは、１８０μｍ、１９０μｍ、２００μｍ、２００μｍ、１９０、μｍ、１８０μｍ、１７０μｍ、・・・としたり、または、２００μｍ、１９０μｍ、１８０μｍ、１７０μｍ、１６０μｍ、１７０μｍ、１８０μｍ、１９０μｍ、・・・・とする。   In the example shown in FIGS. 24A and 24B, the height hx of each of the plurality of bending points 1 is 180 μm, 190 μm, 200 μm, 200 μm, 190, μm, 180 μm, 170 μm,. Or 200 μm, 190 μm, 180 μm, 170 μm, 160 μm, 170 μm, 180 μm, 190 μm,.

また、上記図２４（ｃ）に示される例では、複数の屈曲点１のそれぞれの高さｈｘは、２１０μｍ、１９０μｍ、２００μｍ、１５０μｍ、１７０μｍ、１５０μｍ、１８０μｍ、・・・・とする。   In the example shown in FIG. 24C, the heights hx of the plurality of bending points 1 are 210 μm, 190 μm, 200 μm, 150 μm, 170 μm, 150 μm, 180 μm,.

また、本実施形態は、上述のように、各ワイヤ４０の物理的高さを異ならせることでワイヤショートを極力発生させないようにするものであり、上記した各実施形態と組み合わせて用いても、何ら問題はない。   In addition, as described above, the present embodiment prevents the occurrence of a wire short as much as possible by making the physical height of each wire 40 different, and even when used in combination with each of the above-described embodiments, There is no problem.

（第８実施形態）
図２５は、本発明の第８実施形態に係る半導体装置における要部を示す概略断面図である。 (Eighth embodiment)
FIG. 25 is a schematic cross-sectional view showing the main parts of the semiconductor device according to the eighth embodiment of the present invention.

ここで、ワイヤ４０のうち半導体素子３０上にて最も高さの大きい部位と半導体素子３０との距離をＨとする。ワイヤ４０は、アイランド１０の上面１１の上方に向かって凸となったループ形状をなしており、この距離Ｈは、半導体素子３０の上面からワイヤ４０のループ頂部までの高さ、すなわち、ワイヤ４０のループ高さＨに相当する。   Here, the distance between the portion of the wire 40 having the highest height on the semiconductor element 30 and the semiconductor element 30 is H. The wire 40 has a loop shape that protrudes upward from the upper surface 11 of the island 10, and this distance H is the height from the upper surface of the semiconductor element 30 to the top of the loop of the wire 40, that is, the wire 40. This corresponds to a loop height H of.

上記各実施形態では、ワイヤ４０における第１ボンディング部および第２ボンディング部の接続方式が通常のワイヤボンディング方式であるため、ワイヤ４０のループ高さＨは、ある程度の大きさ（たとえば１８０〜３００μｍ程度）になる。   In each of the above embodiments, since the connection method of the first bonding portion and the second bonding portion in the wire 40 is a normal wire bonding method, the loop height H of the wire 40 has a certain size (for example, about 180 to 300 μm). )become.

モールド樹脂５０によってワイヤ流れ（つまり、ワイヤの横倒れ）が生じる力が働いた場合、上記した屈曲点４１〜４４の効果によってワイヤ流れは抑制されているものの、ワイヤ４０のループ高さＨが大きいと横方向の曲がりが大きく、ワイヤショートの危険が増える。   When the force that generates the wire flow (that is, the sideways falling of the wire) is exerted by the mold resin 50, the wire height is suppressed by the effect of the bending points 41 to 44, but the loop height H of the wire 40 is large. And the bending in the horizontal direction is large, increasing the danger of wire shorts.

そこで、本実施形態においては、ワイヤ４０のループ高さＨを、ある程度まで低くすることによって、ワイヤ流れが発生したとしても、ワイヤ４０のショートの可能性を小さくしようとするものである。すなわち、本実施形態の半導体装置では、ワイヤ４０のうち半導体素子３０上にて最も高さの大きい部位と半導体素子３０との距離Ｈを、１００μｍ以下としている。   Therefore, in the present embodiment, by reducing the loop height H of the wire 40 to some extent, even if a wire flow occurs, the possibility of a short circuit of the wire 40 is reduced. That is, in the semiconductor device of this embodiment, the distance H between the portion of the wire 40 having the highest height on the semiconductor element 30 and the semiconductor element 30 is set to 100 μm or less.

これは、図２６に示されるような、本発明者が行った実験検討の結果に基づくものである。図２６は、ループ高さＨとワイヤ流れ率との関係を調査した結果を示す図であり、図２６においては、横軸にループ高さ（単位：μｍ）、縦軸にワイヤ流れ率（単位：％）を示す。   This is based on the results of an experimental study conducted by the present inventor as shown in FIG. FIG. 26 is a diagram showing the results of investigating the relationship between the loop height H and the wire flow rate. In FIG. 26, the horizontal axis represents the loop height (unit: μm), and the vertical axis represents the wire flow rate (unit). :%).

このワイヤ流れの測定は、同一長、同一径のＡｕワイヤにおいてループ高さＨを変えたものについて、上記第１実施形態における図９に示した実験と同様にして行ったものである。ここでも、ワイヤ流れ率は、上記図１０と同様に、（ｄ１／Ｌ）×１００として示される。   The measurement of the wire flow was performed in the same manner as the experiment shown in FIG. 9 in the first embodiment with respect to the Au wire having the same length and the same diameter with the loop height H changed. Again, the wire flow rate is shown as (d1 / L) × 100, as in FIG.

この図２６に示されるように、ワイヤ４０のループ高さＨが１００μｍを境にして、急激にワイヤ流れ率が減少していることがわかる。また、ある程度以上低くしても、ワイヤ流れ率は下がらず飽和傾向にあり極小であるといえる。また、この図２６に示される結果に基づけば、ループ高さＨを８０μｍ以下にすれば、確実にワイヤ流れ率を小さくできることがわかる。   As shown in FIG. 26, it can be seen that the wire flow rate rapidly decreases when the loop height H of the wire 40 is 100 μm. Moreover, even if it lowers to some extent, it can be said that the wire flow rate does not decrease but tends to be saturated and is minimal. Further, based on the results shown in FIG. 26, it can be seen that the wire flow rate can be reliably reduced by setting the loop height H to 80 μm or less.

本実施形態は、上述のように、ワイヤ４０のループ高さＨを１００μｍ以下、好ましくは８０μｍ以下に限定することでワイヤショートを極力発生させないようにするものであり、上記した各実施形態と組み合わせて用いても、何ら問題はない。   In the present embodiment, as described above, the loop height H of the wire 40 is limited to 100 μm or less, preferably 80 μm or less, so that a wire short circuit is not generated as much as possible. There is no problem even if it is used.

次に、このようにワイヤ４０のループ高さＨを１００μｍ以下、好ましくは８０μｍ以下に低くするのに適したワイヤボンディング方法について、以下の第９〜第１２実施形態にて、具体的に述べる。   Next, a wire bonding method suitable for reducing the loop height H of the wire 40 to 100 μm or less, preferably 80 μm or less will be specifically described in the following ninth to twelfth embodiments.

（第９実施形態）
図２７は、半導体素子３０側に１次ボンディングを行い、端子部２０側に２次ボンディングを行うときの従来の一般的なワイヤボンディング方法における１次ボンディング工程を示す工程図である。 (Ninth embodiment)
FIG. 27 is a process diagram showing a primary bonding process in a conventional general wire bonding method when primary bonding is performed on the semiconductor element 30 side and secondary bonding is performed on the terminal portion 20 side.

この１次ボンディングは、図２７（ａ）に示されるように、放電用の電極４１０を用いて、ボンディングツール４００の先端部から突出するワイヤ４０の先端部と電極４１０との間に放電を起こし、ワイヤ４０の先端部を当該放電によって溶融させ、ボール４０ａを形成する。その後、図２７（ｂ）に示されるように、ワイヤ４０におけるボール４０ａを第１ボンディング部である半導体素子３０に接続する。   In this primary bonding, as shown in FIG. 27A, a discharge is generated between the tip of the wire 40 protruding from the tip of the bonding tool 400 and the electrode 410 using the electrode 410 for discharge. The tip of the wire 40 is melted by the discharge to form the ball 40a. Thereafter, as shown in FIG. 27B, the ball 40a in the wire 40 is connected to the semiconductor element 30 as the first bonding portion.

ここで、放電時には、ボール４０ａおよびボール４０ａから延びるワイヤ４０の部分が、図２７中の点ハッチングに示されるように、再結晶する。以下、この部分をワイヤ４０の再結晶部４０ｂという。   Here, at the time of discharging, the ball 40a and the portion of the wire 40 extending from the ball 40a are recrystallized as shown by the point hatching in FIG. Hereinafter, this portion is referred to as a recrystallized portion 40 b of the wire 40.

この再結晶部４０ｂは、剛直な部分であるため、そのままボール４０ａを１次ボンディングすると、図２７（ｂ）に示されるように、再結晶部４０ｂは、第１ボンディング部から垂直に立ち上がった形状となる。   Since the recrystallized portion 40b is a rigid portion, when the ball 40a is subjected to primary bonding as it is, the recrystallized portion 40b rises vertically from the first bonding portion as shown in FIG. 27B. It becomes.

通常、この再結晶部４０ｂの長さＭ１、すなわち再結晶長さＭ１は８０〜１８０μｍ程度であり、それによって、ワイヤ４０における第１ボンディング部からの立ち上がり高さＭ２、すなわち第１ボンディング部から第１の屈曲点４１までの高さＭ２は、１８０〜３００μｍと高いものになる。このことは、当該立ち上がり高さＭ２が、上記ループ高さに相当する場合には、そのままループ高さが、このような範囲の高さとなることを意味するものである。   Usually, the length M1 of the recrystallized portion 40b, that is, the recrystallized length M1 is about 80 to 180 μm, whereby the rising height M2 of the wire 40 from the first bonding portion, that is, the first bonding portion to the first bonding portion. The height M2 up to one bending point 41 is as high as 180 to 300 μm. This means that when the rising height M2 corresponds to the loop height, the loop height is directly within the above range.

上述したように、上記屈曲点の効果によってワイヤ流れは抑制されるものの、ワイヤ４０のループ高さが大きいとワイヤショートの危険が増える。   As described above, although the wire flow is suppressed by the effect of the bending point, if the loop height of the wire 40 is large, the risk of a wire short increases.

そこで、ループ高さを、上記第８実施形態に示したように低くするには、上記放電によるボール４０ａの形成時に形成される再結晶部４０ｂの領域を、小さくし、上記再結晶領域長さＭ１、ひいては上記立ち上がり長さＭ２を低くしてやればよいと考えた。   Therefore, in order to reduce the loop height as shown in the eighth embodiment, the region of the recrystallized portion 40b formed when the ball 40a is formed by the discharge is reduced, and the recrystallized region length is reduced. It was thought that M1 and by extension, the rising length M2 should be lowered.

本発明の第９実施形態の製造方法では、ワイヤボンディング工程において、そのような効果を狙ったものである。図２８は、本実施形態のワイヤボンディング方法における１次ボンディング工程を示す工程図である。   The manufacturing method of the ninth embodiment of the present invention aims at such an effect in the wire bonding step. FIG. 28 is a process diagram showing a primary bonding process in the wire bonding method of the present embodiment.

ここで、半導体素子３０側に１次ボンディングを行い、端子部２０側に２次ボンディングを行うものとしている。なお、本実施形態の製造方法においては、この１次ボンディング工程以外の工程は、上記した実施形態と同様である。   Here, primary bonding is performed on the semiconductor element 30 side, and secondary bonding is performed on the terminal portion 20 side. In the manufacturing method of the present embodiment, processes other than the primary bonding process are the same as those in the above-described embodiment.

図２８（ａ）に示されるように、本ワイヤボンディング工程では、放電によるボール４０ａの形成を、内部が０℃以上室温以下、具体的には、０℃以上２０℃以下に冷却された雰囲気となっているガラスチューブ４２０の中で行う。つまり、放電用の電極４１０をガラスチューブ４２０内に設置して、放電を行う。   As shown in FIG. 28A, in this wire bonding step, the formation of the ball 40a by electric discharge is performed in an atmosphere in which the inside is cooled to 0 ° C. or more and room temperature or less, specifically, 0 ° C. or more and 20 ° C. or less In the glass tube 420. That is, the discharge electrode 410 is installed in the glass tube 420 to perform discharge.

具体的には、ガラスチューブ４２０の内部に、アルゴンや窒素などの不活性ガスを充填し、たとえばチューブ４２０を、ドライアイスなどの冷媒で冷却して、内部温度を０℃以上２０℃以下とする。それにより、放電により形成される再結晶部４０ｂの領域を、従来よりも小さくすることができる。   Specifically, the inside of the glass tube 420 is filled with an inert gas such as argon or nitrogen, and for example, the tube 420 is cooled with a refrigerant such as dry ice so that the internal temperature is 0 ° C. or higher and 20 ° C. or lower. . Thereby, the area | region of the recrystallized part 40b formed by discharge can be made smaller than before.

その後、本実施形態では、図２８（ｂ）に示されるように、ボンディングツール４００によってボール４０ａを、半導体素子３０に１次ボンディングする。このとき、ワイヤ４０においてボール４０ａを含む再結晶領域４０ｂが、従来よりも小さいので、第１ボンディング部からのワイヤ４０の立ち上がり高さＭ２を抑えることができる。   Thereafter, in the present embodiment, as shown in FIG. 28B, the ball 40 a is primarily bonded to the semiconductor element 30 by the bonding tool 400. At this time, since the recrystallized region 40b including the ball 40a in the wire 40 is smaller than the conventional one, the rising height M2 of the wire 40 from the first bonding portion can be suppressed.

たとえば、本実施形態によれば、再結晶長さＭ１は３０〜８０μｍ程度であり、それによって、ワイヤ４０における立ち上がり高さＭ２は、１００μｍ以下に低くできる。その結果、本実施形態によれば、ワイヤ４０のループ高さを低くでき、ワイヤ流れによるショートの防止に好ましい構成を実現できる。なお、ガラスチューブ４２０内の温度は再結晶領域長さＭ１を確認しながら、調整する。   For example, according to the present embodiment, the recrystallization length M1 is about 30 to 80 μm, whereby the rising height M2 of the wire 40 can be lowered to 100 μm or less. As a result, according to the present embodiment, the loop height of the wire 40 can be lowered, and a preferable configuration for preventing a short circuit due to the wire flow can be realized. The temperature in the glass tube 420 is adjusted while confirming the recrystallization region length M1.

（第１０実施形態）
図２９は、本発明の第１０実施形態に係る製造方法のうちのワイヤボンディング方法における１次ボンディング工程を示す工程図である。ここで、半導体素子３０側に１次ボンディングを行い、端子部２０側に２次ボンディングを行うものとしており、この１次ボンディング工程以外の製造工程は、上記実施形態と同様である。 (10th Embodiment)
FIG. 29 is a process diagram showing a primary bonding process in the wire bonding method in the manufacturing method according to the tenth embodiment of the present invention. Here, primary bonding is performed on the semiconductor element 30 side and secondary bonding is performed on the terminal portion 20 side, and manufacturing processes other than the primary bonding process are the same as those in the above embodiment.

本実施形態のワイヤボンディング方法においても、上記第９実施形態と同様に、ボール４０ａの形成を、０℃以上室温以下で行うことで、上記放電によるボール４０ａの形成時に形成される再結晶部４０ｂの領域を、小さくする効果を狙ったものである。本実施形態では、その冷却方法が異なるものである。   Also in the wire bonding method of the present embodiment, the recrystallized portion 40b formed at the time of forming the ball 40a by the discharge by forming the ball 40a at a temperature of 0 ° C. or higher and room temperature or lower, as in the ninth embodiment. This is aimed at reducing the size of the area. In this embodiment, the cooling method is different.

すなわち、図２９に示されるように、本実施形態では、ワイヤ４０の先端部に放電処理によってボール４０ａを形成するときに、図示しないノズルなどから冷却ガス４３０をボール４０ａに当てながら、当該放電を行う。これにより、ボール４０ａの形成は、たとえば１０℃以上２０℃以下の雰囲気温度で行われることになる。   That is, as shown in FIG. 29, in this embodiment, when the ball 40a is formed at the tip of the wire 40 by the discharge process, the discharge is performed while the cooling gas 430 is applied to the ball 40a from a nozzle or the like (not shown). Do. Thereby, the formation of the ball 40a is performed at an ambient temperature of 10 ° C. or more and 20 ° C. or less, for example.

本実施形態によっても、上記再結晶長さを短くして、上記立ち上がり高さを低くできるため、ワイヤ４０のループ高さを低くでき、ワイヤ流れによるショートの防止に好ましい構成を実現できる。なお、冷却ガス４３０としては、アルゴンや窒素などの不活性ガスが望ましく、その温度や種類は再結晶領域長さを確認しながら、調整する。   Also according to this embodiment, since the recrystallization length can be shortened and the rising height can be lowered, the loop height of the wire 40 can be lowered, and a preferable configuration for preventing a short circuit due to the wire flow can be realized. The cooling gas 430 is preferably an inert gas such as argon or nitrogen, and its temperature and type are adjusted while confirming the length of the recrystallization region.

（第１１実施形態）
図３０は、本発明の第１１実施形態に係る半導体装置における要部を示す概略断面図である。ここで、図３０には、１本のワイヤ４０について実線と破線との２種類の状態が示されている。 (Eleventh embodiment)
FIG. 30 is a schematic cross-sectional view showing the main parts of the semiconductor device according to the eleventh embodiment of the present invention. Here, FIG. 30 shows two types of states of one wire 40, a solid line and a broken line.

上記各実施形態では、図３０中の破線で示される４箇所の屈曲部４１〜４４を有するワイヤ４０が形成されるが、本実施形態の半導体装置では、ワイヤ４０は、実線に示されるように４箇所の屈曲部４１〜４４を有するとともに、第４の屈曲点４４と第２ボンディング部である端子部２０への接続部との中間部が、端子部２０に押しつけられた形状となっている。   In each of the above embodiments, the wire 40 having the four bent portions 41 to 44 indicated by the broken lines in FIG. 30 is formed. However, in the semiconductor device of this embodiment, the wire 40 is indicated by the solid line. While having the four bending parts 41-44, the intermediate part of the connection part to the terminal part 20 which is the 4th bending point 44 and the 2nd bonding part becomes the shape pressed against the terminal part 20. .

これは、上記各実施形態では、ワイヤ４０における第２ボンディング部の接続方式が通常のワイヤボンディング方式であることによる。図３１は、端子部２０側に２次ボンディングを行うときの従来の一般的なワイヤボンディング方法における２次ボンディング工程を示す工程図である。   This is because, in each of the above embodiments, the connection method of the second bonding portion in the wire 40 is a normal wire bonding method. FIG. 31 is a process diagram showing a secondary bonding process in a conventional general wire bonding method when secondary bonding is performed on the terminal portion 20 side.

図３１に示されるように、従来方式の２次ボンディングでは、第２ボンディング部である端子部２０へのワイヤ４０の接続の際、ワイヤ４０がボンディングツール４００に押さえつけられて、第２ボンディング部の近傍のワイヤ４０部分が、ツール４００の先端形状に沿って持ち上がる。このことは、ワイヤ４０の上記ループ高さを高くすることにつながり、ワイヤ流れによるショートの抑制のためには好ましくない。   As shown in FIG. 31, in the conventional secondary bonding, when the wire 40 is connected to the terminal unit 20 which is the second bonding unit, the wire 40 is pressed against the bonding tool 400 and the second bonding unit A nearby wire 40 portion is lifted along the tip shape of the tool 400. This leads to an increase in the loop height of the wire 40, which is not preferable for suppressing a short circuit due to the wire flow.

そこで、本実施形態では、この第２ボンディング部近傍のワイヤ４０部分の持ち上がりを抑制するような２次ボンディング方法を提供する。図３２は、本実施形態のワイヤボンディング方法における２次ボンディング工程を示す工程図である。   Therefore, in the present embodiment, a secondary bonding method is provided that suppresses the lifting of the wire 40 portion in the vicinity of the second bonding portion. FIG. 32 is a process diagram showing a secondary bonding process in the wire bonding method of the present embodiment.

ここで、上記半導体素子３０側に１次ボンディングを行い、端子部２０側に２次ボンディングを行うものとしている。なお、本実施形態の製造方法では、この２次ボンディング工程以外は、上記実施形態と同様のものにできる。   Here, primary bonding is performed on the semiconductor element 30 side, and secondary bonding is performed on the terminal portion 20 side. In addition, in the manufacturing method of this embodiment, it can be set to the same thing as the said embodiment except this secondary bonding process.

すなわち、本実施形態の２次ボンディングでは、４箇所の屈曲点４１〜４４を形成した後、ワイヤ４０を第２ボンディング部である端子部２０に接続する前に、図３２中の破線のボンディングツール４００に示されるように、ワイヤ４０のうち第４の屈曲点４４と端子部２０へ接続される部位との中間部を、第２ボンディング部を構成する部材としての端子部２０に押し当てるように、ツール４００により変形させる。   That is, in the secondary bonding of this embodiment, after forming the four bending points 41 to 44, before connecting the wire 40 to the terminal portion 20 as the second bonding portion, the bonding tool indicated by the broken line in FIG. As shown in 400, an intermediate portion of the wire 40 between the fourth bending point 44 and the portion connected to the terminal portion 20 is pressed against the terminal portion 20 as a member constituting the second bonding portion. And deformed by the tool 400.

その後は、図３２中の実線のボンディングツール４００に示されるように、ツール４００からワイヤ４０を引き出し、端子部２０へワイヤ４０を接続する。これにより、上記図３０にて実線で示されるワイヤ４０が形成される。つまり、ワイヤ４０は、当該ワイヤ４０のうちの２次ボンディング部およびその近傍部が、第２ボンディング部である端子部２０に接した形となる。   Thereafter, as shown by a solid bonding tool 400 in FIG. 32, the wire 40 is pulled out from the tool 400 and connected to the terminal portion 20. Thereby, the wire 40 shown by the solid line in FIG. 30 is formed. That is, the wire 40 has a shape in which the secondary bonding portion and the vicinity thereof in the wire 40 are in contact with the terminal portion 20 that is the second bonding portion.

ここで、ボンディングツール４００によるワイヤ４０の端子部２０への押しつけは、端子部２０へワイヤ４０を接続した後に行ってもよい。   Here, the bonding tool 400 may press the wire 40 against the terminal portion 20 after connecting the wire 40 to the terminal portion 20.

すなわち、図３２中の実線のツール４００に示されるように、ワイヤ４０を端子部２０に接続した後に、図３２中の破線のツール４００に示されるように、ワイヤ４０のうち第４の屈曲点４４と端子部２０へ接続部された部位との中間部を、端子部３０に押し当てるように、ボンディングツール４００により変形させる。   That is, as shown by a solid line tool 400 in FIG. 32, after connecting the wire 40 to the terminal portion 20, as shown by a broken line tool 400 in FIG. 32, the fourth bending point of the wire 40. The bonding tool 400 is deformed so that an intermediate portion between the portion 44 and the portion connected to the terminal portion 20 is pressed against the terminal portion 30.

この場合も、上記図３０にて実線で示されるワイヤ４０が形成される。そして、これら本実施形態の２次ボンディング方法によれば、第２ボンディング部である端子部２０の近傍のワイヤ４０部分が、端子部２０に押し当てられ持ち上りが抑制された形状が、できあがる。そのため、結果として、ワイヤ４０のループ高さを低くでき、ワイヤ流れによるショートの抑制のためには好ましい形状となる。   Also in this case, the wire 40 indicated by the solid line in FIG. 30 is formed. According to the secondary bonding method of the present embodiment, a shape in which the wire 40 portion in the vicinity of the terminal portion 20 that is the second bonding portion is pressed against the terminal portion 20 and the lifting is suppressed is completed. Therefore, as a result, the loop height of the wire 40 can be lowered, and a preferable shape is obtained for suppressing a short circuit due to the wire flow.

（第１２実施形態）
図３３は、本発明の第１１実施形態に係るワイヤボンディング方法における２次ボンディング工程を示す工程図である。本実施形態も２次ボンディングにおいて、上記した第２ボンディング部近傍のワイヤ４０部分の持ち上がりを抑制するものであり、そのために、本実施形態では、ボンディングツール４００を変更したものである。 (Twelfth embodiment)
FIG. 33 is a process diagram showing a secondary bonding process in the wire bonding method according to the eleventh embodiment of the present invention. This embodiment also suppresses the lifting of the wire 40 portion in the vicinity of the second bonding portion in the secondary bonding. For this purpose, the bonding tool 400 is changed in this embodiment.

図３３に示されるように、本実施形態では、ボンディングツール４００として、ワイヤ４０が引き出される先端部のうちワイヤ４０からみて第１ボンディング部（ここでは半導体素子３０）側に位置する部位の方が、第２ボンディング部（ここでは端子部２０）側に位置する部位よりも、幅広なものを用いる。   As shown in FIG. 33, in the present embodiment, as the bonding tool 400, the portion located on the first bonding portion (here, the semiconductor element 30) side as viewed from the wire 40 out of the tip portion from which the wire 40 is pulled out. A wider one than the portion located on the second bonding part (here, the terminal part 20) side is used.

それによれば、第２ボンディング部である端子部２０の近傍のワイヤ４０部分は、上記幅広な部分にて、端子部２０に押しつけられ、広い部分で持ち上がらない形状となる。そのため、結果として、ワイヤ４０のループ高さを低くでき、ワイヤ流れによるショートの抑制のためには好ましい形状となる。   According to this, the portion of the wire 40 in the vicinity of the terminal portion 20 that is the second bonding portion is pressed against the terminal portion 20 at the wide portion and has a shape that does not lift up at the wide portion. Therefore, as a result, the loop height of the wire 40 can be lowered, and a preferable shape is obtained for suppressing a short circuit due to the wire flow.

なお、上記第９実施形態または第１０実施形態の１次ボンディング方法と、上記第１１実施形態または第１２実施形態の２次ボンディング方法とを組合せて、両方行うものであってもよい。   The primary bonding method of the ninth embodiment or the tenth embodiment may be combined with the secondary bonding method of the eleventh embodiment or the twelfth embodiment, and both may be performed.

たとえば、上記放電によるボール形成を冷却して１次ボンディングを行い、各屈曲点４１〜４４を形成した後、上記ボンディングツール４００による押さえを伴う２次ボンディングを行って、ワイヤ４０の接続を完了するようにしてもよい。また、上記第１２実施形態に示されるツール４００を用いて、上記第９実施形態〜上記第１１実施形態を行ってもよい。   For example, the ball formation by the discharge is cooled and primary bonding is performed to form the bending points 41 to 44, and then secondary bonding with pressing by the bonding tool 400 is performed to complete the connection of the wire 40. You may do it. Further, the ninth embodiment to the eleventh embodiment may be performed using the tool 400 shown in the twelfth embodiment.

また、上記第９〜第１２実施形態では、ワイヤ４０における半導体素子３０側の接続部が第１ボンディング部側の接続部であり、ワイヤ４０における端子部２０側の接続部が第２ボンディング部側の接続部であったが、上記第９〜第１２実施形態においても、これとは、逆に、端子部２０側の接続部を第１ボンディング部側、半導体素子３０側の接続部を第２ボンディング部側としてワイヤボンディングを行うことも可能である。   In the ninth to twelfth embodiments, the connection part on the semiconductor element 30 side of the wire 40 is a connection part on the first bonding part side, and the connection part on the terminal part 20 side of the wire 40 is on the second bonding part side. However, in the ninth to twelfth embodiments, conversely, the connection part on the terminal part 20 side is the first bonding part side, and the connection part on the semiconductor element 30 side is the second part. It is also possible to perform wire bonding on the bonding part side.

（第１３実施形態）
上述したように、上記実施形態における半導体装置は、ＱＦＮ（クワッドフラット−ノンリードパッケージ）をＭＡＰ成型（一括モールド封止）したものであり、そのキャビティサイズは４０ｍｍ×６５ｍｍ〜６０ｍｍ×６８ｍｍと大型である。 (13th Embodiment)
As described above, the semiconductor device in the above embodiment is a QFN (quad flat-non-lead package) formed by MAP molding (batch mold sealing), and has a large cavity size of 40 mm × 65 mm to 60 mm × 68 mm. is there.

そのため、モールド樹脂５０の注入の下流側すなわちエアベント側にて、モールド樹脂５０の増粘が始まり、その部分のワイヤ４０が流れやすい。上記実施形態では、ワイヤループ形状の改善でその対策を取っているが、本実施形態では、さらに、キャビティに注入するモールド樹脂５０の硬化物性を改良することで、ワイヤ流れ防止に好ましい方法を提供する。   Therefore, the thickening of the mold resin 50 starts on the downstream side of the injection of the mold resin 50, that is, the air vent side, and the wire 40 in that portion easily flows. In the above embodiment, the countermeasure is taken by improving the wire loop shape. However, in this embodiment, a preferable method for preventing wire flow is provided by further improving the cured physical properties of the mold resin 50 injected into the cavity. To do.

封止に用いるモールド樹脂は、通常熱硬化タイプのエポキシ樹脂をベースにしているため、モールド金型の熱を受けてタブレット状の固形状態から徐々に溶融し液状となり、ある一定時間が経過すると硬化反応により粘度上昇がはじまり、やがて固体となる。その溶融状態の長さを表す指標が「ゲルタイム」である。   The mold resin used for sealing is usually based on a thermosetting epoxy resin, so it melts gradually from the tablet-like solid state under the heat of the mold and becomes liquid after a certain period of time. The reaction starts to increase viscosity and eventually becomes solid. An index representing the length of the molten state is “gel time”.

このゲルタイムは、モールド樹脂が溶融して低粘度化してから粘度が上昇するまでの時間、すなわち、モールド樹脂がゲル状態を維持している時間である。   This gel time is the time from when the mold resin is melted to lower the viscosity until the viscosity increases, that is, the time during which the mold resin maintains the gel state.

図３４は、本発明の第１３実施形態において、モールド樹脂の流動性を表す指標であるゲルタイムを横軸にとり、ワイヤ流れ率を縦軸にとり、これらゲルタイムとワイヤ流れ率との関係を模式的に示すグラフである。   FIG. 34 shows the relationship between the gel time and the wire flow rate in the thirteenth embodiment of the present invention, where the gel time, which is an index representing the fluidity of the mold resin, is plotted on the horizontal axis and the wire flow rate is plotted on the vertical axis. It is a graph to show.

ここで、ワイヤ流れ率は、モールド樹脂５０による封止前に比べてモールド樹脂５０による封止後にワイヤ４０が変位した距離ｄを、上記ワイヤ長Ｌで除して１００を乗じた値、すなわち、上記図１０にて述べたように、樹脂流れによるワイヤ４０の変位ｄ１をワイヤ長Ｌで除して１００を乗じた（ｄ１／Ｌ）×１００として示される値（単位：％）である。   Here, the wire flow rate is a value obtained by dividing the distance d by which the wire 40 is displaced after sealing with the mold resin 50 compared to before sealing with the mold resin 50 by the wire length L and multiplying by 100, that is, As described above with reference to FIG. 10, this is a value (unit:%) represented as (d1 / L) × 100 obtained by dividing the displacement d1 of the wire 40 due to the resin flow by the wire length L and multiplying by 100.

ゲルタイムが短いということは、それだけモールド樹脂が早く固体になるということであり、モールド樹脂の流動性が悪いことを意味する。一方、ゲルタイムが長いということは、それだけモールド樹脂が固体になりにくいということであり、モールド樹脂の流動性が良いことを意味する。   A short gel time means that the mold resin becomes solid as quickly as that, which means that the fluidity of the mold resin is poor. On the other hand, a longer gel time means that the mold resin is less likely to become solid, and means that the fluidity of the mold resin is good.

ここで、図３４に示されるように、ゲルタイムとワイヤ流れ率との関係を示すグラフにおいて、ゲルタイムが短い方から長くなる方へ向かって２個の屈曲点（つまり、変曲点）Ｐ１、Ｐ２が並んでおり、そのうちの２番目の屈曲点Ｐ２は、下に凸となった屈曲点Ｐ２である。   Here, as shown in FIG. 34, in the graph showing the relationship between the gel time and the wire flow rate, two bending points (that is, inflection points) P1, P2 from the shorter gel time to the longer one. The second bending point P2 is a bending point P2 that is convex downward.

そして、本実施形態では、半導体素子３０と端子部２０とをワイヤ４０にて接続する工程を行った後、モールド樹脂５０による封止工程を行うが、このとき、２番目の屈曲点Ｐ２におけるゲルタイムの値を設定値とし、当該封止工程では、モールド樹脂５０のゲルタイムを当該設定値とした状態で、モールド樹脂５０による封止を行う。   And in this embodiment, after performing the process of connecting the semiconductor element 30 and the terminal part 20 with the wire 40, the sealing process by the mold resin 50 is performed, At this time, the gel time in the 2nd bending point P2 is performed. In the sealing step, sealing with the mold resin 50 is performed in a state where the gel time of the mold resin 50 is set as the set value.

これは、粘度が高いなどの理由からモールド樹脂の流動性が悪いと、ワイヤを押し倒す力が大きいことに由来しており、全キャビティに渡って、モールド樹脂の流動性が良好な（つまり、粘度の低い）状態をキープできれば、キャビティ内のいずれのワイヤもその流れを抑制できるものである。   This is because when the mold resin has poor fluidity due to high viscosity, the force to push the wire down is large, and the mold resin has good fluidity over all cavities (that is, the viscosity (Low) state, any wire in the cavity can suppress the flow.

図３４に示されるように、上記２個の屈曲点のうち１番目の屈曲点Ｐ１までの状態、すなわち、モールド樹脂の流動性が悪い状態であると、ワイヤが流れやすく、ワイヤ流れ率は高い状態となる。そして、ゲルタイムが、ある範囲すなわち１番目の屈曲点Ｐ１を超えると、急激にワイヤ流れ率が低減し、さらに２番目の屈曲点Ｐ２を超えると、安定した低いワイヤ流れ率となる。   As shown in FIG. 34, the wire is easy to flow and the wire flow rate is high in the state up to the first bending point P1 out of the two bending points, that is, in a state where the mold resin has poor fluidity. It becomes a state. When the gel time exceeds a certain range, that is, the first bending point P1, the wire flow rate rapidly decreases. When the gel time exceeds the second bending point P2, a stable low wire flow rate is obtained.

これは、図３４のグラフにおける２個の屈曲点Ｐ１とＰ２との間にて、ワイヤが押し流されるモールド樹脂の抵抗に閾値があることを示している。ここで、２番目の屈曲点Ｐ２よりも高い側にゲルタイムを設定してもよいが、封止工程の工数やコストなどの面より、できるだけゲルタイムは短いほうがよいので、ゲルタイムを２番目の屈曲点Ｐ１における値に設定する。   This indicates that there is a threshold value in the resistance of the mold resin from which the wire is swept between the two bending points P1 and P2 in the graph of FIG. Here, the gel time may be set higher than the second bending point P2, but the gel time should be as short as possible from the viewpoint of the number of steps and cost of the sealing process. Set to the value in P1.

さらに言うならば、ゲルタイムとワイヤ流れ率との関係を示すグラフにおいては、ゲルタイムの増加につれてワイヤ流れ率が急激に減少する部分が存在する。そして、本実施形態では、この部分の始まりである上に凸となった１番目の屈曲点Ｐ１と、当該部分の終わりである下に凸となった２番目の屈曲点Ｐ２とのうち、２番目の屈曲点Ｐ２をゲルタイムの設定値とするものである。   Furthermore, in the graph showing the relationship between the gel time and the wire flow rate, there is a portion where the wire flow rate rapidly decreases as the gel time increases. In the present embodiment, of the first bending point P1 that protrudes upward that is the beginning of this part and the second bending point P2 that protrudes downward that is the end of the part, 2 The second bending point P2 is set as the gel time setting value.

このように、本実施形態では、上記各実施形態における製造方法において、ゲルタイムとワイヤ流れ率との関係を示すグラフを予め求めておき、このグラフにおいてゲルタイムが短い方から長くなる方へ向かって並ぶ屈曲点Ｐ１、Ｐ２のうち下に凸である２番目の屈曲点Ｐ２における当該ゲルタイムの値を設定値とし、モールド樹脂５０による封止工程では、モールド樹脂５０のゲルタイムを当該設定値とした状態で、当該モールド樹脂５０による封止を行う。   Thus, in this embodiment, in the manufacturing method in each of the above embodiments, a graph showing the relationship between the gel time and the wire flow rate is obtained in advance, and in this graph, the gel time is arranged from the shorter to the longer. The value of the gel time at the second bending point P2 that protrudes downward among the bending points P1 and P2 is set as a set value, and in the sealing step with the mold resin 50, the gel time of the mold resin 50 is set as the set value. Then, sealing with the mold resin 50 is performed.

それによれば、封止時におけるモールド樹脂５０の流動性を良好な状態に維持することができるため、モールド樹脂５０の流れによってワイヤ４０が押し流される力が弱くなり、ワイヤ流れを小さくできる。その結果、樹脂流れによるワイヤ４０の短絡を極力防止できる。   According to this, since the fluidity of the mold resin 50 at the time of sealing can be maintained in a good state, the force that the wire 40 is pushed away by the flow of the mold resin 50 becomes weak, and the wire flow can be reduced. As a result, the short circuit of the wire 40 due to the resin flow can be prevented as much as possible.

次に、本実施形態における封止工程の一具体例を述べる。図３５は、ゲルタイムとワイヤ流れ率との関係を実験的に求めたグラフであり、横軸にゲルタイム（単位：秒）、縦軸にワイヤ流れ率（単位：％）を示している。   Next, a specific example of the sealing process in this embodiment will be described. FIG. 35 is a graph in which the relationship between the gel time and the wire flow rate is experimentally obtained. The horizontal axis indicates the gel time (unit: second), and the vertical axis indicates the wire flow rate (unit:%).

ここで、モールド樹脂のゲルタイムは、以下にのべるような一般的な測定方法で求めた。装置および器具としては、次のようなものを用いた。ゲルタイム試験機として日新科学（株）のＧＴ−Ｄ、表面温度計として安立計器（株）のＨＬ−３００等を用意し、さらに、木製取手が付いたステンレス製のパレットナイフ（幅２ｃｍ、厚さ約１ｍｍ、長さ１０ｃｍ）、ストップウォッチ（たとえば０．２秒の目盛のもの）、計量スプーン（摺り切りで容量１ｃｍ3を計量できるもの）を用意した。 Here, the gel time of the mold resin was determined by a general measurement method as described below. The following devices and instruments were used. Prepare a GT-D from Nissin Kagaku Co., Ltd. as a gel time testing machine, an HL-300 from Anritsu Keiki Co., Ltd. as a surface thermometer, and a stainless steel pallet knife with a wooden handle (width: 2 cm, thickness) A length of about 1 mm and a length of 10 cm), a stop watch (for example, one having a scale of 0.2 seconds), and a measuring spoon (one capable of measuring a capacity of 1 cm 3 by scraping) were prepared.

試料については、モールド樹脂のパウダーを１ｃｍ3とした。また、試験条件については、ゲルタイム試験機における熱板の温度を、モールド樹脂の硬化温度である１８０±３．０℃とした。 For the sample, the mold resin powder was 1 cm 3 . Moreover, about the test conditions, the temperature of the hot plate in the gel time tester was set to 180 ± 3.0 ° C. which is the curing temperature of the mold resin.

具体的な測定方法は、まず、あらかじめゲルタイム試験機のスイッチを入れておき、表面温度計で、熱板の温度が１８０℃±３．０℃であることを確認する。次に、試料を指定のスプ−ン（１ｃｍ3）にて計量する。 Specifically, first, the gel time tester is switched on in advance, and it is confirmed by a surface thermometer that the temperature of the hot plate is 180 ° C. ± 3.0 ° C. Next, the sample is weighed with a designated sponge (1 cm 3 ).

次に、パレットナイフのステンレスヘラの先端を熱板の表面に密着させ、６０秒以上加熱し、当該ナイフの先端部が１８０℃±３．０℃であることを確認する。そして、計量した上記試料を熱板の中央部に載せる。それと同時にストップウォッチをスタ−トさせ、手早くステンレス製ヘラで試料を上から軽く押さえる。   Next, the tip of the stainless steel spatula of the pallet knife is brought into close contact with the surface of the hot plate and heated for 60 seconds or more to confirm that the tip of the knife is 180 ° C. ± 3.0 ° C. Then, the weighed sample is placed on the center of the hot plate. At the same time, start the stopwatch and quickly lightly press the sample from above with a stainless steel spatula.

次に、パレットナイフのステンレスヘラの先端部で試料を直径約３〜４ｃｍの円状になるように広げる。その後約２秒／周の速度で拡がることのないようにヘラを押しつけながら、円を描くように試料を練り合わせる。ここで、練り始めは軽く、終りごろは試料に粘りが出るので強く練るようにする。ここでは、練る方向は特に限定するものではないが、右回りに練る。   Next, the sample is spread out in a circular shape having a diameter of about 3 to 4 cm at the tip of the stainless steel spatula of the pallet knife. After that, the sample is kneaded in a circle while pressing the spatula so as not to spread at a speed of about 2 seconds / circumference. Here, the kneading is light at the beginning, and the sample becomes sticky at the end so that it is kneaded strongly. Here, the kneading direction is not particularly limited, but it is kneaded clockwise.

この操作を続け、試料が硬化して試料に「ねばり」がなくなる時を終点とし、ストップウォッチを止める。測定はＮ＝２の平均値を単位（秒）で示し、試験結果とする。これにより、１回のゲルタイムの測定が終了する。   This operation is continued, and the stopwatch is stopped with the end point when the sample has hardened and the sample is no longer sticky. The measurement shows the average value of N = 2 in units (seconds) and is taken as a test result. Thereby, the measurement of one gel time is complete | finished.

そして、この測定によってゲルタイムの異なるモールド樹脂を作製した。モールド樹脂中に含まれる硬化触媒量を変えることにより、ゲルタイムを変えることができる。そして、異なるゲルタイムを有するモールド樹脂について、封止工程を行い、ワイヤ流れ率を測定し、図３５の結果を得た。   And the mold resin from which gel time differs was produced by this measurement. By changing the amount of the curing catalyst contained in the mold resin, the gel time can be changed. And about the mold resin which has a different gel time, the sealing process was performed and the wire flow rate was measured and the result of FIG. 35 was obtained.

なお、この時の、キャビティサイズは６０ｍｍ×６８ｍｍ、成形温度は１８０℃、注入時間は１５秒、注入圧力は９ＭＰａとした。また、ワイヤ流れ率は、エアベントに最も近いワイヤ、すなわち、成型時の樹脂流れの最下流に位置するワイヤのものとした。   At this time, the cavity size was 60 mm × 68 mm, the molding temperature was 180 ° C., the injection time was 15 seconds, and the injection pressure was 9 MPa. The wire flow rate was that of the wire closest to the air vent, that is, the wire located on the most downstream side of the resin flow during molding.

そして、図３５では、各ゲルタイムのモールド樹脂についてワイヤ流れ率を複数回測定した値をプロットし、各ゲルタイムにおけるワイヤ流れ率の平均を採り、これらを結ぶことによりグラフ曲線を作成している。   And in FIG. 35, the value which measured the wire flow rate several times about the mold resin of each gel time is plotted, the average of the wire flow rate in each gel time is taken, and the graph curve is created by connecting these.

図３５によると、ゲルタイムが４１秒を超えたところで、急激にワイヤ流れ率が減少していることがわかる。そして、ある程度以上ゲルタイムを長くしても、ワイヤ流れ率は下がらず飽和傾向にあり、上記２番目の屈曲点Ｐ２以上の領域では、実質的に極小であるといえる。   According to FIG. 35, it can be seen that the wire flow rate rapidly decreases when the gel time exceeds 41 seconds. Even if the gel time is increased to some extent, the wire flow rate does not decrease and tends to be saturated, and it can be said that the region above the second bending point P2 is substantially minimal.

つまり、この図３５に示されるグラフの例では、上記２番目の屈曲点Ｐ２における設定値は４１秒であり、ゲルタイムが設定値である４１秒に調整されたモールド樹脂を用いて封止工程を行うものである。   That is, in the example of the graph shown in FIG. 35, the set value at the second bending point P2 is 41 seconds, and the sealing process is performed using the mold resin whose gel time is adjusted to the set value of 41 seconds. Is what you do.

ここで、モールド樹脂のゲルタイムを長くする方法は、モールド樹脂中に含まれる硬化触媒量を減らすことで実現できる。このことは、モールド樹脂におけるその他の基礎物性（たとえば熱膨張係数、弾性率等）が変化することがないので、他への悪影響を防止できるという利点がある。   Here, the method of lengthening the gel time of the mold resin can be realized by reducing the amount of the curing catalyst contained in the mold resin. This has the advantage that adverse effects on others can be prevented because other basic physical properties (for example, thermal expansion coefficient, elastic modulus, etc.) of the mold resin do not change.

なお、上記図３５の例では、キャビティの長さ、すなわち上記ゲートから上記エアベントまでの距離は６０ｍｍであるが、例えば、その半分の３０ｍｍであれば、ゲルタイムは２０．５秒でよい。また、キャビティの長さが６０ｍｍのままであっても、たとえば、ゲートをキャビティの長さ方向の端ではなく中央に位置させれば、ゲルタイムは２０．５秒でよい。   In the example shown in FIG. 35, the length of the cavity, that is, the distance from the gate to the air vent is 60 mm. However, for example, if the length is 30 mm, the gel time may be 20.5 seconds. Even if the length of the cavity remains 60 mm, the gel time may be 20.5 seconds if, for example, the gate is positioned not at the end in the cavity length direction but at the center.

ゲルタイムを長くする方法として別案を示す。金型は、通常、温度は一定（１８０℃前後）であるが、これを、モールド樹脂の注入の開始時では、比較的高温にし、キャビティの半分くらいまで樹脂が到達したときに温度を瞬時に下げ、そして、モールド樹脂の最終充填が終わったときに温度を上げる、という一連の動作を行なうことで、ゲルタイムを長くすることができる。   Another method is shown as a method for increasing the gel time. The mold usually has a constant temperature (around 180 ° C), but this is set to a relatively high temperature at the start of mold resin injection, and the temperature is instantaneously reached when the resin reaches about half of the cavity. The gel time can be extended by performing a series of operations of lowering and raising the temperature when the final filling of the mold resin is completed.

これは、モールド樹脂は温度によって最低溶融粘度とゲルタイムが変化することを利用したものである。温度が高いと最低溶融粘度が低くなり、ゲルタイムが短くなる。逆に温度が低いと最低溶融粘度が高くなりゲルタイムが長くなる。   This utilizes the fact that the mold resin changes the minimum melt viscosity and gel time depending on the temperature. Higher temperatures result in lower minimum melt viscosity and shorter gel time. Conversely, when the temperature is low, the minimum melt viscosity is high and the gel time is long.

この特性を利用し、注入開始時は、金型の温度を１８５℃程度に高く設定し溶融粘度を小さくしてワイヤの抵抗を小さくする。樹脂がキャビティの途中にあるときには、金型の温度を１５０℃程度まで下げて、この低い溶融粘度を長い時間保持する。充填終了時は硬化を促進させるために再度温度を１８５℃程度まで昇温する。   By utilizing this characteristic, at the start of injection, the temperature of the mold is set high to about 185 ° C., the melt viscosity is reduced, and the resistance of the wire is reduced. When the resin is in the middle of the cavity, the mold temperature is lowered to about 150 ° C., and this low melt viscosity is maintained for a long time. At the end of filling, the temperature is raised again to about 185 ° C. in order to promote curing.

このような金型の温度制御は、たとえば金型に通電式ヒータや冷却装置を設け、これらによって金型を冷却・加熱することにより行うことも可能であるが、たとえば、金型を透明な石英ガラス等にして、ハロゲンランプ等の光源を熱源として用いれば、瞬時に金型温度を上げ下げすることが容易になる。   Such temperature control of the mold can be performed, for example, by providing a current-carrying heater or cooling device in the mold, and cooling and heating the mold with these heaters. If glass or the like and a light source such as a halogen lamp is used as a heat source, it becomes easy to raise and lower the mold temperature instantaneously.

なお、本実施形態の製造方法は、上記したように、半導体素子３０と端子部２０とをワイヤ４０にて接続する工程を行った後、封止工程を行うときに適用されるものであるが、本実施形態は、上記した各実施形態に示した製造方法における封止工程に適用が可能である。   In addition, although the manufacturing method of this embodiment performs the sealing process after performing the process which connects the semiconductor element 30 and the terminal part 20 with the wire 40 as above mentioned, it is applied. The present embodiment can be applied to the sealing step in the manufacturing method shown in each of the above embodiments.

つまり、封止工程の前に、上記各実施形態に示した製造方法の要領で、半導体素子３０の搭載およびワイヤ４０の接続を行い、そのワイヤ４０について上記したものと同様に、ゲルタイムとワイヤ流れ率との関係を示すグラフを求めておく。そうすれば、このグラフに基づいて、上記した各実施形態の製造方法において本実施形態の封止工程を行うことができ、本実施形態の効果を発揮することができる。   That is, before the sealing step, the semiconductor element 30 is mounted and the wire 40 is connected in the manner of the manufacturing method shown in the above embodiments, and the gel time and the wire flow are the same as those described above for the wire 40. A graph showing the relationship with the rate is obtained. If it does so, the sealing process of this embodiment can be performed in the manufacturing method of each above-described embodiment based on this graph, and the effect of this embodiment can be exhibited.

（他の実施形態）
なお、上記実施形態では、４箇所の屈曲点４１〜４４は、それぞれアイランド１０の上面１１の上方に向かってに凸となるように屈曲したものであった。ここで、ボンディングワイヤ４０全体として、アイランド１０の上面１１の上方に向かって凸となるループ形状が確保できるならば、第１〜第４の屈曲点４１〜４４の一部は、下向きに屈曲したもの、すなわち、アイランド１０の上面１０に向かう方向に凸となるように屈曲したものであってもよい。 (Other embodiments)
In the above embodiment, the four bending points 41 to 44 are bent so as to protrude upward from the upper surface 11 of the island 10. Here, as long as the bonding wire 40 can secure a loop shape that protrudes upward from the upper surface 11 of the island 10, some of the first to fourth bending points 41 to 44 are bent downward. It may be bent so as to be convex in the direction toward the upper surface 10 of the island 10.

また、素子設置部としては、リードフレームのアイランド１０でなく、リードフレームにかしめられたヒートシンクであってもよい。つまり、素子設置部と端子部とが同一のリードフレームから形成されたものではなく、別体のものから形成されていてもよい。この場合、ヒートシンクの周囲に、リードフレームの端子部が配置された形となる。また、上記各実施形態は、上記した範囲以外にも、可能な範囲で適宜組み合わせてもよい。   In addition, the element installation portion may be a heat sink that is caulked to the lead frame instead of the island 10 of the lead frame. That is, the element installation portion and the terminal portion may not be formed from the same lead frame, but may be formed from separate bodies. In this case, the terminal portion of the lead frame is arranged around the heat sink. Moreover, you may combine each said embodiment suitably in the possible range besides the above-mentioned range.

本発明の第１実施形態に係る半導体装置の概略構成を示す図であり、（ａ）は断面図、（ｂ）は（ａ）の上視平面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which shows schematic structure of the semiconductor device which concerns on 1st Embodiment of this invention, (a) is sectional drawing, (b) is a top view top view of (a). 上記図１に示される半導体装置におけるボンディングワイヤを拡大して示す概略断面図である。It is a schematic sectional drawing which expands and shows the bonding wire in the semiconductor device shown by the said FIG. 上記第１実施形態に係る樹脂封止工程に用いる金型にワークを設置した状態を示す概略平面図である。It is a schematic plan view which shows the state which installed the workpiece | work in the metal mold | die used for the resin sealing process which concerns on the said 1st Embodiment. 上記第１実施形態に係る樹脂封止工程に用いるもう一つの金型にワークを設置した状態を示す概略平面図である。It is a schematic plan view which shows the state which installed the workpiece | work in another metal mold | die used for the resin sealing process which concerns on the said 1st Embodiment. 上記第１実施形態に係るワイヤボンディング工程を示す工程図である。It is process drawing which shows the wire bonding process which concerns on the said 1st Embodiment. 図５に続くワイヤボンディング工程の工程図である。It is process drawing of the wire bonding process following FIG. 図６に続くワイヤボンディング工程の工程図である。It is process drawing of the wire bonding process following FIG. 本発明者が試作した比較例としての半導体装置を示す概略断面図である。It is a schematic sectional drawing which shows the semiconductor device as a comparative example which this inventor made as an experiment. 屈曲点数とワイヤ流れ率との関係を調査した結果を示す図である。It is a figure which shows the result of having investigated the relationship between the number of bending points, and a wire flow rate. ワイヤ流れ率の定義を示す図である。It is a figure which shows the definition of a wire flow rate. ワイヤ内の位置（ｘ／Ｌ）とワイヤ間ギャップＧとの関係を調査した結果を示す図である。It is a figure which shows the result of having investigated the relationship between the position (x / L) in a wire, and the gap G between wires. ワイヤ内の位置（ｘ／Ｌ）とワイヤ間ギャップＧの定義を示す図である。It is a figure which shows the position (x / L) in a wire and the definition of the gap G between wires. 第４の屈曲点の位置とボンディングワイヤのたわんだ量ｄ２との関係を調査した結果を示す図である。It is a figure which shows the result of having investigated the relationship between the position of the 4th bending point, and the bending amount d2 of the bonding wire. ボンディングワイヤのたわんだ量ｄ２の定義を示す図である。It is a figure which shows the definition of the bending amount d2 of a bonding wire. 第４の屈曲点による具体的な効果を示す図である。It is a figure which shows the specific effect by a 4th bending point. 本発明の第２実施形態に係る半導体装置における要部を示す概略断面図であり、（ａ）は第１の例、（ｂ）は第２の例を示す。It is a schematic sectional drawing which shows the principal part in the semiconductor device which concerns on 2nd Embodiment of this invention, (a) shows a 1st example, (b) shows a 2nd example. 本発明の第３実施形態に係る半導体装置における要部を示す概略断面図である。It is a schematic sectional drawing which shows the principal part in the semiconductor device which concerns on 3rd Embodiment of this invention. 本発明の第４実施形態に係る半導体装置における要部を示す概略断面図である。It is a schematic sectional drawing which shows the principal part in the semiconductor device which concerns on 4th Embodiment of this invention. 本発明の第５実施形態に係る半導体装置の要部を示す概略平面図である。It is a schematic plan view which shows the principal part of the semiconductor device which concerns on 5th Embodiment of this invention. 上記第５実施形態に係る半導体装置の要部のもう一つの例を示す概略平面図である。It is a schematic plan view which shows another example of the principal part of the semiconductor device which concerns on the said 5th Embodiment. 本発明の第６実施形態に係る半導体装置における要部を示す概略断面図であり、（ａ）は第１の例、（ｂ）は第２の例を示す。It is a schematic sectional drawing which shows the principal part in the semiconductor device which concerns on 6th Embodiment of this invention, (a) shows a 1st example, (b) shows a 2nd example. 上記図２中のＡ−Ａ概略断面図である。It is AA schematic sectional drawing in the said FIG. 本発明の第７実施形態に係る半導体装置における要部を示す図であり、（ａ）は概略断面図、（ｂ）は（ａ）の側面図である。It is a figure which shows the principal part in the semiconductor device which concerns on 7th Embodiment of this invention, (a) is a schematic sectional drawing, (b) is a side view of (a). 上記第７実施形態において各第１の屈曲点の高さを異ならせた配置形態の種々の例を示す概略断面図である。It is a schematic sectional drawing which shows the various examples of the arrangement | positioning form which varied the height of each 1st bending point in the said 7th Embodiment. 本発明の第８実施形態に係る半導体装置における要部を示す概略断面図である。It is a schematic sectional drawing which shows the principal part in the semiconductor device which concerns on 8th Embodiment of this invention. 上記第８実施形態においてループ高さＨとワイヤ流れ率との関係を調査した結果を示す図である。It is a figure which shows the result of having investigated the relationship between loop height H and a wire flow rate in the said 8th Embodiment. 従来の一般的なワイヤボンディング方法における１次ボンディング工程を示す工程図である。It is process drawing which shows the primary bonding process in the conventional general wire bonding method. 本発明の第９実施形態に係るワイヤボンディング方法における１次ボンディング工程を示す工程図である。It is process drawing which shows the primary bonding process in the wire bonding method which concerns on 9th Embodiment of this invention. 本発明の第１０実施形態に係るワイヤボンディング方法における１次ボンディング工程を示す工程図である。It is process drawing which shows the primary bonding process in the wire bonding method which concerns on 10th Embodiment of this invention. 本発明の第１１実施形態に係る半導体装置における要部を示す概略断面図である。It is a schematic sectional drawing which shows the principal part in the semiconductor device which concerns on 11th Embodiment of this invention. 従来の一般的なワイヤボンディング方法における２次ボンディング工程を示す工程図である。It is process drawing which shows the secondary bonding process in the conventional general wire bonding method. 本発明の第１１実施形態に係るワイヤボンディング方法における２次ボンディング工程を示す工程図である。It is process drawing which shows the secondary bonding process in the wire bonding method which concerns on 11th Embodiment of this invention. 本発明の第１２実施形態に係るワイヤボンディング方法における２次ボンディング工程を示す工程図である。It is process drawing which shows the secondary bonding process in the wire bonding method which concerns on 12th Embodiment of this invention. 本発明の第１３実施形態においてゲルタイムとワイヤ流れ率との関係を模式的に示すグラフである。It is a graph which shows typically the relation between gel time and wire flow rate in a 13th embodiment of the present invention. 第１３実施形態においてゲルタイムとワイヤ流れ率との関係を実験的に求めたグラフである。It is the graph which calculated | required experimentally the relationship between a gel time and a wire flow rate in 13th Embodiment. 従来のＭＡＰ成形技術を用いて本発明者が試作した半導体装置における樹脂封止工程を示す概略平面図である。It is a schematic plan view which shows the resin sealing process in the semiconductor device which this inventor made as a trial using the conventional MAP shaping | molding technique. ワイヤ流れの発生の様子を示す概略平面図である。It is a schematic plan view which shows the mode of generation | occurrence | production of a wire flow. 本発明者が試作した試作品においてワイヤのたわみを示す概略断面図である。It is a schematic sectional drawing which shows the bending of a wire in the prototype which this inventor made as a prototype.

符号の説明Explanation of symbols

１０ 素子設置部としてのアイランド
１１ アイランドの上面
２０ 端子部
３０ 半導体素子
４０ ボンディングワイヤ
４０ａ ボール
４１ 第１の屈曲点
４２ 第２の屈曲点
４３ 第３の屈曲点
４４ 第４の屈曲点
５０ モールド樹脂
４００ ボンディングツール
ｄ 樹脂流れによるワイヤの変位
Ｌ ワイヤ長
Ｌ２ 第２の屈曲点距離
Ｌ３ 第３の屈曲点距離
Ｌ４ 第４の屈曲点距離
Ｋ１ 第３の屈曲点とワイヤおける端子部側の接続部とを結ぶ仮想直線
ｈｘ ワイヤにおける半導体素子側の接続部から第１の屈曲点までの高さ
Ｈ ワイヤのうち半導体素子上にて最も高さの大きい部位と半導体素子との距離としてのループ高さ
θ リバースモーション角度 DESCRIPTION OF SYMBOLS 10 Island as element installation part 11 Upper surface of island 20 Terminal part 30 Semiconductor element 40 Bonding wire 40a Ball 41 1st bending point 42 2nd bending point 43 3rd bending point 44 4th bending point 50 Mold resin 400 Bonding tool d Displacement of wire due to resin flow L Wire length L2 Second bending point distance L3 Third bending point distance L4 Fourth bending point distance K1 The third bending point and the connection portion on the terminal side of the wire Height of connecting imaginary straight line hx wire from connecting portion on the semiconductor element side to the first bending point H Height of the wire on the semiconductor element and the loop height as the distance between the semiconductor element and θ reverse Motion angle

Claims (16)

半導体素子（３０）と、
一面（１１）上に前記半導体素子（３０）が設置される素子設置部（１０）と、
前記素子設置部（１０）の周囲に配置された端子部（２０）と、
前記素子設置部（１０）の前記一面（１１）上にて前記半導体素子（３０）と前記端子部（２０）とを接続するワイヤ（４０）と、
前記素子設置部（１０）の前記一面（１１）側にて、前記半導体素子（３０）、前記素子設置部（１０）、前記端子部（２０）および前記ワイヤ（４０）を封止するモールド樹脂（５０）とを備え、
前記ワイヤ（４０）における前記半導体素子（３０）側の接続部と当該ワイヤ（４０）における前記端子部（２０）側の接続部との間の部位が、前記半導体素子（３０）よりも上方に突出するとともに前記素子設置部（１０）の前記一面（１１）の上方に向かって凸となったループ形状をなしている半導体装置において、
前記ワイヤ（４０）における前記半導体素子（３０）側の接続部と前記端子部（２０）側の接続部との間に、当該ワイヤ（４０）を屈曲させた屈曲点（４１〜４４）が４箇所設けられており、
これら４箇所の前記屈曲点（４１〜４４）を、前記半導体素子（３０）側の接続部から前記端子部（２０）側の接続部へ向けて第１の屈曲点（４１）、第２の屈曲点（４２）、第３の屈曲点（４３）、第４の屈曲点（４４）とし、
前記半導体素子（３０）の上方から見たときの前記ワイヤ（４０）における前記半導体素子（３０）側の接続部と前記ワイヤ（４０）における前記端子部（２０）側の接続部との距離をＬとしたとき、
前記半導体素子（３０）の上方から見たときの前記ワイヤ（４０）における前記半導体素子（３０）側の接続部と前記第２の屈曲点（４２）との距離（Ｌ２）は０．２５Ｌ以上０．３５Ｌ以下であり、
前記半導体素子（３０）の上方から見たときの前記ワイヤ（４０）における前記半導体素子（３０）側の接続部と前記第３の屈曲点（４３）との距離（Ｌ３）は０．５Ｌ以上０．６Ｌ以下であり、
前記半導体素子（３０）の上方から見たときの前記ワイヤ（４０）における前記半導体素子（３０）側の接続部と前記第４の屈曲点（４４）との距離（Ｌ４）は０．８５Ｌ以上０．９５Ｌ以下であり、
前記４箇所の屈曲点（４１〜４４）は、それぞれ前記素子設置部（１０）の前記一面（１１）の上方に向かってに凸となるように屈曲したものであることを特徴とする半導体装置。 A semiconductor element (30);
An element installation part (10) on which the semiconductor element (30) is installed on one surface (11);
A terminal portion (20) disposed around the element installation portion (10);
A wire (40) connecting the semiconductor element (30) and the terminal part (20) on the one surface (11) of the element installation part (10);
Mold resin for sealing the semiconductor element (30), the element installation part (10), the terminal part (20) and the wire (40) on the one surface (11) side of the element installation part (10). (50)
The part between the connection part of the wire (40) on the semiconductor element (30) side and the connection part of the wire (40) on the terminal part (20) side is above the semiconductor element (30). In the semiconductor device having a loop shape that protrudes and protrudes upward of the one surface (11) of the element installation portion (10),
Between the connection part of the said wire (40) by the side of the said semiconductor element (30), and the connection part by the side of the said terminal part (20), the bending points (41-44) which bent the said wire (40) are four. There are places,
The four bending points (41 to 44) are connected to the first bending point (41) and the second bending point from the connection part on the semiconductor element (30) side to the connection part on the terminal part (20) side. The bending point (42), the third bending point (43), the fourth bending point (44),
The distance between the connection part on the semiconductor element (30) side in the wire (40) and the connection part on the terminal part (20) side in the wire (40) when viewed from above the semiconductor element (30). When L
When viewed from above the semiconductor element (30), the distance (L2) between the connection part on the semiconductor element (30) side of the wire (40) and the second bending point (42) is 0.25L or more. 0.35L or less,
When viewed from above the semiconductor element (30), the distance (L3) between the connection portion on the semiconductor element (30) side of the wire (40) and the third bending point (43) is 0.5L or more. 0.6L or less,
When viewed from above the semiconductor element (30), the distance (L4) between the connection part on the semiconductor element (30) side of the wire (40) and the fourth bending point (44) is 0.85L or more. 0.95L Ri der below,
The four bending points (41 to 44) are bent so as to protrude upward from the one surface (11) of the element installation portion (10), respectively. . 前記素子設置部（１０）の一面（１１）を基準として、前記第４の屈曲点（４４）は、前記第３の屈曲点（４３）と前記ワイヤ（４０）における前記端子部（２０）側の接続部とを結ぶ仮想直線（Ｋ１）よりも上方に位置することを特徴とする請求項１に記載の半導体装置。 With reference to one surface (11) of the element installation portion (10), the fourth bending point (44) is the terminal portion (20) side of the third bending point (43) and the wire (40). 2. The semiconductor device according to claim 1, wherein the semiconductor device is located above a virtual straight line (K <b> 1) that connects the two connection portions. 前記ワイヤ（４０）における前記半導体素子（３０）側の接続部が、先に前記ワイヤがボンディングされる側である第１ボンディング部側であり、前記ワイヤ（４０）における前記端子部（２０）側の接続部が、後に前記ワイヤがボンディングされる側である第２ボンディング部側であることを特徴とする請求項２に記載の半導体装置。 The connection part on the semiconductor element (30) side of the wire (40) is the first bonding part side on which the wire is first bonded, and the terminal part (20) side of the wire (40). 3. The semiconductor device according to claim 2, wherein the connection portion is a second bonding portion side on which the wire is bonded later . 前記ワイヤ（４０）における前記端子部（２０）側の接続部が、先に前記ワイヤがボンディングされる側である第１ボンディング部側であり、前記ワイヤ（４０）における前記半導体素子（３０）側の接続部が、後に前記ワイヤがボンディングされる側である第２ボンディング部側であり、
前記４箇所の屈曲点（４１〜４４）のうち前記第４の屈曲点（４４）における屈曲角度が最も小さい角度となっていることを特徴とする請求項１または２に記載の半導体装置。 The connection part on the terminal part (20) side of the wire (40) is the first bonding part side on which the wire is first bonded, and the semiconductor element (30) side of the wire (40). Is a second bonding portion side that is a side to which the wire is bonded later ,
3. The semiconductor device according to claim 1, wherein a bending angle at the fourth bending point (44) is the smallest among the four bending points (41 to 44). 前記ワイヤ（４０）は複数本、並列に配置されており、
これら複数本の前記ワイヤ（４０）は、前記４箇所の屈曲点（４１〜４４）を有するものであり、
これら複数本の前記ワイヤ（４０）において、個々の前記ワイヤ（４０）における前記半導体素子（３０）側の接続部同士が同一平面上に位置しており、且つ、個々の前記ワイヤ（４０）における前記端子部（２０）側の接続部同士が同一平面上に位置しており、
さらに、個々の前記ワイヤ（４０）における前記半導体素子（３０）側の接続部から前記第１の屈曲点（４１）までの高さ（ｈｘ）が、複数本の前記ワイヤ（４０）において隣り合うワイヤ同士で異なることを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置。 A plurality of the wires (40) are arranged in parallel,
The plurality of the wires (40) have the four bending points (41 to 44),
In the plurality of wires (40), the connection portions on the semiconductor element (30) side of the individual wires (40) are located on the same plane, and the individual wires (40) The connection parts on the terminal part (20) side are located on the same plane,
Furthermore, the height (hx) from the connection portion on the semiconductor element (30) side in each of the wires (40) to the first bending point (41) is adjacent in the plurality of wires (40). the semiconductor device according to any one of claims 1 to 4, characterized in that different wire together. 前記ワイヤ（４０）は複数本のものよりなり、
これら複数本のワイヤ（４０）のうち、成型時の樹脂流れの最下流の位置にて成形された前記モールド樹脂（５０）で封止されているワイヤが、前記４箇所の屈曲点（４１〜４４）を有するものであることを特徴とする請求項１ないし５のいずれか１つに記載の半導体装置。 The wire (40) consists of a plurality of wires,
Among these plural wires (40), the wires sealed with the mold resin (50) molded at the most downstream position of the resin flow during molding are the four bending points (41-41). 44) The semiconductor device according to any one of claims 1 to 5 , wherein: 前記ワイヤ（４０）のうち前記半導体素子（３０）上にて最も高さの大きい部位と前記半導体素子（３０）との距離（Ｈ）は、１００μｍ以下であることを特徴とする請求項１ないし６のいずれか１つに記載の半導体装置。 The distance (H) between the semiconductor element (30) and a portion having the largest height on the semiconductor element (30) of the wire (40) is 100 µm or less. 6. The semiconductor device according to any one of 6 . 前記最も高さの大きい部位と前記半導体素子（３０）との距離（Ｈ）は、８０μｍ以下であることを特徴とする請求項７に記載の半導体装置。 The semiconductor device according to claim 7 , wherein a distance (H) between the highest height portion and the semiconductor element (30) is 80 μm or less. 前記距離Ｌは６ｍｍ以上であることを特徴とする請求項１ないし８のいずれか１つに記載の半導体装置。 The distance L is a semiconductor device according to any one of claims 1 to 8, characterized in that more than 6mm. 請求項１に記載の半導体装置を製造する半導体装置の製造方法であって、
前記半導体素子（３０）と前記端子部（２０）とを前記ワイヤ（４０）にて接続する工程は、前記半導体素子（３０）および前記端子部（２０）のどちらか一方における前記ワイヤ（４０）が接続される部位を第１ボンディング部とし、他方における前記ワイヤ（４０）が接続される部位を第２ボンディング部として、ボンディングツール（４００）を用いたワイヤボンディングを行うものであり、
前記第１ボンディング部に前記ワイヤ（４０）を接続し、次に前記ボンディングツール（４００）を用いて前記４箇所の屈曲点（４１〜４４）をそれぞれ形成した後、前記第２ボンディング部に前記ワイヤ（４０）を接続するものであり、
前記ボンディングツール（４００）による前記４箇所の屈曲点（４１〜４４）の形成は、前記ボンディングツール（４００）を前記第１ボンディング部の上方に移動させながら前記ワイヤ（４０）を引き出し、続いて前記ボンディングツール（４００）を前記第２ボンディング部とは反対側に移動させて前記ワイヤ（４０）を曲げるという動作を、４回繰り返し行うことにより、行われるものであることを特徴とする半導体装置の製造方法。 A semiconductor device manufacturing method for manufacturing the semiconductor device according to claim 1,
The step of connecting the semiconductor element (30) and the terminal portion (20) with the wire (40) includes the step of connecting the wire (40) in either the semiconductor element (30) or the terminal portion (20). The part to be connected is the first bonding part, and the part to which the wire (40) on the other side is connected is the second bonding part, and wire bonding using the bonding tool (400) is performed.
The wire (40) is connected to the first bonding part, and then the four bending points (41 to 44) are respectively formed using the bonding tool (400). Connecting wires (40),
The four bending points (41 to 44) are formed by the bonding tool (400) by pulling out the wire (40) while moving the bonding tool (400) above the first bonding portion. A semiconductor device characterized in that the bonding tool (400) is moved to the opposite side of the second bonding portion to bend the wire (40) four times. Manufacturing method. 前記ボンディングツール（４００）の前記第１ボンディング部の上方への移動方向と前記ボンディングツール（４００）の前記第２ボンディング部とは反対側への移動方向とのなす角度（θ）が１００°であることを特徴とする請求項１０に記載の半導体装置の製造方法。 The angle (θ) formed by the upward movement direction of the first bonding part of the bonding tool (400) and the movement direction of the bonding tool (400) to the opposite side of the second bonding part is 100 °. The method of manufacturing a semiconductor device according to claim 10 , wherein: 前記ワイヤ（４０）の先端部に放電処理によってボール（４０ａ）を形成し、このボール（４０ａ）を前記第１ボンディング部に接続するものであり、
前記ボール（４０ａ）の形成を、０℃以上室温以下の雰囲気温度で行うことを特徴とする請求項１０または１１に記載の半導体装置の製造方法。 A ball (40a) is formed by a discharge treatment at the tip of the wire (40), and the ball (40a) is connected to the first bonding part.
The method of manufacturing a semiconductor device according to claim 10 or 11, characterized in that the formation of said ball (40a), made in the following ambient temperature room 0 ℃ higher. 前記４箇所の屈曲点（４１〜４４）を形成した後、前記ワイヤ（４０）を前記第２ボンディング部に接続する前に、
前記ワイヤ（４０）のうち前記第４の屈曲点（４４）と前記第２ボンディング部へ接続される部位との中間部を、前記第２ボンディング部を構成する部材に押し当てるように、前記ボンディングツール（４００）により変形させ、
その後、前記第２ボンディング部への接続を行うことを特徴とする請求項１０または１１に記載の半導体装置の製造方法。 After forming the four bending points (41 to 44), before connecting the wire (40) to the second bonding portion,
The bonding is performed such that an intermediate portion of the wire (40) between the fourth bending point (44) and a portion connected to the second bonding portion is pressed against a member constituting the second bonding portion. Deformed with the tool (400),
Then, a method of manufacturing a semiconductor device according to claim 10 or 11, characterized in that a connection to the second bonding portion. 前記ワイヤ（４０）を前記第２ボンディング部に接続した後に、前記ワイヤ（４０）のうち前記第４の屈曲点（４４）と前記第２ボンディング部へ接続された部位との中間部を、前記第２ボンディング部を構成する部材に押し当てるように、前記ボンディングツール（４００）により変形させることを特徴とする請求項１０または１１に記載の半導体装置の製造方法。 After connecting the wire (40) to the second bonding part, an intermediate part of the wire (40) between the fourth bending point (44) and the part connected to the second bonding part is 12. The method of manufacturing a semiconductor device according to claim 10 , wherein the bonding tool is deformed so as to press against a member constituting the second bonding portion. 13 . 前記ボンディングツール（４００）として、前記ワイヤ（４０）が引き出される先端部のうち前記ワイヤ（４０）からみて前記第１ボンディング部側に位置する部位の方が、前記第２ボンディング部側に位置する部位よりも、幅広なものを用いることを特徴とする請求項１０または１１に記載の半導体装置の製造方法。 As the bonding tool (400), a portion located on the first bonding portion side as viewed from the wire (40) of the tip portion from which the wire (40) is drawn is located on the second bonding portion side. than sites, a method of manufacturing a semiconductor device according to claim 10 or 11, characterized by using a wide ones. 前記半導体素子（３０）と前記端子部（２０）とを前記ワイヤ（４０）にて接続する工程を行った後、前記モールド樹脂（５０）による封止工程を行うものであり、
前記モールド樹脂（５０）による封止前に比べて当該封止後に前記ワイヤ（４０）が変位した距離ｄを前記距離Ｌで除して１００を乗じた値をワイヤ流れ率としたとき、
前記モールド樹脂（５０）がゲル状態を維持している時間であるゲルタイムと前記ワイヤ流れ率との関係を示すグラフを予め求めておき、このグラフにおいて前記ゲルタイムが短い方から長くなる方へ向かって並ぶ屈曲点のうち下に凸である２番目の屈曲点における当該ゲルタイムの値を設定値とし、
前記封止工程では、前記モールド樹脂（５０）のゲルタイムを前記設定値とした状態で、前記モールド樹脂（５０）による封止を行うことを特徴とする請求項１０ないし１５のいずれか１つに記載の半導体装置の製造方法。 After the step of connecting the semiconductor element (30) and the terminal portion (20) with the wire (40), a sealing step with the mold resin (50) is performed.
When the wire flow rate is a value obtained by dividing the distance d by which the wire (40) is displaced after the sealing by the distance L and multiplying by 100 compared to before the sealing by the mold resin (50),
The graph which shows the relationship between the gel time which is the time which the said mold resin (50) is maintaining a gel state, and the said wire flow rate is calculated | required previously, and the direction where the said gel time becomes short from the one where this gel time becomes short in this graph. The value of the gel time at the second bending point that is convex downward among the bending points arranged is set as the set value,
On and in the sealing step, the state in which the gel time was the set value of the mold resin (50), any one of claims 10 to 15, characterized in that the sealing with the mold resin (50) The manufacturing method of the semiconductor device of description.
JP2008010243A 2007-03-07 2008-01-21 Semiconductor device and manufacturing method thereof Expired - Fee Related JP5332211B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008010243A JP5332211B2 (en) 2007-03-07 2008-01-21 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007056875 2007-03-07
JP2007056875 2007-03-07
JP2007278502 2007-10-26
JP2007278502 2007-10-26
JP2008010243A JP5332211B2 (en) 2007-03-07 2008-01-21 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2009124093A JP2009124093A (en) 2009-06-04
JP5332211B2 true JP5332211B2 (en) 2013-11-06

Family

ID=40815890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008010243A Expired - Fee Related JP5332211B2 (en) 2007-03-07 2008-01-21 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5332211B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6753051B2 (en) * 2014-10-31 2020-09-09 日亜化学工業株式会社 Light emitting device
JP6644352B2 (en) 2017-09-27 2020-02-12 日亜化学工業株式会社 Semiconductor device and manufacturing method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273138A (en) * 1994-03-31 1995-10-20 Tatsuta Electric Wire & Cable Co Ltd Wire bonding method
JP3455092B2 (en) * 1997-10-27 2003-10-06 株式会社新川 Semiconductor device and wire bonding method
JP3741184B2 (en) * 1998-07-27 2006-02-01 日本テキサス・インスツルメンツ株式会社 Semiconductor device
JP3631633B2 (en) * 1999-05-28 2005-03-23 京セラ株式会社 Hybrid integrated circuit device
JP4663179B2 (en) * 2001-08-27 2011-03-30 ルネサスエレクトロニクス株式会社 Semiconductor device and wire bonding apparatus
JP2004221258A (en) * 2003-01-14 2004-08-05 Seiko Epson Corp Semiconductor device and its manufacturing method

Also Published As

Publication number Publication date
JP2009124093A (en) 2009-06-04

Similar Documents

Publication Publication Date Title
US10008438B2 (en) Low profile leaded semiconductor package and method of fabricating the same
US6841414B1 (en) Saw and etch singulation method for a chip package
US7410834B2 (en) Method of manufacturing a semiconductor device
US6809405B2 (en) Semiconductor device and method of manufacturing the same
US9006871B2 (en) Semiconductor device and method of manufacturing the same
CN102820288B (en) Power model and its manufacture method
US8105883B2 (en) Molding die with tilted runner, method of manufacturing semiconductor device using the same, and semiconductor device made by the method
US7863103B2 (en) Thermally improved semiconductor QFN/SON package
EP3255666B1 (en) Silicon nitride circuit substrate and electronic component module using same
US6780679B2 (en) Semiconductor device and method of manufacturing the same
JP5332211B2 (en) Semiconductor device and manufacturing method thereof
US20230068748A1 (en) Leaded semiconductor device package
US9978667B2 (en) Semiconductor package with lead frame and recessed solder terminals
JP4243270B2 (en) Manufacturing method of semiconductor device
JP6021695B2 (en) Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
JP6815217B2 (en) Semiconductor device
TWI482251B (en) Lead frame and method of manufacturing
JP4967610B2 (en) Semiconductor device
US20080197465A1 (en) Semiconductor device and method of manufacturing the same
US11948850B2 (en) Semiconductor module and method for manufacturing semiconductor module
US8039932B2 (en) Lead frame, semiconductor device, method of manufacturing the lead frame, and method of manufacturing the semiconductor device
JP4747188B2 (en) Manufacturing method of semiconductor device
CN117894780A (en) Semiconductor packaging device, packaging method thereof and electronic equipment
JP4294462B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JP2010056138A (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130715

R151 Written notification of patent or utility model registration

Ref document number: 5332211

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees