JP4243270B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4243270B2 JP4243270B2 JP2005281609A JP2005281609A JP4243270B2 JP 4243270 B2 JP4243270 B2 JP 4243270B2 JP 2005281609 A JP2005281609 A JP 2005281609A JP 2005281609 A JP2005281609 A JP 2005281609A JP 4243270 B2 JP4243270 B2 JP 4243270B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- terminal
- semiconductor device
- lead frame
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
Description
本発明は、半導体装置の製造技術に関し、特に、樹脂封止型半導体装置の多ピン化に適用して有効な技術に関する。 The present invention relates to a manufacturing technique of a semiconductor device, and more particularly to a technique effective when applied to the increase in the number of pins of a resin-sealed semiconductor device.
リードフレームに搭載された半導体チップをモールド樹脂からなる封止体によって封止した樹脂パッケージの一種にQFN(Quad Flat Non-leaded package)がある。 There is a QFN (Quad Flat Non-leaded package) as a kind of a resin package in which a semiconductor chip mounted on a lead frame is sealed with a sealing body made of a mold resin.
QFNは、ボンディングワイヤを介して半導体チップと電気的に接続される複数のリードのそれぞれの一端部を封止体の外周部の裏面(下面)から露出させて端子を構成し、前記端子の露出面とは反対側の面、すなわち封止体の内部の端子面にボンディングワイヤを接続して前記端子と半導体チップとを電気的に接続する構造となっている。そして、これらの端子を配線基板の電極(フットプリント)に半田付けすることによって実装される。この構造は、リードがパッケージ(封止体)の側面から横方向に延びて端子を構成するQFP(Quad Flat Package)に比べて、実装面積が小さくなるという利点を備えている。 The QFN constitutes a terminal by exposing one end portion of each of a plurality of leads electrically connected to the semiconductor chip via a bonding wire from the back surface (lower surface) of the outer peripheral portion of the sealing body. A bonding wire is connected to a surface opposite to the surface, that is, a terminal surface inside the sealing body to electrically connect the terminal and the semiconductor chip. These terminals are mounted by soldering to the electrodes (footprints) of the wiring board. This structure has an advantage that the mounting area is reduced as compared with a QFP (Quad Flat Package) in which the leads extend in the lateral direction from the side surface of the package (sealing body) to form the terminals.
上記QFNについては、例えば特開2001−189410号公報(特許文献1)や特許第3072291号(特許文献2)などに記載がある。
しかしながら、このようなQFNは、半導体チップに形成されるLSIの高機能化、高性能化に伴って端子数を増加(多ピン化)しようとすると、次のような問題が生じる。 However, such QFN has the following problems when it is attempted to increase the number of terminals (increase the number of pins) as the LSI formed on the semiconductor chip has higher functionality and higher performance.
すなわち、前述したように、QFNは、封止体の裏面に露出する端子面とは反対側の面にボンディングワイヤを接続するため、端子ピッチとリードのボンディングワイヤ接続箇所のピッチとが同一となる。また、端子面積は、実装時の信頼性を確保するための所定の面積が必要であることから、あまり小さくすることができない。 That is, as described above, since the QFN connects the bonding wires to the surface opposite to the terminal surface exposed on the back surface of the sealing body, the terminal pitch and the pitch of the bonding wire connecting portion of the lead are the same. . Also, the terminal area cannot be made very small because a predetermined area is required to ensure reliability during mounting.
従って、パッケージサイズを変えずに多ピン化を図ろうとした場合、端子数をそれほど増やすことができないので、大幅な多ピン化ができない。他方、パッケージサイズを大きくして多ピン化を図ろうとすると、半導体チップとボンディングワイヤ接続箇所との距離が長くなり、ボンディングワイヤ長が長くなってしまうため、ワイヤボンディング工程や樹脂モールド工程で隣り合ったワイヤ同士がショートするなどの問題が発生し、製造歩留まりが低下してしまう。 Therefore, when trying to increase the number of pins without changing the package size, the number of terminals cannot be increased so much, so that a large number of pins cannot be achieved. On the other hand, if the package size is increased to increase the number of pins, the distance between the semiconductor chip and the bonding wire connecting portion becomes longer and the bonding wire length becomes longer. This causes problems such as short-circuiting between wires, resulting in a decrease in manufacturing yield.
さらに、製造コストを下げる目的で半導体チップをシュリンクした場合も、半導体チップとボンディングワイヤ接続箇所との距離が長くなり、ボンディングワイヤの接続ができなくなる、という問題も発生する。 Further, even when the semiconductor chip is shrunk for the purpose of reducing the manufacturing cost, there arises a problem that the distance between the semiconductor chip and the bonding wire connecting portion becomes long and the bonding wire cannot be connected.
本発明の目的は、QFNの多ピン化を達成することのできる技術を提供することにある。 An object of the present invention is to provide a technique capable of achieving a multi-pin QFN.
本発明の他の目的は、チップシュリンクに対応したQFNを得ることのできる技術を提供することにある。 Another object of the present invention is to provide a technique capable of obtaining a QFN corresponding to chip shrink.
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。 Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.
本発明の半導体装置の製造方法は、
(a)ダイパッド部と複数のリードとを含むパターンが繰り返し形成され、前記複数のリードのそれぞれの一面に、前記一面に対して垂直な方向に突出する端子が形成されたリードフレームを用意する工程と、
(b)前記リードフレームに形成された前記複数のダイパッド部のそれぞれに半導体チップを搭載し、前記半導体チップと前記リードの一部をワイヤにより結線する工程と、
(c)上型と下型とを有する金型を用意し、前記下型の表面を樹脂シートで被覆した後、前記樹脂シート上に前記リードフレームを載置し、前記リードの一面に形成された前記端子と前記樹脂シートを接触させる工程と、
(d)前記樹脂シートおよび前記リードフレームを前記上型と前記下型とで挟み付け、前記端子の先端部分を前記樹脂シート内に食い込ませる工程と、
(e)前記上型と前記下型との隙間に樹脂を注入することによって、前記半導体チップ、前記ダイパッド部、前記リードおよび前記ワイヤが封止されると共に、前記端子の先端部分が外側に突出した複数の封止体を形成した後、前記リードフレームを前記金型から取り出す工程と、
(f)前記リードフレームをダイシングすることによって、前記複数の封止体を個片化する工程と、
を含み、
前記(a)工程で形成される前記端子は、ダミー端子であり、前記(e)工程の後、前記ダミー端子を除去する工程と、前記ダミー端子が除去された領域の前記リードの一面に、先端部分が前記封止体の外側に突出する端子を形成する工程をさらに含んでいる。
A method for manufacturing a semiconductor device of the present invention includes :
(A) pattern including a die pad portion and the multiple leads are repeatedly formed, on each of one surface of the plurality of leads, to provide a lead frame terminals projecting in a direction perpendicular to the one surface is formed Process,
(B) mounting a semiconductor chip on each of the plurality of die pad portions formed on the lead frame, and connecting the semiconductor chip and a part of the lead with a wire;
(C) A mold having an upper mold and a lower mold is prepared, and after the surface of the lower mold is covered with a resin sheet, the lead frame is placed on the resin sheet and formed on one surface of the lead. Contacting the resin sheet with the terminal;
(D) sandwiching the resin sheet and the lead frame between the upper mold and the lower mold, and causing the tip portion of the terminal to bite into the resin sheet;
(E) By injecting resin into the gap between the upper die and the lower die, the semiconductor chip, the die pad portion, the lead and the wire are sealed, and the tip portion of the terminal protrudes outward After forming the plurality of sealed bodies, the step of taking out the lead frame from the mold,
(F) dividing the plurality of sealing bodies into pieces by dicing the lead frame ;
Including
The terminal formed in the step (a) is a dummy terminal, and after the step (e), the step of removing the dummy terminal, and one surface of the lead in the region where the dummy terminal is removed, The method further includes a step of forming a terminal having a tip portion protruding outside the sealing body.
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。 Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
半導体チップの周囲に配置された複数のリードのそれぞれの一端部側をダイパッド部の近傍まで引き回すことにより、リードとボンディングパッドを結線するワイヤの長さを短くすることができるので、多ピン化に伴ってリードのピッチ、すなわちワイヤの間隔が狭くなった場合でも、製造工程の途中でワイヤ同士が短絡する不良の発生を抑制することが可能となり、QFNの多ピン化を推進することができる。 The length of the wire connecting the lead and the bonding pad can be shortened by drawing one end of each of the plurality of leads arranged around the semiconductor chip to the vicinity of the die pad portion. Accordingly, even when the lead pitch, that is, the interval between the wires is narrowed, it is possible to suppress the occurrence of a defect in which the wires are short-circuited during the manufacturing process, and it is possible to promote the increase in the number of QFN pins.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof will be omitted. In the following embodiments, the description of the same or similar parts will not be repeated in principle unless particularly necessary.
(実施の形態1)
図1は、本実施の形態のQFNの外観(表面側)を示す平面図、図2は、QFNの外観(裏面側)を示す平面図、図3は、QFNの内部構造(表面側)を示す平面図、図4は、QFNの内部構造(裏面側)を示す平面図、図5は、QFNの断面図である。
(Embodiment 1)
FIG. 1 is a plan view showing the appearance (front side) of the QFN of the present embodiment, FIG. 2 is a plan view showing the appearance (back side) of the QFN, and FIG. 3 shows the internal structure (front side) of the QFN. FIG. 4 is a plan view showing the internal structure (back side) of the QFN, and FIG. 5 is a cross-sectional view of the QFN.
本実施の形態のQFN1は、1個の半導体チップ2を封止体3によって封止した表面実装型のパッケージ構造を有しており、その外形寸法は、例えば縦×横=12mm×12mm、厚さ=1.0mmである。
The
上記半導体チップ2は、金属製のダイパッド部4上に搭載された状態で封止体3の中央部に配置されている。この半導体チップ2の一辺のサイズは、例えば4mmである。上記ダイパッド部4は、例えば一辺のサイズが4mm〜7mmの範囲内にある複数種類の半導体チップ2を搭載可能とするために、その径を半導体チップ2の径よりも小さくした、いわゆる小タブ構造になっており、本実施形態では、3mmの径を有している。ダイパッド部4は、これと一体に形成され、封止体3の四隅に延在する4本の吊りリード5bによって支持されている。
The
上記ダイパッド部4の周囲には、ダイパッド部4および吊りリード5bと同一の金属からなる複数本(例えば116本)のリード5がダイパッド部4を囲むように配置されている。これらのリード5の一端部側(半導体チップ2に近い側)5aは、Auワイヤ6を介して半導体チップ2の主面のボンディングパッド7と電気的に接続されており、それとは反対側の他端部側5cは、封止体3の側面で終端している。
Around the
上記リード5のそれぞれは、半導体チップ2との距離を短くするために、一端部側5aがダイパッド部4の近傍まで引き回され、その先端のピッチ(P3)は狭ピッチ(0.18mm〜0.2mm)となっている。このため、隣接するリード5とのピッチは、一端部側5aの方が他端部側5cよりも小さくなっている。リード5の形状をこのようにすることにより、リード5の一端部側5aとボンディングパッド7を結線するAuワイヤ6の長さを短く(本実施形態では3mm以下)することができるので、多ピン化した場合でも、また多ピン化に伴ってリード5のピッチ、すなわちAuワイヤ6の間隔が狭くなった場合でも、QFN1の製造工程(例えば、ワイヤボンディング工程や樹脂モールド工程)でAuワイヤ6同士が短絡する不良の発生を抑制することができる。
In order to shorten the distance from the
図2に示すように、QFN1の裏面(基板実装面)には、複数個(例えば116個)の外部接続用端子8が設けられている。これらの端子8は、封止体3の各辺に沿って千鳥状に2列ずつ配置され、それぞれの端子8の先端部分は、封止体3の裏面から露出し、かつ外側に突出している。端子8の径(d)は、0.3mmであり、隣接する端子8とのピッチは、同一列の端子8とのピッチ(P1)が0.65mm、他の列の端子とのピッチ(P2)が0.325mmである。
As shown in FIG. 2, a plurality of (for example, 116)
本実施形態の端子8は、リード5と一体に形成されており、端子8の厚さは、125μm〜150μm程度である。また、リード5の端子8以外の部分、すなわち一端部側5aや他端部側5cなどの厚さは65μm〜75μm程度である。また、封止体3の外側に突出した端子8の先端部分には、メッキ法あるいは印刷法によって半田層9が被着されている。本実施形態のQFN1は、これらの端子8を配線基板の電極(フットプリント)に半田付けすることによって実装される。
The
次に、上記QFN1の製造方法を説明する。最初に、図6に示すようなリードフレームLF1を用意する。このリードフレームLF1は、Cu、Cu合金またはFe−Ni合金などの金属板からなり、前述したダイパッド部4、リード5、吊りリード5bなどのパターンが縦および横方向に繰り返し形成された構成になっている。すなわち、リードフレームLF1は、複数個(例えば24個)の半導体チップ2を搭載する多連構造になっている。
Next, a method for manufacturing the
上記リードフレームLF1を製造するには、図7に示すような板厚125μm〜150μm程度のCu、Cu合金またはFe−Ni合金などからなる金属板10を用意し、ダイパッド部4、リード5および吊りリード5bを形成する箇所の片面をフォトレジスト膜11で被覆する。また、外部接続用の端子8を形成する箇所は、両面をフォトレジスト膜11で被覆する。そして、この状態で金属板10を薬液によってエッチングし、片面がフォトレジスト膜11で被覆された領域の金属板10の板厚を半分程度(65μm〜75μm)まで薄くする(ハーフエッチング)。このような方法でエッチングを行うことにより、両面共にフォトレジスト膜11で被覆されていない領域の金属板10は完全に消失し、片面がフォトレジスト膜11で被覆された領域に厚さ65μm〜75μm程度のダイパッド部4、リード5および吊りリード5bが形成される。また、両面がフォトレジスト膜11で被覆された領域の金属板10は薬液によってエッチングされないので、エッチング前と同じ厚さ(125μm〜150μm程度)を有する突起状の端子8が形成される。
In order to manufacture the lead frame LF 1 , a
次に、フォトレジスト膜11を除去し、続いてリード5の一端部側5aの表面にAgメッキを施すことによって、前記図6に示したリードフレームLF1が完成する。なお、リード5の一端部側5aにAgメッキを施す手段に代えて、リードフレームLF1の全面にPd(パラジウム)メッキを施してもよい。Pdメッキは、Agメッキに比べてメッキ層の膜厚が薄いので、リード5とAuワイヤ6の接合性を向上させることができる。また、リードフレームLF1の全面にメッキを施すことにより、端子8の表面にも同時にメッキ層が形成されるので、メッキ工程を短縮することができる。
Then, removal of the
このように、リードフレームLF1の母材となる金属板10の一部の片面をフォトレジスト膜11で被覆してハーフエッチングを施し、リード5の板厚を金属板10の半分程度まで薄くすることにより、一端部側5aのピッチが極めて狭い(本実施形態では0.18mm〜0.2mmピッチ)リード5を精度よく加工することができる。また、金属板10の一部の両面をフォトレジスト膜11で被覆することにより、ダイパッド部4、リード5および吊りリード5bの形成と同時に端子8を形成することができる。
In this way, a part of one side of the
次に、上記のようなリードフレームLF1を使ってQFN1を製造するには、まず図8および図9に示すように、半導体チップ2の素子形成面を上に向けてダイパッド部4上に搭載し、Auペーストやエポキシ樹脂系の接着剤を使って両者を接着する。
Next, in order to manufacture the QFN 1 using the lead frame LF 1 as described above, first, as shown in FIGS. 8 and 9, the
上記作業を行うときは、図9に示すように、リードフレームLF1の裏面側に突起状の端子8が位置するので、リードフレームLF1を支持する治具30Aの端子8と対向する箇所に溝31を形成しておくとよい。このようにすると、リードフレームLF1を安定して支持することができるので、ダイパッド部4上に半導体チップ2を搭載する際にリードフレームLF1が変形したり、ダイパッド部4と半導体チップ2の位置がずれたりする不具合を防ぐことができる。
When performing the above operations, as shown in FIG. 9, since the protruding
また、本実施形態のQFN1は、半導体チップ2を金型に装着して樹脂モールドを行う際、半導体チップ2の上面側と下面側の樹脂の流れを均一化するために、吊りリード5bの一部を折り曲げることによってダイパッド部4をリード5よりも高い位置に配置するタブ上げ構造としている。従って、図9に示すように、治具30Aのダイパッド部4と対向する箇所に突起32を形成することにより、リードフレームLF1を安定して支持することができるので、ダイパッド部4上に半導体チップ2を搭載する際にリードフレームLF1が変形したり、ダイパッド部4と半導体チップ2の位置がずれたりする不具合を防ぐことができる。
Further, the
次に、図10および図11に示すように、周知のボールボンディング装置を使って半導体チップ2のボンディングパッド7とリード5の一端部側5aとの間をAuワイヤ6で結線する。この場合も図11に示すように、リードフレームLF1を支持する治具30Bの端子8と対応する箇所に溝31を形成したり、ダイパッド部4と対応する箇所に突起32を形成したりしておくことにより、リードフレームLF1を安定して支持することができるので、Auワイヤ6とリード5の位置ずれや、Auワイヤ6とボンディングパッド7の位置ずれを防ぐことができる。
Next, as shown in FIGS. 10 and 11, the
次に、上記リードフレームLF1を図12に示す金型40に装着して半導体チップ2を樹脂封止する。図12は、金型40の一部(QFN約1個分の領域)を示す断面図である。
Next, the
この金型40を使って半導体チップ2を樹脂封止する際には、まず下型40Bの表面に薄い樹脂シート41を敷き、この樹脂シート41の上にリードフレームLF1を載置する。リードフレームLF1は、突起状の端子8が形成された面を下に向けて載置し、端子8と樹脂シート41とを接触させる。そしてこの状態で、樹脂シート41とリードフレームLF1を上型40Aと下型40Bで挟み付ける。このようにすると、図に示すように、リード5の下面に位置する端子8が金型40(上型40Aおよび下型40B)の押圧力によって樹脂シート41を押さえ付けるので、その先端部分が樹脂シート41の中に食い込む。
The
この結果、図13に示すように、上型40Aと下型40Bの隙間(キャビティ)に溶融樹脂を注入してモールド樹脂を成型することによって封止体3を形成した後、上型40Aと下型40Bを分離すると、樹脂シート41の中に食い込んでいた端子8の先端部分が封止体3の裏面から外側に突出する。
As a result, as shown in FIG. 13, after forming the sealing
なお、リードフレームLF1の上面を上型40Aで押さえ付けると、リードフレームLF1を構成する金属板のバネ力によって、リード5の先端側である一端部側5aに上向きの力が作用する。そのため、本実施形態のリードフレームLF1のように、端子8を2列に配置した場合は、リード5の一端部側5aに近い方に端子8が形成されたリード5と、一端部側5aから離れた方に端子8が形成されたリード5では、端子8が樹脂シート41を押さえ付ける力に差が生じる。すなわち、一端部側5aに近い方に形成された端子8は、一端部5aから離れた方(=上型40Aとリード5の接触部分に近い方)に形成された端子8に比べて樹脂シート41を押さえる力が弱くなる。この結果、一端部側5aに近い方に形成された端子8と、一端部側5aから離れた方に形成された端子8は、封止体3の裏面から外側に突出する高さに差が生じ、これらの端子8を配線基板の電極(フットプリント)上に半田付けした際に、一部の端子8と電極との間が非接触になるオープン不良が発生する虞れがある。
Incidentally, when pressing the upper surface of the lead frame LF 1 above
このような虞れがある場合は、図14に示すように、一端部側5aに近い方に端子8が形成されたリード5の幅(W1)を、一端部側5aから離れた方に端子8が形成されたリード5の幅(W2)よりも広くする(W2<W1)とよい。このようにすると、端子8が樹脂シート41を押さえ付ける力がすべてのリード5でほぼ同じになるので、樹脂シート41の中に食い込む端子8の量、すなわち封止体3の裏面から外側に突出する端子8の先端部分の高さは、すべてのリード5でほぼ同じになる。
When there is such a fear, as shown in FIG. 14, the width (W 1 ) of the
また、前述したように、本実施の形態で使用するリードフレームLF1は、ハーフエッチングによってパターン(ダイパッド部4、リード5、吊りリード5bなど)を形成するので、リード5の板厚が通常のリードフレームの半分程度まで薄くなっている。そのため、金型40(上型40Aおよび下型40B)がリードフレームLF1を押圧する力は、通常のリードフレームを使用した場合に比べて弱くなるので、端子8が樹脂シート41を押さえ付ける力が弱くなる結果、封止体3の外側に突出する高さが低くなる。
Further, as described above, the lead frame LF 1 used in the present embodiment forms a pattern (die
そこで、封止体3の外側に突出する端子8の高さを大きくしたい場合は、図15に示すように、上型40Aと接触する部分(図の○印で囲んだ部分)のリードフレームLF1をハーフエッチングせず、端子8と同じ厚さにしておくとよい。
Therefore, when it is desired to increase the height of the
図16は、上記金型40の上型40AがリードフレームLF1と接触する部分を斜線で示した平面図である。また、図17は、この金型40のゲートの位置と、キャビティに注入された樹脂の流れる方向を模式的に示した平面図である。
FIG. 16 is a plan view showing the portion where the
図16に示すように、上記金型40は、リードフレームLF1の外枠部分、およびリード5とリード5の連結部分のみが上型40Aと接触し、それ以外の全ての領域は、樹脂が注入されるキャビティとして有効に利用される構造になっている。
As shown in FIG. 16, in the
また、図17に示すように、上記金型40の一辺には複数のゲートG1〜G16が設けられており、例えば図の左端の縦方向に並んだ3つのキャビティC1〜C3には、ゲートG1、G2を通じて樹脂が注入され、これらに隣接する3つのキャビティC4〜C6には、ゲートG3、G4を通じて樹脂が注入される構造になっている。一方、上記ゲートG1〜G16と対向する他の一辺には、ダミーキャビティDC1〜DC8およびエアベント42が設けられており、例えばゲートG1、G2を通じてキャビティC1〜C3に樹脂が注入されると、キャビティC1〜C3内のエアーがダミーキャビティDC1に流入し、キャビティC3内の樹脂にボイドが生じるのを防止する構造になっている。
Further, as shown in FIG. 17, a plurality of gates G 1 to G 16 are provided on one side of the
図18は、上記キャビティC1〜C18に樹脂を注入してモールド樹脂を成型することにより封止体3を成形した後、金型40から取り外したリードフレームLF1の平面図、図19は、図18のX−X’線に沿った断面図、図20は、リードフレームLF1の裏面側の平面図である。
18 is a plan view of the lead frame LF 1 removed from the
次に、リードフレームLF1の裏面に露出した端子8の表面に半田層(9)を形成し、続いて封止体3の表面に製品名などのマークを印刷した後、図18に示すダイシングラインLに沿ってリードフレームLF1およびモールド樹脂の一部を切断することにより、前記図1〜図5に示した本実施形態のQFN1が24個完成する。なお、QFN1を配線基板に実装する際、QFN1と配線基板との隙間を大きくしたい場合、すなわちQFN1のスタンドオフ量を大きくしたい場合は、端子8の表面に形成する半田層9の膜厚を50μm程度まで厚くする。このような厚い膜厚の半田層9を形成するには、例えばメタルマスクを用いて端子8の表面に半田ペーストを印刷する方法を用いる。
Then, after printing a mark such as a product name on the surface of the
このように、本実施の形態のQFN1は、リード5の一端部側5aをダイパッド部4の近傍まで引き回しているので、一端部側5aと半導体チップ2との間の距離を短くすることができ、それら接続するAuワイヤ6の長さも短くすることができる。また、端子8を千鳥状に配置してもリード5の一端部側5aの長さはほぼ等しいので、一端部側5aの先端が半導体チップ2の各辺に対してほぼ一列に並ぶ。従って、リード5の一端部側5aと半導体チップ2とを接続するAuワイヤ6の長さをほぼ均等にすることができると共に、Auワイヤ6のループ形状もほぼ均等にすることができる。
As described above, since the
これにより、隣接するAuワイヤ6同士が短絡したり、特に半導体チップ2の四隅近傍でAuワイヤ6同士が交差したりする不具合が生じないので、ワイヤボンディングの作業性が向上する。また、隣接するAuワイヤ6間のピッチを狭くすることができるので、QFN1の多ピン化を実現することができる。
As a result, there is no inconvenience that
また、リード5の一端部側5aをダイパッド部4の近傍まで引き回したことにより、端子8からリード5の一端部側5aまでの距離が長くなる。これにより、封止体3の外部に露出した端子8を通じて封止体3の内部に浸入する水分が半導体チップ2に到達し難くなるので、水分によるボンディングパッド7の腐食を防止することができ、QFN1の信頼性が向上する。
Further, since the one
また、リード5の一端部側5aをダイパッド部4の近傍まで引き回すことにより、半導体チップ2をシュリンクしてもAuワイヤ6の長さの増加は極めて僅か(例えば半導体チップ2を4mm角から3mm角にシュリンクしても、Auワイヤ6の長さの増加は、平均0.7mm程度)であるため、半導体チップ2のシュリンクに伴うワイヤボンディングの作業性の低下を防止することができる。
Further, by extending the one
(実施の形態2)
前記実施の形態1では、小タブ構造のリードフレームLF1を使って製造したQFNについて説明したが、例えば図21および図22に示すように、リード5の一端部側5aにシート状のチップ支持体33を貼り付けたリードフレームLF2を使用して製造することも可能である。本実施形態では、上記チップ支持体33は、絶縁フィルムからなる。
(Embodiment 2)
In the first embodiment, the QFN manufactured using the lead frame LF 1 having the small tab structure has been described. For example, as shown in FIGS. 21 and 22, a sheet-like chip support is provided on one
本実施形態で使用するリードフレームLF2は、前記実施の形態1のリードフレームLF1に準じた方法で製造することができる。すなわち、図23に示すような板厚125μm〜150μm程度の金属板10を用意し、リード5を形成する箇所の片面をフォトレジスト膜11で被覆する。また、外部接続用の端子8を形成する箇所には、両面にフォトレジスト膜11を形成する。そして、前記実施の形態1で説明した方法で金属板10をハーフエッチングすることによって、厚さ65μm〜75μm程度のリード5と厚さ125μm〜150μm程度の端子8を同時に形成した後、リード5の一端部側5aの表面にAgメッキを施し、最後に一端部側5aの上面に絶縁フィルム33を接着する。なお、絶縁フィルムに代えて、薄い金属板のような導電材料によってチップ支持体33を構成してもよい。この場合は、リード5同士のショートを防ぐために、絶縁性の接着剤を使ってリード5と接着すればよい。また、金属箔の表面に絶縁性の樹脂を塗布したシートなどによってチップ支持体33を構成することもできる。
The lead frame LF 2 used in the present embodiment can be manufactured by a method according to the lead frame LF 1 of the first embodiment. That is, a
上記のようなリードフレームLF2を使用する場合も、金属板10の一部の片面をフォトレジスト膜11でマスクしてハーフエッチングを施すことにより、リード5の板厚を金属板10の半分程度まで薄くすることができるので、リード5の一端部側5aのピッチが極めて狭い(例えば0.18mm〜0.2mmピッチ)リード5を精度よく加工することができる。また、金属板10の一部の両面をフォトレジスト膜11でマスクすることにより、突起状の端子8をリード5と同時に形成することができる。
Also in the case of using the lead frame LF 2 as described above, a part of one side of the
上記リードフレームLF2は、実施の形態1で使用したリードフレームLF1とは異なり、ダイパッド部4を支持する吊りリード5bが不要となるので、その分、リード5の一端部側5aの先端ピッチに余裕を持たせることができる。
Unlike the lead frame LF 1 used in the first embodiment, the lead frame LF 2 does not require the
また、チップ支持体33をリード5で支持することにより、リード5の一端部側5aと半導体チップ2の距離が短くなるので、Auワイヤ6の長さをさらに短くすることができる。さらに、ダイパッド部4を4本の吊りリード5bで支持する場合に比べてチップ支持体33を確実に支持できるので、モールド工程で金型内に溶融樹脂を注入した際、チップ支持体33の変位が抑制され、Auワイヤ6同士の短絡不良が防止できる。
Further, by supporting the
このリードフレームLF2を使ったQFN1の製造方法は、図24に示すように、前記実施の形態1で説明した方法と概略同一である。
The manufacturing method of
(実施の形態3)
前記実施の形態1、2では、外部接続用の端子8をリードフレーム材料で構成したが、次のような方法で端子を形成することもできる。
(Embodiment 3)
In the first and second embodiments, the
まず、図25に示すような板厚75μm程度の金属板10を用意し、ダイパッド部4、リード5および吊りリード5bを形成する箇所の両面をフォトレジスト膜11で被覆する。そして、この状態で金属板10をエッチングすることによって、ダイパッド部4、リード5および吊りリード5bを形成する。次に、フォトレジスト膜11を除去し、続いてリード5の一端部側5aの表面にAgメッキを施すことによって、リードフレームLF3を作製する。このリードフレームLF3は、外部接続用の端子8がない点を除けば、前記実施の形態1のリードフレームLF1と同一の構成になっている。なお、リードフレームLF3は、前記実施の形態2のリードフレームLF2と同様、ダイパッド部をチップ支持体33で構成してもよい。また、リードフレームLF3のダイパッド部4、リード5および吊りリード5bは、金属板10をプレスすることによって形成してもよい。
First, a
次に、図26に示すように、リードフレームLF3の一部に実際の端子としては使用されないダミー端子12を形成する。ダミー端子12を形成するには、まず、リードフレームLF3の裏面にスクリーン印刷用のマスク15を重ね合わせ、後の工程で外部接続用の端子を形成する箇所にポリイミド樹脂12aを印刷した後、このポリイミド樹脂12aをベークする(図26(b)〜(d))。ダミー端子12の大きさは、後の工程で形成する実際の端子の大きさと同程度とする。なお、ここでは、ポリイミド樹脂12aをリード5の表面に印刷することによってダミー端子12を形成する場合について説明したが、これに限定されるものではなく、後の工程でリード5の表面から剥離することができるものであれば、その材質や形成方法は問わない。
Next, as shown in FIG. 26, to form the
次に、前記実施の形態1で説明した方法に従ってダイパッド部4上に半導体チップ2を搭載し、続いてボンディングパッド7とリード5をAuワイヤ6で接続する(図26(e))。
Next, the
次に、図27(a)に示すように、前記実施の形態1で説明した方法に従い、半導体チップ2をモールド樹脂で成形することによって封止体3を形成する。このとき、リード5の一面に形成された前記ダミー端子12の先端部分が封止体3の裏面から外側に突出する。
Next, as shown in FIG. 27A, the sealing
次に、図27(b)に示すように、上記ダミー端子12をリード5の一面から剥離する。ダミー端子12がポリイミド樹脂で構成されている場合は、ヒドラジンなどの有機溶剤でダミー端子12を溶解することによって剥離することができる。ダミー端子12を剥離すると、封止体3の裏面には窪み35が形成され、リード5の一面が露出する。
Next, as shown in FIG. 27B, the
次に、図28(a)に示すように、封止体3の裏面にスクリーン印刷用のマスク16を重ね合わせた後、図28(b)に示すように、窪み35の内部に半田ペースト13aを供給する。
Next, as shown in FIG. 28A, after the
次に、マスク16を取り除いた後、半田ペースト13aを加熱炉内で溶融させる。これにより、図29に示すように、窪み35の内部に露出したリード5に電気的に接続され、先端部分が封止体3の裏面から外側に突出する半田バンプ13が形成される。
Next, after removing the
なお、ここでは、半田ペースト13aをリード5の表面に印刷することによって半田バンプ13を形成する場合について説明したが、あらかじめ球状に成形した半田ボールを窪み35の内部に供給した後、この半田ボールをリフローすることによって半田バンプ13を形成してもよい。
Here, the case where the solder bumps 13 are formed by printing the
なお、ダミー端子12を除去して半田バンプ13を形成する作業は、通常、モールド樹脂の成形が完了した直後に行い、その後、リードフレームLF3を切断してQFN1を個片化するが、QFN1を個片化した後にダミー端子12を除去して半田バンプ13を形成することも可能である。
Incidentally, the work of forming the
上記した本実施形態の製造方法によれば、リードフレーム(LF1)をハーフエッチングして端子(8)を形成する方法とは異なり、QFN1の用途や実装基板の種類などに適合した材料を使って端子を形成することができる。
According to the manufacturing method of the present embodiment described above, unlike the method of forming the terminal (8) by half-etching the lead frame (LF 1 ), a material suitable for the use of the
(実施の形態4)
外部接続用の端子は、次のような方法で形成することもできる。すなわち、図30に示すように、板厚が75μm程度の薄い金属板20を用意し、前記実施の形態3と同様の方法で金属板20をエッチングすることによって、ダイパッド部4、リード5および同図には示さない吊りリード5bを有するリードフレームLF4を作製した後、各リード5の中途部を、断面形状が鋸歯状となるようにプレス成形する。吊りリード5bの一部を上方に折り曲げるタブ上げ構造を採用する場合は、吊りリード5bの折り曲げとリード5の成形を同時に行えばよい。なお、ダイパッド部4、リード5および吊りリード5bは、前記実施の形態1で用いたような厚い金属板10をハーフエッチングあるいはプレス成形して形成してもよい。
(Embodiment 4)
The terminal for external connection can also be formed by the following method. That is, as shown in FIG. 30, a
次に、図31に示すように、上記リードフレームLF4のダイパッド部4上に半導体チップ2を搭載し、続いてボンディングパッド7とリード5の一端部側5aをAuワイヤ6で結線した後、半導体チップ2をモールド樹脂で成形することによって封止体3を形成する。このようにすると、封止体3の裏面には、鋸歯状に成形されたリード5の凸部が露出する。
Next, as shown in FIG. 31, the
次に、図32に示すように、封止体3の裏面に露出したリード5の下端部をグラインダなどの工具で研磨して各リード5の中途部を切断することによって、1本のリード5を複数のリード5、5に分割する。
Next, as shown in FIG. 32, the lower end portion of the
次に、図33に示すように、1本のリード5から分割された複数のリード5、5のそれぞれに端子36を形成する。この端子36の形成には、導電性ペーストの印刷、半田ボール供給法あるいはメッキ法などを使用すればよい。また、端子36を形成する作業は、通常、モールド樹脂を成形して封止体3を形成した直後に行い、その後、リードフレームLF4を切断してQFN1を個片化するが、QFN1を個片化した後に端子36を形成することも可能である。
Next, as shown in FIG. 33, a terminal 36 is formed on each of the plurality of
また、上記した本実施形態の端子形成方法を用いる場合は、例えば図34に示すように、半導体チップ2から離れた位置と半導体チップ2の近傍とに交互に一端部側5aを設けた幅の広いリード5を形成し、このリード5の各一端部側5aにAuワイヤをボンディングした後、図35に示すように、リード5の中途部を研磨、切断することによって、多数のリード5を分割形成することもできる。この方法によれば、隣接するリード5との間隔を実質的に無くすことができるので、QFN1の端子数を大幅に増やすことができる。
Further, when the terminal forming method of the present embodiment described above is used, for example, as shown in FIG. A
(実施の形態5)
図36は、QFNの製造に用いるリードフレームLF5の一部を示す平面図、図37は、このリードフレームLF5を用いて製造したQFNの内部構造(表面側)を示す平面図である。
(Embodiment 5)
Figure 36 is a plan view showing a part of the lead frame LF 5 for use in the QFN fabrication, Figure 37 is a plan view showing the internal structure of a QFN manufactured using this lead frame LF 5 (surface side).
本実施の形態のリードフレームLF5は、ダイパッド部4の周囲を囲む複数本のリード5の先端(一端部側5a)の長さを交互に変えた構成になっている。また、このリードフレームLF5を使用する場合は、ダイパッド部4に搭載する半導体チップ2として、その主面の各辺に沿ってボンディングパッド7を2列ずつ千鳥状に配置したものを使用する。
The lead frame LF 5 of the present embodiment has a configuration in which the lengths of the tips (one
このように、リードフレームLF5のリード5の先端の長さを交互に変え、かつ半導体チップ2のボンディングパッド7を千鳥状に配置した場合は、図38に示すように、半導体チップ2の外側に近い列のボンディングパッド7と先端の長さが長いリード5とを、ループ高さが低くかつ長さが短いAuワイヤ6で接続し、内側の列のボンディングパッド7と先端の長さが短いリード5とを、ループ高さが高くかつ長さが長いAuワイヤ6で接続する。
In this way, when the lengths of the tips of the
これにより、半導体チップ2の多ピン化に伴ってリード5のピッチ、すなわちAuワイヤ6の間隔が狭くなった場合でも、互いに隣接するAuワイヤ6同士の干渉を防ぐことができるので、QFNの製造工程(例えば、ワイヤボンディング工程や樹脂モールド工程)でAuワイヤ6同士が短絡する不良の発生を有効に抑制することができる。
Thereby, even when the pitch of the
上記リードフレームLF5は、図39に示すように、ボンディングパッド7が一列に配置された半導体チップ2を搭載する場合にも使用することができる。また、半導体チップ2を搭載するダイパッド部4の形状は、円形に限定されるものではなく、例えば図40に示すリードフレームLF6や、図41に示すリードフレームLF7のように、ダイパッド部4の幅を吊りリード5bの幅よりも広くする、いわゆるクロスタブ構造などを採用することもできる。この場合は、図40に示すように、ダイパッド部4上の複数箇所に接着剤14を塗布して半導体チップ2を接着することにより、半導体チップ2の回転方向のずれが有効に防止されるので、ダイパッド部4と半導体チップ2の相対的な位置精度が向上する。また、実質的に吊りリード5bの一部としても機能するダイパッド部4の幅が広いことにより、吊りリード5bの剛性が向上するという効果も得られる。なお、上記のようなクロスタブ構造のダイパッド部4においても、サイズの異なる複数種類の半導体チップ2を搭載できることはいうまでもない。
As shown in FIG. 39, the lead frame LF 5 can also be used when a
(実施の形態6)
QFNの端子は、次のような方法で形成することもできる。まず、図42(a)に示すように、例えば前記実施の形態3の図25に示した方法で作製したリードフレームLF3を用意する。次に、図42(b)〜(d)に示すように、リードフレームLF3の裏面にスクリーン印刷用のマスク17を重ね合わせ、端子を形成する箇所にCuペースト18aを印刷した後、このCuペースト18aをベークすることによってCu端子18を形成する。
(Embodiment 6)
The terminal of QFN can also be formed by the following method. First, as shown in FIG. 42A, for example, a lead frame LF 3 manufactured by the method shown in FIG. 25 of the third embodiment is prepared. Next, as shown in FIGS. 42B to 42D, after the
次に、図42(e)に示すように、前記実施の形態1で説明した方法に従ってダイパッド部4上に半導体チップ2を搭載し、続いてボンディングパッド7とリード5をAuワイヤ6で接続する。
Next, as shown in FIG. 42E, the
次に、図43に示すように、前記実施の形態1で説明した方法に従い、半導体チップ2をモールド樹脂で成形することによって封止体3を形成する。これにより、リード5の一面に形成された前記Cu端子18の先端部分が封止体3の裏面から外側に突出する。
Next, as shown in FIG. 43, according to the method described in the first embodiment, the sealing
その後、必要に応じてCu端子18の表面に無電解メッキ法などを用いてSnやAuのメッキを施してもよい。
Thereafter, Sn or Au may be plated on the surface of the
上記した本実施形態の製造方法によれば、リード5の一面にダミー端子12を形成した後、ダミー端子12を除去して半田バンプ13を形成する前記実施の形態3の方法に比べて、端子形成工程を簡略化することができる。
According to the manufacturing method of the present embodiment described above, the
(実施の形態7)
図44に示すQFN1は、リード5の一端部側(半導体チップ2に近い側)5aを上方に折り曲げた例である。このようにすると、リード5の一端部側5aと半導体チップ2の主面との段差が小さくなり、リード5とボンディングパッド7を接続するAuワイヤ6のループ高さを低くできるので、その分、封止体3の厚さを薄くすることができる。
(Embodiment 7)
The
また、図45に示すQFN1は、リード5の一端部側5aを上方に折り曲げると共に、ダイパッド部4をリード5の一端部側5aとほぼ同じ高さにし、このダイパッド部4の下面側に半導体チップ2をフェイスダウン方式で搭載した例である。このようにすると、リード5の一端部側5aおよびダイパッド部4のそれぞれの上面と封止体3の上面との間の樹脂厚を極めて薄くできるので、封止体3の厚さが0.5mm程度の超薄型QFNを実現することができる。
Further, the
リード5の一端部側5aを上方に折り曲げる上記方式は、例えば図46および図47に示すように、リード5の一端部側5aに絶縁フィルムからなるチップ支持体33を貼り付けたリードフレームLF2を使用する場合にも適用することができる。チップ支持体33と半導体チップ2との接着は、例えばチップ支持体33の片面に形成した接着剤19を介して行う。この場合も、前述した理由から、封止体3の厚さを薄くすることができる。
For example, as shown in FIGS. 46 and 47, the above-described method of bending the one
図48および図49は、例えばCuやAlのような熱伝導性の高い材料からなるヒートスプレッダ23を使ってチップ支持体を構成した例である。ヒートスプレッダ23をとチップ支持体を兼用することにより、放熱性の良好なQFNを実現することができる。また、ヒートスプレッダ23を使ってチップ支持体を構成する場合は、図50に示すように、ヒートスプレッダ23の一面を封止体3の表面に露出させることも可能であり、これにより、放熱性をさらに向上させることができる。
48 and 49 show an example in which a chip support is configured using a
なお、本実施の形態は、リードフレームをハーフエッチングして形成した端子8を有するQFNに適用したが、これに限定されるものではなく、前述した各種の方法で形成した端子を有するQFNに適用できることはもちろんである。
The present embodiment is applied to the QFN having the
(実施の形態8)
図51は、QFNの製造に用いるリードフレームLF8の一部を示す平面図、図52は、このリードフレームLF8を用いて製造したQFNの外観(裏面側)を示す平面図である。
(Embodiment 8)
Figure 51 is a plan view, FIG. 52 showing a portion of the lead frame LF 8 for use in the QFN manufacturing is a plan view showing an appearance of a QFN manufactured using this lead frame LF 8 (back side).
QFNのパッケージサイズを一定にしたままで多ピン化を進めた場合、端子8のピッチが極めて狭くなるため、前記実施の形態1で使用したリードフレームLF1のように、端子8の幅をリード5の幅よりも広くしようとするとリードフレームの加工が非常に困難になる。
When the number of pins is increased while the package size of the QFN is kept constant, the pitch of the
その対策としては、本実施の形態のリードフレームLF8のように、端子8の幅をリード5の幅と同じすることが望ましい。これにより、例えば端子8およびリード5の幅(d)が0.15〜0.18mm、隣接する端子8とのピッチは、同一列の端子8とのピッチ(P1)が0.5mm、他の列の端子とのピッチ(P2)が0.25mmといった狭ピッチ超多ピンののQFNを実現することができる。
As a countermeasure, it is desirable to make the width of the
この場合、端子8の幅が狭くなったことによって端子8と実装基板との接触面積が小さくなり、接続信頼性が低下するので、これを補償する手段として、端子8の長さを長くすることによって、面積の低下を防ぐことが望ましい。また、リード5の幅が狭くなったことによってリード5の強度も低下するため、リード5の先端にチップ支持体33を貼り付け、このチップ支持体33でリード5を支持することにより、リード5の変形を防ぐようにすることが望ましい。チップ支持体33は、図53に示すように、リード5の中途部に設けてもよい。端子8の幅をリード5の幅と同じする本実施の形態のリードフレームLF8は、図54および図55に示すように、チップ支持体33を有しないものに適用できることはもちろんである。
In this case, since the contact area between the terminal 8 and the mounting substrate is reduced by reducing the width of the
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiments of the invention. However, the present invention is not limited to the embodiments of the invention, and various modifications can be made without departing from the scope of the invention. It goes without saying that it is possible.
例えば、前記実施の形態1で説明した金型40を使用して一枚のリードフレームLF1に搭載された多数の半導体チップ2を同時に樹脂封止する場合は、リードフレームLF1とモールド樹脂との熱膨張係数差に起因してダイシング前のリードフレームLF1に反りや変形が生じる場合がある。
For example, in the case where a large number of
これを防止するには、例えば図56に示すように、リードフレームLF1の外枠部分にスリット22を設けることが有効である。また、封止体3を構成するモールド樹脂に含まれるフィラーなどの量を変えることによって、封止体3の熱膨張係数をリードフレームLF1の熱膨張係数に近づけることも有効である。
To prevent this, for example, as shown in FIG. 56, it is effective to provide the
また、例えば図57に示すように、封止体3の裏面にダイパッド部4を露出させることによって、放熱性の高いQFN1を実現することができる。封止体3の裏面にダイパッド部4を露出させるには、例えば厚い板厚の金属板10をハーフエッチングして薄い板厚のリード5および吊りリード5bを形成する際、ダイパッド部4をフォトレジスト膜で覆っておくことにより、厚い板厚のダイパッド部4を形成すればよい。
For example, as shown in FIG. 57, by exposing the
また、前記実施の形態1では、厚い板厚の金属板10をハーフエッチングして薄い板厚のダイパッド部4、リード5および吊りリード5bを形成したが、薄い板厚の吊りリード5bに比較的大きいサイズの半導体チップ2を搭載した場合は、吊りリード5bの剛性が不足することがある。その対策としては、例えば図58に示すように、吊りリード5bの一部または全体をハーフエッチングせず、厚い板厚で形成することが有効である。また、この場合は、吊りリード5bの一部(または全体)が封止体3の裏面に露出するので、この露出部分を配線基板に半田付けすることによって、QFN1と配線基板の接続信頼性やQFN1の放熱性を向上させることができる。
In the first embodiment, the
また、前記実施の形態では、封止体3を形成する際、金型40(上型40Aおよび下型40B)の間に樹脂シート41を挟むモールド成形方法を用いたが、図59に示すように、樹脂シート41を使用しないモールド成形方法で封止体3を形成してもよい。この場合は、封止体3を金型40から取り出した際、図60(a)に示すように、端子8の一部が樹脂で覆われたり、図60(b)に示すように、端子8の全体が樹脂で覆われたりすることがあるので、図61に示すように、グラインダなどのバリ取り手段37を使って端子8の表面の樹脂バリを除去し、その後、端子8の表面に前述した印刷法やメッキ法で金属層を形成すればよい。
Moreover, in the said embodiment, when forming the sealing
本発明は、樹脂封止型半導体装置の一種であるQFN(Quad Flat Non-leaded package)に適用することができる。 The present invention can be applied to a QFN (Quad Flat Non-leaded package) which is a kind of resin-encapsulated semiconductor device.
1 QFN
2 半導体チップ
3 封止体
4 ダイパッド部
5 リード
5a リードの一端部側
5b 吊りリード
5c リードの他端部側
6 Auワイヤ
7 ボンディングパッド
8 端子
9 半田層
10 金属板
11 フォトレジスト膜
12 ダミー端子
12a ポリイミド樹脂
13 半田バンプ
13a 半田ペースト
14 接着剤
15、16、17 マスク
18a Cuペースト
18 Cu端子
19 接着剤
20 金属板
21 端子
22 スリット
23 ヒートスプレッダ
30A、30B 治具
31 溝
32 突起
33 チップ支持体
34 ダミー端子
35 窪み
36 端子
37 バリ取り手段
40 金型
40A 上型
40B 下型
41 樹脂シート
42 エアベント
C1〜C24 キャビティ
d 端子の径
DC1〜DC8 ダミーキャビティ
G1〜G16 ゲート
L ダイシングライン
LF1〜LF8 リードフレーム
P1 端子間ピッチ(同一列)
P2 端子間ピッチ(異なる列)
P3 リード一端部側先端ピッチ
1 QFN
P 2 terminal pitch (different rows)
P 3 lead one end tip pitch
Claims (11)
(a)前記ダイパッド部と前記複数のリードとを含むパターンが繰り返し形成され、前記複数のリードのそれぞれの一面に、前記一面に対して垂直な方向に突出する端子が形成されたリードフレームを用意する工程と、
(b)前記リードフレームに形成された前記複数のダイパッド部のそれぞれに半導体チップを搭載し、前記半導体チップと前記リードの一部をワイヤにより結線する工程と、
(c)上型と下型とを有する金型を用意し、前記下型の表面を樹脂シートで被覆した後、前記樹脂シート上に前記リードフレームを載置し、前記リードの一面に形成された前記端子と前記樹脂シートを接触させる工程と、
(d)前記樹脂シートおよび前記リードフレームを前記上型と前記下型とで挟み付け、前記端子の先端部分を前記樹脂シート内に食い込ませる工程と、
(e)前記上型と前記下型との隙間に樹脂を注入することによって、前記半導体チップ、前記ダイパッド部、前記リードおよび前記ワイヤが封止されると共に、前記端子の先端部分が外側に突出した複数の封止体を形成した後、前記リードフレームを前記金型から取り出す工程と、
(f)前記リードフレームをダイシングすることによって、前記複数の封止体を個片化する工程と、
を含み、
前記(a)工程で形成される前記端子は、ダミー端子であり、前記(e)工程の後、前記ダミー端子を除去する工程と、前記ダミー端子が除去された領域の前記リードの一面に、先端部分が前記封止体の外側に突出する端子を形成する工程をさらに含むことを特徴とする半導体装置の製造方法。 A semiconductor chip, a die pad portion on which the semiconductor chip is mounted, a plurality of leads arranged around the semiconductor chip, a plurality of wires that electrically connect the semiconductor chip and the leads, the semiconductor chip, A manufacturing method of a semiconductor device having the die pad portion, the plurality of leads, and a sealing body that seals the plurality of wires,
(A) A lead frame is prepared in which a pattern including the die pad portion and the plurality of leads is repeatedly formed, and a terminal projecting in a direction perpendicular to the one surface is formed on each surface of the plurality of leads. And the process of
(B) mounting a semiconductor chip on each of the plurality of die pad portions formed on the lead frame, and connecting the semiconductor chip and a part of the lead with a wire;
(C) A mold having an upper mold and a lower mold is prepared, and after the surface of the lower mold is covered with a resin sheet, the lead frame is placed on the resin sheet and formed on one surface of the lead. Contacting the resin sheet with the terminal;
(D) sandwiching the resin sheet and the lead frame between the upper mold and the lower mold, and causing the tip portion of the terminal to bite into the resin sheet;
(E) By injecting resin into the gap between the upper die and the lower die, the semiconductor chip, the die pad portion, the lead and the wire are sealed, and the tip portion of the terminal protrudes outward After forming the plurality of sealed bodies, the step of taking out the lead frame from the mold,
(F) dividing the plurality of sealing bodies into pieces by dicing the lead frame ;
Only including,
The terminal formed in the step (a) is a dummy terminal, and after the step (e), the step of removing the dummy terminal, and one surface of the lead in the region where the dummy terminal is removed, The manufacturing method of the semiconductor device characterized by further including the process of forming the terminal in which a front-end | tip part protrudes outside the said sealing body .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005281609A JP4243270B2 (en) | 2001-12-14 | 2005-09-28 | Manufacturing method of semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001381427 | 2001-12-14 | ||
JP2005281609A JP4243270B2 (en) | 2001-12-14 | 2005-09-28 | Manufacturing method of semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002291975A Division JP4173346B2 (en) | 2001-12-14 | 2002-10-04 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006019767A JP2006019767A (en) | 2006-01-19 |
JP4243270B2 true JP4243270B2 (en) | 2009-03-25 |
Family
ID=35793658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005281609A Expired - Fee Related JP4243270B2 (en) | 2001-12-14 | 2005-09-28 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4243270B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5181537B2 (en) * | 2007-06-01 | 2013-04-10 | 株式会社デンソー | Mold package |
KR100984132B1 (en) | 2007-11-12 | 2010-09-28 | 삼성에스디아이 주식회사 | Semiconductor package and mounting method thereof |
US9257306B2 (en) | 2013-04-18 | 2016-02-09 | Dai Nippon Printing Co., Ltd. | Lead frame, method for manufacturing lead frame, semiconductor device, and method for manufacturing semiconductor device |
JP2015154042A (en) * | 2014-02-19 | 2015-08-24 | 大日本印刷株式会社 | Lead frame and manufacturing method therefor, and semiconductor device and manufacturing method therefor |
JP6840466B2 (en) * | 2016-03-08 | 2021-03-10 | 株式会社アムコー・テクノロジー・ジャパン | Semiconductor package and manufacturing method of semiconductor package |
-
2005
- 2005-09-28 JP JP2005281609A patent/JP4243270B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006019767A (en) | 2006-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4173346B2 (en) | Semiconductor device | |
US7019388B2 (en) | Semiconductor device | |
JP3062192B1 (en) | Lead frame and method of manufacturing resin-encapsulated semiconductor device using the same | |
US7948068B2 (en) | Semiconductor device having a chip mounting portion and a plurality of suspending leads supporting the chip mounting portion and each suspension lead having a bent portion | |
JP4095827B2 (en) | Semiconductor device | |
US6777262B2 (en) | Method of packaging a semiconductor device having gull-wing leads with thinner end portions | |
KR20060042872A (en) | A method of surface mounting a semiconductor device | |
JP3866127B2 (en) | Semiconductor device | |
JP4243270B2 (en) | Manufacturing method of semiconductor device | |
JP4547086B2 (en) | Semiconductor device | |
JP2004363365A (en) | Semiconductor device and manufacturing method thereof | |
JP2008113021A (en) | Manufacturing method of semiconductor device | |
JP2011142337A (en) | Method of manufacturing semiconductor device | |
JP2004247613A (en) | Semiconductor device and its manufacturing process | |
JP4747188B2 (en) | Manufacturing method of semiconductor device | |
JP4031005B2 (en) | Manufacturing method of semiconductor device | |
JP2001077285A (en) | Lead frame and manufacture of resin-sealed semiconductor device using the same | |
JP2001077275A (en) | Lead frame and manufacture of resin-sealed semiconductor device using the same | |
JP2006216979A (en) | Manufacturing method for semiconductor device | |
JP2001077136A (en) | Manufacture of plastic molded semiconductor device | |
JP2001077273A (en) | Lead frame and manufacture of resin-sealed semiconductor device using the same | |
JP2001077271A (en) | Lead frame and manufacture of resin sealed semiconductor device using the same | |
JP2004200719A (en) | Semiconductor device | |
JP2001077282A (en) | Lead frame and manufacture of resin-sealed semiconductor device using the same | |
JP2001077272A (en) | Lead frame and manufacture of resin-semiconductor device using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081002 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081226 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4243270 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140109 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |