JP6815217B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP6815217B2 JP6815217B2 JP2017022482A JP2017022482A JP6815217B2 JP 6815217 B2 JP6815217 B2 JP 6815217B2 JP 2017022482 A JP2017022482 A JP 2017022482A JP 2017022482 A JP2017022482 A JP 2017022482A JP 6815217 B2 JP6815217 B2 JP 6815217B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- pad
- die pad
- protrusion
- brim
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、半導体チップを樹脂にて封止したリードレス型の半導体装置に関する。 The present invention relates to a leadless type semiconductor device in which a semiconductor chip is sealed with a resin.
近年、スマートフォン、タブレットパソコン、腕時計型のウエアラブル端末の著しい普及により、これらの機器に搭載される電子部品の樹脂封止型の半導体パッケージに収められた半導体装置についても小型、薄型、低コストが求められている。 In recent years, due to the remarkable spread of smartphones, tablet PCs, and wristwatch-type wearable terminals, semiconductor devices housed in resin-sealed semiconductor packages of electronic components mounted on these devices are also required to be small, thin, and low cost. Has been done.
それらの端末製品には、非常に小型な樹脂封止型の半導体パッケージの要求が高く、その中でもリードレスタイプの小型・薄型の半導体パッケージの需要が高まってきており、半導体パッケージ総厚の削減に留まらず、半導体パッケージに使用されるリードフレーム自体の厚さまでも薄くなる傾向がある。そのリードフレーム厚は、以前は200マイクロメートル厚であったものが、現在では80マイクロメートルから125マイクロメートル厚が主流となっている。 There is a high demand for extremely small resin-sealed semiconductor packages for these terminal products, and among them, the demand for leadless type small and thin semiconductor packages is increasing, and it is possible to reduce the total thickness of semiconductor packages. Not only the thickness of the lead frame itself used for the semiconductor package tends to be thin. The lead frame thickness used to be 200 micrometers, but now it is 80 to 125 micrometers.
リードレスタイプの小型半導体パッケージとしては、SON(Small Outline Non−Leaded Package)があり、これはパッケージの側面からリードを突出させることなく実装面となるパッケージ下面側にリードとなる金属面を露出させる半導体パッケージである。 As a leadless type small semiconductor package, there is SON (Small Outline Non-Leaded Package), which exposes a metal surface as a lead on the lower surface side of the package which is a mounting surface without projecting the lead from the side surface of the package. It is a semiconductor package.
図12は、リードレスタイプの樹脂封止型の半導体パッケージを用いた半導体装置1の斜視図である。
リードレスタイプの半導体パッケージは、リードフレームのダイパッドまたはタブと呼ばれる部位2a(以後、ダイパッドと呼ぶ)に半導体チップ4を搭載し、半導体チップ4の上面に複数のパッドが配置されており、半導体パッケージの側面に複数配置されているリード2bへ導電ワイヤ3で接続された後、半導体チップ4、導電ワイヤ3及びその接続部を絶縁性樹脂からなる封止体5で被覆している。
FIG. 12 is a perspective view of a
The leadless type semiconductor package is a semiconductor package in which a
半導体パッケージは、個々のリード2bが封止体5に接触している面は4面しかなくその形状は、略長方体の単純な形状であって、その断面構造は、四角形である。そのため、リード2bは、半導体パッケージを端末用基板へ実装した際、熱膨張係数の差によるリードへの熱ストレスのためにリード2bと封止体5との密着面で界面剥離が生じてリード2bが脱落するという問題が発生していた。同様に、ダイパッド2aにおいても封止体5から脱落するという問題が発生していた。
The semiconductor package has only four surfaces in which each
特許文献1には、熱ストレスの影響を回避するための半導体パッケージの製造方法が紹介されている。
図13は、特許文献1に記載されているリードレスパッケージであるQuad Flat Non−Leaded Package (以後、QFNと呼ぶ。)の側面斜視図(a)とパッケージ下面から見た裏面図(b)を再掲したものである。さらに、図13におけるA部を図14(a)にリード112bのリード断面形状の拡大図として図示し、B部の拡大図を図14(b)に示してある。リード112bは、長辺の2辺にくぼみ116を配置することで絶縁性樹脂との接着面積を増加させ密着力を向上させる形状となっている。図14(a)のリード断面の下面側2辺にはプレスによるテーパー117が施され、これによって絶縁性樹脂115がパッケージ下面に露出したリード112bのテーパー117に流れ込み、リード112bを巻き込むような形状にすることでパッケージ下面方向へのリードの脱落を防止している。図14(a)と図14(b)を併用したリードは、図14(c)に示す斜視図のような形状であり、リード112bと封止体115の絶縁性樹脂との密着面積が増加していることが明らかである。
FIG. 13 shows a side perspective view (a) and a back view (b) of the Quad Flat Non-Leaded Package (hereinafter referred to as QFN), which is a leadless package described in
図15は、同じく文献1に記載されているパッケージ下面からのリード脱落防止のためにプレス加工によるリード形状の他の例を示している。図13におけるA部を図15(a)にリード112bのリード断面形状の拡大図として図示し、B部の拡大図を図15(b)に示してある。図15(a)に示すようにリード断面をT字形にした例である。封止体115の絶縁性樹脂がパッケージ下面で露出したリード112bの段差部であるツバ部119の下に流れ込み、リード112bを巻き込むような形状にすることでパッケージ下面からのリード脱落を防止している。図15(a)と図15(b)を併用したリードは、図15(c)に示す斜視図のような形状であり、リード112bと封止体115の絶縁性樹脂との密着面積が増加していることが明らかである。
FIG. 15 shows another example of the lead shape by press working to prevent the lead from falling off from the lower surface of the package, which is also described in
しかしながら、さらに小型で薄型な半導体パッケージでは、リードピッチの狭小化がさらに進んだことにより熱ストレスなどの応力によってリード、ダイパッドが封止体から脱落し易くなっていることが判明した。 However, in a smaller and thinner semiconductor package, it has been found that the reeds and die pads are likely to fall off from the sealed body due to stress such as thermal stress due to the further narrowing of the lead pitch.
特許文献1に記載されるリード112bに設けられたリード側面のくぼみ116のために、半導体パッケージの封止体115の絶縁性樹脂とリードとの密着力は向上するが、端末用基板との実装接続面積が少ないため実装後の接続力の低下を招き、さらに接続信頼性の低下へ繋がる恐れがあった。リードの断面形状がT字型の場合、絶縁性樹脂からの脱落防止のための段差119を形成するため、図15の側面図の段差の形成側X寸法とリード112bの露出幅Y寸法は、Y<Xの関係であり、従来の接続リード幅よりも狭いリード幅であるため、端末用基板への実装接続面積が小さくなり実装後の接続力が低下し、接続信頼性の低下を招く恐れがあった。
Due to the recess 116 on the side surface of the lead provided in the lead 112b described in
本発明は、上記課題に鑑みなされたもので、半導体パッケージのさらなる小型化、薄型化が図られた場合でもリード、又は、ダイパッドが封止体の絶縁性樹脂と良好な密着強度を有する半導体パッケージを用いた半導体装置を提供することを目的とする。 The present invention has been made in view of the above problems, and a semiconductor package in which the lead or die pad has good adhesion strength with the insulating resin of the sealant even when the semiconductor package is further miniaturized and thinned. It is an object of the present invention to provide a semiconductor device using the above.
上記課題を解決するために本発明では以下の手段を用いた。
まず、ダイパッド上に載置された半導体チップと、
前記ダイパッドの周囲に離間して配置されたリードと、
前記ダイパッドと前記半導体チップと前記リードとを封止した封止体と、
からなり、
前記ダイパッドおよび前記リードの裏面が前記封止体から露出しており、
前記リードには、厚さが前記リードよりも薄い、前記裏面と反対方向である封止体方向に曲げられたリードツバ部が、前記ダイパッドと対向する前記リードの面の上端部である辺に沿って設けられていることを特徴とする半導体装置とした。
In order to solve the above problems, the following means were used in the present invention.
First, the semiconductor chip mounted on the die pad and
With the reeds arranged apart from each other around the die pad,
A sealant that seals the die pad, the semiconductor chip, and the reed,
Consists of
The back surface of the die pad and the lead is exposed from the sealing body.
The lead has a lead brim portion that is thinner than the lead and is bent in the direction opposite to the back surface of the lead along the side that is the upper end portion of the surface of the lead facing the die pad. The semiconductor device is characterized in that it is provided.
また、ダイパッド上に載置された半導体チップと、前記ダイパッドの周囲に離間して配置されたリードと、前記ダイパッドと前記半導体チップと前記リードとを封止した封止体と、からなり、前記ダイパッドおよび前記リードの裏面が前記封止体から露出している半導体装置の製造方法であって、
リードフレームに前記ダイパッドと前記リードを形成するとともに、前記リード上端部に、前記リードフレーム表面から突出した、厚さが前記リードよりも薄いリードツバ部を形成する工程と、
前記ダイパッド上に前記半導体チップを接着剤で固着する工程と、
前記ダイパッドと前記半導体チップと前記リードとを絶縁性樹脂で封止して封止体を形成する工程と、
前記封止体周囲のリードフレーム枠を切断して個片化する工程と、
からなることを特徴とする半導体装置の製造方法とした。
Further, the semiconductor chip placed on the die pad, leads arranged apart from each other around the die pad, and a sealant in which the die pad, the semiconductor chip, and the lead are sealed are composed of the die pad, the semiconductor chip, and the lead. A method for manufacturing a semiconductor device in which the back surface of a die pad and the lead is exposed from the sealing body.
A step of forming the die pad and the lead on the lead frame, and forming a lead brim portion protruding from the surface of the lead frame and having a thickness thinner than the lead on the upper end portion of the lead.
The step of fixing the semiconductor chip on the die pad with an adhesive and
A step of sealing the die pad, the semiconductor chip, and the reed with an insulating resin to form a sealed body, and
The step of cutting the lead frame around the encapsulant to separate it into individual pieces.
The method for manufacturing a semiconductor device is characterized by the above.
上記手段を用いることで、半導体装置のさらなる小型化、薄型化が図られた場合でもリードやダイパッドが封止体の絶縁性樹脂と良好な密着強度を有し、実装後の端末用基板との高品質な接続信頼性を維持することが可能な半導体パッケージを用いた半導体装置を提供することが可能となる。 By using the above means, even when the semiconductor device is further miniaturized and thinned, the leads and die pads have good adhesion strength with the insulating resin of the sealant, and can be used with the terminal substrate after mounting. It is possible to provide a semiconductor device using a semiconductor package capable of maintaining high quality connection reliability.
以下、図を用いて本発明を実施するための形態となる半導体パッケージおよびその製造方法を説明する。 Hereinafter, a semiconductor package and a method for manufacturing the same will be described with reference to the embodiment of the present invention.
図1は、本発明の実施例である半導体パッケージの側面透視図および上面透視図である。図1(b)は半導体パッケージの上面から封止体を透過した上面透視図で、図1(a)は、図1(b)のA−A方向からの側面透視図である。図1(b)に示すように、薄い金属板からなるリードフレームにはダイパッド2a、そのダイパッドをリードフレーム枠に接続する吊りリード2c、ダイパッドの周囲近傍にはダイパッド2aと離間してリード2bが設けられている。ダイパッド2a上には銀ペーストなどの導電性ペーストからなる接着剤を介して半導体チップ4が搭載され、半導体チップ4上の複数の電極パッドが導電ワイヤ3を介してリード2bの内部リード部7と電気的に接続され、さらに、半導体チップと導電ワイヤとリードとダイパッドとを絶縁性樹脂にて被覆するように封止体5が形成されているが、ダイパッドとリードの裏面(下面)は封止体5から露出している。
FIG. 1 is a side perspective view and a top perspective view of a semiconductor package according to an embodiment of the present invention. FIG. 1B is a top perspective view of the encapsulant passing through the top surface of the semiconductor package, and FIG. 1A is a side perspective view of FIG. 1B from the AA direction. As shown in FIG. 1B, a
図1(a)は、図1(b)のA−A方向からの側面透視図である。リード2bとダイパッド2aとの間に潰し空間部10が設けられ、その上部には、ダイパッド2aと半導体チップ4との接合部よりも上方に突出するようにダイパッド2aのリード2bに対向する面の上端部となる辺に沿ってパッドツバ部11が張り出している。また、リード2bと導電ワイヤとの接合部よりも上方に突出するようにリード2bの内部リード部7のダイパッド2aに対向する面の上端部となる辺に沿ってリードツバ部12が張り出している。本実施例ではパッドツバ部11はリードツバ部12に対向する領域にのみ設けている。
FIG. 1A is a side perspective view of FIG. 1B from the direction AA. A crushing
パッドツバ部11とリードツバ部12は薄肉でダイパッド2aの厚さやリード2bの厚さよりも薄く形成されている。パッドツバ部の先端部は、封止体5の内部方向、すなわち、ダイパッドやリードの裏面と反対方向へ曲げられておりダイパッド2aに及ぼす熱ストレスをパッドツバ部11からパッケージ内部の封止体5に開放するような構造となっている。また、リードツバ部12もパッドツバ部11と同様にリード2bからの熱ストレスをリードツバ部12からパッケージ内部の封止体5に逃がすような構造とした。
The pad brim portion 11 and the lead brim portion 12 are thin and are formed to be thinner than the thickness of the
なお、図1(b)ではリードツバ部12をダイパッド2aと対向するリード2bの先端にのみ配置した構造を示したが、封止体5に埋設する周縁部にリードツバ部を設けても良い。図示した半導体パッケージでは平面視的に3面が封止体5に埋没しており、この3面にリードツバ部を設けることで絶縁性樹脂との密着性がさらに高まる。
Although FIG. 1B shows a structure in which the lead brim portion 12 is arranged only at the tip of the
図2は、本発明の実施例である半導体パッケージのツバ部近傍の拡大図である。
パッドツバ部11は、パッドオーバーハング部11aとパッド突起部11bとで構成されており、パッドオーバーハング部11aの下部には封止体5の絶縁性樹脂がスムーズに流れ込むようになっているため、絶縁性樹脂がパッドツバ部を巻込むように硬化形成されることにより絶縁性樹脂から脱落し難い構造になっている。
FIG. 2 is an enlarged view of the vicinity of the brim portion of the semiconductor package according to the embodiment of the present invention.
The pad brim portion 11 is composed of a pad overhang portion 11a and a pad protrusion 11b, and the insulating resin of the sealing
熱ストレスなどによる応力は、断面形状が変化する箇所、又は、外形線が変化する部位に大きな応力が発生することは周知である。そこで、パッド突起部11bをパッドオーバーハング部11aの先端に配置してパッド突起部11bの先端が絶縁性樹脂の内部方向に向いているため、ダイパット2aからの熱ストレスは個々のダイパッドからパッドオーバーハング部11aに流れ、更にパッドオーバーハング部11aからパッド突起部11bへ流れ、先端部位で最大の応力値が発生することになる。そして、その応力は部封止体5の樹脂内部へ開放されることになるので熱ストレスの緩和を促すことになり絶縁性樹脂とダイパッド2aとの接触面での界面剥離を解消することできる。
It is well known that stress due to thermal stress or the like causes a large stress at a portion where the cross-sectional shape changes or a portion where the outline changes. Therefore, since the pad protrusion 11b is arranged at the tip of the pad overhang portion 11a and the tip of the pad protrusion 11b faces the inside direction of the insulating resin, the thermal stress from the
また、リード側に存在するリードツバ部12は、リードオーバーハング部12aとリード突起部12bとで構成されており、リードオーバーハング部12aの下部には封止体5の絶縁性樹脂が流れ込むようになっているため、絶縁性樹脂がリードツバ部を巻込むように硬化形成されることにより絶縁性樹脂から脱落し難い構造になっている。
Further, the lead brim portion 12 existing on the lead side is composed of a lead overhang portion 12a and a
熱ストレスなどによる応力は、断面形状が変化する箇所、又は、外形線が変化する部位に大きな応力が発生することは周知である。そこで、リード突起部12bをリードオーバーハング部12aの先端に配置してリード突起部12bの先端が絶縁性樹脂の内部方向に向いているため、リード2bからの熱ストレスはリードからリードオーバーハング部12aに流れ、更にリードオーバーハング部12aからリード突起部12bへ流れ、先端部位で最大の応力値が発生することになる。そして、その応力は封止体5の樹脂内部へ開放されることになるので熱ストレスの緩和を促すことになり絶縁性樹脂とリード2bとの接着部の界面剥離が解消できる。
It is well known that stress due to thermal stress or the like causes a large stress at a portion where the cross-sectional shape changes or a portion where the outline changes. Therefore, since the
以上のように、ダイパッド及びリードの上端部にツバ部を形成することで、半導体パッケージの外形寸法を大きく変更することなく、熱ストレスに対する耐接続強度が向上した高品質な接続信頼性を維持した半導体パッケージを実現することができる。なお、本発明で用いたリードフレームはプレス加工によって形成可能であるため、高生産性で安価な半導体パッケージとなっている。 As described above, by forming the brim portion at the upper end of the die pad and the lead, high quality connection reliability with improved connection resistance against thermal stress is maintained without significantly changing the external dimensions of the semiconductor package. A semiconductor package can be realized. Since the lead frame used in the present invention can be formed by press working, it is a highly productive and inexpensive semiconductor package.
図3は、本発明の実施例である半導体パッケージのパッドツバ部およびリードツバ部の先端、すなわちパッド突起部11b、リード突起部12bの形状を示す図である。
図3(a)は、突起部を半導体パッケージの上方に向けた形状である。
FIG. 3 is a diagram showing the shapes of the pad brim portion and the tip of the lead brim portion of the semiconductor package according to the embodiment of the present invention, that is, the pad protrusion portion 11b and the
FIG. 3A shows a shape in which the protrusion is directed upward of the semiconductor package.
潰し空間部の寸法13aはプレス加工寸法において決定されるが、絶対量としてリードフレーム2の使用厚さによって左右される。すなわち、今回使用したリードフレーム厚100マイクロメートルの潰し量を50%としたが、実際の13aの寸法値は、45マイクロメールであった。
The size 13a of the crushed space portion is determined by the press working size, but as an absolute amount, it depends on the thickness of the
図3(b)は、突起部を半導体パッケージの下方に向けた形状であり、比較例である。パッド突起部11b、リード突起部12bを半導体パッケージ下部側に向けた場合、突起部の下部寸法13bは、45マイクロメートル以下となり実装時における熱膨張による応力、リードフレームからプレス加工でパッケージ形成を行う際、衝撃や機械的応力を受けるだけでもクラックが発生し、リード2bの脱落に繋がる危険性を生じた。また、両突起間の開口寸法14a、14bは、略同寸法であったため樹脂との密着力、硬化状態は良好であったが、図3(b)の両突起のバリが封止体5から露出しており、衝撃や機械的応力を受けるだけでもクラックが発生し、リード2bの脱落に繋がる危険性が生じた。
FIG. 3B shows a shape in which the protrusion is directed downward of the semiconductor package, which is a comparative example. When the pad protrusion 11b and the
図3(c)は、ダイパッド側並びにリード側の両オーバーハング部を封止体内部(半導体パッケージ上部)方向へ所定の角度(仰角)で曲げた形状である。図3(c)のオーバーハング部は、仰角15度にて形成すると13cの寸法値は、約130マイクロメートル前後となり、図3(a)における潰し空間部の空間寸法と同レベルとなったため十分な強度を得られた。 FIG. 3C shows a shape in which both overhangs on the die pad side and the lead side are bent at a predetermined angle (elevation angle) toward the inside of the sealing body (upper part of the semiconductor package). When the overhang portion of FIG. 3C is formed at an elevation angle of 15 degrees, the dimensional value of 13c is about 130 micrometers, which is the same level as the spatial dimension of the crushed space portion in FIG. 3A, which is sufficient. Strength was obtained.
図3(d)は、ダイパッド側並びにリード側の両オーバーハング部を封止体外部(半導体パッケージ下部)方向へ所定の角度(伏角)で曲げた形状であり、比較例である。図3(d)は、オーバーハング部の伏角の角度を15度にて形成した例である。オーバーハング部の先端が共に半導体パッケージ下部へ向かっており、オーバーハング部の一部が封止体5の絶縁性樹脂から露出し、半導体パッケージ下部へ両方のオーバーハング部の応力が集中し、応力集中部で樹脂クラックが発生した。
FIG. 3D shows a shape in which both the overhang portions on the die pad side and the lead side are bent at a predetermined angle (blind angle) toward the outside of the sealing body (lower part of the semiconductor package), which is a comparative example. FIG. 3D shows an example in which the overhang portion has a dip angle of 15 degrees. Both tips of the overhangs are directed toward the lower part of the semiconductor package, a part of the overhangs is exposed from the insulating resin of the
以上説明したように、図3(a)、(c)のように両ツバ部の先端を半導体パッケージの封止体5の内部方向に向けることで良好な結果が得られた。
As described above, good results were obtained by directing the tips of both brim portions toward the inside of the sealing
図4は、本発明の実施例である半導体パッケージのツバ部のリードオーバーハング部とリード突起部の形状を示す図である。ここでは、パッドオーバーハング部11a及びリードオーバーハング部12aの半導体パッケージの封止体5の内部に向けた両ツバ部のオーバーハング部の角度について説明する。尚、ダイパッド2aのパッドツバ部11、リード2bのリードツバ部12の熱膨張による応力集中回避は、同様な原理であるのでリードツバ部のみの説明とする。
FIG. 4 is a diagram showing the shapes of the lead overhang portion and the lead protrusion portion of the brim portion of the semiconductor package according to the embodiment of the present invention. Here, the angles of the overhang portions of both brim portions of the pad overhang portion 11a and the lead overhang portion 12a toward the inside of the sealing
熱により封止体5の絶縁性樹脂は左側のパッケージ外側、すなわち、リード側方向に膨張する。本発明におけるリードフレームは、銅合金を用いており、その熱膨張係数は16.7×10-6/℃であり、封止体5の絶縁性樹脂は、エポキシ系の樹脂でありその熱膨張係数は45〜65×10-6/℃であるため、その関係は、
リードフレーム膨張係数<絶縁性樹脂膨張係数
の関係となるのでリード2bの表面と絶縁性樹脂との界面において両物質の膨張差によるひずみが生じ界面剥離を起こし易くなる。
Due to heat, the insulating resin of the
Since the relationship is that the coefficient of expansion of the lead frame is less than the coefficient of expansion of the insulating resin, strain is generated at the interface between the surface of the
したがって、図4のようにリードオーバーハング部12aへと続くリード2bから立ち上がる変極点Pには、右側の半導体チップ搭載された封止体5の内部から樹脂膨張が始まり、封止体5の内部からリード側の左側に向けて熱膨張が発生するのでエリア16に関しては、応力値は小さい。
Therefore, as shown in FIG. 4, the resin expansion starts from the inside of the sealing
また、リードツバ部12は、装置上部に向けてP点からR点に向かって膨張するため、エリア17には絶縁性樹脂の膨張によって圧縮応力が発生すると考えられるが、リード突起部12bがパッケージ上部方向へと膨張するためリードツバ部12の応力は変極点Rから封止体5の上部へとリード突起部12bの先端へと移動する。よって、変極点Pと変極点Rとのオーバーハング部12aが最も大きな応力が発生することがわかる。
Further, since the lead brim portion 12 expands from the P point to the R point toward the upper part of the device, it is considered that compressive stress is generated in the
このことより、熱ストレスが掛かるリードオーバーハング部12aは、水平であるよりも封止体5の上部方向へ角度を有することで両物質の接触界面において圧縮と引張りの応力集中を緩和することができ、リードの脱落防止に貢献する。さらに、変極点Pを巻込むように硬化した絶縁性樹脂のリード2bの下面から変極点Pまでの絶縁性樹脂の厚さは、リードオーバーハング部12aの先端、すなわち変極点Rへ行くほど厚くなるため、絶縁性樹脂とリードオーバーハング部12aの密着強度は強固となり、機械的な外部応力の耐力、熱膨張による熱応力に関しても応力緩和に貢献するため、リードやダイパッドの脱落防止対策として有効である。
From this, the lead overhang portion 12a to which the thermal stress is applied can relax the stress concentration of compression and tension at the contact interface between the two substances by having an angle toward the upper part of the sealing
本実施例で用いたリードフレーム厚さは、100マイクロメートであり、潰し空間部は45マイクロメールの窪み深さであった。したがって、オーバーハング12aは300マイクロメートル〜500マイクロメールほど有しており、オーバーハング12aの仰角の角度が15°であれば、オーバーハング12aのリード突起部12bとの変化点Rまでの寸法15において77マイクロメートルの変化量が得られ、潰し空間部10の窪み深さ13が45マイクロメートルのため、合計で略120マイクロメートルの厚さとなる。リードオーバーハング部12aからリード突起部12bへ繋がる変移点Rにも大きなストレスが発生するが、リード突起部12bの先端を封止体5の上部方向へ角度を付けることで両物質の接触界面において圧縮と引張りの応力集中を緩和することが可能となる。
The lead frame thickness used in this example was 100 micromate, and the crushed space portion had a depression depth of 45 micromail. Therefore, the overhang 12a has about 300 micrometers to 500 micrometers, and if the elevation angle of the overhang 12a is 15 °, the dimension 15 up to the change point R of the overhang 12a with the
すなわち、リード突起部12bの先端は、封止体5の上部に向けることでエリア17において絶縁性樹脂の熱膨張応力が圧縮応力として存在するが、エリア18においては絶縁性樹脂の膨張により引張り応力が存在することとなり同物質である両側の絶縁樹脂とリード突起部12bの接触面に対し応力平衡状態となるため界面剥離の発生を予防できる。
That is, the tip of the
さらに、リード突起部12bへの熱影響から膨張方向は、封止体5の内部、すなわち、図4のエリア19に熱影響による応力集中が発生するが、リード突起部12bの設定長は、リードオーバーハング部12aの設定長の50%未満の長さであるため熱膨張変化量はリードオーバーハング部12aより小さいので熱応力における影響も小さいと判断できる。
Further, in the expansion direction due to the thermal influence on the
図5は本発明の実施例となる半導体パッケージのツバ部の突起部形状を示す図である。本図を用いてリード突起部11b、12bの好ましい設置方向について説明する。
以上に示したように、リード突起部12bの設置角度は、絶縁性樹脂の熱影響による膨張方向、リード突起部12bに熱影響による膨張方向を考慮すると図5(a)に示すように、リード2bの封止体5から露出した面の反対方向、すなわち、半導体パッケージの内部へとリード突起部12bを垂直方向に向けた設置が良好であると云える。
FIG. 5 is a diagram showing the shape of a protrusion of a brim portion of a semiconductor package according to an embodiment of the present invention. A preferable installation direction of the
As shown above, the installation angle of the
好ましくは、図4のリードオーバーハング部12aの角度S+90度で、図5(b)に示すようにリード突起部12bの先端が半導体パッケージ1の側面へ、また、パッド突起11bがダイパッドへ向くような形状が良い。
Preferably, at an angle S + 90 degrees of the lead overhang portion 12a of FIG. 4, the tip of the
そして、ダイパッド2aのパッドツバ部11にも同様な構造でパッドオーバーハング11a部を形成し、さらにその先端にパッド突起11bを形成することで同様の熱影響によるダイパッドの封止体5からの脱落を防止することが可能となる。その際、パッド突起11bの先端は、半導体パッケージの上部へ向けるか、半導体チップ4の方向へ向けた図5(b)の形状にすることが好ましい。
Then, a pad overhang 11a portion is formed on the pad brim portion 11 of the
図5(c)に比較例を示す。図5(c)のようにダイパッド2aのパッドツバ部11の先端のパッド突起11b及び、リード2bのリードツバ部12の先端のリード突起部12bの両者を半導体パッケージの下部へ向けた場合でも同様の効果を得られるが、図5(c)の潰し空間部寸法13が小さい場合、両突起の先端のバリ、又は、突起の一部が露出する可能性があり、図3(b)と同じ状態が懸念されるため好ましいとは云えない。
A comparative example is shown in FIG. 5 (c). The same effect can be obtained even when both the pad protrusion 11b at the tip of the pad brim portion 11 of the
以上より、ダイパッド2aにおいてパッドオーバーハング11aに曲げ加工を施して角度Sを付けること、リード2bにおいてリードオーバーハング部12aに曲げ加工を施して角度Sを付けること、さらに両オーバーハング部の先端のパッド突起11b、並びにリード突起部12bを端部にて角度S+90度の曲げ加工を施すことで、外部に露出するリード幅、ダイパッドへの大きな形状変更をせずとも、熱ストレスに対する耐接続強度を向上し、リードやダイパッドの脱落防止可能な高品質な接続信頼性を維持した安価なリードフレームを使用した半導体パッケージを実現することが可能となる。尚、角度Sは、半導体パッケージ下面やリード2bの露出している下面に対して仰角の角度が0度以上35度以下であることが望ましい。
Based on the above, the pad overhang 11a of the
図6は、本発明の実施例である半導体パッケージの突起部に切り欠き、貫通孔を設けた図である。
ダイパッド2aのパッドツバ部11の先端に位置するパッド突起11bの先端に貫通孔21や切り欠き20を施すことで封止体5の絶縁性樹脂が貫通孔や切り欠きへ流入することにより熱影響、外部からの機械的応力等からリードやダイパッドの脱落を防ぐことか可能となる。
FIG. 6 is a view in which a notch is provided in a protrusion of a semiconductor package according to an embodiment of the present invention, and a through hole is provided.
By providing a through hole 21 or a
図6(a)は、オーバーハング部の側面に切り欠き20を形成した構造である。また、図6(b)は、オーバーハング部の側面に切り欠き20を形成し、さらに、突起部先端に貫通孔21を設けた構造である。このようにすることでパッドツバ部やリードツバ部と絶縁性樹脂との接着面積が大きくなり、互いの密着力が向上することになる。
尚、本構造は、リード2b、もしくはダイパッド2aのいずれかに適用してもよいし、両方に適用しても構わない。
FIG. 6A shows a structure in which a
This structure may be applied to either the
図7乃至図11を用いて、本発明の実施例である半導体パッケージの製造方法について説明する。
図7は、本発明の実施例である半導体パッケージの製造工程を示す図である。また、図8および図9は、本発明の実施例である半導体パッケージの製造工程途中図である。また、図10および図11は、リードフレームの形成方法を示す図である。
A method of manufacturing a semiconductor package according to an embodiment of the present invention will be described with reference to FIGS. 7 to 11.
FIG. 7 is a diagram showing a manufacturing process of a semiconductor package according to an embodiment of the present invention. 8 and 9 are intermediate views of the manufacturing process of the semiconductor package according to the embodiment of the present invention. In addition, FIGS. 10 and 11 are views showing a method of forming a lead frame.
まず、図7に示すように、第1工程では、半導体パッケージ用のリードフレーム材に銅合金、ニッケル合金などのテープ状の薄い金属板を使用し、所望のパターンが形成された金型にて数回のショットによって、リードフレーム2が形成される。本発明においてリードフレーム材の厚さ100マイクロメートルである。
First, as shown in FIG. 7, in the first step, a thin tape-shaped metal plate such as a copper alloy or a nickel alloy is used as a lead frame material for a semiconductor package, and a mold in which a desired pattern is formed is used. The
プレス加工された後のリードフレームを図8に示す。(a)は上面図、(b)は(a)のA−A線における断面図である。リードフレーム2は、周囲のリードフレーム枠2dの内側に、ダイパッド2aとリード2bが形成されている。リード2bはダイパッド2aの近傍に離間して形成され、隣接するリード2bどうしはダムバー6で接続されている。また、ダイパッド2aは吊りリード2cによってリードフレーム枠2dに接続されている。ダイパッド2aとリード2bの間には潰し空間部10が設けられ、ダイパッド2aの上端部には薄肉のパッドツバ部11、リード2bの上端部には薄肉のリードツバ部12がリードフレーム表面から突出して形成されている。
The lead frame after being pressed is shown in FIG. (A) is a top view, and (b) is a cross-sectional view taken along the line AA of (a). The
再び図7に沿って、製造方法を説明する。第2工程では、別工程でウエハ上に形成された半導体チップをダイシング法にて個片化し、その個片化された半導体チップをリードフレーム2のダイパッド2a上に導電ペースト等を用いてリードフレーム2のダイパッド2aに固着させる。
The manufacturing method will be described again with reference to FIG. 7. In the second step, the semiconductor chip formed on the wafer in another step is individualized by a dicing method, and the fragmented semiconductor chip is placed on the
第3工程は、導電ワイヤを半導体チップ4のリードとなる複数の個々の電極パッドにボールボンディングし、他方の複数の内部リード7へステッチボンディングする工程である。ボンディングワイヤである導電ワイヤは、通常直径15マイクロメートルから25マイクロメートルであり、本製造方法では25マイクロメートルを用いた。
The third step is a step of ball-bonding the conductive wire to a plurality of individual electrode pads serving as leads of the
第4工程は、半導体チップ、導電ワイヤ、内部リード、ダイパッドを保護するために絶縁性樹脂にて被覆する工程で、通常、所望の形状に形成されたモールド金型内で封止される。 The fourth step is a step of coating with an insulating resin to protect the semiconductor chip, the conductive wire, the internal lead, and the die pad, and is usually sealed in a mold formed into a desired shape.
第4工程後の製造工程の途中図を図9に示す。(a)は上面透視図、(b)は(a)のA−A方向からの側面透視図である。所定の形状にプレス加工されたリードフレーム2のダイパッド2a上に銀ペーストなどの導電性ペーストからなる接着剤を介して半導体チップが搭載され、半導体チップ上の複数の電極パッドが導電ワイヤ3を介してリード2bの内部リード部7と電気的に接続され、さらに、半導体チップと導電ワイヤと内部リード部とダイパッドの上面を絶縁性樹脂にて封止するように封止体5が形成されている。
FIG. 9 shows an intermediate view of the manufacturing process after the fourth process. (A) is a top perspective view, and (b) is a side perspective view of (a) from the AA direction. A semiconductor chip is mounted on a
再び図7に沿って、製造方法を説明する。第5工程は、トリムフォームと呼ばれる工程で、リードフレームから不要金属(リードフレーム枠等)をプレス金型で切断して封止体を個片化する工程である。
以上の工程を経ることで、図1に示すような本発明の実施例である半導体パッケージが完成する。
The manufacturing method will be described again with reference to FIG. 7. The fifth step is a step called trim foam, which is a step of cutting unnecessary metal (lead frame frame or the like) from the lead frame with a press die to separate the sealed body.
Through the above steps, the semiconductor package according to the embodiment of the present invention as shown in FIG. 1 is completed.
次に、図10および図11を用いて、パッドツバ部とリードツバ部の形成方法について説明する。パッドツバ部とリードツバ部の両方を同時形成する方法は図10を用い、リードツバ部のみを形成する方法は図11を用いて説明する。 Next, a method of forming the pad brim portion and the lead brim portion will be described with reference to FIGS. 10 and 11. A method of simultaneously forming both the pad brim portion and the lead brim portion will be described with reference to FIG. 10, and a method of forming only the lead brim portion will be described with reference to FIG.
図10(a)および(g)は、第一プレス工程を示す図である。リードとダイパッドとなる部位が形成された後、ダイパッドの周囲のツバ部形成エリア10aを第1の上金型26と第1の下金型22を用いてプレス加工して、ダイパッドとリードとの間に薄肉部を形成する。後に、この薄肉部の領域に図8に示すパッドツバ部11、リードツバ部12が形成されることになる。
10 (a) and 10 (g) are views showing the first pressing process. After the reed and the portion to be the die pad are formed, the brim portion forming area 10a around the die pad is press-processed by using the first
図10(b)は、第二プレス工程を示す図である。薄肉部を形成した後、第2の下金型24と第2の上金型23にてツバ部形成エリア10aを固定して、次に、せん断刃25にて薄肉部をダイパッド側及びリード側とに分断する。金型およびせん断刃をリードフレームから退避させた後のリードフレームを図10(c)(h)に示す。後にツバ部となる薄肉部は、この時点においてリードフレーム内の他の部位となんら変らずに水平に伸びており、薄肉部は薄く加工形成されるため加工硬化によって45マイクロメートル厚であってもリード曲がり等の不良が多発することなく形成することが出来る。リードツバ部のみを形成する場合に対応するのは図11(a)(e)であり、第二プレス工程からリードツバ部が形成される。
FIG. 10B is a diagram showing a second pressing process. After forming the thin-walled portion, the brim portion forming area 10a is fixed by the second
図11(g)は、図10(h)におけるL部の拡大図である。第二プレス工程にて丸型、波型のせん断刃を用いることで切り欠き20や貫通孔21を形成することができる。このような簡易な方法でも実施例3に記載したようなパッド突起部11bおよびリード突起部12bに絶縁性樹脂との接着面積を増加させるための切り欠きや貫通孔を形成することが可能となる。リードツバ部のみを形成する場合は図11(h)が図11(e)におけるM部の拡大図となる。
FIG. 11 (g) is an enlarged view of the L portion in FIG. 10 (h). The
図10(d)第三プレス工程を示す図である。プレス支え下金型28でダイパッド2a及びリード2bを支えた後、プレス押さえ上金型27でオーバーハング部、突起部の上面に所望の形状に形成するように配置した後、押し上げ形成金型29にて水平に伸びた両側の薄肉部(後にツバ部となる)の下面から押し上げ成形する。対応する図11(b)は、リードツバ部のみの形成方法であり、パッドツバ部が不要である場合の成形方法である。
FIG. 10D is a diagram showing a third pressing process. After the
次に、図10(e)のように押し上げ形成金型29を退避させ、さらにプレス支え下金型28およびプレス押さえ上金型27を退避させると、図10(f)および図10(i)に示すようにダイパッド2aの上端部にパッドオーバーハング部11aおよびパッド突起部11b、リード2bの上端部にそれぞれリードオーバーハング部12aおよびリード突起部12bが形成される。リードツバ部のみを形成する場合は図11(c)のように押し上げ形成金型29を退避させ、さらにプレス支え下金型28およびプレス押さえ上金型27を退避させると、図11(d)および(f)に示すように、リード2bの上端部にリードオーバーハング部12aおよびリード突起部12bが形成されている。
以上のように第一プレス工程から第三プレス工程を経て所望のリードフレームが完成する。
Next, when the push-up forming
As described above, the desired lead frame is completed through the first press step to the third press step.
なお、図7の工程図においては便宜上リードフレームのプレス加工工程を含んだ半導体パッケージの製造工程図としたが、本工程前の段階で、絶縁性樹脂との密着性向上のためのエッチング法を用いた微細な穿孔、表面粗化処理をパッドツバ部、又は、リードツバ部に部分的に、または、リードフレーム材表面全体に施したとしても良い。また、図7は、キュア工程、リードメッキ工程などを省略した工程図であって所要な工程のみで構成された図であるが、この工程図のみでリードフレーム、半導体パッケージが製造されることを規定している訳ではない。さらに各工程の製造順番に関しても特に規定するものではない。 In the process diagram of FIG. 7, for convenience, the manufacturing process diagram of the semiconductor package including the press working process of the lead frame is used, but in the stage before this process, an etching method for improving the adhesion with the insulating resin is used. The fine perforation and surface roughness treatment used may be applied to the pad brim portion or the lead brim portion partially or the entire surface of the lead frame material. Further, FIG. 7 is a process diagram in which the curing process, the lead plating process, and the like are omitted, and is composed of only the necessary processes. However, it can be seen that the lead frame and the semiconductor package are manufactured only by this process diagram. It does not stipulate. Furthermore, the manufacturing order of each process is not particularly specified.
本発明は、半導体チップを樹脂にて封止した小型なリードレス型の半導体パッケージを用いた半導体装置の薄型化に貢献する。 The present invention contributes to thinning of a semiconductor device using a small leadless type semiconductor package in which a semiconductor chip is sealed with a resin.
1 半導体装置(半導体パッケージ)
2 リードフレーム
2a ダイパッド
2b リード
2c ダイパッド吊りリード
2d リードフレーム枠
3 導電ワイヤ
4 半導体チップ
5 封止体
6 ダムバー
7 内部リード部
10 潰し空間部
10a ツバ部形成エリア
11 パッドツバ部
11a パッドオーバーハング
11b パッド突起部
12 リードツバ部
12a リードオーバーハング部
12b リード突起部
13 潰し空間部寸法
14a、14b、14c、14d 突起開口寸法
15 変化点Rまでの寸法
16、17、18、19 エリア
20 切り欠き
21 貫通孔
22、24 下金型
23、26 上金型
25 せん断刃
27 プレス押さえ上金型
28 プレス支え下金型
29 押し上げ形成金型
S 角度
1 Semiconductor device (semiconductor package)
2 Lead
Claims (6)
前記ダイパッドの周囲に離間して配置されたリードと、
前記ダイパッドと前記半導体チップと前記リードとを封止した封止体と、
からなり、
前記ダイパッドおよび前記リードの裏面が前記封止体から露出しており、
前記リードには、厚さが前記リードよりも薄い、前記裏面と反対方向である封止体方向に曲げられたリードツバ部が、前記ダイパッドと対向する前記リードの面の上端部である辺に沿って設けられ、
前記リードツバ部は、リードオーバーハング部とリード突起部とからなり、前記リードオーバーハング部が前記裏面と反対方向である封止体方向に所定の仰角を有していることを特徴とする半導体装置。 A semiconductor chip mounted on a die pad and
With the reeds arranged apart from each other around the die pad,
A sealant that seals the die pad, the semiconductor chip, and the reed,
Consists of
The back surface of the die pad and the lead is exposed from the sealing body.
The lead has a lead brim portion that is thinner than the lead and is bent in the direction opposite to the back surface of the lead along the side that is the upper end of the surface of the lead facing the die pad. provided Te,
The lead brim portion is composed of a lead overhang portion and a lead protrusion portion, and the semiconductor device is characterized in that the lead overhang portion has a predetermined elevation angle in a sealing body direction opposite to the back surface. ..
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017022482A JP6815217B2 (en) | 2017-02-09 | 2017-02-09 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017022482A JP6815217B2 (en) | 2017-02-09 | 2017-02-09 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018129442A JP2018129442A (en) | 2018-08-16 |
JP6815217B2 true JP6815217B2 (en) | 2021-01-20 |
Family
ID=63174535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017022482A Active JP6815217B2 (en) | 2017-02-09 | 2017-02-09 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6815217B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7144112B2 (en) * | 2018-09-19 | 2022-09-29 | ローム株式会社 | semiconductor equipment |
WO2024053084A1 (en) * | 2022-09-09 | 2024-03-14 | 三菱電機株式会社 | Semiconductor device |
-
2017
- 2017-02-09 JP JP2017022482A patent/JP6815217B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018129442A (en) | 2018-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10008477B2 (en) | Microelectronic element with bond elements to encapsulation surface | |
US9831158B2 (en) | Lead frame and semiconductor device | |
US9362210B2 (en) | Leadframe and semiconductor package made using the leadframe | |
US6208020B1 (en) | Leadframe for use in manufacturing a resin-molded semiconductor device | |
US20170309547A1 (en) | Method for manufacturing semiconductor device, and semiconductor device | |
CN101375382B (en) | Semiconductor device package and method for manufacturing same | |
US8184453B1 (en) | Increased capacity semiconductor package | |
US8133759B2 (en) | Leadframe | |
JP6357371B2 (en) | Lead frame, semiconductor device, and lead frame manufacturing method | |
KR100586699B1 (en) | Semiconductor chip package and manufacturing method therof | |
US9984958B2 (en) | Leadframe and semiconductor device | |
KR20150105923A (en) | Semiconductor device and method of manufacturing the same | |
JP2006100636A (en) | Method of manufacturing semiconductor device | |
US20170125328A1 (en) | Semiconductor device and leadframe | |
CN111312682B (en) | Compact leadframe package | |
JP6815217B2 (en) | Semiconductor device | |
US11024563B2 (en) | Semiconductor device and manufacturing method thereof | |
US7572674B2 (en) | Method for manufacturing semiconductor device | |
US20220208660A1 (en) | Electronic package with surface contact wire extensions | |
JP2006210941A (en) | Semiconductor device | |
JP3575945B2 (en) | Method for manufacturing semiconductor device | |
JP4695672B2 (en) | Semiconductor device | |
US20210280502A1 (en) | Mold flow balancing for a matrix leadframe | |
JP4266429B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
US20120248589A1 (en) | Lead frame with coined inner leads |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200818 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201013 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201222 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6815217 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |