JP5326971B2 - 半導体試験装置、半導体試験装置の制御方法、プログラム、及び記録媒体 - Google Patents
半導体試験装置、半導体試験装置の制御方法、プログラム、及び記録媒体 Download PDFInfo
- Publication number
- JP5326971B2 JP5326971B2 JP2009224657A JP2009224657A JP5326971B2 JP 5326971 B2 JP5326971 B2 JP 5326971B2 JP 2009224657 A JP2009224657 A JP 2009224657A JP 2009224657 A JP2009224657 A JP 2009224657A JP 5326971 B2 JP5326971 B2 JP 5326971B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- power supply
- measurement
- test apparatus
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
本発明は、半導体試験装置、半導体試験装置の制御方法、プログラム、及び記録媒体に関する。
図５は、半導体試験装置としての一般的な汎用ＬＳＩテスターの測定ユニットの構成例である。
汎用ＬＳＩテスターは汎用性と価格面を考慮して搭載する測定ユニット構成が決まっており、一般的には図５に示すように数本のデバイス電源用電源ユニット（ＤＰＳ：Device Power Supply）、複数のＤＣ測定用電源ユニット（ＰＭＵ：Programmable Measurement Unit）、ファンクションテスト用のピンエレクトロニクス（ＰＥ：Pin Electronics）の各ユニットで構成されている。
汎用ＬＳＩテスターは汎用性と価格面を考慮して搭載する測定ユニット構成が決まっており、一般的には図５に示すように数本のデバイス電源用電源ユニット（ＤＰＳ：Device Power Supply）、複数のＤＣ測定用電源ユニット（ＰＭＵ：Programmable Measurement Unit）、ファンクションテスト用のピンエレクトロニクス（ＰＥ：Pin Electronics）の各ユニットで構成されている。
これらのなかでデバイス電源用の電源ユニットは、例えば300ｍＡ以上２Ａ以下の大電流駆動は可能であるが電圧印加電流測定の機能のみで電流印加電圧測定機能は有していないことが一般的である。
またＤＣ測定用の電源ユニットは『電圧印加電流測定』および『電流印加電圧測定』の機能は有しているが、印加可能な電流は数十ｍＡ程度でありＤＣ測定用電源ユニットのみで大電流を印加することは困難である。
またＤＣ測定用の電源ユニットは『電圧印加電流測定』および『電流印加電圧測定』の機能は有しているが、印加可能な電流は数十ｍＡ程度でありＤＣ測定用電源ユニットのみで大電流を印加することは困難である。
大電流を印加するための方法は汎用ＬＳＩテスト装置を用いてＬＳＩをテスト、測定するユーザ側に対応を委ねているのが一般的であり、以下の例のように汎用ＬＳＩテスト装置に搭載しているＤＣ測定ユニット装置で測定できる範囲での測定になっている。
大電流負荷を生成するための方法としては以下の例が考えられる。
例１）複数のＤＣ測定用電源ユニットを並列に接続する方法
次に複数のＤＣ測定用電源ユニットを並列に接続する方法を適用した一例を示す。
図６は、大電流負荷生成方法を示す半導体試験装置の一構成例である。
この例では『電流印加電圧測定』モードに設定した複数のＤＣ測定用電源ユニットをテストボード上で並列に接続し、並列接続されたそれぞれのＤＣ測定用電源ユニットが印加する電流の総和が電流負荷として測定対象のＤＵＴに印加される。
例１）複数のＤＣ測定用電源ユニットを並列に接続する方法
次に複数のＤＣ測定用電源ユニットを並列に接続する方法を適用した一例を示す。
図６は、大電流負荷生成方法を示す半導体試験装置の一構成例である。
この例では『電流印加電圧測定』モードに設定した複数のＤＣ測定用電源ユニットをテストボード上で並列に接続し、並列接続されたそれぞれのＤＣ測定用電源ユニットが印加する電流の総和が電流負荷として測定対象のＤＵＴに印加される。
例２）負荷電流生成用に出力電圧に対応した抵抗値の抵抗をテストボード等に外付けする方法
図７は、大電流負荷生成方法を示す半導体試験装置の他の構成例である。
図７に負荷電流生成用に出力電圧に対応した抵抗値の抵抗をテストボード等に外付けする方法を適用した一例を示す。
この例では複数の大電流値条件、またはデバイスからの複数の出力電圧に対応するためにテストボード上に複数の抵抗がリレーを介して接続されている。
図７は、大電流負荷生成方法を示す半導体試験装置の他の構成例である。
図７に負荷電流生成用に出力電圧に対応した抵抗値の抵抗をテストボード等に外付けする方法を適用した一例を示す。
この例では複数の大電流値条件、またはデバイスからの複数の出力電圧に対応するためにテストボード上に複数の抵抗がリレーを介して接続されている。
しかしながら、（例１）においては、テスト装置が高価にならないように汎用ＬＳＩテスト装置に組み込む測定ユニット数には制限があり、（ＤＣ測定用電源ユニットの搭載数）×（ＤＣ測定用電源ユニットの設定可能最大電流）を超える大電流を印加することは不可能である。
また、（例２）においては、例えば測定端子電圧が固定値であれば、負荷電流生成用の外付け抵抗は1種類でよいが測定端子の電圧が可変の場合には複数の電圧に対して同一電流を印加しようとすれば電圧可変の数だけ大電流負荷を生成するための外付け抵抗群を用意する必要がありまた複数の電流条件でのテスト測定が必要な場合にもその設定数に対応した外付けの抵抗群を用意する必要があり、現実的ではない。
そこで、本発明の目的は、上記課題を解決するため、テスト装置の機能のみで大電流負荷を高精度に生成することができる半導体試験装置、半導体試験装置の制御方法、プログラム、及び記録媒体を提供することにある。
本発明に係る請求項１記載の発明は、複数のデバイス測定用のＤＣ測定用電源ユニットと、電流クランプ機能を有する複数のデバイス電源用電源ユニットと、を搭載した半導体試験装置において、前記複数のＤＣ測定用電源ユニットどうしを並列に接続する第１のプログラム制御可能なリレー群と、前記第１のプログラム制御可能なリレー群で並列接続された出力ノードを任意のテスター端子または任意のデバイス端子に接続するための第２のプログラム制御可能なリレー群と、前記複数のデバイス電源用電源ユニットを前記出力ノードに並列に接続する第３のプログラム制御可能なリレー群と、を備えたことを特徴とする。
請求項２記載の発明は、請求項１記載の発明において、前記デバイス電源用電源ユニットは、前記電流クランプ機能を使用して電流クランプ値を設定し、前記電流クランプ機能がなければ前記電流クランプ値を超える電流が前記デバイスの被対象端子に流れることになる電圧を印加することによって前記被対象端子には当該電流クランプ値の電流を印加するとともに、前記被対象端子に並列接続された１つ又は複数のＤＣ測定用電源ユニットを電流印加電圧測定モードに設定して、前記デバイス電源用電源ユニットで測定した電流クランプ状態の電流値と所期の印加電流値との差分を電流印加して補正することを特徴とする。
請求項３記載の発明は、請求項１または２記載の発明において、電流印加後の電圧測定を、前記電流印加電圧測定モードで電流を追加補正するＤＣ測定用電源ユニットを用いて行うようにしたことを特徴とする。
請求項４記載の発明は、請求項１または２記載の発明において、電流印加後の電圧測定を、前記電流印加電圧測定モードで電流を追加補正するＤＣ測定用電源ユニット以外の測定ユニットを用いて、電流印加している端子以外の端子の電圧または電流を測定するようにしたことを特徴とする。
請求項５記載の発明は、請求項１から４のいずれか一項記載の発明において、前記デバイス電源用電源ユニットと前記ＤＣ測定用電源ユニットとを用いた電流印加電圧測定の一連の操作手順によるテスト方法をあらかじめ汎用ＬＳＩテスト装置のユーティリティソフトとして組み込んだことを特徴とする。
請求項６記載の発明は、複数のデバイス測定用のＤＣ測定用電源ユニットと、電流クランプ機能を有する複数のデバイス電源用電源ユニットと、を搭載した半導体試験装置の制御方法において、前記複数のＤＣ測定用電源ユニットどうしを並列に接続し、並列接続された出力ノードを任意のテスター端子または任意のデバイス端子に接続し、前記複数のデバイス電源用電源ユニットを前記出力ノードに並列に接続することを特徴とする。
請求項７記載の発明は、複数のデバイス測定用のＤＣ測定用電源ユニットと、電流クランプ機能を有する複数のデバイス電源用電源ユニットと、を搭載した半導体試験装置を制御するプログラムにおいて、コンピュータに、第１のプログラム制御可能なリレー群が、前記複数のＤＣ測定用電源ユニットを並列に接続する手順、第２のプログラム制御可能なリレー群が、前記第１のプログラム制御可能なリレー群で並列接続された出力ノードをデバイスの任意のテスター端子に接続する手順、第３のプログラム制御可能なリレー群が、前記複数のデバイス電源用電源ユニットを前記出力ノードに並列に接続する手順、を実行させることを特徴とする。
請求項８記載の発明は、請求項７記載のプログラムを記録した記録媒体であることを特徴とする。
本発明によれば、デバイス電源用電源ユニットの電流クランプ機能を用いて電流印加を行ないクランプ電流設定では設定確度、設定分解能が粗いため、デバイス電源用電源ユニットの電流測定機能でクランプ電流を正確に測定し、所期の印加電流設定値との差分をＤＣ測定ユニットで補正するので、テスト装置の機能のみで大電流負荷を高精度に生成することができる半導体試験装置、半導体試験装置の制御方法、プログラム、及び記録媒体の提供を実現することができる。
本発明に係る半導体試験装置は、汎用ＬＳＩテスト装置ではできるだけ少ない構成でテスターの価格を安価にするととともに適用できるＬＳＩの分野を広げるという汎用ＬＳＩテスターの目的に沿って、例えば300ｍＡ以上の大電流印加に対応した測定ユニット装置を汎用ＬＳＩテスト装置に追加搭載することなく、大電流印加電圧測定を実現するものである。
本発明に係る半導体試験装置の一実施の形態としての基本的な構成図を図１に示す。
(1)は、ＤＣ測定用に用意された『電圧印加電流測定』および『電流印加電圧測定』用のＤＣ測定用電源ユニット（以下、ＰＭＵと表記する。）であり複数用意されている。
(2)は、デバイス電源用に用意された電流クランプ機能を有する『電圧印加電流測定』用のデバイス電源用電源ユニット（以下、図面の説明ではＤＰＳと表記する。）である。
ここで、テスターの電流クランプ機能については、例えば特許第２８６２２９６号公報を参照されたい。
複数のＤＣ測定用電源ユニット(1)は、汎用ＬＳＩテスター(3)の内部で第１のプログラムによって制御可能なリレー群(6)を介して並列に接続されるとともに、並列接続された出力ノード(7)は第２のプログラムによって制御可能なリレー群(8)を介してデバイスの任意の端子に接続するためにテスターピン(5)に接続可能な構成である。
(1)は、ＤＣ測定用に用意された『電圧印加電流測定』および『電流印加電圧測定』用のＤＣ測定用電源ユニット（以下、ＰＭＵと表記する。）であり複数用意されている。
(2)は、デバイス電源用に用意された電流クランプ機能を有する『電圧印加電流測定』用のデバイス電源用電源ユニット（以下、図面の説明ではＤＰＳと表記する。）である。
ここで、テスターの電流クランプ機能については、例えば特許第２８６２２９６号公報を参照されたい。
複数のＤＣ測定用電源ユニット(1)は、汎用ＬＳＩテスター(3)の内部で第１のプログラムによって制御可能なリレー群(6)を介して並列に接続されるとともに、並列接続された出力ノード(7)は第２のプログラムによって制御可能なリレー群(8)を介してデバイスの任意の端子に接続するためにテスターピン(5)に接続可能な構成である。
また、並列接続された出力ノード(7)は、第３のプログラムによって制御可能なリレー群(9)を介してデバイス電源用ユニット(2)の出力と並列に接続される構成である。
ＤＰＳ(2)は、バスライン(20)を介してＣＰＵ(21)に接続されている。バスライン(20)にはＲＡＭ(22)、ＲＯＭ(23)、Ｉ／Ｏポート(24)、ＰＭＵ(1)、及び各プログラムによって制御可能なリレー群(6)、(8)、(9)が接続されている。
本実施形態の半導体試験装置は、大電流印加電圧測定を行うために、汎用ＬＳＩテスターに於いて最低限搭載しているデバイス電源用に用意された電流クランプ機能を有する『電圧印加電流測定』用のデバイス電源用電源ユニットとデバイスのＤＣ測定用に用意された『電圧印加電流測定』および『電流印加電圧測定』用のＤＣ測定用電源ユニットの出力端子がテスト装置内部でプログラムによって制御可能なリレーを介して並列に接続されるとともに被測定対象端子に対する電流印加はデバイス電源用電源ユニットとＤＣ測定用電源ユニットを同時に用いることで実現する。
また、デバイス電源用電源ユニットはクランプ電流機能を使用し電流制限を設けてクランプ電流値を電流印加するとともに、同時にデバイス電源用電源ユニットを用いて正確なクランプ電流値を測定し、続けて並列接続されたＤＣ測定用電源ユニットを電流印加電圧測定モードで使用して電流を追加補正することで正確な大電流印加が実現可能となる。また、電流印加端子の電圧を測定することが可能となる。また、大電流印加によってデバイスを破壊するおそれがある端子を測定することが可能となる。
また、これらの一連の手順を汎用ＬＳＩテスト装置のユーティリティソフトとしてテスト装置に組み込むことで、テスターのユーザはこれら手順をプログラムすることなく大電流印加での電圧測定が可能となる。
以上において、本実施形態によれば汎用ＬＳＩテスト装置に新たに大電流印加用の測定ユニットを追加することなく、またテスターユーザ側でテストボード上に負荷電流印加用の例えば一連の抵抗網を外付することなく、テスターユーザ側では通常のＤＣ測定用電源ユニットでの電流印加電圧測定と同様のプログラム記述によって大電流印加電圧測定を実現することができる。
ここで、「クランプ電流値を電流印加する」ことについて述べる。
電圧印加電流測定機能を有するデバイス電源ユニットには、過電流が流れてデバイスが破壊することを防止するための電流クランプ機能がある。
例えば、何らかの故障が原因で測定被対象端子が１Ωの抵抗でＧＮＤに短絡してしまっている場合を考える。
この被対象端子に５Ｖの電圧を印加して電流を測定するテストを行なうと５Ａの電流が流れてしまいデバイスを破壊するおそれがある。
そこで、通常は電流クランプ機能を使用してプログラムで設定したクランプ電流値（例えば500ｍＡ）を超える電流が流れないように電流制限している。
この例の場合には被対象端子に５Ｖの電圧を印加すると電流クランプ機能によって被対象端子にはクランプ電流値（例えば500ｍＡ）が流れることになる。
本実施形態は、電圧印加電流測定機能の電源ユニットでありながら、この電流クランプ機能を積極的に利用することで定電流印加を実現しようとするものである。
実現方法としては上記の例のように過電流状態になる電圧値を印加することで設定したクランプ電流値で定電流印加が可能になる。
電圧印加電流測定機能を有するデバイス電源ユニットには、過電流が流れてデバイスが破壊することを防止するための電流クランプ機能がある。
例えば、何らかの故障が原因で測定被対象端子が１Ωの抵抗でＧＮＤに短絡してしまっている場合を考える。
この被対象端子に５Ｖの電圧を印加して電流を測定するテストを行なうと５Ａの電流が流れてしまいデバイスを破壊するおそれがある。
そこで、通常は電流クランプ機能を使用してプログラムで設定したクランプ電流値（例えば500ｍＡ）を超える電流が流れないように電流制限している。
この例の場合には被対象端子に５Ｖの電圧を印加すると電流クランプ機能によって被対象端子にはクランプ電流値（例えば500ｍＡ）が流れることになる。
本実施形態は、電圧印加電流測定機能の電源ユニットでありながら、この電流クランプ機能を積極的に利用することで定電流印加を実現しようとするものである。
実現方法としては上記の例のように過電流状態になる電圧値を印加することで設定したクランプ電流値で定電流印加が可能になる。
ただし、電流クランプ機能は精度が粗いため電圧印加電流測定機能の電源ユニットだけでは正確な定電流印加ができない。
そこで、電圧印加電流測定機能の電源ユニットは電流測定機能を用いて電流クランプ状態での被対象端子に流れる電流を測定し、本来印加したい所定の電流値に対する差分を被対象端子に対して『電流印加電圧測定』可能な、ＤＣ測定用電源ユニットを並列に接続して電流補正をするのである。
そこで、電圧印加電流測定機能の電源ユニットは電流測定機能を用いて電流クランプ状態での被対象端子に流れる電流を測定し、本来印加したい所定の電流値に対する差分を被対象端子に対して『電流印加電圧測定』可能な、ＤＣ測定用電源ユニットを並列に接続して電流補正をするのである。
図２は、本発明に係る半導体試験装置の動作を説明するためのフローチャートの一部であり、図３は、図２のフローチャートの一部の残りである。
図２、３のフローチャートについて説明する。
尚、動作の主体はCPU(21)である。また、（１）〜（１８）は図中のステップＳ１〜Ｓ34の中の主要なステップを示す。
（１）測定プログラムからの印加電流設定値(Iout)を読込む(ステップＳ１)。
図２、３のフローチャートについて説明する。
尚、動作の主体はCPU(21)である。また、（１）〜（１８）は図中のステップＳ１〜Ｓ34の中の主要なステップを示す。
（１）測定プログラムからの印加電流設定値(Iout)を読込む(ステップＳ１)。
（２）電流印加端子と電圧端子とが同一か否かを判定する(ステップＳ２)。
デバイスの測定に於いては特定端子に電流印加を行い、当該端子の電圧を測定する場合と、特定の端子に電流印加を行なうが特性を測定する端子は電流印加端子とは異なる場合とがある。電流印加端子と特性測定端子とが異なる場合には、電流印加とは別に測定のためにPMUが必要になる。
したがって、
(ｉ)電流印加端子と測定端子とが同一の場合（ステップＳ３〜Ｓ１８）
汎用LSIテスト装置に搭載されたPMU本数（M本）のすべてが電流印加に使用可能となる。
(ii)電流印加端子と測定端子が異なる場合（ステップＳ１９〜Ｓ３４）
汎用LSIテスト装置に搭載されたPMU本数（M本）の中の１本を測定に使用するので電流印加に使用可能なPMU本数をNとするとN=M-1となる。
以下、フローチャートについて説明を続ける。
ステップ２において、電圧測定端子が電流印加端子と同じ場合（ステップＳ２／Ｙ）、印加電流設定値＞PMU最大印加電流×PMU搭載数（M）であるか否かを判断する（ステップ３）。印加電流設定値＞PMU最大印加電流×PMU搭載数(M)の場合(ステップＳ３／Ｙ)、DPSのクランプ電流設定値＝プログラムから読んだ印加電流設定値（Iout）に設定する（ステップＳ４）。
印加電流方向か否かを判断する。この場合、Ｙはマイナス（デバイスからテスターに向かう電流）、Ｎはプラス（テスターからデバイスに向かう電流）である（ステップＳ５）。
印加電流方向の場合（ステップＳ５／Ｙ）、DPSで0V印加し、電流測定する。すなわち、デバイスでの対象端子に0V印加し、電流を測定する（ステップS６）。
補正電流計算をする。すなわち、｜補正電流値｜＝｜印加電流設定値｜−｜DPF電流測定値｜を計算する（ステップ７）。
｜クランプ電流設定分解能｜＞｜補正電流値｜であるか否かを判定する（ステップＳ８）。
｜クランプ電流設定分解能｜＞｜補正電流値｜である場合（ステップＳ８／Ｙ）、PMU１本あたりの電流値を計算する。すなわち、PMU設定電流（Ip2）＝｜補正電流値｜／PMU本数（M）を計算する（ステップＳ９）。
DPSはクランプ電流値印加し、PMUはPMUで補正電流値（Ip2×M本）を印加する（ステップＳ10）。
測定対象端子の特性測定、電流値を印加しているPMUで電圧測定して終了する（ステップS11）。
電圧測定端子が電流印加端子以外の端子の場合（ステップＳ２／Ｎ）は後述する。
印加電流設定値＞PMU最大印加電流×PMU搭載数（M）でない場合（ステップＳ／Ｎ）、PMUの１本あたりの電流値を計算する。すなわち、PMU設定電流（Ip1）＝印加電流設定値／PMU本数（M）を計算する（ステップＳ13）。
PMUはPMUで電流値（Ip1×M本）を印加し（ステップS18）、ステップＳ11を進む。
印加電流方向がプラスの場合（ステップＳ５／Ｎ）、DPSでVCC印加し、電流測定する（ステップＳ14）。
補正値電流を計算する。すなわち、｜補正電流値｜＝｜印加電流設定値｜−｜DPS電流測定値｜を計算する（ステップＳ15）。
｜クランプ電流設定分解能｜＞｜補正電流値｜であるか否かを判定する（ステップＳ17）。
｜クランプ電流設定分解能｜＞｜補正電流値｜である場合（ステップＳ17／Ｙ）、ステップＳ９に進み、｜クランプ電流設定分解能｜＞｜補正電流値｜でない場合（ステップＳ／Ｎ）、（DPS印加電圧＝DPS印加電圧値＋Δ電圧値）の電圧を印加し、電流を測定し（ステップＳ16）、ステップＳ15に戻る。
｜クランプ電流設定分解能｜＞｜補正電流値｜でない場合（ステップＳ８／Ｎ）、（DPS印加電圧＝DPS印加電圧値−Δ電圧値）の電圧を印加し、電流を測定し（ステップＳ12）、ステップＳ７に戻る。
デバイスの測定に於いては特定端子に電流印加を行い、当該端子の電圧を測定する場合と、特定の端子に電流印加を行なうが特性を測定する端子は電流印加端子とは異なる場合とがある。電流印加端子と特性測定端子とが異なる場合には、電流印加とは別に測定のためにPMUが必要になる。
したがって、
(ｉ)電流印加端子と測定端子とが同一の場合（ステップＳ３〜Ｓ１８）
汎用LSIテスト装置に搭載されたPMU本数（M本）のすべてが電流印加に使用可能となる。
(ii)電流印加端子と測定端子が異なる場合（ステップＳ１９〜Ｓ３４）
汎用LSIテスト装置に搭載されたPMU本数（M本）の中の１本を測定に使用するので電流印加に使用可能なPMU本数をNとするとN=M-1となる。
以下、フローチャートについて説明を続ける。
ステップ２において、電圧測定端子が電流印加端子と同じ場合（ステップＳ２／Ｙ）、印加電流設定値＞PMU最大印加電流×PMU搭載数（M）であるか否かを判断する（ステップ３）。印加電流設定値＞PMU最大印加電流×PMU搭載数(M)の場合(ステップＳ３／Ｙ)、DPSのクランプ電流設定値＝プログラムから読んだ印加電流設定値（Iout）に設定する（ステップＳ４）。
印加電流方向か否かを判断する。この場合、Ｙはマイナス（デバイスからテスターに向かう電流）、Ｎはプラス（テスターからデバイスに向かう電流）である（ステップＳ５）。
印加電流方向の場合（ステップＳ５／Ｙ）、DPSで0V印加し、電流測定する。すなわち、デバイスでの対象端子に0V印加し、電流を測定する（ステップS６）。
補正電流計算をする。すなわち、｜補正電流値｜＝｜印加電流設定値｜−｜DPF電流測定値｜を計算する（ステップ７）。
｜クランプ電流設定分解能｜＞｜補正電流値｜であるか否かを判定する（ステップＳ８）。
｜クランプ電流設定分解能｜＞｜補正電流値｜である場合（ステップＳ８／Ｙ）、PMU１本あたりの電流値を計算する。すなわち、PMU設定電流（Ip2）＝｜補正電流値｜／PMU本数（M）を計算する（ステップＳ９）。
DPSはクランプ電流値印加し、PMUはPMUで補正電流値（Ip2×M本）を印加する（ステップＳ10）。
測定対象端子の特性測定、電流値を印加しているPMUで電圧測定して終了する（ステップS11）。
電圧測定端子が電流印加端子以外の端子の場合（ステップＳ２／Ｎ）は後述する。
印加電流設定値＞PMU最大印加電流×PMU搭載数（M）でない場合（ステップＳ／Ｎ）、PMUの１本あたりの電流値を計算する。すなわち、PMU設定電流（Ip1）＝印加電流設定値／PMU本数（M）を計算する（ステップＳ13）。
PMUはPMUで電流値（Ip1×M本）を印加し（ステップS18）、ステップＳ11を進む。
印加電流方向がプラスの場合（ステップＳ５／Ｎ）、DPSでVCC印加し、電流測定する（ステップＳ14）。
補正値電流を計算する。すなわち、｜補正電流値｜＝｜印加電流設定値｜−｜DPS電流測定値｜を計算する（ステップＳ15）。
｜クランプ電流設定分解能｜＞｜補正電流値｜であるか否かを判定する（ステップＳ17）。
｜クランプ電流設定分解能｜＞｜補正電流値｜である場合（ステップＳ17／Ｙ）、ステップＳ９に進み、｜クランプ電流設定分解能｜＞｜補正電流値｜でない場合（ステップＳ／Ｎ）、（DPS印加電圧＝DPS印加電圧値＋Δ電圧値）の電圧を印加し、電流を測定し（ステップＳ16）、ステップＳ15に戻る。
｜クランプ電流設定分解能｜＞｜補正電流値｜でない場合（ステップＳ８／Ｎ）、（DPS印加電圧＝DPS印加電圧値−Δ電圧値）の電圧を印加し、電流を測定し（ステップＳ12）、ステップＳ７に戻る。
●（３）は電流印加端子と測定端子とが同一の場合のフローである。
（４）〜（６）はPMUのみで電流印加が可能の場合を示す。
（７）、（８）はPMUのみで電流印加ができないため、DPSでの電流印加が必要な場合を示す。
（９）〜（１２）：ステップＳ９〜Ｓ１２
※（９）から（１２）のフローはクランプ電流設定をしなければクランプ電流以上のマイナス電流が流れる状態を実現するためのフローである。
※（９）から（１２）のフローはクランプ電流設定をしなければクランプ電流以上のマイナス電流が流れる状態を実現するためのフローである。
（１５）〜（１８）：ステップＳ１５〜Ｓ１８
※（１５）から（１８）のフローはクランプ電流設定をしなければクランプ電流以上のプラス電流が流れる状態を実現するためのフローである。
※（１５）から（１８）のフローはクランプ電流設定をしなければクランプ電流以上のプラス電流が流れる状態を実現するためのフローである。
●以下は電流印加端子と測定端子が異なる場合についてのフローである。
電流印加端子と測定端子とが同一の場合についてのフローと異なる点は電流印加に用いられるPMU本数が汎用LSIテスト装置に搭載したPMU本数Mではなく、１本少ないN=M-1であることと測定対象端子が電流印加している端子とは異なる点のみである。
電圧測定端子が電流印加端子以外の端子の場合（ステップＳ２／Ｎ）、図２から図３に移って、印加電流設定値＞PMU最大印加電流×PMU本数N、かつＮ＝PMU本数−１であるか否かを判定する（ステップＳ19）。
印加電流設定値＞PMU最大印加電流×PMU本数N、かつＮ＝PMU本数−１である場合（ステップＳ19／Ｙ）、DPSのクランプ電流設定値＝プログラムから読んだ印加電流設定値（Iout）に設定する（ステップＳ20）。
印加電流方向か否かを判定する。Ｙはマイナス（デバイスからテスターに向かう電流）であり、Ｎはプラス（テスターからデバイスに向かう電流）である（ステップＳ21）。
印加電流方向である場合（ステップＳ21／Ｙ）、DPSで0V印加し、電流測定する（ステップＳ22）。
補正電流計算する。すなわち、｜補正電流値｜＝｜印加電流設定値｜−｜DPS電流測定値｜を計算する（ステップＳ23）。
｜クランプ電流設定分解能｜＞｜補正電流値｜であるか否かを判定する（ステップＳ25）。
PMUの１本あたりの電流値を計算する。すなわち、PMU設定電流（Ip4）＝｜補正電流値｜／PMU本数（N）を計算する（ステップＳ26）。
DPSはクランプ電流値印加し、PMUはPMUで補正電流値（Ip4×N本）を測定する（ステップＳ27）。
補正対象端子の特性測定し、補正電流印加に使用していないPMUで特性を測定し（ステップＳ28）、終了する。
印加電流設定値＞PMU最大印加電流×PMU本数N、かつＮ＝PMU本数−１でない場合（ステップＳ19／Ｎ）、PMUの１本あたりの電流値を計算する。すなわち、PMU設定電流（Ip3）＝印加電流設定値／PMU本数（N）を計算する（ステップＳ29）。
PMUはPMUで補正電流値（Ip3×N本）を印加し（ステップＳ34）、ステップＳ28に進む。
印加電流方向がプラスの場合（ステップＳ21／Ｎ）、DPSでVCC印加し、電流測定する（ステップＳ30）。
補正電流計算する。すなわち、補正電流値＝印加電流設定値＋DPS電流測定値を計算する（ステップＳ31）。
｜クランプ電流設定分解能｜＞｜補正電流値｜であるか否かを判定する（ステップＳ33）。
｜クランプ電流設定分解能｜＞｜補正電流値｜であるある場合（ステップＳ33／Ｙ）、ステップＳ26に進み、｜クランプ電流設定分解能｜＞｜補正電流値｜でない場合（ステップＳ33／Ｎ）、（DPS印加電圧＝DPS印加電圧値＋Δ電圧値）の電圧を印加し、電流を測定し（ステップＳ32）、ステップＳ31に戻る。
｜クランプ電流設定分解能｜＞｜補正電流値｜でない場合（ステップＳ25／Ｎ）、（DPS印加電圧＝DPS印加電圧値−Δ電圧値）の電圧を印加し、電流を測定し（ステップＳ24）、ステップＳ23に戻る。
電流印加端子と測定端子とが同一の場合についてのフローと異なる点は電流印加に用いられるPMU本数が汎用LSIテスト装置に搭載したPMU本数Mではなく、１本少ないN=M-1であることと測定対象端子が電流印加している端子とは異なる点のみである。
電圧測定端子が電流印加端子以外の端子の場合（ステップＳ２／Ｎ）、図２から図３に移って、印加電流設定値＞PMU最大印加電流×PMU本数N、かつＮ＝PMU本数−１であるか否かを判定する（ステップＳ19）。
印加電流設定値＞PMU最大印加電流×PMU本数N、かつＮ＝PMU本数−１である場合（ステップＳ19／Ｙ）、DPSのクランプ電流設定値＝プログラムから読んだ印加電流設定値（Iout）に設定する（ステップＳ20）。
印加電流方向か否かを判定する。Ｙはマイナス（デバイスからテスターに向かう電流）であり、Ｎはプラス（テスターからデバイスに向かう電流）である（ステップＳ21）。
印加電流方向である場合（ステップＳ21／Ｙ）、DPSで0V印加し、電流測定する（ステップＳ22）。
補正電流計算する。すなわち、｜補正電流値｜＝｜印加電流設定値｜−｜DPS電流測定値｜を計算する（ステップＳ23）。
｜クランプ電流設定分解能｜＞｜補正電流値｜であるか否かを判定する（ステップＳ25）。
PMUの１本あたりの電流値を計算する。すなわち、PMU設定電流（Ip4）＝｜補正電流値｜／PMU本数（N）を計算する（ステップＳ26）。
DPSはクランプ電流値印加し、PMUはPMUで補正電流値（Ip4×N本）を測定する（ステップＳ27）。
補正対象端子の特性測定し、補正電流印加に使用していないPMUで特性を測定し（ステップＳ28）、終了する。
印加電流設定値＞PMU最大印加電流×PMU本数N、かつＮ＝PMU本数−１でない場合（ステップＳ19／Ｎ）、PMUの１本あたりの電流値を計算する。すなわち、PMU設定電流（Ip3）＝印加電流設定値／PMU本数（N）を計算する（ステップＳ29）。
PMUはPMUで補正電流値（Ip3×N本）を印加し（ステップＳ34）、ステップＳ28に進む。
印加電流方向がプラスの場合（ステップＳ21／Ｎ）、DPSでVCC印加し、電流測定する（ステップＳ30）。
補正電流計算する。すなわち、補正電流値＝印加電流設定値＋DPS電流測定値を計算する（ステップＳ31）。
｜クランプ電流設定分解能｜＞｜補正電流値｜であるか否かを判定する（ステップＳ33）。
｜クランプ電流設定分解能｜＞｜補正電流値｜であるある場合（ステップＳ33／Ｙ）、ステップＳ26に進み、｜クランプ電流設定分解能｜＞｜補正電流値｜でない場合（ステップＳ33／Ｎ）、（DPS印加電圧＝DPS印加電圧値＋Δ電圧値）の電圧を印加し、電流を測定し（ステップＳ32）、ステップＳ31に戻る。
｜クランプ電流設定分解能｜＞｜補正電流値｜でない場合（ステップＳ25／Ｎ）、（DPS印加電圧＝DPS印加電圧値−Δ電圧値）の電圧を印加し、電流を測定し（ステップＳ24）、ステップＳ23に戻る。
図４は、本発明に係る大電流印加の場合の測定装置の構成図である。
同図において、ＤＰＳはクランプ電流設定して電圧印加を行い、ＰＭＵは電流印加電圧測定モードで並列に接続することを示している。
同図において、ＤＰＳはクランプ電流設定して電圧印加を行い、ＰＭＵは電流印加電圧測定モードで並列に接続することを示している。
＜プログラム＞
以上で説明した本発明にかかる半導体試験装置は、コンピュータで処理を実行させるプログラムによって実現されている。コンピュータとしては、例えばパーソナルコンピュータやワークステーションなどの汎用的なものが挙げられるが、本発明はこれに限定されるものではない。よって、一例として、プログラムにより本発明を実現する場合の説明を以下で行う。
以上で説明した本発明にかかる半導体試験装置は、コンピュータで処理を実行させるプログラムによって実現されている。コンピュータとしては、例えばパーソナルコンピュータやワークステーションなどの汎用的なものが挙げられるが、本発明はこれに限定されるものではない。よって、一例として、プログラムにより本発明を実現する場合の説明を以下で行う。
複数のデバイス測定用のＤＣ測定用電源ユニットと、電流クランプ機能を有する複数のデバイス電源用電源ユニットと、を搭載した半導体試験装置を制御するプログラムにおいて、コンピュータに、第１のプログラム制御可能なリレー群が、複数のＤＣ測定用電源ユニットどうしを並列に接続する手順、第２のプログラム制御可能なリレー群が、第１のリレー群で並列接続された出力ノードを任意のテスター端子または任意のデバイス端子に接続する手順、第３のプログラム制御可能なリレー群が、複数のデバイス電源用電源ユニットを前記出力ノードに並列に接続する手順、を実行させるプログラムが挙げられる。
これにより、プログラムが実行可能なコンピュータ環境さえあれば、どこにおいても本発明にかかる装置を実現することができる。
このようなプログラムは、コンピュータに読み取り可能な記録媒体に記憶されていてもよい。
このようなプログラムは、コンピュータに読み取り可能な記録媒体に記憶されていてもよい。
＜記録媒体＞
ここで、記録媒体としては、例えば、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory）、フレキシブルディスク（ＦＤ）、ＣＤ−Ｒ（CD Recordable）、ＤＶＤ（Digital Versatile Disk）などのコンピュータで読み取り可能な記録媒体、フラッシュメモリ、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、ＦｅＲＡＭ（強誘電体メモリ）等の半導体メモリやＨＤＤ（Hard Disc Drive）が挙げられる。
ここで、記録媒体としては、例えば、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory）、フレキシブルディスク（ＦＤ）、ＣＤ−Ｒ（CD Recordable）、ＤＶＤ（Digital Versatile Disk）などのコンピュータで読み取り可能な記録媒体、フラッシュメモリ、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、ＦｅＲＡＭ（強誘電体メモリ）等の半導体メモリやＨＤＤ（Hard Disc Drive）が挙げられる。
以上において、本実施形態によれば、半導体試験装置としての汎用ＬＳＩテスト装置を使用するユーザ側でテストボード上に負荷電流印加用の例えば一連の抵抗網を外付する必要がなくテスト装置の機能のみで大電流負荷を高精度に生成することができる方法を提供することができ、しかも汎用ＬＳＩテスト装置に新たに大電流印加用の測定ユニットを追加することなく、大電流印加電圧測定を実現することができ、大電流印加電圧測定が可能な安価のテスターを提供することができる。
なお、上述した実施の形態は、本発明の好適な実施の形態の一例を示すものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において、種々変形実施が可能である。
１ ＰＭＵ
２ ＤＰＳ
３ 汎用ＬＳＩテスター
４ プログラム制御可能なリレー群
６ 第１のプログラム制御可能なリレー群
８ 第２のプログラム制御可能なリレー群
９ 第３のプログラム制御可能なリレー
１０ ＤＵＴ
２０ バスライン
２１ ＣＰＵ
２２ ＲＡＭ
２３ ＲＯＭ
２４ Ｉ／Ｏ
２ ＤＰＳ
３ 汎用ＬＳＩテスター
４ プログラム制御可能なリレー群
６ 第１のプログラム制御可能なリレー群
８ 第２のプログラム制御可能なリレー群
９ 第３のプログラム制御可能なリレー
１０ ＤＵＴ
２０ バスライン
２１ ＣＰＵ
２２ ＲＡＭ
２３ ＲＯＭ
２４ Ｉ／Ｏ
Claims (8)
- 複数のデバイス測定用のＤＣ測定用電源ユニットと、
電流クランプ機能を有する複数のデバイス電源用電源ユニットと、を搭載した半導体試験装置において、
前記複数のＤＣ測定用電源ユニットを並列に接続する第１のプログラム制御可能なリレー群と、
前記第１のプログラム制御可能なリレー群で並列接続された出力ノードをデバイスの任意のテスター端子に接続可能な第２のプログラム制御可能なリレー群と、
前記複数のデバイス電源用電源ユニットを前記出力ノードに並列に接続する第３のプログラム制御可能なリレー群と、を備えたことを特徴とする半導体試験装置。 - 前記デバイス電源用電源ユニットは、前記電流クランプ機能を使用して電流クランプ値を設定し、前記電流クランプ機能がなければ前記電流クランプ値を超える電流が前記デバイスの被対象端子に流れることになる電圧を印加することによって前記被対象端子には当該電流クランプ値の電流を印加するとともに、前記被対象端子に並列接続された１つ又は複数のＤＣ測定用電源ユニットを電流印加電圧測定モードに設定して、前記デバイス電源用電源ユニットで測定した電流クランプ状態の電流値と所期の印加電流値との差分を電流印加して補正することを特徴とする請求項１記載の半導体試験装置。
- 電流印加後の電圧測定を、前記電流印加電圧測定モードで電流を追加補正するＤＣ測定用電源ユニットを用いて行うようにしたことを特徴とする請求項１または２記載の半導体試験装置。
- 電流印加後の電圧測定を、前記電流印加電圧測定モードで電流を追加補正するＤＣ測定ユニット以外の測定ユニットを用いて、電流印加している端子以外の端子の電圧または電流を測定するようにしたことを特徴とする請求項１または２記載の半導体試験装置。
- 前記デバイス電源用電源ユニットと前記ＤＣ測定用電源ユニットとを用いた電流印加電圧測定の一連の操作手順によるテスト方法をあらかじめ汎用ＬＳＩテスト装置のユーテリティソフトとして組み込んだことを特徴とする請求項１から４のいずれか一項記載の半導体試験装置。
- 複数のデバイス測定用のＤＣ測定用電源ユニットと、電流クランプ機能を有する複数のデバイス電源用電源ユニットと、を搭載した半導体試験装置の制御方法において、
前記複数のＤＣ測定用電源ユニットどうしを並列に接続し、
並列接続された出力ノードを任意のテスター端子または任意のデバイス端子に接続し、
前記複数のデバイス電源用電源ユニットを前記出力ノードに並列に接続することを特徴とする半導体試験装置の制御方法。 - 複数のデバイス測定用のＤＣ測定用電源ユニットと、電流クランプ機能を有する複数のデバイス電源用電源ユニットと、を搭載した半導体試験装置を制御するプログラムにおいて、
コンピュータに、
第１のプログラム制御可能なリレー群が、前記複数のＤＣ測定用電源ユニットを並列に接続する手順、
第２のプログラム制御可能なリレー群が、前記第１のリレー群で並列接続された出力ノードを任意のテスター端子または任意のデバイス端子に接続する手順、
第３のプログラム制御可能なリレー群が、前記複数のデバイス電源用電源ユニットを前記出力ノードに並列に接続する手順、
を実行させることを特徴とするプログラム。 - 請求項７記載のプログラムを記録したことを特徴とする記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009224657A JP5326971B2 (ja) | 2009-09-29 | 2009-09-29 | 半導体試験装置、半導体試験装置の制御方法、プログラム、及び記録媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009224657A JP5326971B2 (ja) | 2009-09-29 | 2009-09-29 | 半導体試験装置、半導体試験装置の制御方法、プログラム、及び記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011075308A JP2011075308A (ja) | 2011-04-14 |
| JP5326971B2 true JP5326971B2 (ja) | 2013-10-30 |
Family
ID=44019472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009224657A Expired - Fee Related JP5326971B2 (ja) | 2009-09-29 | 2009-09-29 | 半導体試験装置、半導体試験装置の制御方法、プログラム、及び記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5326971B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114884381B (zh) * | 2022-07-13 | 2022-10-04 | 广东盈峰科技有限公司 | 一种数控高精度超低纹波高压直流源装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH026759A (ja) * | 1988-06-25 | 1990-01-10 | Nec Corp | 論理集積回路の試験装置 |
| JPH0639344Y2 (ja) * | 1988-06-27 | 1994-10-12 | 株式会社アドバンテスト | 電流・電圧制限回路 |
| JP2000081460A (ja) * | 1998-06-25 | 2000-03-21 | Hitachi Electronics Eng Co Ltd | Ｉｃ試験装置用電源装置 |
| JP2002139539A (ja) * | 2000-10-30 | 2002-05-17 | Advantest Corp | 半導体デバイスの電源電流測定方法・電源電流測定装置 |
| JP2002286800A (ja) * | 2001-03-26 | 2002-10-03 | Hitachi Electronics Eng Co Ltd | 半導体試験装置 |
| JP2006010572A (ja) * | 2004-06-28 | 2006-01-12 | Sharp Corp | 電子部品の電気特性の測定方法およびその測定装置 |
| JP4334463B2 (ja) * | 2004-12-02 | 2009-09-30 | イノテック株式会社 | 半導体集積回路のテスト装置および方法 |
-
2009
- 2009-09-29 JP JP2009224657A patent/JP5326971B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011075308A (ja) | 2011-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9746520B2 (en) | Systems and methods mitigating temperature dependence of circuitry in electronic devices | |
| US9240774B2 (en) | Fast single-ended to differential converter | |
| TWI485416B (zh) | 測試裝置用的電源裝置以及使用該電源裝置的測試裝置 | |
| JP2017527029A (ja) | 制御装置に接続可能な周辺回路をシミュレーションするためのシミュレーション装置および方法 | |
| JP5559724B2 (ja) | 試験装置用の電源装置およびそれを用いた試験装置 | |
| JP2010139442A (ja) | 試験装置および診断方法 | |
| WO2018196986A1 (en) | Calibration arrangement and method for deriving a resistance of a resistor | |
| JP5326971B2 (ja) | 半導体試験装置、半導体試験装置の制御方法、プログラム、及び記録媒体 | |
| JP2007304006A (ja) | ２次電池充放電検査装置及び２次電池充放電検査方法 | |
| TW200817706A (en) | V/I source and test system incorporating the same | |
| GB2507093A (en) | Method and circuit for measuring the electrical resistance of a thermocouple | |
| JP4417084B2 (ja) | アナログ回路の故障検出シミュレーションシステム | |
| TWI706137B (zh) | 測試系統及其操作方法 | |
| JP5672783B2 (ja) | 測定装置、測定プログラムおよび測定方法 | |
| JP6230894B2 (ja) | サージ試験装置、サージ試験方法及び電子部品 | |
| JP2010096606A (ja) | 電圧印加電流測定回路とそれを用いた半導体試験装置 | |
| JP2009222602A (ja) | 差動出力回路の試験方法および試験回路 | |
| JP5012430B2 (ja) | 直流試験装置及び半導体試験装置 | |
| JP2567862B2 (ja) | 抵抗値の測定方法 | |
| JP2007093460A (ja) | 半導体試験装置および半導体試験方法 | |
| JP2005122497A (ja) | アナログ機能記述を利用したテスト回路作成方法 | |
| JP2012185055A (ja) | 評価試験装置および評価試験方法 | |
| TW201723524A (zh) | 電源測試裝置及方法 | |
| JP2010122149A (ja) | Ｄｃモジュールおよびそれを用いた半導体試験装置 | |
| JP2009115506A (ja) | 直流試験装置及び半導体試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120807 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130430 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130625 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130708 |
|
| LAPS | Cancellation because of no payment of annual fees |