JP5323936B2 - 推論的割込みベクトルプリフェッチのための装置および方法 - Google Patents
推論的割込みベクトルプリフェッチのための装置および方法 Download PDFInfo
- Publication number
- JP5323936B2 JP5323936B2 JP2011522121A JP2011522121A JP5323936B2 JP 5323936 B2 JP5323936 B2 JP 5323936B2 JP 2011522121 A JP2011522121 A JP 2011522121A JP 2011522121 A JP2011522121 A JP 2011522121A JP 5323936 B2 JP5323936 B2 JP 5323936B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- interrupt
- address
- cache
- exception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0893—Caches characterised by their organisation or structure
- G06F12/0897—Caches characterised by their organisation or structure with two or more cache hierarchy levels
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3802—Instruction prefetching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
- G06F9/3865—Recovery, e.g. branch miss-prediction, exception handling using deferred exception handling, e.g. exception flags
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline, look ahead using instruction pipelines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
なお、以下に、出願当初の特許請求の範囲に記載された発明を付記する。
[C1]
プロセッサ中の命令パイプラインの1つまたは複数のステージにおける命令の実行の失敗に起因する例外状態を検出することと、
前記プロセッサが前記検出された例外状態に応答して割込みを受け付ける前に、前記検出された例外状態に応答して割込みハンドラの開始アドレスにおける命令の存在について命令キャッシュを検査することと、
前記命令を前記命令キャッシュにロードするために、前記命令が前記命令キャッシュ中に存在しないとき、前記命令キャッシュ以外のストレージから前記割込みハンドラの前記開始アドレスにおける前記命令をプリフェッチすることであって、それにより、前記プロセッサが前記検出された例外状態に応答して前記割込みを受け付ける時間までに、前記命令が前記命令キャッシュ中で利用可能になる、プリフェッチすることと
を備える、割込み処理のための方法。
[C2]
前記命令パイプライン中で処理されている他の命令がフォールト指示なしに完了することができるかどうかを判断するために、前記他の命令を並列に評価することであって、前記他の命令が、前記例外状態が検出された前記命令よりも古い命令である、評価すること
をさらに備える、C1に記載の方法。
[C3]
前記より古い命令がフォールト指示なしに完了することができると判断されると、前記例外状態に応答して前記割込みを処理することであって、それにより、前記割込みハンドラが実行され、前記プロセッサが通常のプログラムフローに戻る、処理すること
をさらに備える、C2に記載の方法。
[C4]
前記より古い命令がフォールト指示なしに完了することができないと判断されると、前記検査ステップおよび前記プリフェッチステップを終了すること
をさらに備える、C2に記載の方法。
[C5]
複数の検出された例外状態の中で前記例外状態に優先順位を付けることと、
前記優先順位を付けられた例外状態に関連付けられた前記割込みハンドラの前記開始アドレスである割込みベクトルアドレスを保持する特殊目的レジスタを選択することと
をさらに備える、C1に記載の方法。
[C6]
前記選択された特殊目的レジスタからの前記割込みベクトルアドレスをプリフェッチアドレスレジスタに記憶することと、
前記プリフェッチアドレスレジスタに記憶された前記アドレスにおける前記命令をプリフェッチすることと
をさらに備える、C5に記載の方法。
[C7]
命令キャッシュ中の割込みハンドラの開始アドレスにおける命令の前記存在について検査することが、
前記開始アドレスにおける前記命令キャッシュの連想メモリ部分を読み取ることと、
前記命令キャッシュのランダムアクセスメモリ部分を読み取ることなしに、前記命令が前記命令キャッシュ中に存在するかまたは存在しないかの指示を発生することと
を備える、C1に記載の方法。
[C8]
割込みベクトルテーブルを利用する割込み処理のための方法であって、前記方法が、
プロセッサ中の命令パイプラインの1つまたは複数のステージにおける例外状態を検出することと、
前記プロセッサが前記検出された例外状態に応答して割込みを受け付ける前に、前記検出された例外状態に応答して割込みベクトルテーブル中に保持された命令の存在について命令キャッシュを検査することと、
前記命令と前記ベクトルテーブルとを前記命令キャッシュにロードするために、前記命令が前記命令キャッシュ中に存在しないとき、前記命令キャッシュ以外のストレージから前記命令をプリフェッチすること
を備える方法。
[C9]
前記命令がプログラムカウンタ相対ブランチ命令であると判断すると、前記検出された例外状態に関連付けられた割込みハンドラのブランチターゲットアドレスを計算することと、
前記ブランチターゲットアドレスにおける割込みハンドラ命令の存在について前記命令キャッシュを検査することと、
前記割込みハンドラ命令を前記命令キャッシュにロードするために、前記割込みハンドラ命令が前記命令キャッシュ中に存在しないとき、前記命令キャッシュより上のストレージから前記ブランチターゲットアドレスにおける割込みハンドラ命令をプリフェッチすることであって、それにより、前記プロセッサが前記検出された例外状態に応答して前記割込みを受け付ける時間までに、前記命令が前記命令キャッシュ中で利用可能になる、プリフェッチすることと
をさらに備える、C8に記載の方法。
[C10]
前記命令パイプライン中で処理されている他の命令がフォールト指示なしに完了することができるかどうかを判断するために、前記他の命令を並列に評価することであって、前記他の命令が、前記例外状態が検出された前記命令よりも古い命令である、評価すること
をさらに備える、C8に記載の方法。
[C11]
前記より古い命令がフォールト指示なしに完了することができると判断されると、前記例外状態に応答して前記割込みを処理することであって、それにより、前記割込みハンドラが実行され、前記プロセッサが通常のプログラムフローに戻る、処理すること
をさらに備える、C10に記載の方法。
[C12]
前記より古い命令がフォールト指示なしに完了することができないという前記判断時に、前記割込みハンドラ命令が前記命令キャッシュ中に存在することを保証するために前記ステップを終了すること
をさらに備える、C10に記載の方法。
[C13]
複数の検出された例外状態の中で前記例外状態に優先順位を付けることと、
前記優先順位を付けられた例外状態に関連付けられたプログラムカウンタ相対ブランチ命令のアドレスである割込みベクトルテーブルアドレスを保持する特殊目的レジスタを選択すること
をさらに備える、C8に記載の方法。
[C14]
前記命令がプログラムカウンタ(PC)相対ブランチ命令である、C13に記載の方法。
[C15]
前記命令キャッシュ中に前記命令が存在するとき、前記命令を実行することなしに前記命令キャッシュ中の前記命令をフェッチすること
をさらに備える、C8に記載の方法。
[C16]
割込み処理論理をもつプロセッサであって、
プロセッサパイプラインの様々なステージにおいて1つまたは複数の例外状態を検出するように動作可能な例外検出論理回路と、
1つまたは複数の検出された例外状態から選択された最高優先順位の検出された例外状態に関する所定の優先順位に基づいて例外ベクトルアドレスを発生するように動作可能な優先順位付け論理回路と、
前記プロセッサが前記検出された例外状態に応答して割込みを受け付ける前に、前記選択された例外状態に応答して前記例外ベクトルアドレスにおける命令の存在について命令キャッシュを検査するように動作可能な第1の論理回路と、
前記命令を前記命令キャッシュ中にロードするために、前記命令が前記命令キャッシュ中に存在しないとき、前記命令キャッシュより上のストレージに前記例外ベクトルアドレスにおける前記命令をプリフェッチするように動作可能な第2の論理回路であって、それにより、前記プロセッサが前記検出された例外状態に応答して前記割込みを受け付ける時間までに、前記命令が前記命令キャッシュ中で利用可能になる、第2の論理回路と
を備えるプロセッサ。
[C17]
前記例外アドレスにおける前記命令が、前記最高優先順位の検出された例外状態に関連付けられた割込みハンドラの開始アドレスである、C16に記載のプロセッサ。
[C18]
前記例外アドレスにおける前記命令が、前記最高優先順位の検出された例外状態に関連付けられた割込みベクトルテーブル中に保持された命令である、C16に記載のプロセッサ。
[C19]
前記命令がプログラムカウンタ(PC)相対ブランチ命令であると判断すると、前記最高優先順位の検出された例外状態に関連付けられた割込みハンドラのブランチターゲットアドレスを計算するための第3の論理回路と、
前記ブランチターゲットアドレスにおける割込みハンドラ命令の存在について前記命令キャッシュを検査するための第4の論理回路と、
前記割込みハンドラ命令を前記命令キャッシュにロードするために、前記割込みハンドラ命令が前記命令キャッシュ中に存在しないとき、前記命令キャッシュより上のストレージに前記ブランチターゲットアドレスにおける前記割込みハンドラ命令をプリフェッチするための第5の論理回路と
をさらに備える、C18に記載のプロセッサ。
[C20]
前記第3の論理回路が、
前記命令がPC相対ブランチ命令であると判断し、アドレスオフセットを発生するための論理回路を有するブランチ検出およびオフセット発生器と、
前記アドレスオフセットを利用してブランチターゲットアドレスを発生するための加算器と
を備える、C19に記載のプロセッサ。
[C21]
命令キャッシュをさらに備え、前記命令キャッシュが、
複数のプログラム命令を保持するためのランダムアクセスメモリ(RAM)部分と、
前記プログラム命令に関連付けられたアドレスを保持するための連想メモリ(CAM)部分であって、前記命令キャッシュの前記RAM部分を読み取ることなしに、前記アドレスに関連付けられた命令が前記命令キャッシュの前記RAM部分中に存在するかまたは存在しないかの指示を発生するためのアドレスを用いてアクセスできる、CAM部分と
を備える、C16に記載のプロセッサ。
[C22]
前記命令パイプライン中で処理されている他の命令がフォールト指示なしに完了することができるかどうかを判断するために、前記他の命令を並列に評価するための割込み論理回路であって、前記他の命令が、前記例外状態が検出された前記命令よりも古い命令である、割込み論理回路
をさらに備える、C16に記載のプロセッサ。
Claims (22)
- プロセッサ中の命令パイプラインの1つまたは複数のステージにおける第1の命令の実行の失敗に起因する例外状態を検出することと、
前記プロセッサが前記検出された例外状態に応答して発生した割込みを受け付けるように判断することと並列して、前記検出された例外状態に応答して割込みハンドラの開始アドレスにおける第2の命令の存在について命令キャッシュを検査することと、
前記第2の命令を前記命令キャッシュにロードするために、前記第2の命令が前記命令キャッシュ中に存在しないとき、前記命令キャッシュ以外のストレージから前記割込みハンドラの前記開始アドレスにおける前記第2の命令をプリフェッチすることであって、それにより、前記プロセッサが前記検出された例外状態に応答して発生した前記割込みを受け付ける時間までに、前記第2の命令が前記命令キャッシュ中で利用可能になる、プリフェッチすることと
を備える、割込み処理のための方法。 - 前記命令パイプライン中で処理されている第3の命令がフォールト指示なしに完了することができるかどうかを判断するために、前記第3の命令を並列に評価することであって、前記第3の命令が、前記例外状態が検出された前記第1の命令よりも古い命令である、評価すること
をさらに備える、請求項1に記載の方法。 - 前記より古い命令がフォールト指示なしに完了することができると判断されると、前記例外状態に応答して前記割込みを処理することであって、それにより、前記割込みハンドラが実行され、前記プロセッサが通常のプログラムフローに戻る、処理すること
をさらに備える、請求項2に記載の方法。 - 前記より古い命令がフォールト指示なしに完了することができないと判断されると、前記検査することおよび前記プリフェッチすることを終了すること
をさらに備える、請求項2に記載の方法。 - 複数の検出された例外状態の中で前記例外状態に優先順位を付けることと、
前記優先順位を付けられた例外状態に関連付けられた前記割込みハンドラの前記開始アドレスである割込みベクトルアドレスを保持する特殊目的レジスタを選択することと
をさらに備える、請求項1に記載の方法。 - 前記選択された特殊目的レジスタからの前記割込みベクトルアドレスをプリフェッチアドレスレジスタに記憶することと、
前記プリフェッチアドレスレジスタに記憶された前記アドレスにおける前記第2の命令をプリフェッチすることと
をさらに備える、請求項5に記載の方法。 - 前記命令キャッシュ中の前記割込みハンドラの前記開始アドレスにおける前記第2の命令の前記存在について検査することが、
前記割込みハンドラの前記開始アドレスと一致するアドレスが、前記命令キャッシュの連想メモリ部に記憶されているか否かを調べることと、 前記命令キャッシュのランダムアクセスメモリ部分を読み取ることなしに、前記第2の命令が前記命令キャッシュ中に存在するかまたは存在しないかの指示を発生することとを備える、請求項1に記載の方法。 - 割込みベクトルテーブルを利用する割込み処理のための方法であって、前記方法が、
プロセッサ中の命令パイプラインの1つまたは複数のステージにおける例外状態を検出することと、
前記検出された例外状態に応答して割込みベクトルテーブル中に保持されたベクトルアドレスにおける命令の存在について命令キャッシュを検査することと、
前記プロセッサが前記検出された例外状態に応答して割込みを受け付ける前に、前記命令が前記命令キャッシュ中に存在するとき、前記ベクトルアドレスにおける前記命令をフェッチすることと、
前記命令と前記割込みベクトルテーブルとを前記命令キャッシュにロードするために、前記命令が前記命令キャッシュ中に存在しないとき、前記命令キャッシュ以外のストレージから前記命令をプリフェッチすることであって、前記命令が、割込みハンドラのアドレスが判断されるプログラムカウンタ相対ブランチ命令である、プリフェッチすることと
を備える方法。 - 前記プログラムカウンタ相対ブランチ命令に従って前記検出された例外状態に関連付けられた前記割込みハンドラを示すブランチターゲットアドレスを計算することと、
前記ブランチターゲットアドレスにおける割込みハンドラ命令の存在について前記命令キャッシュを検査することと、
前記割込みハンドラ命令を前記命令キャッシュにロードするために、前記割込みハンドラ命令が前記命令キャッシュ中に存在しないとき、前記命令キャッシュより上のストレージから前記ブランチターゲットアドレスにおける前記割込みハンドラ命令をプリフェッチすることであって、それにより、前記プロセッサが前記検出された例外状態に応答して前記割込みを受け付ける時間までに、前記割込みハンドラ命令が前記命令キャッシュ中で利用可能になる、プリフェッチすることと
をさらに備える、請求項8に記載の方法。 - 前記命令パイプライン中で処理されている他の命令がフォールト指示なしに完了することができるかどうかを判断するために、前記命令パイプライン中の前記他の命令を並列に評価することであって、前記他の命令が、前記例外状態が検出された前記命令パイプライン中の前の命令よりも古い命令である、評価すること
をさらに備える、請求項8に記載の方法。 - 前記より古い命令がフォールト指示なしに完了することができると判断されると、前記例外状態に応答して前記割込みを処理することであって、それにより、前記割込みハンドラが実行され、前記プロセッサが通常のプログラムフローに戻る、処理すること
をさらに備える、請求項10に記載の方法。 - より古い命令がフォールト指示なしに完了することができないという判断時に、前記割込みハンドラ命令が前記命令キャッシュ中に存在することを保証するための、前記検査することおよび前記プリフェッチすることを終了すること
をさらに備える、請求項10に記載の方法。 - 複数の検出された例外状態の中で前記例外状態に優先順位を付けることと、
前記優先順位を付けられた例外状態に関連付けられたプログラムカウンタ相対ブランチ命令のアドレスである割込みベクトルテーブルアドレスを保持する特殊目的レジスタを選択すること
をさらに備える、請求項8に記載の方法。 - 前記命令がプログラムカウンタ(PC)相対ブランチ命令である、請求項13に記載の方法。
- 前記命令キャッシュ中に前記命令が存在するとき、前記命令を実行することなしに前記命令キャッシュから前記命令をフェッチすること
をさらに備える、請求項8に記載の方法。 - 割込み処理論理をもつプロセッサであって、
プロセッサパイプラインの様々なステージにおいて1つまたは複数の例外状態を検出するように動作可能な例外検出論理回路と、
1つまたは複数の検出された例外状態から選択された最高優先順位の検出された例外状態に関する所定の優先順位に基づいて例外ベクトルアドレスを発生するように動作可能な優先順位付け論理回路と、
前記プロセッサが前記検出された例外状態に応答して発生した割込みを受け付けるように判断することと並列して、前記選択された例外状態に応答して前記例外ベクトルアドレスにおける命令の存在について命令キャッシュを検査するように動作可能な第1の論理回路と、
前記命令を前記命令キャッシュ中にロードするために、前記命令が前記命令キャッシュ中に存在しないとき、前記命令キャッシュより上のストレージから前記例外ベクトルアドレスにおける前記命令をプリフェッチするように動作可能な第2の論理回路であって、それにより、前記プロセッサが前記検出された例外状態に応答して発生した前記割込みを受け付ける時間までに、前記命令が前記命令キャッシュ中で利用可能になる、第2の論理回路と
を備えるプロセッサ。 - 前記例外ベクトルアドレスにおける前記命令が、前記最高優先順位の検出された例外状態に関連付けられた割込みハンドラの開始アドレスである、請求項16に記載のプロセッサ。
- 前記例外ベクトルアドレスにおける前記命令が、前記最高優先順位の検出された例外状態に関連付けられた割込みベクトルテーブル中に保持された命令であって、前記命令が、割込みハンドラのアドレスが判断されるプログラムカウンタ(PC)相対ブランチ命令である、請求項16に記載のプロセッサ。
- 前記プログラムカウンタ(PC)相対ブランチ命令に従って前記最高優先順位の検出された例外状態に関連付けられた前記割込みハンドラを示すブランチターゲットアドレスを計算するための第3の論理回路と、
前記ブランチターゲットアドレスにおける割込みハンドラ命令の存在について前記命令キャッシュを検査するための第4の論理回路と、
前記割込みハンドラ命令を前記命令キャッシュにロードするために、前記割込みハンドラ命令が前記命令キャッシュ中に存在しないとき、前記命令キャッシュより上のストレージから前記ブランチターゲットアドレスにおける前記割込みハンドラ命令をプリフェッチするための第5の論理回路と
をさらに備える、請求項18に記載のプロセッサ。 - 前記第3の論理回路が、
前記命令がPC相対ブランチ命令であると判断し、アドレスオフセットを発生するための論理回路を有するブランチ検出およびオフセット発生器と、
前記アドレスオフセットを利用してブランチターゲットアドレスを発生するための加算器と
を備える、請求項19に記載のプロセッサ。 - 命令キャッシュをさらに備え、前記命令キャッシュが、
複数のプログラム命令を保持するためのランダムアクセスメモリ(RAM)部分と、 前記プログラム命令に関連付けられたアドレスを保持するための連想メモリ(CAM)部分であって、前記命令キャッシュの前記RAM部分を読み取ることなしに、前記アドレスに関連付けられた命令が前記命令キャッシュの前記RAM部分中に存在するかまたは存在しないかの指示を発生するためのアドレスを用いてアクセスできる、CAM部分と
を備える、請求項16に記載のプロセッサ。 - 前記プロセッサパイプライン中で処理されている他の命令がフォールト指示なしに完了することができるかどうかを判断するために、前記他の命令を並列に評価するための割込み論理回路であって、前記他の命令が、前記例外状態が検出された命令よりも古い命令である、割込み論理回路
をさらに備える、請求項16に記載のプロセッサ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/188,626 US8291202B2 (en) | 2008-08-08 | 2008-08-08 | Apparatus and methods for speculative interrupt vector prefetching |
US12/188,626 | 2008-08-08 | ||
PCT/US2009/052118 WO2010017077A2 (en) | 2008-08-08 | 2009-07-29 | Apparatus and methods for speculative interrupt vector prefetching |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011530741A JP2011530741A (ja) | 2011-12-22 |
JP5323936B2 true JP5323936B2 (ja) | 2013-10-23 |
Family
ID=41653950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011522121A Expired - Fee Related JP5323936B2 (ja) | 2008-08-08 | 2009-07-29 | 推論的割込みベクトルプリフェッチのための装置および方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8291202B2 (ja) |
EP (1) | EP2327013A2 (ja) |
JP (1) | JP5323936B2 (ja) |
KR (1) | KR101284097B1 (ja) |
CN (1) | CN102112966B (ja) |
TW (1) | TW201017531A (ja) |
WO (1) | WO2010017077A2 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9569363B2 (en) | 2009-03-30 | 2017-02-14 | Via Technologies, Inc. | Selective prefetching of physically sequential cache line to cache line that includes loaded page table entry |
US8161246B2 (en) | 2009-03-30 | 2012-04-17 | Via Technologies, Inc. | Prefetching of next physically sequential cache line after cache line that includes loaded page table entry |
US8392644B2 (en) * | 2010-07-30 | 2013-03-05 | Mips Technologies, Inc. | System and method for automatic hardware interrupt handling |
US20130166805A1 (en) * | 2010-12-14 | 2013-06-27 | Mitsubishi Electric Corporation | Interrupt cause management device and interrupt processing system |
US8972642B2 (en) * | 2011-10-04 | 2015-03-03 | Qualcomm Incorporated | Low latency two-level interrupt controller interface to multi-threaded processor |
WO2013095532A1 (en) * | 2011-12-22 | 2013-06-27 | Intel Corporation | Interrupt return instruction with embedded interrupt service functionality |
US9268626B2 (en) | 2011-12-23 | 2016-02-23 | Intel Corporation | Apparatus and method for vectorization with speculation support |
US10019390B2 (en) * | 2012-03-30 | 2018-07-10 | Intel Corporation | Using memory cache for a race free interrupt scheme without the use of “read clear” registers |
GB2503471B (en) * | 2012-06-27 | 2015-05-06 | Nordic Semiconductor Asa | Integrated-circuit radio |
GB2513043B (en) * | 2013-01-15 | 2015-09-30 | Imagination Tech Ltd | Improved control of pre-fetch traffic |
US9330011B2 (en) * | 2013-09-20 | 2016-05-03 | Via Alliance Semiconductor Co., Ltd. | Microprocessor with integrated NOP slide detector |
GB2519108A (en) * | 2013-10-09 | 2015-04-15 | Advanced Risc Mach Ltd | A data processing apparatus and method for controlling performance of speculative vector operations |
GB2522477B (en) | 2014-01-28 | 2020-06-17 | Advanced Risc Mach Ltd | Speculative interrupt signalling |
GB2535514B (en) | 2015-02-19 | 2021-09-22 | Advanced Risc Mach Ltd | Processor exception handling |
DE102015211458A1 (de) * | 2015-06-22 | 2016-12-22 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Absichern einer Programmzählerstruktur eines Prozessorsystems und zum Überwachen der Behandlung einer Unterbrechungsanfrage |
CN105183541B (zh) * | 2015-08-10 | 2019-07-12 | 上海斐讯数据通信技术有限公司 | 一种中断响应方法及系统 |
GB2543302B (en) * | 2015-10-14 | 2018-03-21 | Advanced Risc Mach Ltd | Vector load instruction |
US11188336B2 (en) * | 2015-12-28 | 2021-11-30 | Qualcomm Incorporated | Replay of partially executed instruction blocks in a processor-based system employing a block-atomic execution model |
CN105893165B (zh) * | 2016-03-29 | 2020-01-14 | 杭州和利时自动化有限公司 | 一种指令cache的故障诊断方法及系统 |
US9570134B1 (en) | 2016-03-31 | 2017-02-14 | Altera Corporation | Reducing transactional latency in address decoding |
US10095637B2 (en) * | 2016-09-15 | 2018-10-09 | Advanced Micro Devices, Inc. | Speculative retirement of post-lock instructions |
US10120819B2 (en) | 2017-03-20 | 2018-11-06 | Nxp Usa, Inc. | System and method for cache memory line fill using interrupt indication |
US10360374B2 (en) * | 2017-05-25 | 2019-07-23 | Intel Corporation | Techniques for control flow protection |
CN113568349B (zh) * | 2021-07-27 | 2023-05-02 | 深圳市轱辘车联数据技术有限公司 | 数据处理方法、装置、终端设备及可读存储介质 |
US11640270B2 (en) * | 2021-07-27 | 2023-05-02 | Beijing Tenafe Electronic Technology Co., Ltd. | Firmware-controlled and table-based conditioning for flexible storage controller |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09101892A (ja) * | 1995-10-06 | 1997-04-15 | Denso Corp | 情報処理装置及び例外処理用シーケンサ |
JP2929980B2 (ja) * | 1995-10-06 | 1999-08-03 | 株式会社デンソー | 情報処理装置 |
US5938762A (en) * | 1995-10-06 | 1999-08-17 | Denso Corporation | Method and apparatus for performing exception processing routine in pipeline processing |
US6192466B1 (en) * | 1999-01-21 | 2001-02-20 | International Business Machines Corporation | Pipeline control for high-frequency pipelined designs |
JP2000242507A (ja) * | 1999-02-23 | 2000-09-08 | Matsushita Electric Ind Co Ltd | プロセッサ |
JP2000347931A (ja) * | 1999-06-03 | 2000-12-15 | Matsushita Electric Ind Co Ltd | キャッシュメモリおよびキャッシュメモリ制御方法 |
JP2001056781A (ja) * | 1999-08-19 | 2001-02-27 | Sharp Corp | 情報処理装置 |
US6487653B1 (en) * | 1999-08-25 | 2002-11-26 | Advanced Micro Devices, Inc. | Method and apparatus for denormal load handling |
US6651163B1 (en) * | 2000-03-08 | 2003-11-18 | Advanced Micro Devices, Inc. | Exception handling with reduced overhead in a multithreaded multiprocessing system |
JP2001306335A (ja) * | 2000-04-27 | 2001-11-02 | Sony Corp | コンピュータ |
JP4423757B2 (ja) * | 2000-06-27 | 2010-03-03 | ソニー株式会社 | 例外処理システム及び方法、並びに、プロセッサ |
US20040111593A1 (en) * | 2002-12-05 | 2004-06-10 | International Business Machines Corporation | Interrupt handler prediction method and system |
EP1562116A1 (en) * | 2003-01-24 | 2005-08-10 | Fujitsu Limited | Interrupt control method and interrupt control device |
US20050182920A1 (en) * | 2004-02-13 | 2005-08-18 | Alexandre Palus | Apparatus and method for expedited exception handling using a dedicated port |
US7613911B2 (en) * | 2004-03-12 | 2009-11-03 | Arm Limited | Prefetching exception vectors by early lookup exception vectors within a cache memory |
-
2008
- 2008-08-08 US US12/188,626 patent/US8291202B2/en active Active
-
2009
- 2009-07-29 WO PCT/US2009/052118 patent/WO2010017077A2/en active Application Filing
- 2009-07-29 CN CN200980129767.1A patent/CN102112966B/zh not_active Expired - Fee Related
- 2009-07-29 JP JP2011522121A patent/JP5323936B2/ja not_active Expired - Fee Related
- 2009-07-29 EP EP09790941A patent/EP2327013A2/en not_active Withdrawn
- 2009-07-29 KR KR1020117005358A patent/KR101284097B1/ko not_active IP Right Cessation
- 2009-08-04 TW TW098126186A patent/TW201017531A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
WO2010017077A2 (en) | 2010-02-11 |
US8291202B2 (en) | 2012-10-16 |
CN102112966B (zh) | 2015-07-01 |
WO2010017077A3 (en) | 2011-04-28 |
US20100036987A1 (en) | 2010-02-11 |
KR20110051233A (ko) | 2011-05-17 |
EP2327013A2 (en) | 2011-06-01 |
KR101284097B1 (ko) | 2013-07-15 |
JP2011530741A (ja) | 2011-12-22 |
TW201017531A (en) | 2010-05-01 |
CN102112966A (zh) | 2011-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5323936B2 (ja) | 推論的割込みベクトルプリフェッチのための装置および方法 | |
JP2889955B2 (ja) | 分岐予測の方法とそのための装置 | |
KR101081662B1 (ko) | 비순차적 명령 어드레스들을 프리패치하기 위한 방법 및 장치 | |
KR101788683B1 (ko) | 루프에 대한 데이터 프리페치 요청들을 취소하기 위한 방법들 및 장치 | |
JP2009540411A (ja) | 高速で安価なストア−ロード競合スケジューリング及び転送機構 | |
US20080140996A1 (en) | Apparatus and methods for low-complexity instruction prefetch system | |
US20080140934A1 (en) | Store-Through L2 Cache Mode | |
US20080022080A1 (en) | Data access handling in a data processing system | |
US20050177819A1 (en) | Program tracing in a multithreaded processor | |
KR20090042303A (ko) | 가변 길이 명령 세트의 브랜치 명령의 최종 입도와 캐싱된 브랜치 정보의 관련 | |
US20080141002A1 (en) | Instruction pipeline monitoring device and method thereof | |
US20040225866A1 (en) | Branch prediction in a data processing system | |
US6983359B2 (en) | Processor and method for pre-fetching out-of-order instructions | |
JPH09330221A (ja) | マイクロプロセッサにおける早期例外を追跡するシステム及び方法 | |
CN112395000B (zh) | 一种数据预加载方法和指令处理装置 | |
US20080140993A1 (en) | Fetch engine monitoring device and method thereof | |
JP5485129B2 (ja) | コンピュータシステムにおいて割込みを処理するシステムおよび方法 | |
US7343481B2 (en) | Branch prediction in a data processing system utilizing a cache of previous static predictions | |
US20080141008A1 (en) | Execution engine monitoring device and method thereof | |
JP3112861B2 (ja) | マイクロプロセッサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121009 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130107 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130226 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130530 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130603 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130618 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130717 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |