JPH09330221A - マイクロプロセッサにおける早期例外を追跡するシステム及び方法 - Google Patents
マイクロプロセッサにおける早期例外を追跡するシステム及び方法Info
- Publication number
- JPH09330221A JPH09330221A JP9045403A JP4540397A JPH09330221A JP H09330221 A JPH09330221 A JP H09330221A JP 9045403 A JP9045403 A JP 9045403A JP 4540397 A JP4540397 A JP 4540397A JP H09330221 A JPH09330221 A JP H09330221A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- exception
- buffer
- unit
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title description 40
- 239000000872 buffer Substances 0.000 claims abstract description 114
- 230000008569 process Effects 0.000 description 18
- 230000002028 premature Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000011664 signaling Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
- G06F9/3865—Recovery, e.g. branch miss-prediction, exception handling using deferred exception handling, e.g. exception flags
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3842—Speculative instruction execution
Abstract
(57)【要約】
【課題】例外を追跡するのに必要な追加論理を最小限に
抑え、例外の時期尚早な間違った通知をなくする、マイ
クロプロセッサにおける早期例外を追跡するシステム及
び方法を提供すること。 【解決手段】本システムは、プログラム・メモリから命
令を取り出し、取り出した命令が実行されると、結果と
して例外条件になると判定された場合、例外メッセージ
を命令バッファに挿入し、取り出した命令が実行されて
も、結果として例外条件にはならないと判定された場
合、取り出した命令を命令バッファに挿入する命令フェ
ッチ・ユニットと、命令バッファに含まれる命令を実行
する実行ユニットと、命令を、実行ユニットによって処
理された後にプログラム順に命令バッファから削除し、
その命令を復号し、命令が例外メッセージである場合に
例外を知らせる命令撤回ユニットを含む。
抑え、例外の時期尚早な間違った通知をなくする、マイ
クロプロセッサにおける早期例外を追跡するシステム及
び方法を提供すること。 【解決手段】本システムは、プログラム・メモリから命
令を取り出し、取り出した命令が実行されると、結果と
して例外条件になると判定された場合、例外メッセージ
を命令バッファに挿入し、取り出した命令が実行されて
も、結果として例外条件にはならないと判定された場
合、取り出した命令を命令バッファに挿入する命令フェ
ッチ・ユニットと、命令バッファに含まれる命令を実行
する実行ユニットと、命令を、実行ユニットによって処
理された後にプログラム順に命令バッファから削除し、
その命令を復号し、命令が例外メッセージである場合に
例外を知らせる命令撤回ユニットを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、一般には、マイク
ロプロセッサ・システムに関し、詳細には、特殊命令符
号化の手段によって、早期例外を追跡するシステム及び
方法に関する。
ロプロセッサ・システムに関し、詳細には、特殊命令符
号化の手段によって、早期例外を追跡するシステム及び
方法に関する。
【０００２】
【従来の技術】当技術分野では汎用マイクロプロセッサ
・システムが知られている。通常、マイクロプロセッサ
は、ノイマン型モデル上に構築され、その場合、データ
及び命令は、位置によってアドレス指定可能であるシス
テム・メモリに記憶され、中央演算処理装置（ＣＰＵ）
が命令を順次インライン式に実行する。
・システムが知られている。通常、マイクロプロセッサ
は、ノイマン型モデル上に構築され、その場合、データ
及び命令は、位置によってアドレス指定可能であるシス
テム・メモリに記憶され、中央演算処理装置（ＣＰＵ）
が命令を順次インライン式に実行する。
【０００３】命令は通常、２進数の形で表される。単一
の命令は一般に、少なくともｏｐｃｏｄｅ、すなわち特
定の命令コードの２進表現を含む。ｏｐｃｏｄｅは、特
定の命令に応じて、１つ又は複数のオペランドを含むこ
ともできる。最後に、大部分の命令は、処理に必要な追
加情報の追跡を維持するために、１つ又は複数の制御ビ
ットを含む。
の命令は一般に、少なくともｏｐｃｏｄｅ、すなわち特
定の命令コードの２進表現を含む。ｏｐｃｏｄｅは、特
定の命令に応じて、１つ又は複数のオペランドを含むこ
ともできる。最後に、大部分の命令は、処理に必要な追
加情報の追跡を維持するために、１つ又は複数の制御ビ
ットを含む。
【０００４】命令の実行は通常、下記の３つの段階から
なる。
なる。
【０００５】１．命令フェッチ段階 ２．演算段階 ３．メモリ・アクセス段階 命令フェッチ段階中には、メモリから命令が取り出され
る。演算段階時には、命令が復号され、（アドレス計算
を含む）算術演算が実行される。メモリ・アクセス段階
中には、データがシステム・メモリから読み出され、あ
るいはシステム・メモリに書き込まれる。一般に、ＣＰ
Ｕ中の異なる機能ハードウェア・ユニットが、別個に３
つの段階の演算を実行する。多くの場合、これらの機能
ユニットはそれぞれ、命令フェッチ・ユニット、実行ユ
ニット、メモリ管理ユニットと呼ばれる。したがって、
各命令の実行には、少なくとも３クロック・サイクルが
必要である。各段階を完了するには、少なくとも１クロ
ック・サイクル全体が必要なので、大部分の現代のマイ
クロプロセッサ・システムは、命令パイプラインを利用
している。命令のパイプライン化は、命令の実行を重複
できるようにする、当技術分野における既知の方法であ
る。
る。演算段階時には、命令が復号され、（アドレス計算
を含む）算術演算が実行される。メモリ・アクセス段階
中には、データがシステム・メモリから読み出され、あ
るいはシステム・メモリに書き込まれる。一般に、ＣＰ
Ｕ中の異なる機能ハードウェア・ユニットが、別個に３
つの段階の演算を実行する。多くの場合、これらの機能
ユニットはそれぞれ、命令フェッチ・ユニット、実行ユ
ニット、メモリ管理ユニットと呼ばれる。したがって、
各命令の実行には、少なくとも３クロック・サイクルが
必要である。各段階を完了するには、少なくとも１クロ
ック・サイクル全体が必要なので、大部分の現代のマイ
クロプロセッサ・システムは、命令パイプラインを利用
している。命令のパイプライン化は、命令の実行を重複
できるようにする、当技術分野における既知の方法であ
る。
【０００６】下記に示した表１は、命令パイプラインの
典型的な従来技術の演算を示す。
典型的な従来技術の演算を示す。
【０００７】
【表１】
【０００８】表１に示すように、３つの命令実行段階
は、それぞれ、各クロック・サイクル中に単一の演算を
実行可能な、３つの別々の機能ユニットへと区画され
る。表１は、命令Ｉ0、Ｉ1、Ｉ2、Ｉ3及びＩ17が開始さ
れる、５つの実行サイクルを示す。図示のように、命令
Ｉ0及びＩ1は、完了するために各段階を循環する。した
がって、各命令を完了するのに、３クロック・サイクル
が必要であるとしても、理想的には、クロック・サイク
ルごとに１つの命令が完了すべきである。したがって、
ＡＬＵ命令（たとえば、ＡＤＤ、ＳＵＢ、ＡＮＤ、ＯＲ
等）及びメモリ・アクセス命令（たとえば、ＬＯＡＤ、
ＳＴＯＲＥ）を用いた場合、命令のパイプライン化は最
大限に動作する。しかし、条件付きプログラム制御命令
（たとえば、ＢＲＥ（等しい場合に分岐）、ＢＲＧ（大
きい場合に分岐）、ＢＲＬ（小さい場合に分岐）、等）
によって、パイプライン・シーケンスは複雑になる。
は、それぞれ、各クロック・サイクル中に単一の演算を
実行可能な、３つの別々の機能ユニットへと区画され
る。表１は、命令Ｉ0、Ｉ1、Ｉ2、Ｉ3及びＩ17が開始さ
れる、５つの実行サイクルを示す。図示のように、命令
Ｉ0及びＩ1は、完了するために各段階を循環する。した
がって、各命令を完了するのに、３クロック・サイクル
が必要であるとしても、理想的には、クロック・サイク
ルごとに１つの命令が完了すべきである。したがって、
ＡＬＵ命令（たとえば、ＡＤＤ、ＳＵＢ、ＡＮＤ、ＯＲ
等）及びメモリ・アクセス命令（たとえば、ＬＯＡＤ、
ＳＴＯＲＥ）を用いた場合、命令のパイプライン化は最
大限に動作する。しかし、条件付きプログラム制御命令
（たとえば、ＢＲＥ（等しい場合に分岐）、ＢＲＧ（大
きい場合に分岐）、ＢＲＬ（小さい場合に分岐）、等）
によって、パイプライン・シーケンスは複雑になる。
【０００９】条件付きプログラム制御命令は、条件付き
分岐命令とも呼ばれ、プログラム・データのリアルタイ
ム条件に依存する、プログラム・フローの１つの代替例
を与える。したがって、フローの方向は、条件が分かる
リアルタイムでしか判定できない。その結果、命令フェ
ッチ・ユニットは、条件付き分岐命令が完了し、それに
よって命令パイプラインで「バブル」を発生するまで待
機し、あるいは誤って予想し、したがって命令パイプラ
インで「バブル」を発生させる危険を冒して、フローの
方向を予想しなければならない。後者は、「投機的実
行」として知られている方法の１つの形態であり、当技
術分野でよく知られている。
分岐命令とも呼ばれ、プログラム・データのリアルタイ
ム条件に依存する、プログラム・フローの１つの代替例
を与える。したがって、フローの方向は、条件が分かる
リアルタイムでしか判定できない。その結果、命令フェ
ッチ・ユニットは、条件付き分岐命令が完了し、それに
よって命令パイプラインで「バブル」を発生するまで待
機し、あるいは誤って予想し、したがって命令パイプラ
インで「バブル」を発生させる危険を冒して、フローの
方向を予想しなければならない。後者は、「投機的実
行」として知られている方法の１つの形態であり、当技
術分野でよく知られている。
【００１０】さらに一般的には、投機的実行は、命令が
実際に完了するかどうかが分かる前に、命令の処理が開
始するといつでも生じると言える。投機的実行は、命令
の実行を最適化して性能を向上させるために使用され
る。いくつかのシステムでは、命令はプログラム順から
外れて実行される。これらのシステムでは、投機的実行
は、古い方の命令が首尾良く完了する（すなわち、例外
条件を発生させる）かどうかをシステムが知る前に、新
しい方の命令を実行するように動作することができる。
実行に基づき、古い方の命令によって例外条件が発生し
た場合、すべての新しい方の命令は、命令バッファから
破棄される。他の状況では、実行されていない古い方の
記憶命令が、同じ位置にアクセスするかどうかが分かる
前に、ロード命令を実行することによって、投機的実行
が生じることもある。実行に基づき、新しい方の命令が
ロードされたのと同じ位置に、古い方の命令が記憶され
ていることが分かった場合、古い方の記憶命令よりも新
しいすべての命令が、命令バッファから削除され、それ
らの命令が実行された結果が破棄される。
実際に完了するかどうかが分かる前に、命令の処理が開
始するといつでも生じると言える。投機的実行は、命令
の実行を最適化して性能を向上させるために使用され
る。いくつかのシステムでは、命令はプログラム順から
外れて実行される。これらのシステムでは、投機的実行
は、古い方の命令が首尾良く完了する（すなわち、例外
条件を発生させる）かどうかをシステムが知る前に、新
しい方の命令を実行するように動作することができる。
実行に基づき、古い方の命令によって例外条件が発生し
た場合、すべての新しい方の命令は、命令バッファから
破棄される。他の状況では、実行されていない古い方の
記憶命令が、同じ位置にアクセスするかどうかが分かる
前に、ロード命令を実行することによって、投機的実行
が生じることもある。実行に基づき、新しい方の命令が
ロードされたのと同じ位置に、古い方の命令が記憶され
ていることが分かった場合、古い方の記憶命令よりも新
しいすべての命令が、命令バッファから削除され、それ
らの命令が実行された結果が破棄される。
【００１１】投機的実行の他の使用の場合、命令フェッ
チ・ユニットが、条件付き分岐命令の結果を「推測」又
は予想し、目標アドレスか、又は予想による次のインラ
イン・プログラム・アドレスから条件が分かる前に、命
令を取り出すべく進める。条件が分かったときに、予想
が誤りであったと判定された場合、すでに取り出されて
いる誤った命令が破棄され、命令の取り出しは、正しい
アドレスから再開する。たとえば、表１を参照すると、
命令Ｉ2は、条件付き分岐命令ＩBである。命令フェッチ
・ユニットは、この分岐がとられないであろうと予想
し、その代わり、サイクルＴ3中に次のインライン・プ
ログラム命令Ｉ3を取り出す。リアルタイム演算時に、
実際にはこの分岐がとられ、命令フェッチ・ユニットの
予想は誤りになる。したがって、命令Ｉ3の取り出しは
誤りであり（すなわち、ＩBは「誤って予想された分
岐」である）、その結果、サイクルＴ3の実行段階に示
したように、パイプライン・シーケンス中にバブルが発
生する。命令Ｉ3は破棄され、命令の取り出しは、正し
いアドレス（すなわち、分岐目標アドレス）において、
命令Ｉ17のフェッチによって再開する。
チ・ユニットが、条件付き分岐命令の結果を「推測」又
は予想し、目標アドレスか、又は予想による次のインラ
イン・プログラム・アドレスから条件が分かる前に、命
令を取り出すべく進める。条件が分かったときに、予想
が誤りであったと判定された場合、すでに取り出されて
いる誤った命令が破棄され、命令の取り出しは、正しい
アドレスから再開する。たとえば、表１を参照すると、
命令Ｉ2は、条件付き分岐命令ＩBである。命令フェッチ
・ユニットは、この分岐がとられないであろうと予想
し、その代わり、サイクルＴ3中に次のインライン・プ
ログラム命令Ｉ3を取り出す。リアルタイム演算時に、
実際にはこの分岐がとられ、命令フェッチ・ユニットの
予想は誤りになる。したがって、命令Ｉ3の取り出しは
誤りであり（すなわち、ＩBは「誤って予想された分
岐」である）、その結果、サイクルＴ3の実行段階に示
したように、パイプライン・シーケンス中にバブルが発
生する。命令Ｉ3は破棄され、命令の取り出しは、正し
いアドレス（すなわち、分岐目標アドレス）において、
命令Ｉ17のフェッチによって再開する。
【００１２】時には、命令フェッチ・ユニットは、実行
することができ、あるいは実行できない命令を取り出す
間に、実行されると、結果として例外条件となる命令に
出会う。例外条件とは通常、パイプライン・シーケンス
中で、機能停止又はバブルを引き起こし、ＣＰＵに強制
的にプログラム実行フローを変更させる恐れのある条件
である。この機能停止又はバブルは通常、例外条件を示
す多数の信号によってＣＰＵ内で伝達される。一般に、
例外条件により、割込みハンドラによって優先付けられ
処理される割込みが発生する。割込みハンドラは、いく
つかのパイプ段階の実行を中断し、システム位置で新し
い命令の実行を開始し、しかるべく特権演算モードを変
更することができる。第１段階（すなわち、命令フェッ
チ段階）中に発生する例外は、命令の実行の早期に検出
されるので、早期例外と呼ばれる。通常の例外条件に
は、メモリ保護違反、キャッシュ・ミス、命令バッファ
・ミス、ページ・フォルト、変換索引バッファ（ＴＬ
Ｂ）ミスが含まれる。
することができ、あるいは実行できない命令を取り出す
間に、実行されると、結果として例外条件となる命令に
出会う。例外条件とは通常、パイプライン・シーケンス
中で、機能停止又はバブルを引き起こし、ＣＰＵに強制
的にプログラム実行フローを変更させる恐れのある条件
である。この機能停止又はバブルは通常、例外条件を示
す多数の信号によってＣＰＵ内で伝達される。一般に、
例外条件により、割込みハンドラによって優先付けられ
処理される割込みが発生する。割込みハンドラは、いく
つかのパイプ段階の実行を中断し、システム位置で新し
い命令の実行を開始し、しかるべく特権演算モードを変
更することができる。第１段階（すなわち、命令フェッ
チ段階）中に発生する例外は、命令の実行の早期に検出
されるので、早期例外と呼ばれる。通常の例外条件に
は、メモリ保護違反、キャッシュ・ミス、命令バッファ
・ミス、ページ・フォルト、変換索引バッファ（ＴＬ
Ｂ）ミスが含まれる。
【００１３】早期例外の１つの例として、マイクロプロ
セッサが保護メモリから命令を実行しようとした場合、
この事実は、第１実行段階で命令フェッチ・ユニットに
よって検出することができる。メモリ保護違反の検出
は、メモリ違反が早期に検出され、例外信号が返され、
違反命令が、完了しないうちに中断されるように、命令
処理の「早期」に生じる。
セッサが保護メモリから命令を実行しようとした場合、
この事実は、第１実行段階で命令フェッチ・ユニットに
よって検出することができる。メモリ保護違反の検出
は、メモリ違反が早期に検出され、例外信号が返され、
違反命令が、完了しないうちに中断されるように、命令
処理の「早期」に生じる。
【００１４】早期命令の他の例は、変換索引バッファ・
ミスである。仮想メモリを有するシステムではしばし
ば、「変換索引バッファ」（ＴＬＢ）と呼ばれる高速連
想メモリを使用して、仮想アドレスが、迅速に物理メモ
リ・アドレス相当物へと変換される。当技術分野で知ら
れているように、変換バッファは、最後に使用された仮
想／物理アドレス変換をキャッシュに格納する。所望の
変換が変換バッファに存在しない場合（すなわち、ＴＬ
Ｂ「ミス」）、変換プロセスは停止しなければならず、
したがって、失敗したメモリ・アクセスを要求した命令
も停止しなければならない。所望の変換は次いで、メモ
リ中のより低速の変換テーブルから読み取られ、ＴＬＢ
にロードされる。プロセス中の変換が命令フェッチのた
めのものである場合、命令フェッチ・ユニットは、ミス
を検出して、早期例外を知らせることができる。
ミスである。仮想メモリを有するシステムではしばし
ば、「変換索引バッファ」（ＴＬＢ）と呼ばれる高速連
想メモリを使用して、仮想アドレスが、迅速に物理メモ
リ・アドレス相当物へと変換される。当技術分野で知ら
れているように、変換バッファは、最後に使用された仮
想／物理アドレス変換をキャッシュに格納する。所望の
変換が変換バッファに存在しない場合（すなわち、ＴＬ
Ｂ「ミス」）、変換プロセスは停止しなければならず、
したがって、失敗したメモリ・アクセスを要求した命令
も停止しなければならない。所望の変換は次いで、メモ
リ中のより低速の変換テーブルから読み取られ、ＴＬＢ
にロードされる。プロセス中の変換が命令フェッチのた
めのものである場合、命令フェッチ・ユニットは、ミス
を検出して、早期例外を知らせることができる。
【００１５】
【発明が解決しようとする課題】上記のように、命令フ
ェッチ・ユニットはしばしば、実行されると結果として
例外条件となる命令に出会う。しかし、投機的実行のた
めに、例外を発生させる可能性のある命令が実行される
かどうかは、命令フェッチ・ユニットには分からないの
で、命令が取り出されるときに例外を知らせるのは時期
尚早である。したがって、どの命令が実行されたときに
例外条件を発生させるかと、それがどのタイプの例外を
生成するかを実行ユニットに知らせる手段が必要であ
る。この問題に対する１つの解決策は、命令が実行され
る際にこの情報を追跡する、各命令に関連付けられた余
分の記憶ビットを追加することであろう。しかし、この
解決策は、プロセッサに余分の論理を追加し、面積及び
コストを増大させる。
ェッチ・ユニットはしばしば、実行されると結果として
例外条件となる命令に出会う。しかし、投機的実行のた
めに、例外を発生させる可能性のある命令が実行される
かどうかは、命令フェッチ・ユニットには分からないの
で、命令が取り出されるときに例外を知らせるのは時期
尚早である。したがって、どの命令が実行されたときに
例外条件を発生させるかと、それがどのタイプの例外を
生成するかを実行ユニットに知らせる手段が必要であ
る。この問題に対する１つの解決策は、命令が実行され
る際にこの情報を追跡する、各命令に関連付けられた余
分の記憶ビットを追加することであろう。しかし、この
解決策は、プロセッサに余分の論理を追加し、面積及び
コストを増大させる。
【００１６】したがって、例外を追跡するために必要な
追加論理を最小限に抑え、例外の時期尚早な「間違っ
た」合図をなくする、早期例外を追跡する方法を使用す
ることが望ましい。
追加論理を最小限に抑え、例外の時期尚早な「間違っ
た」合図をなくする、早期例外を追跡する方法を使用す
ることが望ましい。
【００１７】
【課題を解決するための手段】本発明の好ましい実施例
によれば、マイクロプロセッサ・システムにおける早期
例外を追跡するシステム及び方法が提供される。このシ
ステムは一般に、プログラム・メモリから命令を取り出
し、取り出した命令が、実行されると結果として例外条
件になると判定された場合には、例外メッセージを命令
バッファに挿入し、取り出した命令が、実行されると結
果として例外条件にはならないと判定された場合には、
取り出した命令を命令バッファに挿入するための命令フ
ェッチ・ユニットを含む。本発明のシステムは、命令バ
ッファに含まれる命令を実行するための実行ユニットも
含む。更に、本発明のシステムは、命令を、実行ユニッ
トによって処理された後にプログラム順に命令バッファ
から削除し、その命令を復号し、命令が例外メッセージ
である場合に例外を知らせるための命令撤回ユニットを
含む。
によれば、マイクロプロセッサ・システムにおける早期
例外を追跡するシステム及び方法が提供される。このシ
ステムは一般に、プログラム・メモリから命令を取り出
し、取り出した命令が、実行されると結果として例外条
件になると判定された場合には、例外メッセージを命令
バッファに挿入し、取り出した命令が、実行されると結
果として例外条件にはならないと判定された場合には、
取り出した命令を命令バッファに挿入するための命令フ
ェッチ・ユニットを含む。本発明のシステムは、命令バ
ッファに含まれる命令を実行するための実行ユニットも
含む。更に、本発明のシステムは、命令を、実行ユニッ
トによって処理された後にプログラム順に命令バッファ
から削除し、その命令を復号し、命令が例外メッセージ
である場合に例外を知らせるための命令撤回ユニットを
含む。
【００１８】本発明の好ましい実施例は、命令フェッチ
・ユニット内の投機的実行手段と、実行ユニット内の命
令バッファ管理ユニットも含む。投機的実行手段は、条
件付き分岐命令を検出し、条件付き分岐命令の目標アド
レスを予想し、予想した目標アドレスに従って次の命令
を取り出す。命令バッファ管理ユニットは、条件付き分
岐命令を検出し、実行に基づいて、条件付き分岐命令の
計算された目標アドレスを検出し、計算された目標アド
レスと、投機的実行手段からの予想された目標アドレス
を比較する。計算された目標アドレスと予想された目標
アドレスが合致しないとき、命令バッファ管理ユニット
は、命令バッファに条件付き分岐命令が挿入された後に
挿入されたすべての命令を命令バッファから削除する。
・ユニット内の投機的実行手段と、実行ユニット内の命
令バッファ管理ユニットも含む。投機的実行手段は、条
件付き分岐命令を検出し、条件付き分岐命令の目標アド
レスを予想し、予想した目標アドレスに従って次の命令
を取り出す。命令バッファ管理ユニットは、条件付き分
岐命令を検出し、実行に基づいて、条件付き分岐命令の
計算された目標アドレスを検出し、計算された目標アド
レスと、投機的実行手段からの予想された目標アドレス
を比較する。計算された目標アドレスと予想された目標
アドレスが合致しないとき、命令バッファ管理ユニット
は、命令バッファに条件付き分岐命令が挿入された後に
挿入されたすべての命令を命令バッファから削除する。
【００１９】本発明の好ましい実施例では、命令バッフ
ァは、独立のＡＬＵ命令バッファと、独立のメモリ・ア
クセス命令バッファとを備え、例外メッセージが挿入さ
れるのは、ＡＬＵ命令バッファだけである。このため、
ＡＬＵ命令バッファから削除された場合に、命令撤回ユ
ニットが例外メッセージであると認識するメモリ・アク
セス命令コードを使用して、例外メッセージを符号化す
ることが可能になる。
ァは、独立のＡＬＵ命令バッファと、独立のメモリ・ア
クセス命令バッファとを備え、例外メッセージが挿入さ
れるのは、ＡＬＵ命令バッファだけである。このため、
ＡＬＵ命令バッファから削除された場合に、命令撤回ユ
ニットが例外メッセージであると認識するメモリ・アク
セス命令コードを使用して、例外メッセージを符号化す
ることが可能になる。
【００２０】本発明は、未使用命令コードを例外メッセ
ージとして使用することも意図するものである。複数の
例外メッセージを実施し、各例外メッセージが特定の例
外タイプを示すことが好ましい。
ージとして使用することも意図するものである。複数の
例外メッセージを実施し、各例外メッセージが特定の例
外タイプを示すことが好ましい。
【００２１】本発明の目的及び利点は、添付図面と関連
してなされる、本発明の現在のところ好ましい例示的な
実施例の下記の詳細な説明から、更に明らかになり、か
つ更に容易に理解されよう。
してなされる、本発明の現在のところ好ましい例示的な
実施例の下記の詳細な説明から、更に明らかになり、か
つ更に容易に理解されよう。
【００２２】
【発明の実施の形態】図１は、本発明が動作する計算シ
ステム１００の一部のブロック図である。計算システム
１００は、中央演算処理装置（ＣＰＵ）１１０と、命令
キャッシュ１６０と、データ・キャッシュ１７０とを含
む。通常、命令キャッシュ１６０及びデータ・キャッシ
ュ１７０は、ＣＰＵ１１０とは別個の高速ＳＲＡＭを使
用して実施される。ＣＰＵ１１０は、命令フェッチ・ユ
ニット１１２と、命令バッファ１１６と、実行ユニット
１１４とを含む。実行ユニット１１４は、算術演算論理
ユニット１１８と、メモリ管理ユニット１２０と、撤回
ユニット１２２とを含む。
ステム１００の一部のブロック図である。計算システム
１００は、中央演算処理装置（ＣＰＵ）１１０と、命令
キャッシュ１６０と、データ・キャッシュ１７０とを含
む。通常、命令キャッシュ１６０及びデータ・キャッシ
ュ１７０は、ＣＰＵ１１０とは別個の高速ＳＲＡＭを使
用して実施される。ＣＰＵ１１０は、命令フェッチ・ユ
ニット１１２と、命令バッファ１１６と、実行ユニット
１１４とを含む。実行ユニット１１４は、算術演算論理
ユニット１１８と、メモリ管理ユニット１２０と、撤回
ユニット１２２とを含む。
【００２３】動作時には、命令フェッチ・ユニット１１
２は、命令キャッシュ１６０から命令を取り出して復号
する。命令フェッチ・ユニット１１２は次いで、復号済
み命令を実行すると、結果として例外条件になるかどう
かを判定する。取り出した命令が潜在的な例外生成命令
である場合、命令フェッチ・ユニット１１２は、好まし
くは特定のタイプの例外を示し、好ましくは未使用命令
コードを使用する例外メッセージを、命令バッファ１１
６に挿入する。そうでない場合、命令フェッチ・ユニッ
ト１１２は、取り出した命令自体を命令バッファ１１６
に挿入する。実行ユニット１１４は、命令バッファ１１
６に含まれる命令を実行する。算術演算命令は、算術演
算論理ユニット１１８によって実行され、メモリ命令
は、メモリ管理ユニット１２０によって実行される。メ
モリ管理ユニット１２０は、データ・キャッシュ１７０
中のメモリとの間で読み書きを行う。撤回ユニット１２
２は、実行した命令をプログラム順に命令バッファ１１
６から削除し、その命令が、特殊符号化例外メッセージ
である場合に、例外信号１２４を生成する。
２は、命令キャッシュ１６０から命令を取り出して復号
する。命令フェッチ・ユニット１１２は次いで、復号済
み命令を実行すると、結果として例外条件になるかどう
かを判定する。取り出した命令が潜在的な例外生成命令
である場合、命令フェッチ・ユニット１１２は、好まし
くは特定のタイプの例外を示し、好ましくは未使用命令
コードを使用する例外メッセージを、命令バッファ１１
６に挿入する。そうでない場合、命令フェッチ・ユニッ
ト１１２は、取り出した命令自体を命令バッファ１１６
に挿入する。実行ユニット１１４は、命令バッファ１１
６に含まれる命令を実行する。算術演算命令は、算術演
算論理ユニット１１８によって実行され、メモリ命令
は、メモリ管理ユニット１２０によって実行される。メ
モリ管理ユニット１２０は、データ・キャッシュ１７０
中のメモリとの間で読み書きを行う。撤回ユニット１２
２は、実行した命令をプログラム順に命令バッファ１１
６から削除し、その命令が、特殊符号化例外メッセージ
である場合に、例外信号１２４を生成する。
【００２４】図２は、本発明による方法２００を示すフ
ローチャートである。図２に示すように、方法２００は
３つの別々のプロセス２１０、２２０、２３０に区画さ
れる。第１のプロセス２１０は、命令フェッチ・ユニッ
ト１１２において実行され、命令キャッシュ１６０から
命令を取り出して復号する、第１のステップ２１２を含
む。第１のプロセス２１０は、取り出した命令を実行す
ると、結果として例外条件になるかどうかを判定する第
２のステップ２１４を含む。この命令を実行すると例外
が生成されると判定された場合、第１のプロセス２１０
は、命令バッファ１１６に例外メッセージを挿入する第
３のステップ２１６を実行する。一方、この命令を実行
しても例外条件は発生しないと判定された場合、第４の
ステップ２１８で、命令バッファ１１６に命令自体が挿
入される。命令を実行することによって生成される特定
のタイプの例外を実行ユニットに示すために、命令メッ
セージを符号化することが好ましい。命令メッセージ
は、未使用命令コードを使用して実施される。このた
め、早期例外を追跡するための命令コード中の追加ビッ
トは不要になる。
ローチャートである。図２に示すように、方法２００は
３つの別々のプロセス２１０、２２０、２３０に区画さ
れる。第１のプロセス２１０は、命令フェッチ・ユニッ
ト１１２において実行され、命令キャッシュ１６０から
命令を取り出して復号する、第１のステップ２１２を含
む。第１のプロセス２１０は、取り出した命令を実行す
ると、結果として例外条件になるかどうかを判定する第
２のステップ２１４を含む。この命令を実行すると例外
が生成されると判定された場合、第１のプロセス２１０
は、命令バッファ１１６に例外メッセージを挿入する第
３のステップ２１６を実行する。一方、この命令を実行
しても例外条件は発生しないと判定された場合、第４の
ステップ２１８で、命令バッファ１１６に命令自体が挿
入される。命令を実行することによって生成される特定
のタイプの例外を実行ユニットに示すために、命令メッ
セージを符号化することが好ましい。命令メッセージ
は、未使用命令コードを使用して実施される。このた
め、早期例外を追跡するための命令コード中の追加ビッ
トは不要になる。
【００２５】本発明の方法２００は、実行ユニット１１
４で実行される第２のプロセス２２０を含む。第２のプ
ロセス２２０は、誤って予想された分岐を追跡し、それ
に応じて命令バッファ１１６を管理する。第２のプロセ
ス２２０は、現在実行中の命令が、条件付き分岐命令で
あるかどうかを判定する、第５のステップ２２２を含
む。第２のプロセスは、現命令が条件付き分岐命令であ
る場合、予想された分岐が、実際の分岐結果に合致する
かどうかを判定する、第６のステップ２２４を含む。第
２のプロセス２２０は、分岐が誤って予想された場合、
誤って予想された分岐命令が、命令バッファ１１６に挿
入された後に挿入された、命令バッファ１１６中のすべ
ての命令を破棄する、第７のステップ２２６を含む。第
７のステップ２２６間に、計算された正しいアドレス
（分岐目標アドレスか、又はインライン・プログラム・
アドレス）が、命令フェッチ・ユニット１１２へ送ら
れ、そこで正しいアドレスから命令取り出しが再開す
る。
４で実行される第２のプロセス２２０を含む。第２のプ
ロセス２２０は、誤って予想された分岐を追跡し、それ
に応じて命令バッファ１１６を管理する。第２のプロセ
ス２２０は、現在実行中の命令が、条件付き分岐命令で
あるかどうかを判定する、第５のステップ２２２を含
む。第２のプロセスは、現命令が条件付き分岐命令であ
る場合、予想された分岐が、実際の分岐結果に合致する
かどうかを判定する、第６のステップ２２４を含む。第
２のプロセス２２０は、分岐が誤って予想された場合、
誤って予想された分岐命令が、命令バッファ１１６に挿
入された後に挿入された、命令バッファ１１６中のすべ
ての命令を破棄する、第７のステップ２２６を含む。第
７のステップ２２６間に、計算された正しいアドレス
（分岐目標アドレスか、又はインライン・プログラム・
アドレス）が、命令フェッチ・ユニット１１２へ送ら
れ、そこで正しいアドレスから命令取り出しが再開す
る。
【００２６】本発明の方法２００は、例外を検出し知ら
せるために、撤回ユニット１２２において実行される第
３のプロセス２３０を含む。第３のプロセス２３０は、
完了した命令を命令バッファ１１６から削除する、第８
のステップ２３２を含む。第９のステップ２３４におい
て、削除した命令が復号され、削除した命令が例外メッ
セージである場合は、例外が通知される。
せるために、撤回ユニット１２２において実行される第
３のプロセス２３０を含む。第３のプロセス２３０は、
完了した命令を命令バッファ１１６から削除する、第８
のステップ２３２を含む。第９のステップ２３４におい
て、削除した命令が復号され、削除した命令が例外メッ
セージである場合は、例外が通知される。
【００２７】図２に示した方法２００の上記の説明か
ら、例外が通知されるのは、例外生成命令が実際に実行
されるときだけなので、本発明が、時期尚早な例外通知
の問題を解消することが理解されよう。実行されると例
外を生成するであろう命令が、取り出されて命令バッフ
ァ１１６に挿入されるが、誤って予想された分岐のため
に、実際には実行されない場合、例外メッセージが撤回
され、かつ撤回ユニット１２２によって例外が検出、及
び通知される前に、特殊符号化例外メッセージが、実行
ユニットによって命令バッファ１１６から削除されるこ
とになる。また、未使用命令コードを使用して命令メッ
セージが実施されるので、本発明の方法２００には、時
期尚早な例外通知の問題を解消するために、追加命令ビ
ットも追加ハードウェアも必要とされないことが理解さ
れよう。
ら、例外が通知されるのは、例外生成命令が実際に実行
されるときだけなので、本発明が、時期尚早な例外通知
の問題を解消することが理解されよう。実行されると例
外を生成するであろう命令が、取り出されて命令バッフ
ァ１１６に挿入されるが、誤って予想された分岐のため
に、実際には実行されない場合、例外メッセージが撤回
され、かつ撤回ユニット１２２によって例外が検出、及
び通知される前に、特殊符号化例外メッセージが、実行
ユニットによって命令バッファ１１６から削除されるこ
とになる。また、未使用命令コードを使用して命令メッ
セージが実施されるので、本発明の方法２００には、時
期尚早な例外通知の問題を解消するために、追加命令ビ
ットも追加ハードウェアも必要とされないことが理解さ
れよう。
【００２８】図３は、本発明によるシステム３００の好
ましい実施例を示す。図３に示すように、好ましい実施
例のシステム３００は、中央演算処理装置（ＣＰＵ）３
１０と、チップ未搭載命令キャッシュ３６０と、チップ
未搭載データ・キャッシュ３７０とを含む。好ましい実
施例のシステム３００では、命令キャッシュ３６０及び
データ・キャッシュ３７０は、ＣＰＵ３１０とは別個の
高速スタティックＲＡＭチップを使用して実施される。
ＣＰＵ３１０は、命令フェッチ・ユニット３１２と、命
令仕分けユニット３４０と、命令順序変更バッファ（Ｉ
ＲＢ）３１６と、実行ユニット３１４とを含む。命令フ
ェッチ・ユニット３１２は、投機的実行ユニット３５２
と、潜在的例外検出ユニット３５４とを含む。実行ユニ
ット３１４は、算術演算論理ユニット（ＡＬＵ）３１８
と、メモリ管理ユニット（ＭＭＵ）３２０と、命令順序
変更バッファ（ＩＲＢ）管理ユニット３２８と、撤回ユ
ニット３２２とを含む。図３に又示されるように、命令
順序変更バッファ３１６は、ＡＬＵ命令バッファ３４
２、及びメモリ・アクセス命令バッファ３４４を含む、
２つの別々のバッファに分離される。
ましい実施例を示す。図３に示すように、好ましい実施
例のシステム３００は、中央演算処理装置（ＣＰＵ）３
１０と、チップ未搭載命令キャッシュ３６０と、チップ
未搭載データ・キャッシュ３７０とを含む。好ましい実
施例のシステム３００では、命令キャッシュ３６０及び
データ・キャッシュ３７０は、ＣＰＵ３１０とは別個の
高速スタティックＲＡＭチップを使用して実施される。
ＣＰＵ３１０は、命令フェッチ・ユニット３１２と、命
令仕分けユニット３４０と、命令順序変更バッファ（Ｉ
ＲＢ）３１６と、実行ユニット３１４とを含む。命令フ
ェッチ・ユニット３１２は、投機的実行ユニット３５２
と、潜在的例外検出ユニット３５４とを含む。実行ユニ
ット３１４は、算術演算論理ユニット（ＡＬＵ）３１８
と、メモリ管理ユニット（ＭＭＵ）３２０と、命令順序
変更バッファ（ＩＲＢ）管理ユニット３２８と、撤回ユ
ニット３２２とを含む。図３に又示されるように、命令
順序変更バッファ３１６は、ＡＬＵ命令バッファ３４
２、及びメモリ・アクセス命令バッファ３４４を含む、
２つの別々のバッファに分離される。
【００２９】動作時には、命令フェッチ・ユニット３２
２が、命令キャッシュ３６０から命令を取り出す。投機
的実行ユニット３５２は、この命令を復号して、それが
条件付き分岐命令であるかどうかを判定する。この命令
が条件付き分岐命令である場合、投機的実行ユニット３
５２は、分岐がなされるかどうかを予想し、それに応じ
て、次に取り込むべき命令のアドレスを更新する。
２が、命令キャッシュ３６０から命令を取り出す。投機
的実行ユニット３５２は、この命令を復号して、それが
条件付き分岐命令であるかどうかを判定する。この命令
が条件付き分岐命令である場合、投機的実行ユニット３
５２は、分岐がなされるかどうかを予想し、それに応じ
て、次に取り込むべき命令のアドレスを更新する。
【００３０】潜在的例外検出ユニット３５４は、取り出
した命令が、実行されると例外条件を発生するかどうか
を判定する。取り出した命令が潜在的な例外生成命令で
ある場合、特殊符号化例外メッセージが、ＡＬＵ命令バ
ッファ３４２に挿入される。そうでない場合、すなわち
取り出した命令が潜在的な例外生成命令ではない場合、
取り出した命令自体が、仕分けユニット３４０へ送られ
る。
した命令が、実行されると例外条件を発生するかどうか
を判定する。取り出した命令が潜在的な例外生成命令で
ある場合、特殊符号化例外メッセージが、ＡＬＵ命令バ
ッファ３４２に挿入される。そうでない場合、すなわち
取り出した命令が潜在的な例外生成命令ではない場合、
取り出した命令自体が、仕分けユニット３４０へ送られ
る。
【００３１】仕分けユニット３４０は、命令フェッチ・
ユニット３１２から命令を受け取り、ＡＬＵ命令バッフ
ァ３４２とメモリ・アクセス命令バッファ３４４との間
で命令を仕分けする。一般に、整数演算や浮動小数点演
算などのＡＬＵ演算を必要とする命令は、ＡＬＵ命令バ
ッファ３４２に挿入され、ロード動作及び記憶動作を必
要とする命令は、メモリ・アクセス命令バッファ３４４
に挿入される。撤回ユニット３２４は、各命令を、その
実行後にプログラム順に、ＡＬＵ命令バッファ３４２及
びメモリ・アクセス命令バッファ３４４から削除する。
ユニット３１２から命令を受け取り、ＡＬＵ命令バッフ
ァ３４２とメモリ・アクセス命令バッファ３４４との間
で命令を仕分けする。一般に、整数演算や浮動小数点演
算などのＡＬＵ演算を必要とする命令は、ＡＬＵ命令バ
ッファ３４２に挿入され、ロード動作及び記憶動作を必
要とする命令は、メモリ・アクセス命令バッファ３４４
に挿入される。撤回ユニット３２４は、各命令を、その
実行後にプログラム順に、ＡＬＵ命令バッファ３４２及
びメモリ・アクセス命令バッファ３４４から削除する。
【００３２】図３の好ましい実施例のシステム３００で
は、命令仕分けユニット３４０によってＡＬＵ命令バッ
ファ３４２に仕分けされることがないロード命令コード
及び記憶命令コードを使用して、特殊符号化例外メッセ
ージが実施される。更に、好ましい実施例のシステム３
００では、ＡＬＵ命令バッファ３４２から削除されたロ
ード／記憶命令は、撤回ユニット３２２によって例外コ
ードとして認識され、適当な例外信号３２４を発信する
ように復号される。図３に示す好ましい実施例のシステ
ム３００のアーキテクチャを使用し、特に命令バッファ
３１６を特殊化命令バッファ（すなわち、ＡＬＵ命令バ
ッファ３４２、及びメモリ・アクセス命令バッファ３４
４）へと分離することにより、命令コードは、それぞれ
の異なる条件の下で２つの別々の意味を有することによ
って、重複機能を有することができる。この特徴によっ
て、単一の命令コードによって与えられる情報量が最大
になり、また、未使用命令コードを有さないシステムに
本発明を使用することが可能になる。
は、命令仕分けユニット３４０によってＡＬＵ命令バッ
ファ３４２に仕分けされることがないロード命令コード
及び記憶命令コードを使用して、特殊符号化例外メッセ
ージが実施される。更に、好ましい実施例のシステム３
００では、ＡＬＵ命令バッファ３４２から削除されたロ
ード／記憶命令は、撤回ユニット３２２によって例外コ
ードとして認識され、適当な例外信号３２４を発信する
ように復号される。図３に示す好ましい実施例のシステ
ム３００のアーキテクチャを使用し、特に命令バッファ
３１６を特殊化命令バッファ（すなわち、ＡＬＵ命令バ
ッファ３４２、及びメモリ・アクセス命令バッファ３４
４）へと分離することにより、命令コードは、それぞれ
の異なる条件の下で２つの別々の意味を有することによ
って、重複機能を有することができる。この特徴によっ
て、単一の命令コードによって与えられる情報量が最大
になり、また、未使用命令コードを有さないシステムに
本発明を使用することが可能になる。
【００３３】図３のシステム３００は、命令バッファ管
理ユニット３２８も含む。命令バッファ管理ユニット３
２８は、条件付き分岐命令の実行時にその結果を監視
し、予想と比較する。結果が予想に合致しない場合、命
令バッファ管理ユニット３２８は、条件付き分岐命令が
入力された後に入力されたすべての命令を命令バッファ
３１６から削除し、条件付き分岐命令の実行に基づき計
算された正しいアドレスを命令フェッチ・ユニット３１
２へ送って、正しいアドレスからの取り出しを再開す
る。
理ユニット３２８も含む。命令バッファ管理ユニット３
２８は、条件付き分岐命令の実行時にその結果を監視
し、予想と比較する。結果が予想に合致しない場合、命
令バッファ管理ユニット３２８は、条件付き分岐命令が
入力された後に入力されたすべての命令を命令バッファ
３１６から削除し、条件付き分岐命令の実行に基づき計
算された正しいアドレスを命令フェッチ・ユニット３１
２へ送って、正しいアドレスからの取り出しを再開す
る。
【００３４】図４−図６は、実行されると例外条件を発
生させたであろう、誤って予想された分岐命令に出会っ
たときの、図３の命令バッファ管理ユニット３２８の動
作を示すために、サンプル命令を備えた命令バッファ４
００を示すものである。図３の好ましい実施例のシステ
ム３００において、命令バッファ３１６は、まず、前の
命令の結果を待っていない命令が、実行へと放たれるよ
うに、パイプライン効率を最大にするようにハードウェ
アによって順序変更される。命令を実行へと放つ方法、
及び命令を実行へと放つために調停する方法は、撤回ユ
ニット３２２が、命令をプログラム順に命令バッファ３
１６から削除するかぎり、実現可能な任意の方式を使用
して実施することができる。言い換えると、命令順序変
更を行うマイクロプロセッサ・システムにも、あるいは
それを行わないマイクロプロセッサ・システムにも本発
明を使用できるが、撤回ユニット３２２は、命令をプロ
グラム順に命令バッファ３１６から削除しなければなら
ない。したがって、命令バッファ管理ユニット３２８の
動作を容易に図示するために、図４の命令バッファ４０
０は、命令順序変更が実行されない、先入れ先出し（Ｆ
ＩＦＯ）方式を仮定している。
生させたであろう、誤って予想された分岐命令に出会っ
たときの、図３の命令バッファ管理ユニット３２８の動
作を示すために、サンプル命令を備えた命令バッファ４
００を示すものである。図３の好ましい実施例のシステ
ム３００において、命令バッファ３１６は、まず、前の
命令の結果を待っていない命令が、実行へと放たれるよ
うに、パイプライン効率を最大にするようにハードウェ
アによって順序変更される。命令を実行へと放つ方法、
及び命令を実行へと放つために調停する方法は、撤回ユ
ニット３２２が、命令をプログラム順に命令バッファ３
１６から削除するかぎり、実現可能な任意の方式を使用
して実施することができる。言い換えると、命令順序変
更を行うマイクロプロセッサ・システムにも、あるいは
それを行わないマイクロプロセッサ・システムにも本発
明を使用できるが、撤回ユニット３２２は、命令をプロ
グラム順に命令バッファ３１６から削除しなければなら
ない。したがって、命令バッファ管理ユニット３２８の
動作を容易に図示するために、図４の命令バッファ４０
０は、命令順序変更が実行されない、先入れ先出し（Ｆ
ＩＦＯ）方式を仮定している。
【００３５】したがって、図４を参照すると、命令
Ｉ0，Ｉ1，．．．，ＩN-1，ＩNは、命令バッファ４００
に下付き数字順に挿入されている。言い換えると、Ｉ0
は、命令バッファ４００に最初に挿入された命令であ
り、命令バッファ４００から最初に削除される命令であ
る。Ｉ1は、命令バッファ４００に２番目に挿入された
命令であり、命令バッファから２番目に削除される命令
である。以下同様である。図４に示すように、命令は、
ＡＬＵ命令バッファ４１０とメモリ・アクセス・バッフ
ァ４２０との間で仕分けされる。しかし、命令は、通常
のプログラム・シーケンスの下で、Ｉ3がＩ2の後に撤回
され、Ｉ8がＩ7の直ぐ後に撤回され、以下同様であるよ
うに依然としてＦＩＦＯ式に撤回される。図４に又示さ
れるように、命令バッファ４００は、誤って予想された
分岐命令ＩBRANCHを含み、その後に、命令ＩEXCEPTION
を含む、誤った目標アドレスから得た命令が続き、その
後に、予想されたプログラム順の命令ＩJ，．．．，ＩK
が続く。命令ＩEXCEPTION は、実行されると例外を生成
するものであり、図３の潜在的例外検出ユニット３５４
によって挿入される、特殊符号化例外メッセージであ
る。
Ｉ0，Ｉ1，．．．，ＩN-1，ＩNは、命令バッファ４００
に下付き数字順に挿入されている。言い換えると、Ｉ0
は、命令バッファ４００に最初に挿入された命令であ
り、命令バッファ４００から最初に削除される命令であ
る。Ｉ1は、命令バッファ４００に２番目に挿入された
命令であり、命令バッファから２番目に削除される命令
である。以下同様である。図４に示すように、命令は、
ＡＬＵ命令バッファ４１０とメモリ・アクセス・バッフ
ァ４２０との間で仕分けされる。しかし、命令は、通常
のプログラム・シーケンスの下で、Ｉ3がＩ2の後に撤回
され、Ｉ8がＩ7の直ぐ後に撤回され、以下同様であるよ
うに依然としてＦＩＦＯ式に撤回される。図４に又示さ
れるように、命令バッファ４００は、誤って予想された
分岐命令ＩBRANCHを含み、その後に、命令ＩEXCEPTION
を含む、誤った目標アドレスから得た命令が続き、その
後に、予想されたプログラム順の命令ＩJ，．．．，ＩK
が続く。命令ＩEXCEPTION は、実行されると例外を生成
するものであり、図３の潜在的例外検出ユニット３５４
によって挿入される、特殊符号化例外メッセージであ
る。
【００３６】図４に示す時点では、命令Ｉ0 が、次に撤
回すべき予定の命令であることが、撤回ポインタＰＴＲ
RETIREによって示され、条件付き分岐命令Ｉ
BRANCH が、次に実行すべきものであることが、実行ポ
インタＰＴＲEXECUTIONによって示される。次いで、条
件付き分岐命令ＩBRANCHが実行されると、実行ユニット
は、誤って予想された分岐命令ＩEXCEPTION とは異なる
実際の目標アドレス結果を計算する。図３の命令バッフ
ァ管理ユニット３２８は次いで、図５に示すように、命
令ＩBRANCHが挿入された後に挿入されたすべての命令
を、命令バッファ４００から削除する。次いで、図３の
実行ユニット３１４によって計算された正しい分岐アド
レスが、図３の命令フェッチ・ユニット３１２へ送ら
れ、図６に示すように、命令ＩTARGETを含む正しい分岐
アドレスにおいて、取り出しが再開する。やはり図６で
分かるように、命令Ｉ0が撤回され（すなわち、命令バ
ッファ４００から削除され）ており、撤回ポインタＰＴ
ＲRETIREによって示されるように、命令Ｉ1が次に撤回
される予定である。
回すべき予定の命令であることが、撤回ポインタＰＴＲ
RETIREによって示され、条件付き分岐命令Ｉ
BRANCH が、次に実行すべきものであることが、実行ポ
インタＰＴＲEXECUTIONによって示される。次いで、条
件付き分岐命令ＩBRANCHが実行されると、実行ユニット
は、誤って予想された分岐命令ＩEXCEPTION とは異なる
実際の目標アドレス結果を計算する。図３の命令バッフ
ァ管理ユニット３２８は次いで、図５に示すように、命
令ＩBRANCHが挿入された後に挿入されたすべての命令
を、命令バッファ４００から削除する。次いで、図３の
実行ユニット３１４によって計算された正しい分岐アド
レスが、図３の命令フェッチ・ユニット３１２へ送ら
れ、図６に示すように、命令ＩTARGETを含む正しい分岐
アドレスにおいて、取り出しが再開する。やはり図６で
分かるように、命令Ｉ0が撤回され（すなわち、命令バ
ッファ４００から削除され）ており、撤回ポインタＰＴ
ＲRETIREによって示されるように、命令Ｉ1が次に撤回
される予定である。
【００３７】図４−図６は、本発明がどのように時期尚
早な例外信号を防止するかを示す。図４において、誤っ
て予想された分岐のために、潜在的な例外生成命令Ｉ
EXCEPT ION が命令バッファ４００に挿入された。したが
って、命令ＩEXCEPTIONは実行されなかったはずであ
る。条件付き分岐命令ＩBRANCHの実行に基づいて、誤っ
て予想された分岐が発見されたとき、図５に示すよう
に、予想に従って取り出されたすべての命令（すなわ
ち、ＩEXECPTION，ＩJ，．．．，ＩK）が、命令バッフ
ァ４００から削除、及び破棄された。したがって、本発
明が、時期尚早な例外通知を回避する効率的なシステ
ム、及び方法を提供することが理解されよう。例外生成
命令が実際に実行された場合、その特殊符号化例外メッ
セージは、正規の命令と同様にしてプログラム順に撤回
され、したがって、プログラム順に検出、及び通知され
る。
早な例外信号を防止するかを示す。図４において、誤っ
て予想された分岐のために、潜在的な例外生成命令Ｉ
EXCEPT ION が命令バッファ４００に挿入された。したが
って、命令ＩEXCEPTIONは実行されなかったはずであ
る。条件付き分岐命令ＩBRANCHの実行に基づいて、誤っ
て予想された分岐が発見されたとき、図５に示すよう
に、予想に従って取り出されたすべての命令（すなわ
ち、ＩEXECPTION，ＩJ，．．．，ＩK）が、命令バッフ
ァ４００から削除、及び破棄された。したがって、本発
明が、時期尚早な例外通知を回避する効率的なシステ
ム、及び方法を提供することが理解されよう。例外生成
命令が実際に実行された場合、その特殊符号化例外メッ
セージは、正規の命令と同様にしてプログラム順に撤回
され、したがって、プログラム順に検出、及び通知され
る。
【００３８】本発明に関し意図した用途は、命令のキャ
ッシングを制御する機構を実施することである。具体的
には、そのページ上のある命令が実際に実行されないか
ぎり、マイクロプロセッサが、命令をキャッシュ内へ移
動できないようにすると有利である。その点からは、命
令を、そのページからキャッシュ内へ移動することが認
められる。本発明を用いると、これは次のように達成す
ることができる。すなわち、図３の命令フェッチ・ユニ
ット３１２が、ページ交差が必要になると「推測」した
ときに、ＡＬＵ命令バッファ３４２に例外メッセージを
挿入する。実行ユニット３１４が、プログラム・シーケ
ンスが実際にページを交差すると判定した場合、例外が
通知され、それによって、引き続き命令をそのページか
らキャッシュ内へ移動できることを、命令フェッチ・ユ
ニットに示すべく信号がもたらされる。
ッシングを制御する機構を実施することである。具体的
には、そのページ上のある命令が実際に実行されないか
ぎり、マイクロプロセッサが、命令をキャッシュ内へ移
動できないようにすると有利である。その点からは、命
令を、そのページからキャッシュ内へ移動することが認
められる。本発明を用いると、これは次のように達成す
ることができる。すなわち、図３の命令フェッチ・ユニ
ット３１２が、ページ交差が必要になると「推測」した
ときに、ＡＬＵ命令バッファ３４２に例外メッセージを
挿入する。実行ユニット３１４が、プログラム・シーケ
ンスが実際にページを交差すると判定した場合、例外が
通知され、それによって、引き続き命令をそのページか
らキャッシュ内へ移動できることを、命令フェッチ・ユ
ニットに示すべく信号がもたらされる。
【００３９】本明細書において、本発明の例示的で、且
つ現在のところ好ましい実施例を詳しく説明したが、発
明性のある概念を、別態様で各種具体化し使用すること
ができ、且つ従来技術により限定される範囲を除いて、
特許請求の範囲が、かかる変形を含むと見なすことを意
図したものであることを理解されたい。
つ現在のところ好ましい実施例を詳しく説明したが、発
明性のある概念を、別態様で各種具体化し使用すること
ができ、且つ従来技術により限定される範囲を除いて、
特許請求の範囲が、かかる変形を含むと見なすことを意
図したものであることを理解されたい。
【００４０】以下に、本発明の実施態様を列挙する。
【００４１】１．マイクロプロセッサにおける早期例外
を追跡するシステムにおいて、プログラム・メモリから
命令を取り出し、該取り出した命令が、実行されると結
果として例外条件になると判定された場合には、例外メ
ッセージを命令バッファに挿入し、上記取り出した命令
が、実行されても結果として例外条件にならないと判定
された場合には、上記取り出した命令を命令バッファに
挿入するための命令フェッチ・ユニットと、命令バッフ
ァに含まれる命令を実行するための実行ユニットと、命
令を、実行ユニットによって処理された後に、プログラ
ム順に命令バッファから削除し、その命令を復号し、命
令が例外メッセージである場合に、例外を知らせるため
の命令撤回ユニットと、からなることを特徴とするシス
テム。
を追跡するシステムにおいて、プログラム・メモリから
命令を取り出し、該取り出した命令が、実行されると結
果として例外条件になると判定された場合には、例外メ
ッセージを命令バッファに挿入し、上記取り出した命令
が、実行されても結果として例外条件にならないと判定
された場合には、上記取り出した命令を命令バッファに
挿入するための命令フェッチ・ユニットと、命令バッフ
ァに含まれる命令を実行するための実行ユニットと、命
令を、実行ユニットによって処理された後に、プログラ
ム順に命令バッファから削除し、その命令を復号し、命
令が例外メッセージである場合に、例外を知らせるため
の命令撤回ユニットと、からなることを特徴とするシス
テム。
【００４２】２．将来の実行条件を予想し、該予想した
条件に基づいて、命令を事前に取り出し、又は事前に実
行することによって、命令実行を最適化するための投機
的実行手段と、上記事前に取り出され、又は事前に実行
された命令を検出し、実行に基づき実際の条件を監視
し、実際の条件と予想された条件を比較し、実際の条件
と予想された将来の条件が合致しない場合、実行条件が
予想された後に挿入されたすべての命令を、命令バッフ
ァから削除するための命令バッファ管理ユニットと、か
ら更になることを特徴とする、前項１に記載のシステ
ム。
条件に基づいて、命令を事前に取り出し、又は事前に実
行することによって、命令実行を最適化するための投機
的実行手段と、上記事前に取り出され、又は事前に実行
された命令を検出し、実行に基づき実際の条件を監視
し、実際の条件と予想された条件を比較し、実際の条件
と予想された将来の条件が合致しない場合、実行条件が
予想された後に挿入されたすべての命令を、命令バッフ
ァから削除するための命令バッファ管理ユニットと、か
ら更になることを特徴とする、前項１に記載のシステ
ム。
【００４３】３．前記例外メッセージは、特定の例外タ
イプを示すことを特徴とする、前項１又は２に記載のシ
ステム。
イプを示すことを特徴とする、前項１又は２に記載のシ
ステム。
【００４４】４．前記例外メッセージは、未使用の命令
コードを使用して符号化されることを特徴とする、前項
１から３のいずれか一項に記載のシステム。
コードを使用して符号化されることを特徴とする、前項
１から３のいずれか一項に記載のシステム。
【００４５】５．前記命令バッファは更に、多数の命令
バッファからなることを特徴とする、前項１から４のい
ずれか一項に記載のシステム。
バッファからなることを特徴とする、前項１から４のい
ずれか一項に記載のシステム。
【００４６】６．前記命令フェッチ・ユニットは、例外
メッセージを１つの命令バッファにしか挿入しないこと
を特徴とする、前項５に記載のシステム。
メッセージを１つの命令バッファにしか挿入しないこと
を特徴とする、前項５に記載のシステム。
【００４７】７．前記例外メッセージは、誤り命令バッ
ファから削除された場合に、前記命令撤回ユニットが、
例外メッセージであると認識する命令コードを使用し
て、符号化されることを特徴とする、前項５又は６に記
載のシステム。
ファから削除された場合に、前記命令撤回ユニットが、
例外メッセージであると認識する命令コードを使用し
て、符号化されることを特徴とする、前項５又は６に記
載のシステム。
【００４８】８．マイクロプロセッサ・システムにおけ
る早期例外を追跡する方法であって、同時に実行する２
つのプロセスを含み、第１のプロセスが、（ａ）命令キ
ャッシュから命令を取り出すステップと、（ｂ）該取り
出した命令が実行されると、結果として例外条件になる
かどうかを判定するステップと、（ｃ）上記取り出した
命令が実行されると、結果として例外条件になる場合
に、例外メッセージを命令バッファに挿入するステップ
と、（ｄ）上記取り出した命令が実行されても、結果と
して例外条件にはならない場合に、上記取り出した命令
を命令バッファに挿入するステップとを含み、第２のプ
ロセスが、（ｅ）実行された命令を、プログラム順に命
令バッファから削除するステップと、（ｆ）例外メッセ
ージを検出し、適切な例外信号を送出するステップとを
含むことを特徴とする方法。
る早期例外を追跡する方法であって、同時に実行する２
つのプロセスを含み、第１のプロセスが、（ａ）命令キ
ャッシュから命令を取り出すステップと、（ｂ）該取り
出した命令が実行されると、結果として例外条件になる
かどうかを判定するステップと、（ｃ）上記取り出した
命令が実行されると、結果として例外条件になる場合
に、例外メッセージを命令バッファに挿入するステップ
と、（ｄ）上記取り出した命令が実行されても、結果と
して例外条件にはならない場合に、上記取り出した命令
を命令バッファに挿入するステップとを含み、第２のプ
ロセスが、（ｅ）実行された命令を、プログラム順に命
令バッファから削除するステップと、（ｆ）例外メッセ
ージを検出し、適切な例外信号を送出するステップとを
含むことを特徴とする方法。
【００４９】９．前記第１のプロセスは更に、（ｇ）将
来の実行条件を必要とする命令を検出するステップと、
（ｈ）該将来の実行条件を予想するステップと、（ｉ）
該予想した条件に基づいて、命令を事前に取り出す、又
は事前に実行するステップとを含み、前記方法は更に、
同時に実行する第３のプロセスを含み、該第３のプロセ
スは、（ｊ）上記事前に取り出され、又は事前に実行さ
れた命令を検出するステップと、（ｋ）実行に基づき実
際の条件を監視するステップと、（ｌ）実際の条件と予
想された将来の条件を比較するステップと、（ｍ）実際
の条件と予想された将来の条件が合致しない場合、実行
条件が予想された後に挿入されたすべての命令を、命令
バッファから削除するステップとを含むことを特徴とす
る、前項８に記載の方法。
来の実行条件を必要とする命令を検出するステップと、
（ｈ）該将来の実行条件を予想するステップと、（ｉ）
該予想した条件に基づいて、命令を事前に取り出す、又
は事前に実行するステップとを含み、前記方法は更に、
同時に実行する第３のプロセスを含み、該第３のプロセ
スは、（ｊ）上記事前に取り出され、又は事前に実行さ
れた命令を検出するステップと、（ｋ）実行に基づき実
際の条件を監視するステップと、（ｌ）実際の条件と予
想された将来の条件を比較するステップと、（ｍ）実際
の条件と予想された将来の条件が合致しない場合、実行
条件が予想された後に挿入されたすべての命令を、命令
バッファから削除するステップとを含むことを特徴とす
る、前項８に記載の方法。
【００５０】１０．前記例外メッセージは、未使用命令
コードを使用して符号化されることを特徴とする、前項
８に記載の方法。
コードを使用して符号化されることを特徴とする、前項
８に記載の方法。
【００５１】
【発明の効果】本発明は上述のように、例外が通知され
るのは、例外生成命令が実際に実行されるときだけなの
で、本発明の方法２００によって、時期尚早な例外通知
の問題が解消される。実行されると例外を生成するであ
ろう命令が、取り出されて命令バッファ１１６に挿入さ
れるが、誤って予想された分岐のために、実際には実行
されない場合、例外メッセージが撤回され、かつ撤回ユ
ニット１２２によって例外が検出、及び通知される前
に、特殊符号化例外メッセージが、実行ユニットによっ
て命令バッファ１１６から削除されることになる。
るのは、例外生成命令が実際に実行されるときだけなの
で、本発明の方法２００によって、時期尚早な例外通知
の問題が解消される。実行されると例外を生成するであ
ろう命令が、取り出されて命令バッファ１１６に挿入さ
れるが、誤って予想された分岐のために、実際には実行
されない場合、例外メッセージが撤回され、かつ撤回ユ
ニット１２２によって例外が検出、及び通知される前
に、特殊符号化例外メッセージが、実行ユニットによっ
て命令バッファ１１６から削除されることになる。
【００５２】また、未使用命令コードを使用して命令メ
ッセージが実施されるので、本発明の方法２００には、
時期尚早な例外通知の問題を解消するために、追加命令
ビットも追加ハードウェアも必要とされない更に、シス
テム３００のアーキテクチャを使用し、特に命令バッフ
ァ３１６を特殊化命令バッファ（すなわち、ＡＬＵ命令
バッファ３４２、及びメモリ・アクセス命令バッファ３
４４）へと分離することにより、命令コードは、それぞ
れの異なる条件の下で２つの別々の意味を有することに
よって、重複機能を有することができる。この特徴によ
って、単一の命令コードによって与えられる情報量が最
大になり、また、未使用命令コードを有さないシステム
にも本発明を使用することが可能になる。
ッセージが実施されるので、本発明の方法２００には、
時期尚早な例外通知の問題を解消するために、追加命令
ビットも追加ハードウェアも必要とされない更に、シス
テム３００のアーキテクチャを使用し、特に命令バッフ
ァ３１６を特殊化命令バッファ（すなわち、ＡＬＵ命令
バッファ３４２、及びメモリ・アクセス命令バッファ３
４４）へと分離することにより、命令コードは、それぞ
れの異なる条件の下で２つの別々の意味を有することに
よって、重複機能を有することができる。この特徴によ
って、単一の命令コードによって与えられる情報量が最
大になり、また、未使用命令コードを有さないシステム
にも本発明を使用することが可能になる。
【図１】本発明が動作するマイクロプロセッサ・システ
ムのブロック図である。
ムのブロック図である。
【図２】本発明の方法を示すフローチャートである。
【図３】本発明が動作する好ましい実施例のマイクロプ
ロセッサ・システムのブロック図である。
ロセッサ・システムのブロック図である。
【図４】実行された場合に例外を生成したであろう、誤
って予想された分岐命令に出会う命令バッファ管理ユニ
ットの動作を示すための命令バッファの内部図である。
って予想された分岐命令に出会う命令バッファ管理ユニ
ットの動作を示すための命令バッファの内部図である。
【図５】実行された場合に例外を生成したであろう、誤
って予想された分岐命令に出会う命令バッファ管理ユニ
ットの動作を示すための命令バッファの内部図である。
って予想された分岐命令に出会う命令バッファ管理ユニ
ットの動作を示すための命令バッファの内部図である。
【図６】実行された場合に例外を生成したであろう、誤
って予想された分岐命令に出会う命令バッファ管理ユニ
ットの動作を示すための命令バッファの内部図である。
って予想された分岐命令に出会う命令バッファ管理ユニ
ットの動作を示すための命令バッファの内部図である。
１００、３００ マイクロプロセッサ １１２、３１２ 命令フェッチ・ユニット １１４、３１４ 実行ユニット １１６、３１６ 命令バッファ １２０、３２０ メモリ管理ユニット １２２、３２２ 命令撤回ユニット １６０、３６０ プログラム・メモリ（命令キャッシ
ュ） １７０、３７０ データ・キャッシュ
ュ） １７０、３７０ データ・キャッシュ
Claims (1)
- 【請求項１】 マイクロプロセッサにおける早期例外を
追跡するシステムにおいて、 プログラム・メモリから命令を取り出し、該取り出した
命令が、実行されると結果として例外条件になると判定
された場合には、例外メッセージを命令バッファに挿入
し、上記取り出した命令が、実行されても結果として例
外条件にならないと判定された場合には、上記取り出し
た命令を命令バッファに挿入するための命令フェッチ・
ユニットと、 命令バッファに含まれる命令を実行するための実行ユニ
ットと、 命令を、実行ユニットによって処理された後に、プログ
ラム順に命令バッファから削除し、その命令を復号し、
命令が例外メッセージである場合に、例外を知らせるた
めの命令撤回ユニットと、からなることを特徴とするシ
ステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US609207 | 1996-03-01 | ||
| US08/609,207 US5740391A (en) | 1996-03-01 | 1996-03-01 | Preventing premature early exception signaling with special instruction encoding |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09330221A true JPH09330221A (ja) | 1997-12-22 |
| JP3762816B2 JP3762816B2 (ja) | 2006-04-05 |
Family
ID=24439794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04540397A Expired - Fee Related JP3762816B2 (ja) | 1996-03-01 | 1997-02-28 | マイクロプロセッサにおける早期例外を追跡するシステム及び方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5740391A (ja) |
| JP (1) | JP3762816B2 (ja) |
| GB (1) | GB2310740B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6199152B1 (en) | 1996-08-22 | 2001-03-06 | Transmeta Corporation | Translated memory protection apparatus for an advanced microprocessor |
| US6216222B1 (en) * | 1998-05-14 | 2001-04-10 | Arm Limited | Handling exceptions in a pipelined data processing apparatus |
| US6457119B1 (en) * | 1999-07-23 | 2002-09-24 | Intel Corporation | Processor instruction pipeline with error detection scheme |
| JP3558001B2 (ja) * | 2000-05-24 | 2004-08-25 | 日本電気株式会社 | 命令バッファ及びバッファキュー制御 |
| US6968469B1 (en) | 2000-06-16 | 2005-11-22 | Transmeta Corporation | System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored |
| SE0003398D0 (sv) * | 2000-09-22 | 2000-09-22 | Ericsson Telefon Ab L M | Optimization of a pipelined processor system |
| SE0003446L (sv) | 2000-09-27 | 2002-03-28 | Ericsson Telefon Ab L M | En pipelinemikroprocessor och ett förfarnade relaterande därtill |
| US7240186B2 (en) * | 2001-07-16 | 2007-07-03 | Hewlett-Packard Development Company, L.P. | System and method to avoid resource contention in the presence of exceptions |
| US7200738B2 (en) | 2002-04-18 | 2007-04-03 | Micron Technology, Inc. | Reducing data hazards in pipelined processors to provide high processor utilization |
| JP2006277583A (ja) * | 2005-03-30 | 2006-10-12 | Hitachi Ltd | データ処理システム、データ処理方法、及びプログラム |
| US7634639B2 (en) * | 2005-08-23 | 2009-12-15 | Sun Microsystems, Inc. | Avoiding live-lock in a processor that supports speculative execution |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4405983A (en) * | 1980-12-17 | 1983-09-20 | Bell Telephone Laboratories, Incorporated | Auxiliary memory for microprocessor stack overflow |
| US4875160A (en) * | 1988-07-20 | 1989-10-17 | Digital Equipment Corporation | Method for implementing synchronous pipeline exception recovery |
| US5109514A (en) * | 1988-07-28 | 1992-04-28 | Sun Microsystems, Inc. | Method and apparatus for executing concurrent CO processor operations and precisely handling related exceptions |
| US5150469A (en) * | 1988-12-12 | 1992-09-22 | Digital Equipment Corporation | System and method for processor pipeline control by selective signal deassertion |
| US5155832A (en) * | 1989-07-05 | 1992-10-13 | Hewlett-Packard Company | Method to increase performance in a multi-level cache system by the use of forced cache misses |
| US5056091A (en) * | 1990-03-15 | 1991-10-08 | Hewlett-Packard Company | Method for handling errors detected in a computer system |
| US5692169A (en) * | 1990-12-14 | 1997-11-25 | Hewlett Packard Company | Method and system for deferring exceptions generated during speculative execution |
| US5479616A (en) * | 1992-04-03 | 1995-12-26 | Cyrix Corporation | Exception handling for prefetched instruction bytes using valid bits to identify instructions that will cause an exception |
| US5442756A (en) * | 1992-07-31 | 1995-08-15 | Intel Corporation | Branch prediction and resolution apparatus for a superscalar computer processor |
-
1996
- 1996-03-01 US US08/609,207 patent/US5740391A/en not_active Expired - Lifetime
-
1997
- 1997-02-07 GB GB9702518A patent/GB2310740B/en not_active Expired - Fee Related
- 1997-02-28 JP JP04540397A patent/JP3762816B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB9702518D0 (en) | 1997-03-26 |
| JP3762816B2 (ja) | 2006-04-05 |
| US5740391A (en) | 1998-04-14 |
| GB2310740B (en) | 2000-06-07 |
| GB2310740A (en) | 1997-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6907520B2 (en) | Threshold-based load address prediction and new thread identification in a multithreaded microprocessor | |
| US5941981A (en) | System for using a data history table to select among multiple data prefetch algorithms | |
| US6279106B1 (en) | Method for reducing branch target storage by calculating direct branch targets on the fly | |
| EP1442364B1 (en) | System and method to reduce execution of instructions involving unreliable data in a speculative processor | |
| US8627044B2 (en) | Issuing instructions with unresolved data dependencies | |
| EP0380850B1 (en) | Method and digital computer for preproccessing multiple instructions | |
| US7721076B2 (en) | Tracking an oldest processor event using information stored in a register and queue entry | |
| JP5410281B2 (ja) | 非シーケンシャル命令アドレスをプリフェッチするための方法および装置 | |
| JP3549595B2 (ja) | 分岐キャッシュ | |
| EP1296229B1 (en) | Scoreboarding mechanism in a pipeline that includes replays and redirects | |
| US20080091928A1 (en) | Branch lookahead prefetch for microprocessors | |
| EP0380859A2 (en) | Source list, pointer queues and result queues | |
| US20060149935A1 (en) | Load lookahead prefetch for microprocessors | |
| US20030061470A1 (en) | Power consumption reduction mechanism for pipeline stalls | |
| JPH0334024A (ja) | 分岐予測の方法とそのための装置 | |
| US5930832A (en) | Apparatus to guarantee TLB inclusion for store operations | |
| US6301654B1 (en) | System and method for permitting out-of-order execution of load and store instructions | |
| EP0651331A1 (en) | A write buffer for a superpipelined, superscalar microprocessor | |
| US8943301B2 (en) | Storing branch information in an address table of a processor | |
| US20100287358A1 (en) | Branch Prediction Path Instruction | |
| JP3762816B2 (ja) | マイクロプロセッサにおける早期例外を追跡するシステム及び方法 | |
| JP2596712B2 (ja) | 近接した分岐命令を含む命令の実行を管理するシステム及び方法 | |
| JPH0816394A (ja) | システムメモリから命令コードを先取りするための先取り装置および方法 | |
| US20050216713A1 (en) | Instruction text controlled selectively stated branches for prediction via a branch target buffer | |
| JP3683439B2 (ja) | 分岐予測を抑止する情報処理装置および方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060116 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |