JP5317330B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法 Download PDFInfo
- Publication number
- JP5317330B2 JP5317330B2 JP2008224444A JP2008224444A JP5317330B2 JP 5317330 B2 JP5317330 B2 JP 5317330B2 JP 2008224444 A JP2008224444 A JP 2008224444A JP 2008224444 A JP2008224444 A JP 2008224444A JP 5317330 B2 JP5317330 B2 JP 5317330B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- integrated circuit
- semiconductor integrated
- circuit device
- probe card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
(a)ウエハ・プローバ内において、常温と異なる第1の温度に保持されたウエハ・ステージ上に、ウエハをセットする工程;
(b)前記工程(a)の後、前記ウエハ・プローバ内において、前記ウエハがセットされ、前記第1の温度に保持された前記ウエハ・ステージをプローブ・カードの下方に移動させる工程;
(c)前記工程(b)の後、前記ウエハ・プローバ内において、前記ウエハがセットされ、前記第1の温度に保持された前記ウエハ・ステージが、前記プローブ・カードの下方にある状態で、前記プローブ・カードを用いて、前記第1の温度における前記被検査ウエハに対する電気的試験を実行する工程;
(d)前記工程(c)の後、前記ウエハ・プローバ内において、前記ウエハがセットされ、前記第1の温度に保持された前記ウエハ・ステージを前記プローブ・カードの下方外に移動させる工程;
(e)前記工程(d)の後、前記ウエハ・プローバ内において、前記第1の温度に保持された前記ウエハ・ステージ上の前記ウエハを、前記ウエハ・ステージの外部へ移動させる工程、
ここで、前記ウエハ・プローバの動作中において、前記ウエハ・ステージが前記プローブ・カードの下方にない連続した時間であって前記ウエハ・プローバが実質的に有効な動作をしていない遊休時間を監視し、この遊休時間が第1の時間間隔以上になった場合は、前記ウエハがセットされ、前記第1の温度に保持された前記ウエハ・ステージを前記プローブ・カードの下方に自動的に移動させ、そこで待機させる。
(a)ウエハ・プローバに複数のウエハを収容したウエハ搬送容器をロードする工程;
(b)前記工程(a)の後、前記ウエハ搬送容器内の前記複数のウエハの内の第1のウエハを、前記ウエハ・プローバ内に移送する工程;
(c)前記ウエハ・プローバ内において、常温と異なる第1の温度に保持されたウエハ・ステージ上に、第1のウエハをセットする工程;
(d)前記工程(c)の後、前記ウエハ・プローバ内において、前記第1のウエハがセットされ、前記第1の温度に保持された前記ウエハ・ステージをプローブ・カードの下方に移動させる工程;
(e)前記工程(d)の後、前記ウエハ・プローバ内において、前記第1のウエハがセットされ、前記第1の温度に保持された前記ウエハ・ステージが、前記プローブ・カードの下方にある状態で、前記プローブ・カードの温度が安定するまで待機する工程;
(f)前記工程(d)および(e)の内の後の工程の後、前記ウエハ・プローバ内において、前記第1のウエハがセットされ、前記第1の温度に保持された前記ウエハ・ステージが、前記プローブ・カードの下方にある状態で、前記プローブ・カードを用いて、前記第1の温度における前記第1のウエハに対する電気的試験を実行する工程;
(g)前記工程(f)の後、前記ウエハ・プローバ内において、前記第1のウエハがセットされ、前記第1の温度に保持された前記ウエハ・ステージを前記プローブ・カードの下方外に移動させる工程;
(h)前記工程(g)の後、前記第1のウエハがセットされ、前記第1の温度に保持された前記ウエハ・ステージが前記プローブ・カードの下方外に移動した状態で、前記第1のウエハに対して、針跡検査を実行する工程;
(i)前記工程(g)および(h)の内の後の工程の後、前記ウエハ・プローバ内において、前記第1の温度に保持された前記ウエハ・ステージ上の前記第1のウエハを、前記ウエハ・ステージの外部へ移動させる工程;
(j)前記工程(i)の後、前記第1のウエハを前記ウエハ搬送容器内に移送する工程;
(k)前記工程(i)の後、前記ウエハ搬送容器内の前記複数のウエハの内の前記第1のウエハ以外の各ウエハに対して、順次、工程(b)から(d)、工程(f)から(g)、および工程(i)から(j)を繰り返す工程、
ここで、前記ウエハ・プローバの動作中において、前記ウエハ・ステージが前記プローブ・カードの下方にない連続した時間であって前記ウエハ・プローバが実質的に有効な動作をしていない遊休時間を監視し、この遊休時間が第1の時間間隔以上になった場合は、前記第1のウエハがセットされ、前記第1の温度に保持された前記ウエハ・ステージを前記プローブ・カードの下方に自動的に移動させ、そこで待機させる。
23.前記22項の半導体集積回路装置の製造方法において、前記プローブ・カードの下方において、前記ウエハ・ステージが待機する際の前記プローブ・カードと前記ウエハ・ステージ上の前記ウエハのクリアランスは、前記ウエハ内で測定点を移動する際のクリアランスとほぼ同一である。
1.本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
図6は本願の一実施の形態の半導体集積回路装置の製造方法によって製造される半導体集積回路装置のチップ・レイアウト全体図である。これに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法によって製造される半導体集積回路装置のチップ・レイアウト等を説明する。
図7は本願の一実施の形態の半導体集積回路装置の製造方法によるプローブ検査等の製造プロセス要部を説明するプロセス・ブロック・フロー図である。図9は本願の一実施の形態の半導体集積回路装置の製造方法による半導体集積回路装置の最終形態の一例の模式断面図である。図10は本願の一実施の形態の半導体集積回路装置の製造方法におけるプローブ検査の様子を説明するためのプローブ・テスト状態模式上面図である。図11は図10の破線Pの部分の拡大図である。図12は本願の一実施の形態の半導体集積回路装置の製造方法におけるプローブ検査およびプローブ痕検査の様子を説明するためのプローブ・テスト状態等模式正面図である。これらに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法によるプローブ検査等の製造プロセス要部を説明する。
以下はカンチ・レバー型プローブ・カードを例にとり説明するが、セクション4に説明するアドバンスト・プローブ・カード等によるプローブ・テスト等にも、ほぼそのまま適用できる。また、以下の例では、摂氏100度以上、200度以下程度のテスト温度(第1の温度)で行われる高温ロジック・テスト131c(図1または図4)について具体的に説明するが、マイナス摂氏70度以上、零度以下程度のテスト温度(第1の温度)で行われる低温ロジック・テスト131d(図1または図4)、摂氏100度以上、200度以下程度のテスト温度(第1の温度)で行われる高温メモリ・テスト131b(図1または図4)、およびマイナス摂氏70度以上、零度以下程度のテスト温度(第1の温度)で行われる低温メモリ・テスト(一般に、非常温ウエハ・プローブ・テスト)にも、ほぼそのまま適用できる。なお、以下では、フラッシュ・メモリ部(一般にメモリ部)およびロジック部(ロジック・テストは、主にこの部分をテストする。たとえばファンクション・テスト等)を搭載した半導体集積回路装置(フラッシュ・メモリ混在チップ)のテスト(たとえばデータ・リテンション・テスト)を例にとり説明するが、フラッシュ・メモリ部を有さない半導体集積回路装置にも、適用できることは言うまでもない。
近年、パッド・ピッチの狭小化への対応、または同時テスト・チップ個数の増加(一回のコンタクトで全てのチップをテストするフル・ウエハ・テストまたは数回のコンタクトで全てのチップをテストするセミ・フル・ウエハ・テスト)のために、従来のカンチ・レバー型プローブ・カードに代わって、いろいろな種類の、いわゆるアドバンスト・プローブ・カードが使用され始めている。これらの各種のアドバンスト・プローブ・カードは、セクション3の例においてカンチ・レバー型プローブ・カードに代えて、適用できる。以下では簡単に、その構造を説明する。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
1a チップの上面(またはデバイス面)
3 実ボンディング・パッド
5 ダミー・パッド(針跡検査用パッド)
7 内部回路領域
11 ウエハ
11a ウエハの上面(またはデバイス面)
12 ボール
31 ボンディング・ワイヤ
32 リード
33 配線基板
34 レジン封止部
35 バンプ電極
36 スティフナ(補強構造体)
37 (セラミック製の)針ホールダ
38 固定ネジ
39 針サポート空洞
40 インターポーザ
41 リング状金属枠体
42 XYテーブル
43 ポゴピン(またはコネクタ部)
44 カード・ホルダ
45 テスト・ヘッド
46 プローブ針
47 実プローブ針
48 ダミー・プローブ針
49 プローブ・カードの開口
50 プローブ・カード(またはプローブ・カード本体の配線基板)
51、51a,51b,51c,51d プローバ
52 ウエハ搬送容器(フープ)
53 ウエハ搬送容器用ポート
54 ウエハ搬送ロボット
55 プリ・アライメント部
56 ウエハ・ロード&アンロード部
57 ウエハ・アライメント部(内部針跡検査部)
59 プローブ部
60 ウエハ・ステージ
61 外部針跡検査装置
62 プリ・アライメント光学系
63 ウエハ・アライメント光学系
64 針位置合わせ光学系
65 プローバ制御監視系
66 プローバ制御系
67 XYテーブル制御系
68 ウエハ位置合わせ制御系
69 針位置合わせ制御系
71 (ウエハ・テストに先行する)ウエハ工程
73 バック・グラインディング処理
74 ウエハ・ダイシング
75 ダイ・ボンディング
76 ワイヤ・ボンディング
77 レジン封止
78 バンプ取り付け
79 最終テスト
80 出荷
101 ウエハ搬送容器ロード
102 ウエハ搬入
103 プリ・アライメント
104 ウエハがステージ上に移動
105 ウエハ・アライメント
106 針位置合わせ
107 プローブ実行(電気的試験実行)
108 ウエハがステージ上から移動
109 ウエハ搬出
110 ウエハ搬送容器アンロード
111 内部針跡検査
112 外部針跡検査
121 第1のウエハに対してプローブ実行
122 第1のウエハに対して針跡検査
123 第2のウエハに対してプローブ実行
124 ロットの最後のウエハに対してプローブ実行
125 第1の安定化待機
126 第2の安定化待機
130 ウエハ・テスト以前のウエハ・プロセス
131 ウエハ・テスト
131a 第1のメモリ・テスト
131b 第2のメモリ・テスト
131c 第1のロジック・テスト
131d 第2のロジック・テスト
132 BG(バック・グラインディング)
133 ダイシング(ウエハのチップへの分割)
134 組み立て(ダイ・ボンディング、ワイヤ・ボンディング、封止等)
135 最終電気テスト
136 出荷
141 第1のベーク処理
142 第2のベーク処理
151 ウエハ・ステージがプローブ・カードの直下領域にあるかを監視
152 ウエハ・ステージに関連するプローバの動作を監視
153 不必要にプローブ・カードの直下領域外にあった時間が連続して第1の時間を超えたかを判断
154 ウエハ・ステージをプローブ・カードの直下領域に復帰
D プローブ針先端からウエハ上面(正確にはボンディング・パッド上面)間の距離
P 点線の円で表示した部分
Claims (20)
- 以下の工程を含む半導体集積回路装置の製造方法:
(a)ウエハ・プローバ内において、常温と異なる第1の温度に保持されたウエハ・ステージ上に、ウエハをセットする工程;
(b)前記工程(a)の後、前記ウエハ・プローバ内において、前記ウエハがセットされ、前記第1の温度に保持された前記ウエハ・ステージをプローブ・カードの下方に移動させる工程;
(c)前記工程(b)の後、前記ウエハ・プローバ内において、前記ウエハがセットされ、前記第1の温度に保持された前記ウエハ・ステージが、前記プローブ・カードの下方にある状態で、前記プローブ・カードを用いて、前記第1の温度における前記被検査ウエハに対する電気的試験を実行する工程;
(d)前記工程(c)の後、前記ウエハ・プローバ内において、前記ウエハがセットされ、前記第1の温度に保持された前記ウエハ・ステージを前記プローブ・カードの下方外に移動させて、針跡検査を実行する工程;
(e)前記工程(d)の後、前記ウエハ・プローバ内において、前記第1の温度に保持された前記ウエハ・ステージ上の前記ウエハを、前記ウエハ・ステージの外部へ移動させる工程、
ここで、前記ウエハ・プローバの動作中において、前記ウエハ・ステージが前記プローブ・カードの下方にない連続した時間であって前記ウエハ・プローバが実質的に有効な動作をしていない遊休時間を監視し、この遊休時間が第1の時間間隔以上になった場合は、前記ウエハがセットされ、前記第1の温度に保持された前記ウエハ・ステージを前記プローブ・カードの下方に自動的に移動させる。 - 請求項1に記載の半導体集積回路装置の製造方法において、前記第1の温度は、摂氏100度以上、摂氏200度以下である。
- 請求項1に記載の半導体集積回路装置の製造方法において、前記第1の温度は、マイナス摂氏70度以上、摂氏0度以下である。
- 請求項1に記載の半導体集積回路装置の製造方法において、前記半導体集積回路装置は、フラッシュ・メモリ部を有する。
- 請求項1に記載の半導体集積回路装置の製造方法において、前記半導体集積回路装置は、ロジック部を有する。
- 請求項1に記載の半導体集積回路装置の製造方法において、前記プローブ・カードは、カンチ・レバー型である。
- 請求項1に記載の半導体集積回路装置の製造方法において、前記プローブ・カードは、アドバンスト型である。
- 請求項1に記載の半導体集積回路装置の製造方法において、前記第1の時間間隔は、2分以上、20分未満である。
- 請求項4に記載の半導体集積回路装置の製造方法において、前記電気的試験は、前記フラッシュ・メモリ部のデータ・リテンション・テストを含む。
- 請求項5に記載の半導体集積回路装置の製造方法において、前記電気的試験は、前記ロジック部のファンクション・テストを含む。
- 以下の工程を含む半導体集積回路装置の製造方法:
(a)ウエハ・プローバに複数のウエハを収容したウエハ搬送容器をロードする工程;
(b)前記工程(a)の後、前記ウエハ搬送容器内の前記複数のウエハの内の第1のウエハを、前記ウエハ・プローバ内に移送する工程;
(c)前記ウエハ・プローバ内において、常温と異なる第1の温度に保持されたウエハ・ステージ上に、前記第1のウエハをセットする工程;
(d)前記工程(c)の後、前記ウエハ・プローバ内において、前記第1のウエハがセットされ、前記第1の温度に保持された前記ウエハ・ステージをプローブ・カードの下方に移動させる工程;
(e)前記工程(d)の後、前記ウエハ・プローバ内において、前記第1のウエハがセットされ、前記第1の温度に保持された前記ウエハ・ステージが、前記プローブ・カードの下方にある状態で、前記プローブ・カードの温度が安定するまで待機する工程;
(f)前記工程(d)および(e)の内の後の工程の後、前記ウエハ・プローバ内において、前記第1のウエハがセットされ、前記第1の温度に保持された前記ウエハ・ステージが、前記プローブ・カードの下方にある状態で、前記プローブ・カードを用いて、前記第1の温度における前記第1のウエハに対する電気的試験を実行する工程;
(g)前記工程(f)の後、前記ウエハ・プローバ内において、前記第1のウエハがセットされ、前記第1の温度に保持された前記ウエハ・ステージを前記プローブ・カードの下方外に移動させる工程;
(h)前記工程(g)の後、前記第1のウエハがセットされ、前記第1の温度に保持された前記ウエハ・ステージが前記プローブ・カードの下方外に移動した状態で、前記第1のウエハに対して、針跡検査を実行する工程;
(i)前記工程(g)および(h)の内の後の工程の後、前記ウエハ・プローバ内において、前記第1の温度に保持された前記ウエハ・ステージ上の前記第1のウエハを、前記ウエハ・ステージの外部へ移動させる工程;
(j)前記工程(i)の後、前記第1のウエハを前記ウエハ搬送容器内に移送する工程;
(k)前記工程(i)の後、前記ウエハ搬送容器内の前記複数のウエハの内の前記第1のウエハ以外の各ウエハに対して、順次、工程(b)から(d)、工程(f)から(g)、および工程(i)から(j)を繰り返す工程、
ここで、前記ウエハ・プローバの動作中において、前記ウエハ・ステージが前記プローブ・カードの下方にない連続した時間であって前記ウエハ・プローバが実質的に有効な動作をしていない遊休時間を監視し、この遊休時間が第1の時間間隔以上になった場合は、前記第1のウエハがセットされ、前記第1の温度に保持された前記ウエハ・ステージを前記プローブ・カードの下方に自動的に移動させる。 - 請求項11に記載の半導体集積回路装置の製造方法において、前記第1の温度は、摂氏100度以上、摂氏200度以下である。
- 請求項11に記載の半導体集積回路装置の製造方法において、前記第1の温度は、マイナス摂氏70度以上、摂氏0度以下である。
- 請求項11に記載の半導体集積回路装置の製造方法において、前記半導体集積回路装置は、フラッシュ・メモリ部を有する。
- 請求項11に記載の半導体集積回路装置の製造方法において、前記半導体集積回路装置は、ロジック部を有する。
- 請求項11に記載の半導体集積回路装置の製造方法において、前記プローブ・カードは、カンチ・レバー型である。
- 請求項11に記載の半導体集積回路装置の製造方法において、前記プローブ・カードは、アドバンスト型である。
- 請求項11に記載の半導体集積回路装置の製造方法において、前記第1の時間間隔は、2分以上、20分未満である。
- 請求項14に記載の半導体集積回路装置の製造方法において、前記電気的試験は、前記フラッシュ・メモリ部のデータ・リテンション・テストを含む。
- 請求項15に記載の半導体集積回路装置の製造方法において、前記電気的試験は、前記ロジック部のファンクション・テストを含む。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008224444A JP5317330B2 (ja) | 2008-09-02 | 2008-09-02 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008224444A JP5317330B2 (ja) | 2008-09-02 | 2008-09-02 | 半導体集積回路装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010062237A JP2010062237A (ja) | 2010-03-18 |
JP5317330B2 true JP5317330B2 (ja) | 2013-10-16 |
Family
ID=42188746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008224444A Expired - Fee Related JP5317330B2 (ja) | 2008-09-02 | 2008-09-02 | 半導体集積回路装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5317330B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7485552B2 (ja) * | 2020-06-19 | 2024-05-16 | 東京エレクトロン株式会社 | 検査装置における接触解除方法法及び検査装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3515328B2 (ja) * | 1997-06-19 | 2004-04-05 | 三洋電機株式会社 | ウエハチェック方法 |
JP3294170B2 (ja) * | 1997-10-20 | 2002-06-24 | 東京エレクトロン株式会社 | プローブ方法及びプローブ装置 |
US6081110A (en) * | 1998-09-30 | 2000-06-27 | Credence Systems Corporation | Thermal isolation plate for probe card |
JP2000294606A (ja) * | 1999-04-07 | 2000-10-20 | Nec Corp | 半導体ウエハの検査装置 |
JP2002057196A (ja) * | 2000-08-07 | 2002-02-22 | Plum Five Co Ltd | プローブ方法及びプローブ装置 |
JP2004266206A (ja) * | 2003-03-04 | 2004-09-24 | Nec Yamagata Ltd | プローバ装置、プローブカードのプリヒート方法およびそのプログラム |
JP2007212472A (ja) * | 2007-03-28 | 2007-08-23 | Renesas Technology Corp | 半導体集積回路の製造方法及びプローブカード |
-
2008
- 2008-09-02 JP JP2008224444A patent/JP5317330B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010062237A (ja) | 2010-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101105230B1 (ko) | 열압착식 본딩 헤드 및 이를 이용한 열압착 본딩 방법 | |
TWI442495B (zh) | Check the device | |
JPH0792479B2 (ja) | プローブ装置の平行度調整方法 | |
JP2010276541A (ja) | 薄膜プローブシートおよびその製造方法、プローブカード、ならびに半導体チップ検査装置 | |
JP2023525528A (ja) | 熱伝導性ウエハーを使用してプローブ要素を熱安定化するデバイス及び方法。 | |
JP4932618B2 (ja) | 検査方法及びこの方法を記録したプログラム記録媒体 | |
JP2003344498A (ja) | 半導体試験装置 | |
JP5317330B2 (ja) | 半導体集積回路装置の製造方法 | |
JP2008103528A (ja) | 半導体装置の検査方法およびプローブカード | |
JP2006339456A (ja) | 電子デバイス製造方法およびプローブカード製造方法 | |
JP2010267689A (ja) | 半導体集積回路装置の製造方法 | |
JP2008300655A (ja) | ウエハの試験装置及び試験方法 | |
JP7474407B2 (ja) | プローバ及びプローブ検査方法 | |
US11835574B2 (en) | Semiconductor testing apparatus for wafer probing testing and final packaged IC testing | |
JP2004266206A (ja) | プローバ装置、プローブカードのプリヒート方法およびそのプログラム | |
WO2016084147A1 (ja) | ウェーハの検査方法 | |
JP5317753B2 (ja) | ボンダ装置 | |
US11573266B2 (en) | Electronic device temperature test on strip film frames | |
JPH07221144A (ja) | プローブ装置 | |
JP2008053282A (ja) | プローバ | |
JP5527794B2 (ja) | 半導体装置の製造方法 | |
JP2008117968A (ja) | プローバ | |
JP2012256799A (ja) | 半導体検査装置 | |
JP2003344478A (ja) | 検査装置及び検査方法 | |
JP2002196017A (ja) | プロービングカード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100527 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130502 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130704 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130708 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |