JP5317330B2

JP5317330B2 - 半導体集積回路装置の製造方法

Info

Publication number: JP5317330B2
Application number: JP2008224444A
Authority: JP
Inventors: 文次安村
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2008-09-02
Filing date: 2008-09-02
Publication date: 2013-10-16
Anticipated expiration: 2028-09-02
Also published as: JP2010062237A

Description

本発明は、半導体集積回路装置（または半導体装置）の製造方法におけるウエハ・テスト技術に適用して有効な技術に関する。

日本特開２００４−２６６２０６号公報（特許文献１）には、プローブ・テストにおいて、被検査ウエハとほぼ同一のサイズを有するプリ・ヒート用熱板により、あらかじめプローブ・カードを加熱する技術が開示されている。

日本特開平６−３４９９０９号公報（特許文献２）には、プローブ・テストにおいて、被検査ウエハとプローブ・カードをそれぞれ加熱又は冷却するための専用の加熱・冷却手段を設けて、被検査ウエハとプローブ・カードをそれぞれ同一の温度に制御する技術が開示されている。

特開２００４−２６６２０６号公報特開平６−３４９９０９号公報

半導体装置の製造工程におけるウエハ・テストにおいては、プローブ・カードの直下に熱源（冷却源）であるウエハ・ステージが被テスト・ウエハとともに位置することによって、対流または輻射によってプローブ・カードがテスト温度（テスト時のウエハ温度）に対応したカード温度に加熱又は冷却される構造となっている。例えば摂氏１００度を超える高温、摂氏零下２０度を下回る低温のプロービング時、熱によるプローブ・カードの変動が飽和し、位置が変動しなくなってからテストを開始している。この待機時間は長い場合は２時間程度である。プローブ・テスト時にウエハ上のボンディング・パッド上の針跡を確認するなどの作業のため、プローバ内のカメラでウエハを観測する場合、熱源であるウエハ・チャック（ウエハ・ステージ）がプローブ・カードから離れるため、プローブ・カードは高温テスト時には冷え、低温テスト時には温まってしまう。これによって、針位置が変動してしまい、経過時間とともに変動量は大きくなる。また、針跡確認をプローバ外で行う場合は、プローバから離れてしまう場合があり、長時間放置されることがある。そのため、テスト再開時は、テスト開始前と同程度の待機時間を必要となり、作業効率を著しく悪化させている。

本願発明は、これらの課題を解決するためになされたものである。

本発明の目的は、効率のよい半導体集積回路装置の製造プロセスを提供することにある。

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、本願発明は、プローブ・カードを予熱して行うプローブ・テストに際して、加熱源であるウエハ・ステージが、所定の加熱位置と異なる位置に移動して、比較的長時間（第１の時間以上）戻らない場合には、その滞在が検査上必須であるか否かを判定して、必須でない場合は、ウエハ・ステージをプローブ・カード直下の待機位置に戻すものである。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。

すなわち、プローブ・カードを予熱して行うプローブ・テストに際して、加熱源であるウエハ・ステージが、所定の加熱位置と異なる位置に移動して、比較的長時間（第１の時間以上）戻らない場合には、その滞在が検査上必須であるか否かを判定して、必須でない場合は、ウエハ・ステージをプローブ・カード直下の待機位置に戻すようにするので、針跡検査等での停止・待機等による長時間滞在によって、プローブ・カードの温度が低下してしまう等の原因によるウエハ・テスト時間の長時間化を回避することができる。

〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。

１．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）ウエハ・プローバ内において、常温と異なる第１の温度に保持されたウエハ・ステージ上に、ウエハをセットする工程；
（ｂ）前記工程（ａ）の後、前記ウエハ・プローバ内において、前記ウエハがセットされ、前記第１の温度に保持された前記ウエハ・ステージをプローブ・カードの下方に移動させる工程；
（ｃ）前記工程（ｂ）の後、前記ウエハ・プローバ内において、前記ウエハがセットされ、前記第１の温度に保持された前記ウエハ・ステージが、前記プローブ・カードの下方にある状態で、前記プローブ・カードを用いて、前記第１の温度における前記被検査ウエハに対する電気的試験を実行する工程；
（ｄ）前記工程（ｃ）の後、前記ウエハ・プローバ内において、前記ウエハがセットされ、前記第１の温度に保持された前記ウエハ・ステージを前記プローブ・カードの下方外に移動させる工程；
（ｅ）前記工程（ｄ）の後、前記ウエハ・プローバ内において、前記第１の温度に保持された前記ウエハ・ステージ上の前記ウエハを、前記ウエハ・ステージの外部へ移動させる工程、
ここで、前記ウエハ・プローバの動作中において、前記ウエハ・ステージが前記プローブ・カードの下方にない連続した時間であって前記ウエハ・プローバが実質的に有効な動作をしていない遊休時間を監視し、この遊休時間が第１の時間間隔以上になった場合は、前記ウエハがセットされ、前記第１の温度に保持された前記ウエハ・ステージを前記プローブ・カードの下方に自動的に移動させ、そこで待機させる。

２．前記１項の半導体集積回路装置の製造方法において、前記第１の温度は、摂氏１００度以上、摂氏２００度以下である。

３．前記１項の半導体集積回路装置の製造方法において、前記第１の温度は、マイナス摂氏７０度以上、摂氏０度以下である。

４．前記１から３項のいずれか一つの半導体集積回路装置の製造方法において、前記半導体集積回路装置は、フラッシュ・メモリ部を有する。

５．前記１から４項のいずれか一つの半導体集積回路装置の製造方法において、前記半導体集積回路装置は、ロジック部を有する。

６．前記１から５項のいずれか一つの半導体集積回路装置の製造方法において、前記プローブ・カードは、カンチ・レバー型である。

７．前記１から５項のいずれか一つの半導体集積回路装置の製造方法において、前記プローブ・カードは、アドバンスト型である。

８．前記１から７項のいずれか一つの半導体集積回路装置の製造方法において、前記第１の時間間隔は、２分以上、２０分未満である。

９．前記４項の半導体集積回路装置の製造方法において、前記電気的試験は、前記フラッシュ・メモリ部のデータ・リテンション・テストを含む。

１０．前記５項の半導体集積回路装置の製造方法において、前記電気的試験は、前記ロジック部のファンクション・テストを含む。

１１．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）ウエハ・プローバに複数のウエハを収容したウエハ搬送容器をロードする工程；
（ｂ）前記工程（ａ）の後、前記ウエハ搬送容器内の前記複数のウエハの内の第１のウエハを、前記ウエハ・プローバ内に移送する工程；
（ｃ）前記ウエハ・プローバ内において、常温と異なる第１の温度に保持されたウエハ・ステージ上に、第１のウエハをセットする工程；
（ｄ）前記工程（ｃ）の後、前記ウエハ・プローバ内において、前記第１のウエハがセットされ、前記第１の温度に保持された前記ウエハ・ステージをプローブ・カードの下方に移動させる工程；
（ｅ）前記工程（ｄ）の後、前記ウエハ・プローバ内において、前記第１のウエハがセットされ、前記第１の温度に保持された前記ウエハ・ステージが、前記プローブ・カードの下方にある状態で、前記プローブ・カードの温度が安定するまで待機する工程；
（ｆ）前記工程（ｄ）および（ｅ）の内の後の工程の後、前記ウエハ・プローバ内において、前記第１のウエハがセットされ、前記第１の温度に保持された前記ウエハ・ステージが、前記プローブ・カードの下方にある状態で、前記プローブ・カードを用いて、前記第１の温度における前記第１のウエハに対する電気的試験を実行する工程；
（ｇ）前記工程（ｆ）の後、前記ウエハ・プローバ内において、前記第１のウエハがセットされ、前記第１の温度に保持された前記ウエハ・ステージを前記プローブ・カードの下方外に移動させる工程；
（ｈ）前記工程（ｇ）の後、前記第１のウエハがセットされ、前記第１の温度に保持された前記ウエハ・ステージが前記プローブ・カードの下方外に移動した状態で、前記第１のウエハに対して、針跡検査を実行する工程；
（ｉ）前記工程（ｇ）および（ｈ）の内の後の工程の後、前記ウエハ・プローバ内において、前記第１の温度に保持された前記ウエハ・ステージ上の前記第１のウエハを、前記ウエハ・ステージの外部へ移動させる工程；
（ｊ）前記工程（ｉ）の後、前記第１のウエハを前記ウエハ搬送容器内に移送する工程；
（ｋ）前記工程（ｉ）の後、前記ウエハ搬送容器内の前記複数のウエハの内の前記第１のウエハ以外の各ウエハに対して、順次、工程（ｂ）から（ｄ）、工程（ｆ）から（ｇ）、および工程（ｉ）から（ｊ）を繰り返す工程、
ここで、前記ウエハ・プローバの動作中において、前記ウエハ・ステージが前記プローブ・カードの下方にない連続した時間であって前記ウエハ・プローバが実質的に有効な動作をしていない遊休時間を監視し、この遊休時間が第１の時間間隔以上になった場合は、前記第１のウエハがセットされ、前記第１の温度に保持された前記ウエハ・ステージを前記プローブ・カードの下方に自動的に移動させ、そこで待機させる。

１２．前記１１項の半導体集積回路装置の製造方法において、前記第１の温度は、摂氏１００度以上、摂氏２００度以下である。

１３．前記１１項の半導体集積回路装置の製造方法において、前記第１の温度は、マイナス摂氏７０度以上、摂氏０度以下である。

１４．前記１１から１３項のいずれか一つの半導体集積回路装置の製造方法において、前記半導体集積回路装置は、フラッシュ・メモリ部を有する。

１５．前記１１から１４項のいずれか一つの半導体集積回路装置の製造方法において、前記半導体集積回路装置は、ロジック部を有する。

１６．前記１１から１５項のいずれか一つの半導体集積回路装置の製造方法において、前記プローブ・カードは、カンチ・レバー型である。

１７．前記１１から１５項のいずれか一つの半導体集積回路装置の製造方法において、前記プローブ・カードは、アドバンスト型である。

１８．前記１１から１７項のいずれか一つの半導体集積回路装置の製造方法において、前記第１の時間間隔は、２分以上、２０分未満である。

１９．前記１４項の半導体集積回路装置の製造方法において、前記電気的試験は、前記フラッシュ・メモリ部のデータ・リテンション・テストを含む。

２０．前記１５項の半導体集積回路装置の製造方法において、前記電気的試験は、前記ロジック部のファンクション・テストを含む。

２１．前記１１から２０項のいずれか一つの半導体集積回路装置の製造方法において、前記第１のウエハの次の第２のウエハに対して、工程（ｄ）と（ｆ）の間に工程（ｅ）を実行する工程。

２２．前記１から２１項のいずれか一つの半導体集積回路装置の製造方法において、前記プローブ・カードの下方において、前記ウエハ・ステージが待機する際には、非測定時の移動時と比較して、前記プローブ・カードに近接した状態で待機する。
２３．前記２２項の半導体集積回路装置の製造方法において、前記プローブ・カードの下方において、前記ウエハ・ステージが待機する際の前記プローブ・カードと前記ウエハ・ステージ上の前記ウエハのクリアランスは、前記ウエハ内で測定点を移動する際のクリアランスとほぼ同一である。

〔本願における記載形式・基本的用語・用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。

２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。

また「金ワイヤ」といっても、高純度のものだけでなく、金を主要な成分として、種々の添加物を含有するもの（金系メタル）も含まれることは言うまでもない。同様に、「アルミニウム・パッド」等といっても、高純度のものだけでなく、アルミニウムを主要な成分として、種々の添加物を含有するもの（アルミニウム系メタル）も含まれることは言うまでもない。また、パッドはアルミニウム系メタル層のみからなるものに限定されず、アルミニウム系メタル層を主要な構成要素とするものも含まれることは言うまでもない。

３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。

たとえば、「正方形」、「矩形」、または「長方形」といっても、幾何学的に厳密な図形を意味するものではなく、ほぼ、その図形に近い形状をしていることを示すものである。従って、面取り、角取り、若干の凹凸等を許容することは言うまでもない。

４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。

５．「ウエハ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。そして、このウエハを個々の集積回路装置に分割したものを、「半導体チップ」または単に「チップ」という。なお、本願において、基板としての半導体は、主にシリコン系半導体をさすが、ＧａＡｓ系その他の化合物系半導体であってもよい。

６．「実ボンディング・パッド」とは、実際に、そこに金ワイヤ等をボンディングするアルミニウム・パッド等を言う。一方、「ダミー・パッド」とは、実際には、そこに金ワイヤ等がボンディングされない検査用等のアルミニウム・パッド等を言う。これらを総称して「ボンディング・パッド」という。

７．「実プローブ針」とは、実ボンディング・パッドに当ててテストするプローブ検査用の針である。一方、「ダミー・プローブ針」とは、ダミー・パッドに当てて、プローブ痕を付けるための針である。これらを総称して「プローブ針」という。また「プローブ痕」とは、実プローブ針またはダミー・プローブ針がコンタクトすることによって付く、圧痕である。

８．「遊休時間」は、ウエハ・プローバの動作中において、ウエハ・ステージがプローブ・カードの下方にない連続した時間であってウエハ・プローバが実質的に有効な動作をしていない時間の長さをいう。従って、針跡検査に通常の所要時間よりも長い時間を要したとしても、正常に処理が進行していた場合は、遊休時間はゼロである。逆に、針跡検査の開始からいまだ標準的処理時間を経過していないとしても、不必要に停止状態（たとえばマニュアルでの指示待ち状態など）が続く場合等は、遊休時間に該当する。

〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。

１．本願の一実施の形態の半導体集積回路装置の製造方法によって製造される半導体集積回路装置のチップ・レイアウト等の説明（主に図６）
図６は本願の一実施の形態の半導体集積回路装置の製造方法によって製造される半導体集積回路装置のチップ・レイアウト全体図である。これに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法によって製造される半導体集積回路装置のチップ・レイアウト等を説明する。

先ず、チップの全体レイアウトを説明する。図６に示すように、ほぼ正方形又は矩形の半導体チップ１（チップ領域）のデバイス主面１ａの内部には集積回路部７があり、その周りの周辺領域には、インターフェース部が各辺に沿って設けられている。このインターフェース部には、長方形（相互にほぼ同一形状、同一寸法、同一配向、同一材質）のアルミニウム・ボンディング・パッド３（実ボンディング・パッド）が、ほぼ直線状に（間隔は均等とは限らない）配列されている。実ボンディング・パッドは、正方形でもよいが、プロセスの種々の要求を考慮すると、面積的には、長方形の方が有利である。

チップ・コーナ部には、ほぼ正方形で、面積が実ボンディング・パッド３よりも小さいダミー・パッド５（ボンディング・パッド３とほぼ同一材質）がある。なお、ダミー・パッド５は必ずしも、正方形である必要はないことは言うまでもない。コンタクト位置のずれの方向と距離が認識しやすい構造であればよい。

２．本願の一実施の形態の半導体集積回路装置の製造方法におけるプローブ検査等の製造プロセス要部の説明（主に図７および図９から図１２）
図７は本願の一実施の形態の半導体集積回路装置の製造方法によるプローブ検査等の製造プロセス要部を説明するプロセス・ブロック・フロー図である。図９は本願の一実施の形態の半導体集積回路装置の製造方法による半導体集積回路装置の最終形態の一例の模式断面図である。図１０は本願の一実施の形態の半導体集積回路装置の製造方法におけるプローブ検査の様子を説明するためのプローブ・テスト状態模式上面図である。図１１は図１０の破線Ｐの部分の拡大図である。図１２は本願の一実施の形態の半導体集積回路装置の製造方法におけるプローブ検査およびプローブ痕検査の様子を説明するためのプローブ・テスト状態等模式正面図である。これらに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法によるプローブ検査等の製造プロセス要部を説明する。

先ず、図７に示すように、ウエハ工程７１が完了したウエハ１１に対して、プローバ５１（図１２）によって、ウエハ・テスト１３１を実行する。図１０及び図１２に示すように、プローバ５１は、ウエハ・プローブ部５９とウエハ・アライメント部５７（内部針跡検査部または内部プローブ痕検査部を兼ねる）に分かれている。ウエハ・テスト１３１（図７）におけるプローブ検査の実行工程１０７（図１）は、プローブ・カード５０の開口部４９を被検査チップ領域１に対向させた状態で、その周辺に設けられた実プローブ針４７およびダミー・プローブ針４８の先端をそれぞれ対応する実ボンディング・パッド３およびダミー・パッド５にコンタクトさせた状態で、電気的テストを実行するものである。プローブ検査の実行工程１０７（図１）においては、ウエハ１１はウエハ・ステージ６０上において、真空吸着されている。図１０の点円Ｐの部分を拡大したのが、図１１である。

図７および図１２に示すように、プローブ検査１０７を実行した後、ウエハ・ステージ６０はウエハ１１を乗せたまま、プローブ痕検査部５７に移動して、そこで、光学観測系６３により、内部プローブ痕検査１１１を実行する。プローブ痕検査１１１は、たとえば、ほぼ正方形のダミー・パッド５上のプローブ痕がダミー・パッド５の中心からどの方向にどれだけずれているかを観測することによって実行される。

ここで、コンタクト位置のずれが許容範囲であれば、当該ウエハは次工程に送り、計測されたずれは、次の被検査ウエハの位置あわせにフィードバックされる。コンタクト位置のずれが一定以上である等、プローブ・テスト１０７の正常性を疑わせるようなデータがある場合には、再度、プローブ・テスト１０７を実行するか、当該ウエハは不良と判定する。なお、必要に応じて、プローブ痕検査１１１をスキップしてもよい。すなわち、全ウエハのほぼ全ての製品チップ領域（又は一部の製品チップ領域）および（もしあれば、以下同じ）検査用チップ領域に対して、実行してもよいし、ロット中の一部のウエハのほぼ全部の製品チップ領域（又は一部の製品チップ領域）および検査用チップ領域に対して、または一部のウエハのほぼ全部の製品チップ領域（又は一部の製品チップ領域）および検査用チップ領域の少なくとも一方に対してプローブ痕検査１１１を実行するようにしてもよい。なお、プローブ痕検査１１１は、外部針跡検査装置６１を用いて、外部針跡検査１１２（図１）として、実行してもよい。ただし、この場合は、内部針跡検査装部５７を使用するよりも、一般に時間を要する。

図７に示すように、プローバ５１による最後のテストが完了したウエハ１１には、バック・グラインディング処理７３が施された後、個別チップ１に分割するためのダイシング処理７４が実行される。その後、分割されたチップ１に対して、図９及び図７に示すように、多層配線基板３３上に（リードフレーム上でもよい）、ＤＡＦ（ＤｉｅＡｔｔａｃｈＦｉｌｍ）等の接着部材を介して、ダイ・ボンディング７５が実行される。続いて、図９及び図７に示すように、リード３２と実ボンディング・パッド３の間で、金ワイヤ３１等により、キャピラリを用いたワイヤ・ボンディング７６が実行される。これにより、実ボンディング・パッド３上にボンディング・ボール１２が形成される。

その後、図９及び図７に示すように、エポキシ系樹脂等の封止レジン３４により、たとえば、トランスファ・モールドにより、レジン封止７７が実行される（圧縮モールド法を使用してもよい）。更に、図９及び図７に示すように、バンプ３５が取り付けられる。

なお、ウエハ出荷製品については、バック・グラインディング処理７３が施された後、直接、出荷工程８０に移される。

３．本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ・テスト工程の詳細説明（主に図１から図５、図８、及び図１３から図１６）
以下はカンチ・レバー型プローブ・カードを例にとり説明するが、セクション４に説明するアドバンスト・プローブ・カード等によるプローブ・テスト等にも、ほぼそのまま適用できる。また、以下の例では、摂氏１００度以上、２００度以下程度のテスト温度（第１の温度）で行われる高温ロジック・テスト１３１ｃ（図１または図４）について具体的に説明するが、マイナス摂氏７０度以上、零度以下程度のテスト温度（第１の温度）で行われる低温ロジック・テスト１３１ｄ（図１または図４）、摂氏１００度以上、２００度以下程度のテスト温度（第１の温度）で行われる高温メモリ・テスト１３１ｂ（図１または図４）、およびマイナス摂氏７０度以上、零度以下程度のテスト温度（第１の温度）で行われる低温メモリ・テスト（一般に、非常温ウエハ・プローブ・テスト）にも、ほぼそのまま適用できる。なお、以下では、フラッシュ・メモリ部（一般にメモリ部）およびロジック部（ロジック・テストは、主にこの部分をテストする。たとえばファンクション・テスト等）を搭載した半導体集積回路装置（フラッシュ・メモリ混在チップ）のテスト（たとえばデータ・リテンション・テスト）を例にとり説明するが、フラッシュ・メモリ部を有さない半導体集積回路装置にも、適用できることは言うまでもない。

図１は本願の一実施の形態の半導体集積回路装置の製造方法における個々のプローバによるウエハ・テストの流れを示すプロセス・ブロック・フロー図である。図２は本願の一実施の形態の半導体集積回路装置の製造方法における個々のプローバ内でのウエハ・ステージの位置制御方法を説明するフロー・チャートである。図３は本願の一実施の形態の半導体集積回路装置の製造方法における個々のプローバ内でのウエハ・バッチに対する処理の流れを示すプロセス・ブロック・フロー図である。図４は本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ・テスト工程全体の流れを例示するプロセス・ブロック・フロー図である。図５は本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ・テスト工程に使用するプローバの一例を示すプローバ上面図である。図８は本願の一実施の形態の半導体集積回路装置の製造方法における個々のプローバ内でのウエハ・ステージの位置制御方法を説明するプローバ制御系の構成の一例を示すブロック図である。図１３は本願の一実施の形態の半導体集積回路装置の製造方法における個々のプローバ内でのプローブ・カードとウエハの関係をカンチ・レバー型プローブ・カードを例にとり説明するための装置部分模式正面図（プローブ・カード部分）である。図１４は本願の一実施の形態の半導体集積回路装置の製造方法における個々のプローバ内でのプローブ・カードとウエハの関係をカンチ・レバー型プローブ・カードを例にとり説明するための装置要部模式正面プロセス・フロー図（プローブ待機時）である。図１５は本願の一実施の形態の半導体集積回路装置の製造方法における個々のプローバ内でのプローブ・カードとウエハの関係をカンチ・レバー型プローブ・カードを例にとり説明するための装置要部模式正面プロセス・フロー図（ウエハ・アライメント時またはプローブ痕検査時）である。図１６は本願の一実施の形態の半導体集積回路装置の製造方法における個々のプローバ内でのプローブ・カードとウエハの関係をカンチ・レバー型プローブ・カードを例にとり説明するための装置要部模式正面プロセス・フロー図（針位置合わせ時）である。これらに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ・テスト工程の詳細を説明する。

まず、ウエハ・テスト工程の全体の流れを説明する。図４に示すように、フラッシュ・メモリ混在チップに関するウエハ・テスト工程１３１は、通常、測定温度（たとえば摂氏２５度の常温、摂氏１６０度の高温、摂氏零下４０度の低温）とテスト目的（データ・リテンション・テストその他のメモリ・テスト、ロジック・テスト等）が相違する複数のプローブ・テスト工程（第１のメモリ・テスト１３１ａ，第２のメモリ・テスト１３１ｂ，第１のロジック・テスト１３１ｃ，第２のロジック・テスト１３１ｄ）とその間のたとえば摂氏２５０度程度の温度で行われるデータ・リテンション・ベーク等の高温ベーク工程（第１のベーク処理１４１、第２のベーク処理１４２）等から構成されている。量産プロセスでは、温度変更頻度が高いと、プローバの実質稼働時間が低下するので、通常、温度とテスト目的（メモリ・テストかロジック・テストか）の組み合わせの分だけ複数のプローバ５１ａ，５１ｂ、５１ｃ，５１ｄを準備して、個々のプローバ５１ａ，５１ｂ、５１ｃ，５１ｄは、できるだけ温度一定にしてウエハ・テスト１３１を実行する。もちろん、プローバの実質稼働時間が低下してもよい場合は、同一のプローバを温度の異なるウエハ・テストに使用してもよい。

次に、図１および図５に基づいて、１枚のウエハについて、個々のプローバによるウエハ・テスト（非常温ウエハ・プローブ・テストの一例として高温ロジック・テスト１３１ｃ）の流れを説明する。図１に示すように、たとえば、プローバ５１（ここではロジック・テスト）のロード・ポート５３に３００φのウエハ（４５０φ、２００φその他の径のウエハでもよい）をたとえば２５枚（単位ロット）収容したフープ５２（ウエハ搬送容器）を設置する（図１の搬送容器ロード・ステップ１０１）。次に、フープ５２から検査対象である１枚のウエハ１１をウエハ・ロボット５４により、プローバ５１の内部のプリ・アライメント部５５に移送する（図１のウエハ搬入ステップ１０２）。次に、プリ・アライメント部５５において、プリ・アライメント光学系６２により、ウエハ１１の周上の位置認識指標（ノッチ、オリエンテーション・フラットなど）を認識して、ウエハ１１の配向を確認する（図１のプリ・アライメント・ステップ１０３）。このプリ・アライメントに要する時間は通常、３０秒程度である。

次に、プリ・アライメント１０３の結果に基づいて、ウエハ１１を所定の配向で、テスト温度に設定されたウエハ・ステージ６０上に、ウエハ１１のデバイス面１１ａを上にして、セットする（図１のステージ上への移送ステップ１０４）。次に、ウエハ・ステージ６０はウエハ１１を載せたまま、ＸＹテーブル４２の移動に従って、ウエハ・アライメント部５７に移動して、そこで、ウエハ・アライメント光学系６３により、ウエハ・アライメント１０５（図１）が実行される（所要時間は一般に４５秒程度である）。このウエハ・アライメント１０５の際には、図１５に示すように、ウエハ・アライメント光学系６３がウエハ・ステージ６０の直上に来るように、ＸＹテーブル４２が水平方向に移動する。その状態で、必要に応じて、ＸＹテーブル４２が水平移動し、ウエハ・ステージ６０が鉛直方向に移動して、ウエハ１１のデバイス面１１ａを光学的に観測して登録されている基準図形を抽出して、ウエハ上の基準点を認識する。図１５からわかるように、ウエハ・アライメント光学系６３はプローバ５１の本体に固定されている。同様に、プローブ・カード５０もカード・ホルダ４４を介して、プローバ５１の本体に固定されている。一方、針位置合わせ光学系６４およびウエハ・ステージ６０はＸＹテーブル４２上に固定されている。

次に、ＸＹテーブル４２がシフトして、針位置合わせ光学系６４がプローブ・カード５０の下部へ移動して、そこで、針位置合わせ１０６（図１）が実行される（所要時間は一般に１分程度である）。これで、プローバ５１は、ウエハ１１上の回路パターンの位置とプローブ・カード５０上のプローブ針先端部の位置を認識したことになる。針位置合わせ１０６の際には、図１６に示すように、針位置合わせ光学系６４がプローブ・カード５０のプローブ針４６の直下に来るように、ＸＹテーブル４２が水平方向に移動する。その状態で、必要に応じて、ＸＹテーブル４２が水平移動し、ウエハ・ステージ６０が鉛直方向に移動して、基準となるプローブ針４６の針先を光学的に観測して、プローブ針４６の基準点（プローブ・カード５０側の基準点）を認識する。

次に、ウエハ・ステージ６０はウエハ１１を載せたまま、ＸＹテーブル４２の移動に従って、プローブ部５９に移動する。この状態で、プローブ・カード５０の温度とテスト温度の際が大きい場合は、待機する。プローブ・カード５０の温度とテスト温度の際が小さい場合は、プローブ針をウエハ１１上のボンディング・パッドにコンタクトさせた状態で電気的試験を実行する（図１の電気的試験実行ステップ１０７）。電気的試験の実行の際には、図１４に示すように、ウエハ・ステージ６０がプローブ・カード５０の直下に来るように、ＸＹテーブル４２が水平方向に移動する。そして、ＸＹテーブル４２が、通常の移動時よりもプローブ・カード５０に接近する。その状態で、所望の水平相互位置に来ると、プローブ針４６とウエハ１１上のボンディング・パッドとのコンタクトが行われ、電気的試験が実行される。一箇所の測定が完了すると、リリース、近接移動、およびコンタクト動作（単一のコンタクトでウエハ全体をテストすることもある。いわゆるフル・ウエハ・テストである）を繰り返して、ウエハ１１の全体に対して電気的テストを実行する。

プローブ針による電気的試験１０７が完了すると、ウエハ・ステージ６０はウエハ１１を載せたまま、ＸＹテーブル４２の移動に従って、ウエハ・ロード＆アンロード部５６へ移動する。そこで、ウエハ・ロボット５４がウエハ１１をウエハ・ステージ６０上からピック・アップして（図１のウエハ・リリース・ステップ１０８）、装置外に搬出する（図１のウエハ搬出ステップ１０９）。全てのウエハの電気的試験が完了すると、フープ５２がロード・ポート５３からアンロードされる（図１のウエハ搬送容器アンロード・ステップ１１０）。

ここで、電気的試験実行ステップ１０７の後、必要に応じて、ウエハ針跡検査を実行する。ウエハ針跡検査は、ウエハ・アライメント部５７における内部ウエハ針跡検査１１１としてもよいし、外部針跡検査装置６１による外部ウエハ針跡検査１１２としてもよい。一般に、内部ウエハ針跡検査１１１の方が効率がよいと考えられる。内部ウエハ針跡検査１１１は図１５に示す状態で、実行される。

次に、図３に基づいて、一つのロット全体（たとえば２５枚のウエハ１１を収容したフープ５２）についての個々のプローバによる非常温ウエハ・テスト１３１ｃ（１３１ｂ，１３１ｄ）の流れを説明する。図３に示すように、まず、ロットの最初のウエハ１１に対してプローブ検査１２１（電気的試験）を実行する前に、通常、ウエハ１１をテスト温度に温度設定されたウエハ・ステージ６０に載せたまま、ウエハ１１の上面１１ａをプローブ・カード５０の直下で近接させて待機させることにより、プローブ・カード５０の温度をテスト温度に近い温度に安定させるための近接待機処理１２５（第１の安定化待機）すなわちプリ・ヒートを実行する（所要時間通常５分程度）。なお、プローブ・カード５０の温度がすでに所定の検査温度で安定しているときは、この第１の安定化待機ステップをスキップすることができることは言うまでもない。

プローブ・カード５０の温度が安定すると、ロットの最初のウエハ１１に対してプローブ検査１２１（電気的試験）を実行する（第１のウエハに対するプローブ検査の実行）。続いて、たとえば、前記最初のウエハ１１に対して、針跡検査１２２を実行する。針跡検査１２２は、たとえば、内部針跡検査として実行する。この針跡検査１２２の標準的処理時間（１５分から３０分）と比較して、長時間を要した場合などには、プローブ・カード５０の温度がテスト温度と相当相違している場合があるので、プローブ・カード５０の温度をテスト温度に近い温度に安定させるための近接待機処理１２６（第２の安定化待機）を実行する。一方、針跡検査１２２の標準的処理時間と比較して、長時間を要しない場合などには、この第２の安定化待機１２６をスキップすることができる。次に、ロットの２番目のウエハ１１に対してプローブ検査１２３（電気的試験）を実行する（第２のウエハに対するプローブ検査の実行）。このプローブ検査１２１、１２３の所要時間は、ウエハ１枚あたり、標準的には２から７時間程度である。

以後は、通常、針跡検査１２２および安定化待機１２５、１２６等を実施することなく、順次、ロットを構成する全ての検査対象ウエハに対して、プローブ検査（電気的試験）を実行し、最終的にロットの最後のウエハ１１に対して、電気的試験１２４を実行する。なお、必要があれば、針跡検査１２２（後の針跡検査）および安定化待機１２５、１２６（後の安定化待機）等を毎回または適宜、選択的に実行してもよい。

次に、図１３に基づいて、プローブ針４６によるウエハ１１に対する電気的試験（すなわちプローブ検査）または安定化待機１２５、１２６（後の安定化待機を含む）を実施する際のウエハ・ステージ６０とプローブ・カード５０の関係を説明する。図１３に示すように、プローブ針先端からウエハ上面（正確にはボンディング・パッド上面）間の距離、すなわち、プローブ針・ウエハ間クリアランスＤ（プローブ針自体の高さは、種類によって異なるが、一般に３ミリ・メートルから１５ミリ・メートル程度である）は、処理の内容によって以下のように設定するのが好適である。プローブ検査の実行中でプローブ針がボンディング・パッドにコンタクトしているときは、もちろんプローブ針・ウエハ間クリアランスＤはゼロとなる。同一のウエハ上で次の試験サイトに移動する際（ウエハ内移動時）等は、非接触近接状態で移動する。また、安定化待機１２５、１２６の際にも、このウエハ内移動時と同等な非接触近接状態に維持されることが、精度の確保または温度均一化の観点から好適である。これら以外の通常の移動時（ウエハ・ステージ６０が移動するとき）、たとえば、プローブ部５９からウエハ・ステージ６０が外部（プローバ５１内のプローブ部５９以外の部分）に移動するとき、および、ウエハ・ステージ６０が外部からプローブ部５９へ移動するとき等は、非接触近接状態よりも大きな通常間隔を維持した状態で移動するのが、動作上の安定性または安全性の観点から好適である。なお、非接触近接状態におけるプローブ針・ウエハ間クリアランスＤは、たとえば、２００マイクロ・メートルから７００マイクロ・メートル程度が好適である。また、通常間隔の際のプローブ針・ウエハ間クリアランスＤは、たとえば、１０ミリ・メートルから４０ミリ・メートル程度が好適である。

次に、図２に基づいて、プローブ・カード５０の温度安定化システムについて説明する。ウエハ・ステージ６０は通常、その内部の冷却系または加熱系によって検査温度に保持されているので、ウエハ・ステージ６０がプローブ・カード５０の直下にある状態、すなわち、プローブ検査１０７（図１）や安定化待機１２５、１２６（図３）の際には、プローブ・カード５０は検査温度（第１の温度）に近い温度になっていると考えられる。しかし、個々のプローバ５１（図１）によるウエハ・テスト１３１（図３）の全期間を見ると、多くの期間において、ウエハ・ステージ６０がプローブ・カード５０の直下にない場合（ウエハ・ステージ不在期間）がある。このウエハ・ステージ不在期間には、当然、プローブ・カード５０の温度は常温に近づく方向で、検査温度から離れてゆく。ウエハ・ステージ不在期間の内、いろいろな原因で発生するが、最も問題となるのは、たとえば、針跡検査１２２（図３）で予想外に長時間を要する場合である。これは、針跡検査１２２がマニュアル操作を要求する場合が多いからである。人的要素が介在するマニュアル作業では、人の不在、マニュアル操作要求の多重発生、錯誤等により長時間放置されることが多い。これらの結果、ウエハ・ステージ不在期間が無駄に長時間化する事態が発生する。長時間放置することによって、プローブ・カード５０の温度が、検査温度から著しくずれると、次にプローブ・カード５０の温度が安定して、時検査温度の近傍になるまで、２時間以上かかる場合もある。

この問題を回避するには、以下のような処理が有用である。すなわち、ウエハ・ステージ不在期間においては、自動的にプローバ５１の動作を監視することによって、ウエハ・ステージ６０がプローブ・カード５０の下方にない連続した時間であってウエハ・プローバ５１が実質的に有効な動作をしていない遊休時間を監視し、この遊休時間が第１の時間間隔以上になった場合は、ウエハ１１がセットされ、第１の温度（検査温度）に保持されたウエハ・ステージ６０をプローブ・カード５０の下方に自動的に移動させ、そこで待機させる（近接待機することが望ましい）。この手順を図２および図８に基づいて、説明する。図２および図８に示すように、プローバ５１内に（外部でもよい）設けられたプローバ動作監視系６５は、プローバ制御系６６を監視することによって、ＸＹテーブル制御系６７、ウエハ位置合わせ制御系６８、針位置合わせ制御系６９等の動作を監視する。そして、プローバ動作監視系６５は、まず、ウエハ・ステージ６０がプローブ・カード５０の直下にある状態（ウエハ・ステージ滞在期間）か、ウエハ・ステージ６０がプローブ・カード５０の直下にない状態（ウエハ・ステージ不在期間）か否かを判断する（ウエハ・ステージ位置判定１５１）。ここで、ウエハ・ステージ６０がプローブ・カード５０の直下にある状態であれば、プローバ動作監視系６５は、そのままの状態を維持する。しかし、ウエハ・ステージ６０がプローブ・カード５０の直下にない状態であれば、プローバ動作監視系６５は、ウエハ・ステージ６０に関係するプローバ５１の動作を監視し（ウエハ・ステージ関連動作監視１５２）、不必要な連続的なウエハ・ステージ不在期間の長さをカウントする。そして、この遊休時間が所定の時間間隔（第１の時間間隔、たとえば５分程度である。一般に２分以上、２０分未満が好適である。更に３分以上、１８分未満が好適である）以上になったか否かを判定する（遊休時間長さ判定１５３）。ここで、遊休時間が所定の時間間隔未満であれば、プローバ動作監視系６５は、そのままの状態を維持する。しかし、遊休時間が所定の時間間隔以上であれば、プローバ動作監視系６５は、プローバ制御系６６にウエハ・ステージ６０をプローブ・カード５０の直下に復帰させるように指示を出し、ウエハ・ステージ６０をプローブ・カード５０の直下に復帰させ（プローブ・カード直下復帰１５４）、安定化待機状態（近接待機することが望ましい）とする。この安定化待機状態では、非接触近接状態と同等なプローブ針・ウエハ間クリアランスＤとすることが、短時間の温度安定の観点から好適である。しかし、この安定化時間が若干伸びてもよい場合には、プローブ針・ウエハ間クリアランスＤを通常間隔またはそれと非接触近接状態と同等なプローブ針・ウエハ間クリアランスＤの間の適切な値としてもよい。

４．本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ・テスト工程に使用する他のプローブ・カードの説明（主に図１７及び図１８）
近年、パッド・ピッチの狭小化への対応、または同時テスト・チップ個数の増加（一回のコンタクトで全てのチップをテストするフル・ウエハ・テストまたは数回のコンタクトで全てのチップをテストするセミ・フル・ウエハ・テスト）のために、従来のカンチ・レバー型プローブ・カードに代わって、いろいろな種類の、いわゆるアドバンスト・プローブ・カードが使用され始めている。これらの各種のアドバンスト・プローブ・カードは、セクション３の例においてカンチ・レバー型プローブ・カードに代えて、適用できる。以下では簡単に、その構造を説明する。

図１７は本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ・テスト工程に使用する他のプローブ・カード、すなわち、垂直針系プローブ・カード（アドバンスト・プローブ・カードの一種）の一例を示す断面図（セクション３の図１３にほぼ対応、以下おなじ）である。図１８は本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ・テスト工程に使用する他のプローブ・カード、すなわち、マイクロ・カンチ・レバー型プローブ・カード（アドバンスト・プローブ・カードの一種）の一例を示す断面図である。これらに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ・テスト工程に使用する他のプローブ・カードの構造の概要を説明する。

先ず、垂直針系プローブ・カードを説明する。図１７に示すように、プローブ・カードの本体５０は、通常のプローブ・カードと同様に、印刷配線基板（一般に、テスト品種ごとに代わる）で構成されている。プローブ・カードの本体５０の上面には、通常のプローブ・カードと同様に、リング状に配列されたコネクタ部４３（またはポゴピン・コンタクト部）が設けられており、そこで、テスト・ヘッド４５を介して、テスタ（セクション３のロジック・テストの場合はロジック・テスタ）と接続されている。一方、プローブ・カードの本体５０の下面には、リング状金属枠体４１および固定ネジ３８を介して、多数のプローブ針４６（たとえば、パラジュウム合金製）を保持したセラミック製の針ホールダ３７が固定されている。セラミック製の針ホールダ３７内には、針サポート空洞３９があり、その天井部分でプローブ針４６は固定されており、プローブ針４６の各下端部は、針サポート空洞３９の床部の細孔を貫通して、比較的自由に保持されている。これらの多数のプローブ針４６は、インターポーザ４０を介して、プローブ・カードの本体５０と接続されている。

次に、マイクロ・カンチ・レバー型プローブ・カードを説明する。図１８に示すように、プローブ・カードの本体５０は、通常のプローブ・カードと同様に、印刷配線基板（一般に、テスト品種ごとに代わる）で構成されている。プローブ・カードの本体５０の上面には、図１７の例と同様に、リング状に配列されたコネクタ部４３（またはポゴピン・コンタクト部）が設けられており、そこで、テスト・ヘッド４５を介して、テスタ（セクション３のロジック・テストの場合はロジック・テスタ）と接続されている。一方、プローブ・カードの本体５０の下面には、リング状金属枠体４１を介して、多数のプローブ針４６（たとえば薄膜金属板をリソグラフィによりパターニングしたもの）を保持したセラミック製の針ホールダ３７が固定されている。これらの多数のプローブ針４６は、インターポーザ４０を介して、プローブ・カードの本体５０と接続されている。この場合、先の垂直針系プローブ・カードと比較して、プローブ針４６の上下自由度が小さいので、プローブ・カードの本体５０の上面には、たわみ防止用の（たとえばステンレス製の）スティフナ（補強構造体）３６が固定されている。

５．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、前記実施の形態では、プローバの形式として、主に従来型のカンチ・レバー型プローブ・カードについて、具体的に説明したが、本願はそれに限定されるものではなく、バーチカル型プローブ・カード、スプリング・ピン型プローブ・カード、薄膜プローブ等のフォトリソグラフィやＭＥＭＳ技術を活用したアドバンスト・プローブ・カードまたはＭＥＭＳタイプのプローブ・カード等によるプローブ検査にも適用できることは言うまでもない。

また、前記実施の形態では、２列にボンディング・パッドを配置したチップ・レイアウトを例にとり具体的に説明したが、本願はそれに限定されるものではなく、１列にボンディング・パッドを配置したチップ・レイアウトにも３列以上およびマトリクス状にボンディング・パッドを配置したチップ・レイアウトにも適用できることは言うまでもない。

本願の一実施の形態の半導体集積回路装置の製造方法における個々のプローバによるウエハ・テストの流れを示すプロセス・ブロック・フロー図である。本願の一実施の形態の半導体集積回路装置の製造方法における個々のプローバ内でのウエハ・ステージの位置制御方法を説明するフロー・チャートである。本願の一実施の形態の半導体集積回路装置の製造方法における個々のプローバ内でのウエハ・バッチに対する処理の流れを示すプロセス・ブロック・フロー図である。本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ・テスト工程全体の流れを例示するプロセス・ブロック・フロー図である。本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ・テスト工程に使用するプローバの一例を示すプローバ上面図である。本願の一実施の形態の半導体集積回路装置の製造方法によって製造される半導体集積回路装置のチップ・レイアウト全体図である。本願の一実施の形態の半導体集積回路装置の製造方法によるプローブ検査等の製造プロセス要部を説明するプロセス・ブロック・フロー図である。本願の一実施の形態の半導体集積回路装置の製造方法における個々のプローバ内でのウエハ・ステージの位置制御方法を説明するプローバ制御系の構成の一例を示すブロック図である。本願の一実施の形態の半導体集積回路装置の製造方法による半導体集積回路装置の最終形態の一例の模式断面図である。本願の一実施の形態の半導体集積回路装置の製造方法におけるプローブ検査の様子を説明するためのプローブ・テスト状態模式上面図である。図１０の破線Ｐの部分の拡大図である。本願の一実施の形態の半導体集積回路装置の製造方法におけるプローブ検査およびプローブ痕検査の様子を説明するためのプローブ・テスト状態等模式正面図である。本願の一実施の形態の半導体集積回路装置の製造方法における個々のプローバ内でのプローブ・カードとウエハの関係をカンチ・レバー型プローブ・カードを例にとり説明するための装置部分模式正面図（プローブ・カード部分）である。本願の一実施の形態の半導体集積回路装置の製造方法における個々のプローバ内でのプローブ・カードとウエハの関係をカンチ・レバー型プローブ・カードを例にとり説明するための装置要部模式正面プロセス・フロー図（プローブ待機時）である。本願の一実施の形態の半導体集積回路装置の製造方法における個々のプローバ内でのプローブ・カードとウエハの関係をカンチ・レバー型プローブ・カードを例にとり説明するための装置要部模式正面プロセス・フロー図（ウエハ・アライメント時またはプローブ痕検査時）である。本願の一実施の形態の半導体集積回路装置の製造方法における個々のプローバ内でのプローブ・カードとウエハの関係をカンチ・レバー型プローブ・カードを例にとり説明するための装置要部模式正面プロセス・フロー図（針位置合わせ時）である。本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ・テスト工程に使用する他のプローブ・カード、すなわち、垂直針系プローブ・カード（アドバンスト・プローブ・カードの一種）の一例を示す断面図である。本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ・テスト工程に使用する他のプローブ・カード、すなわち、マイクロ・カンチ・レバー型プローブ・カード（アドバンスト・プローブ・カードの一種）の一例を示す断面図である。

符号の説明

１チップまたはウエハ上のチップ領域（被検査チップ領域）
１ａチップの上面（またはデバイス面）
３実ボンディング・パッド
５ダミー・パッド（針跡検査用パッド）
７内部回路領域
１１ウエハ
１１ａウエハの上面（またはデバイス面）
１２ボール
３１ボンディング・ワイヤ
３２リード
３３配線基板
３４レジン封止部
３５バンプ電極
３６スティフナ（補強構造体）
３７（セラミック製の）針ホールダ
３８固定ネジ
３９針サポート空洞
４０インターポーザ
４１リング状金属枠体
４２ＸＹテーブル
４３ポゴピン（またはコネクタ部）
４４カード・ホルダ
４５テスト・ヘッド
４６プローブ針
４７実プローブ針
４８ダミー・プローブ針
４９プローブ・カードの開口
５０プローブ・カード（またはプローブ・カード本体の配線基板）
５１、５１ａ，５１ｂ，５１ｃ，５１ｄプローバ
５２ウエハ搬送容器（フープ）
５３ウエハ搬送容器用ポート
５４ウエハ搬送ロボット
５５プリ・アライメント部
５６ウエハ・ロード＆アンロード部
５７ウエハ・アライメント部（内部針跡検査部）
５９プローブ部
６０ウエハ・ステージ
６１外部針跡検査装置
６２プリ・アライメント光学系
６３ウエハ・アライメント光学系
６４針位置合わせ光学系
６５プローバ制御監視系
６６プローバ制御系
６７ＸＹテーブル制御系
６８ウエハ位置合わせ制御系
６９針位置合わせ制御系
７１（ウエハ・テストに先行する）ウエハ工程
７３バック・グラインディング処理
７４ウエハ・ダイシング
７５ダイ・ボンディング
７６ワイヤ・ボンディング
７７レジン封止
７８バンプ取り付け
７９最終テスト
８０出荷
１０１ウエハ搬送容器ロード
１０２ウエハ搬入
１０３プリ・アライメント
１０４ウエハがステージ上に移動
１０５ウエハ・アライメント
１０６針位置合わせ
１０７プローブ実行（電気的試験実行）
１０８ウエハがステージ上から移動
１０９ウエハ搬出
１１０ウエハ搬送容器アンロード
１１１内部針跡検査
１１２外部針跡検査
１２１第１のウエハに対してプローブ実行
１２２第１のウエハに対して針跡検査
１２３第２のウエハに対してプローブ実行
１２４ロットの最後のウエハに対してプローブ実行
１２５第１の安定化待機
１２６第２の安定化待機
１３０ウエハ・テスト以前のウエハ・プロセス
１３１ウエハ・テスト
１３１ａ第１のメモリ・テスト
１３１ｂ第２のメモリ・テスト
１３１ｃ第１のロジック・テスト
１３１ｄ第２のロジック・テスト
１３２ＢＧ（バック・グラインディング）
１３３ダイシング（ウエハのチップへの分割）
１３４組み立て（ダイ・ボンディング、ワイヤ・ボンディング、封止等）
１３５最終電気テスト
１３６出荷
１４１第１のベーク処理
１４２第２のベーク処理
１５１ウエハ・ステージがプローブ・カードの直下領域にあるかを監視
１５２ウエハ・ステージに関連するプローバの動作を監視
１５３不必要にプローブ・カードの直下領域外にあった時間が連続して第１の時間を超えたかを判断
１５４ウエハ・ステージをプローブ・カードの直下領域に復帰
D プローブ針先端からウエハ上面（正確にはボンディング・パッド上面）間の距離
Ｐ点線の円で表示した部分

Claims

以下の工程を含む半導体集積回路装置の製造方法：
（ａ）ウエハ・プローバ内において、常温と異なる第１の温度に保持されたウエハ・ステージ上に、ウエハをセットする工程；
（ｂ）前記工程（ａ）の後、前記ウエハ・プローバ内において、前記ウエハがセットされ、前記第１の温度に保持された前記ウエハ・ステージをプローブ・カードの下方に移動させる工程；
（ｃ）前記工程（ｂ）の後、前記ウエハ・プローバ内において、前記ウエハがセットされ、前記第１の温度に保持された前記ウエハ・ステージが、前記プローブ・カードの下方にある状態で、前記プローブ・カードを用いて、前記第１の温度における前記被検査ウエハに対する電気的試験を実行する工程；
（ｄ）前記工程（ｃ）の後、前記ウエハ・プローバ内において、前記ウエハがセットされ、前記第１の温度に保持された前記ウエハ・ステージを前記プローブ・カードの下方外に移動させて、針跡検査を実行する工程；
（ｅ）前記工程（ｄ）の後、前記ウエハ・プローバ内において、前記第１の温度に保持された前記ウエハ・ステージ上の前記ウエハを、前記ウエハ・ステージの外部へ移動させる工程、
ここで、前記ウエハ・プローバの動作中において、前記ウエハ・ステージが前記プローブ・カードの下方にない連続した時間であって前記ウエハ・プローバが実質的に有効な動作をしていない遊休時間を監視し、この遊休時間が第１の時間間隔以上になった場合は、前記ウエハがセットされ、前記第１の温度に保持された前記ウエハ・ステージを前記プローブ・カードの下方に自動的に移動させる。
請求項１に記載の半導体集積回路装置の製造方法において、前記第１の温度は、摂氏１００度以上、摂氏２００度以下である。
請求項１に記載の半導体集積回路装置の製造方法において、前記第１の温度は、マイナス摂氏７０度以上、摂氏０度以下である。
請求項１に記載の半導体集積回路装置の製造方法において、前記半導体集積回路装置は、フラッシュ・メモリ部を有する。
請求項１に記載の半導体集積回路装置の製造方法において、前記半導体集積回路装置は、ロジック部を有する。
請求項１に記載の半導体集積回路装置の製造方法において、前記プローブ・カードは、カンチ・レバー型である。
請求項１に記載の半導体集積回路装置の製造方法において、前記プローブ・カードは、アドバンスト型である。
請求項１に記載の半導体集積回路装置の製造方法において、前記第１の時間間隔は、２分以上、２０分未満である。
請求項４に記載の半導体集積回路装置の製造方法において、前記電気的試験は、前記フラッシュ・メモリ部のデータ・リテンション・テストを含む。
請求項５に記載の半導体集積回路装置の製造方法において、前記電気的試験は、前記ロジック部のファンクション・テストを含む。
以下の工程を含む半導体集積回路装置の製造方法：
（ａ）ウエハ・プローバに複数のウエハを収容したウエハ搬送容器をロードする工程；
（ｂ）前記工程（ａ）の後、前記ウエハ搬送容器内の前記複数のウエハの内の第１のウエハを、前記ウエハ・プローバ内に移送する工程；
（ｃ）前記ウエハ・プローバ内において、常温と異なる第１の温度に保持されたウエハ・ステージ上に、前記第１のウエハをセットする工程；
（ｄ）前記工程（ｃ）の後、前記ウエハ・プローバ内において、前記第１のウエハがセットされ、前記第１の温度に保持された前記ウエハ・ステージをプローブ・カードの下方に移動させる工程；
（ｅ）前記工程（ｄ）の後、前記ウエハ・プローバ内において、前記第１のウエハがセットされ、前記第１の温度に保持された前記ウエハ・ステージが、前記プローブ・カードの下方にある状態で、前記プローブ・カードの温度が安定するまで待機する工程；
（ｆ）前記工程（ｄ）および（ｅ）の内の後の工程の後、前記ウエハ・プローバ内において、前記第１のウエハがセットされ、前記第１の温度に保持された前記ウエハ・ステージが、前記プローブ・カードの下方にある状態で、前記プローブ・カードを用いて、前記第１の温度における前記第１のウエハに対する電気的試験を実行する工程；
（ｇ）前記工程（ｆ）の後、前記ウエハ・プローバ内において、前記第１のウエハがセットされ、前記第１の温度に保持された前記ウエハ・ステージを前記プローブ・カードの下方外に移動させる工程；
（ｈ）前記工程（ｇ）の後、前記第１のウエハがセットされ、前記第１の温度に保持された前記ウエハ・ステージが前記プローブ・カードの下方外に移動した状態で、前記第１のウエハに対して、針跡検査を実行する工程；
（ｉ）前記工程（ｇ）および（ｈ）の内の後の工程の後、前記ウエハ・プローバ内において、前記第１の温度に保持された前記ウエハ・ステージ上の前記第１のウエハを、前記ウエハ・ステージの外部へ移動させる工程；
（ｊ）前記工程（ｉ）の後、前記第１のウエハを前記ウエハ搬送容器内に移送する工程；
（ｋ）前記工程（ｉ）の後、前記ウエハ搬送容器内の前記複数のウエハの内の前記第１のウエハ以外の各ウエハに対して、順次、工程（ｂ）から（ｄ）、工程（ｆ）から（ｇ）、および工程（ｉ）から（ｊ）を繰り返す工程、
ここで、前記ウエハ・プローバの動作中において、前記ウエハ・ステージが前記プローブ・カードの下方にない連続した時間であって前記ウエハ・プローバが実質的に有効な動作をしていない遊休時間を監視し、この遊休時間が第１の時間間隔以上になった場合は、前記第１のウエハがセットされ、前記第１の温度に保持された前記ウエハ・ステージを前記プローブ・カードの下方に自動的に移動させる。
請求項１１に記載の半導体集積回路装置の製造方法において、前記第１の温度は、摂氏１００度以上、摂氏２００度以下である。
請求項１１に記載の半導体集積回路装置の製造方法において、前記第１の温度は、マイナス摂氏７０度以上、摂氏０度以下である。
請求項１１に記載の半導体集積回路装置の製造方法において、前記半導体集積回路装置は、フラッシュ・メモリ部を有する。
請求項１１に記載の半導体集積回路装置の製造方法において、前記半導体集積回路装置は、ロジック部を有する。
請求項１１に記載の半導体集積回路装置の製造方法において、前記プローブ・カードは、カンチ・レバー型である。
請求項１１に記載の半導体集積回路装置の製造方法において、前記プローブ・カードは、アドバンスト型である。
請求項１１に記載の半導体集積回路装置の製造方法において、前記第１の時間間隔は、２分以上、２０分未満である。
請求項１４に記載の半導体集積回路装置の製造方法において、前記電気的試験は、前記フラッシュ・メモリ部のデータ・リテンション・テストを含む。
請求項１５に記載の半導体集積回路装置の製造方法において、前記電気的試験は、前記ロジック部のファンクション・テストを含む。