JP5308902B2 - 出力回路 - Google Patents

Description

本発明は、出力電流が過電流になることを防止する過電流保護回路を備えた出力回路に関するものである。

図５に、従来の過電流保護回路を備えた出力回路を示す（特許文献１の第１図、特許文献２の第４図参照）。Ｑ１はＰＮＰの入力トランジスタであり、エミッタが抵抗Ｒ１を介して高電位電源ライン１に接続され、ベースに入力信号が入力する。Ｑ２はその入力トランジスタＱ１のコレクタにベースが接続されたエミッタホロワのＮＰＮのトランジスタ、Ｑ３はそのトランジスタＱ２のエミッタにベースが接続されたダーリントン接続でエミッタホロワのＮＰＮの出力トランジスタである。これらトランジスタＱ１〜Ｑ３により出力回路が構成されている。２は出力端子である。

ＮＰＮのトランジスタＱ７は過電流保護用であり、コレクタがトランジスタＱ２のベースに、エミッタが出力端子２に、ベースが出力トランジスタＱ３のエミッタに接続されている。Ｒ３は出力端子３と出力トランジスタＱ３のエミッタとの間に接続された過電流検出抵抗である。

この出力回路では、出力端子２に過電流が流れて、過電流検出抵抗Ｒ３に発生する電圧が所定値を超えると、過電流保護トランジスタＱ７が導通して、トランジスタＱ２のベース電流が減少し、出力トランジスタＱ３のベース電流が減少し、出力端子２に流れる過電流が抑制される。

ところが、図５の回路では、出力トランジスタＱ３のエミッタと出力端子１との間に過電流検出抵抗Ｒ３が接続されているため、この過電流検出抵抗Ｒ３による電圧降下により、最大出力電圧が低下するという問題があった。すなわち、トランジスタＱ２，Ｑ３のベース・エミッタ間電圧をＶbe、トランジスタＱ１の飽和電圧をＶsat、過電流検出抵抗Ｒ３を流れる出力電流をIo、トランジスタＱ１のコレクタ電流をＩ１、高電位電源ライン１の電源電圧をＶccとすると、最大出力電圧Ｖomaxは、
Ｖomax＝Ｖcc−（Ｉ１＊Ｒ１＋Ｖsat＋２Vbe＋Ｉo＊Ｒ３） (1)
で表され、過電流検出抵抗Ｒ３と出力電流Ｉoによって、出力電圧範囲が制限を受ける。

そこで、図６に示すように、過電流検出抵抗Ｒ４を出力トランジスタＱ３のコレクタに接続し、ベースが出力トランジスタＱ３のコレクタに、エミッタが高電位源源ライン１に、コレクタが抵抗Ｒ５を介して接地にそれぞれ接続されるＰＮＰのトランジスタＱ８を接続し、その抵抗Ｒ５の両端をトランジスタＱ７のベース、エミッタに接続した出力回路が提案されている（特許文献１の第２図、特許文献２の第１図、第３図参照）。

この出力回路では、出力端子２に過電流が流れて、過電流検出抵抗Ｒ４に発生する電圧が所定値を超えると、トランジスタＱ８が導通し、このとき流れる電流により抵抗Ｒ５に電圧が発生し、その電圧により過電流保護トランジスタＱ７が導通して、トランジスタＱ２に入力するベース電流が減少し、出力トランジスタＱ３のベース電流が減少し、出力端子２に流れる過電流が抑制される。

この回路によれば、最大出力電圧Ｖomaxは、
Ｖomax＝Ｖcc−（Ｉ１＊Ｒ１＋Ｖsat＋２Vbe） (2)
で表され、図５の出力回路の場合よりも、出力電圧範囲が拡大する。

特開昭５９−１６１７１４号公報 特開平０１−１７７２１７号公報

ところが、図５、図６の回路では、出力トランジスタＱ３に流れる電流をモニタして、その出力トランジスタＱ３に流れる出力電流を抑制する帰還回路が構成されるので、過電流保護トランジスタＱ７やトランジスタＱ８が導通／遮断する瞬間に、動作が不安定になり、その影響が出力端子２にリンギングなどの症状として表れる問題がある。この動作不安定を解消するためには、例えば図６の回路では、抵抗Ｒ５に並列に容量を接続する必要があり、チップ面積の増大を招いていた。

また、図５、図６の回路では、トランジスタＱ２のベースに過電流保護トランジスタＱ７のコレクタが接続されるので、トランジスタＱ２のベースのインピーダンスが非常に高くなる。過電流保護トランジスタＱ７のコレクタは、基板とはＰＮ接合で分離されているものの、その接合容量が大きいので、信号経路のトランジスタＱ２の動作周波数が低下し、周波数特性が劣化する問題がある。

本発明は以上のような点に鑑みてなされたもので、その目的は、最大出力電圧の低下、チップ面積の増大、周波数特性の劣化などの問題を解決した過電流保護回路を有する出力回路を提供することである。

上記目的を達成するために、請求項１にかかる発明は、入力信号が入力する入力トランジスタと、該入力トランジスタのコレクタ電圧に応じて出力端子に出力電流を供給するエミッタホロワの出力トランジスタとを有する出力回路において、前記出力トランジスタのコレクタに接続した過電流検出抵抗と、該過電流検出抵抗に発生する電圧が所定値を超えたとき導通する過電流保護トランジスタとで過電流保護回路を構成し、前記過電流保護トランジスタは、ベースが電源に接続され、エミッタが前記過電流検出抵抗と前記出力トランジスタのコレクタとの接続点に接続され、コレクタが電源接続の抵抗と前記入力トランジスタのエミッタとの接続点に接続され、前記過電流保護トランジスタが導通することにより、前記入力トランジスタのエミッタと前記出力トランジスタのコレクタとの間が接続されるようにしたことを特徴とする。

請求項２にかかる発明は、固定ベースバイアスのベース接地トランジスタと、該ベース接地トランジスタのコレクタにコレクタが接続され入力信号が入力する入力トランジスタと、該入力トランジスタのコレクタ電圧に応じて出力端子に出力電流を供給するエミッタホロワの出力トランジスタとを有する出力回路において、前記出力トランジスタのコレクタに接続した過電流検出抵抗と、該過電流検出抵抗に発生する電圧が所定値を超えたとき導通する過電流保護トランジスタとで過電流保護回路を構成し、前記過電流保護トランジスタは、ベースが電源に接続され、エミッタが前記過電流検出抵抗と前記出力トランジスタのコレクタとの接続点に接続され、コレクタが電源接続の抵抗と前記ベース接地トランジスタのエミッタとの接続点に接続され、前記過電流保護トランジスタが導通することにより、前記ベース接地トランジスタのエミッタと前記出力トランジスタのコレクタとの間が接続されるようにしたことを特徴とする。

請求項３にかかる発明は、請求項１又は２に記載の出力回路において、前記トランジスタを電界効果トランジスタに置き換え、前記ベースをゲートに、前記エミッタをソースに、前記コレクタをドレインに置き換えたことを特徴とする。

本発明によれば、過電流検出抵抗を出力トランジスタのエミッタには接続しないので、最大出力電圧の低下を防止できる。また、過電流保護トランジスタのコレクタが入力トランジスタのエミッタに接続されるので、過電流発生時のゲインが低くなって動作が安定化し、安定化のための容量が不要となりチップ面積の増大を防止できる。また、過電流保護トランジスタのコレクタが信号経路のエミッタホロワトランジスタのベースには接続されないので、その過電流保護トランジスタのコレクタ・基板間の寄生容量が回路に与える影響を小さくでき、周波数特性の劣化を防止できる。

本発明の第１の実施例の出力回路の回路図である。 第１の実施例の出力回路のトランジスタの極性を反転させた変形例の回路図である。 第１の実施例の出力回路の別の変形例の回路図である。 本発明の第２の実施例の出力回路の回路図である。 従来の出力回路の回路図である。 従来の別の出力回路の回路図である。

＜第１の実施例＞
図１に本発明の第１の実施例の過電流保護回路を有する出力回路を示す。Ｑ１はＰＮＰの入力トランジスタであり、エミッタが抵抗Ｒ１を介して高電位電源ライン１に接続され、ベースに入力信号が入力する。Ｑ２はその入力トランジスタＱ１のコレクタにベースが接続されたエミッタホロワのＮＰＮのトランジスタ、Ｑ３はそのトランジスタＱ２のエミッタにベースが接続されたダーリントン接続でエミッタホロワのＮＰＮの出力トランジスタである。これらトランジスタＱ１〜Ｑ３により出力回路が構成されている。２は出力端子である。

Ｑ４は過電流保護用のＮＰＮのトランジスタあり、ベースが高電位電源ライン１に、コレクタが入力トランジスタＱ１のエミッタに、エミッタが出力トランジスタＱ３のコレクタに接続されている。Ｒ２は過電流検出抵抗であり、高電位電源ライン１と出力トランジスタＱ３のコレクタとの間に接続されている。

この出力回路では、出力端子２に過電流が流れて、過電流検出抵抗Ｒ２に発生する電圧が所定値を超えると、トランジスタＱ４が導通し、トランジスタＱ１のエミッタと出力トランジスタＱ３のコレクタが接続される。よって、入力トランジスタＱ１のエミッタ電流が減少し、ひいてはトランジスタＱ３のベース電流が減少して、トランジスタＱ３から出力端子２に出力する出力電流が減少し、過電流保護が行われる。

この出力回路では、最大出力電圧Ｖomaxは、
Ｖomax＝Ｖcc−（Ｉ１＊Ｒ１＋Ｖsat＋２Vbe） (3)
で表され、最大出力電圧が過電流検出抵抗Ｒ２に発生する電圧によって制限されることはない。

また、過電流保護トランジスタＱ４は、そのコレクタが信号経路のトランジスタＱ１，Ｑ２，Ｑ３のベースには接続されないので、そのトランジスタＱ４のコレクタ・基板間の寄生容量が回路に与える影響を非常に小さくでき、広帯域化に有効である。

また、過電流保護トランジスタＱ４は、そのコレクタが入力トランジスタＱ１のエミッタに接続されるので、過電流発生時のゲインが低くなり、安定動作するので、安定化容量を接続する必要はなく、チップ面積増大を防止できる。

図２に本実施例の変形例の出力回路を示す。この回路は、図１におけるトランジスタＱ１〜Ｑ４の極性を反転して構成したものである。Ｑ１１はＮＰＮの入力トランジスタ、Ｑ１２はその入力トランジスタＱ１１の次段のエミッタホロワのＰＮＰのトランジスタ、Ｑ１３はエミッタホロワのＰＮＰの出力トランジスタ、Ｑ１４はＰＮＰの過電流保護トランジスタ、Ｒ１１はエミッタ抵抗、Ｒ１２は過電流検出抵抗である。動作および作用効果は図１の回路と全く同様である。

図３に本実施例の別の変形例の出力回路を示す。この回路は、図１におけるトランジスタＱ２を削除して、入力トランジスタＱ１のコレクタに出力トランジスタＱ３のベースを直接接続して、ダーリントン構成を解消したものである。この出力回路でも、動作および作用効果は図１の回路と全く同様である。なお、この出力回路においても、トランジスタＱ１，Ｑ３，Ｑ４の極性を反転して構成することができる。

＜第２の実施例＞
図４に本発明の第２の実施例の過電流保護回路を有する出力回路を示す。ここでは、図１における入力トランジスタＱ１を、ベースに固定電圧源３を接続したＰＮＰのベース接地トランジスタＱ５に置換し、そのトランジスタＱ５のコレクタと接地間に、ＮＰＮの入力トランジスタＱ６を接続したものである。

この出力回路では、ベース接地トランジスタＱ５のベースが固定電圧源３に接続されているため、過電流発生時にはエミッタ抵抗Ｒ１での電圧降下が大きくなり、トランジスタＱ５のコレクタ電流が小さくなり、トランジスタＱ２のベース電流が減少して、出力トランジスタＱ３に流れる電流が抑制され、過電流保護が行われる。その他の作用効果は、図１に示した出力回路と同様である。なお、この出力回路においても、トランジスタＱ２，〜Ｑ６の極性を反転して構成することができる。

＜その他の実施例＞
なお、以上説明した各実施例では、ＰＮＰあるいはＮＰＮのバイポーラトランジスタを使用した場合について説明したが、ＮＭＯＳ或いはＰＭＯＳの電界効果トランジスタを使用することもできる。この場合、バイポーラトランジスタのベースはゲートに、エミッタはソースに、コレクタはドレインに置き換えればよい。

１：高電位電源ライン、２：出力端子、３：固定電圧源

Claims (3)

1. 入力信号が入力する入力トランジスタと、該入力トランジスタのコレクタ電圧に応じて出力端子に出力電流を供給するエミッタホロワの出力トランジスタとを有する出力回路において、
   前記出力トランジスタのコレクタに接続した過電流検出抵抗と、該過電流検出抵抗に発生する電圧が所定値を超えたとき導通する過電流保護トランジスタとで過電流保護回路を構成し、
   前記過電流保護トランジスタは、ベースが電源に接続され、エミッタが前記過電流検出抵抗と前記出力トランジスタのコレクタとの接続点に接続され、コレクタが電源接続の抵抗と前記入力トランジスタのエミッタとの接続点に接続され、
   前記過電流保護トランジスタが導通することにより、前記入力トランジスタのエミッタと前記出力トランジスタのコレクタとの間が接続されるようにしたことを特徴とする出力回路。
2. 固定ベースバイアスのベース接地トランジスタと、該ベース接地トランジスタのコレクタにコレクタが接続され入力信号が入力する入力トランジスタと、該入力トランジスタのコレクタ電圧に応じて出力端子に出力電流を供給するエミッタホロワの出力トランジスタとを有する出力回路において、
   前記出力トランジスタのコレクタに接続した過電流検出抵抗と、該過電流検出抵抗に発生する電圧が所定値を超えたとき導通する過電流保護トランジスタとで過電流保護回路を構成し、
   前記過電流保護トランジスタは、ベースが電源に接続され、エミッタが前記過電流検出抵抗と前記出力トランジスタのコレクタとの接続点に接続され、コレクタが電源接続の抵抗と前記ベース接地トランジスタのエミッタとの接続点に接続され、
   前記過電流保護トランジスタが導通することにより、前記ベース接地トランジスタのエミッタと前記出力トランジスタのコレクタとの間が接続されるようにしたことを特徴とする出力回路。
3. 請求項１又は２に記載の出力回路において、
   前記トランジスタを電界効果トランジスタに置き換え、前記ベースをゲートに、前記エミッタをソースに、前記コレクタをドレインに置き換えたことを特徴とする出力回路。
   

Images