JP5308007B2 - 異なる垂直寸法のフィンを有するトリプル・ゲート・フィンｆｅｔおよびダブル・ゲート・フィンｆｅｔ - Google Patents

異なる垂直寸法のフィンを有するトリプル・ゲート・フィンｆｅｔおよびダブル・ゲート・フィンｆｅｔ Download PDF

Info

Publication number
JP5308007B2
JP5308007B2 JP2007274832A JP2007274832A JP5308007B2 JP 5308007 B2 JP5308007 B2 JP 5308007B2 JP 2007274832 A JP2007274832 A JP 2007274832A JP 2007274832 A JP2007274832 A JP 2007274832A JP 5308007 B2 JP5308007 B2 JP 5308007B2
Authority
JP
Japan
Prior art keywords
fin
semiconductor
semiconductor fin
gate
fins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007274832A
Other languages
English (en)
Other versions
JP2008141177A (ja
Inventor
フイロン・シュー
ユー・タン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2008141177A publication Critical patent/JP2008141177A/ja
Application granted granted Critical
Publication of JP5308007B2 publication Critical patent/JP5308007B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体デバイスに関する。詳しくは、本発明は、フィンＦＥＴデバイスに関する。
フィンＦＥＴトランジスタは、ＭＯＳＦＥＴトランジスタであり、チャネルの２つの側、３つの側または４つの側にゲート電極が配置されるか、あるいはチャネルの周りにゲート電極が巻き付けられ、ゲート電極とチャネルとをゲート誘電体が分離している。ダブル・ゲート・フィンＦＥＴはダブル・ゲート配置を利用し、この場合、ゲート電極はチャネルの二つの相対する側に配置される。トリプル・ゲート・フィンＦＥＴでは、ゲート電極は、典型的には長方形のトランジスタのチャネルのもう１つの側に配置される。クアドルプル（４重）ゲート・フィンＦＥＴまたは巻き付け型ゲート・フィンＦＥＴでは、ゲート電極はチャネルの４つの側に配置される。ゲート電極がフィンＦＥＴのチャネルを制御する側の数が増加すると、フィンＦＥＴ中のチャネルの制御性能は、プレーナ型ＭＯＳＦＥＴと比較して向上する。チャネルの制御が向上すると、デバイス寸法を小さくし、短チャネル効果を少なくすると同時に、高速でスイッチすることができる電流を大きくすることができる。これらのデバイスは、ＭＯＳＦＥＴを形成するためにフィン側壁が用いられるので、「フィンＦＥＴ」という総称を付けられた。フィンＦＥＴデバイスは、同程度の最小加工寸法を利用する主流ＣＭＯＳ技術よりスイッチング時間は速く、電流密度は同等以上であり、短チャネル効果の制御ははるかに向上している。
典型的なフィンＦＥＴ構造体では、基板上に横向きまたは辺方向に設置された半導体「フィン」の垂直側壁上に少なくとも１つの水平なチャネルが提供される。典型的には、フィンは、実質的に長方形の断面を有する単結晶半導体材料を含む。典型的には、フィンＦＥＴ構造体に用いられる半導体区域の単位面積あたりのオン電流を高くすることができるように、フィンの高さはフィンの幅より大きくする。所望の短チャネル効果（ＳＣＥ）の制御が可能になるように、デバイスのチャネル領域内の半導体フィンを十分に薄くして、完全欠乏半導体デバイスが形成されるのを確実にする。典型的には、短チャネル効果を良好に制御することができるように、フィンＦＥＴ中のフィンの厚さまたは水平幅は、そのゲート長の３分の２未満にする。
多くの場合、逆Ｕ字形ゲート電極が半導体フィンの中央区間をまたぎ、ゲート誘電体層を覆う。典型的なダブル・ゲート・フィンＦＥＴでは、互いに相対する２つの半導体フィン側壁のそれぞれの上にゲート誘電体層およびゲート導電体が配置される。フィンの上面と逆Ｕ字形ゲート電極の上部部分との間には、フィンの上面が上にあるゲート電極の部分によって直接制御されないように、十分な厚さのスペーサ材料が配置される。典型的なトリプル・ゲート・フィンＦＥＴでは、２つの半導体フィン側壁の上、およびフィン構造体の上面の上にも、通常、逆Ｕ字形のゲート電極が配置される。フィンの上面は、ゲート誘電体層によってのみゲート電極の上部部分から分離され、従って、ゲート電極によって制御される。半導体フィンの末端部分であるソース領域およびドレイン領域の上で、ゲート電極または他のマスク層をマスクとして用いてイオン注入が実行され、ハロ・ドーピング、拡張ドーピングおよびソース／ドレイン・ドーピングが提供される。
フィンＦＥＴは、向上されたＭＯＳＦＥＴ性能を提供するが、その一方で固有の設計上の難問を提起する。プレーナ型ＭＯＳＦＥＴデバイスには、リソグラフィー最小寸法より大きなデバイスの幅に関して事実上なんの制限もなく、従って、プレーナ型ＭＯＳＦＥＴのサイズは任意に調節することができるが、典型的なフィンＦＥＴは、同一のフィンの垂直寸法を有し、それによって、フィンＦＥＴのサイズは、所定のチャネル長の場合、最小サイズのフィンＦＥＴの整数倍に限定される。言い換えると、プレーナ型ＭＯＳＦＥＴには、トランジスタのオン電流とオフ電流とを制御するために二つのパラメータ、すなわちチャネルの幅Ｗと長さＬとがあるが、すべてのフィンＦＥＴでは、フィンの高さ、従って、チャネルの幅は一定なので、フィンＦＥＴには１つのパラメータ、すなわちフィンＦＥＴの長さＬしかない。従って、オフ電流に対するオン電流の比を定めるトランジスタ長Ｌの所定の値に対して、個別のフィンからのオン電流の量は一定である。フィンＦＥＴで複数のフィンを用いれば整数倍の全電流が提供されるが、個別のフィンのオン電流を非整数分率または非整数倍にするためには、自明でないまたは手の込んだプロセス加工方式または構造体あるいはその両方が必要になる。さらに、複数のフィンを使用すると、シリコン表面積を多く用いる傾向があり、デバイス設計の面積効率が低下する。
しかし、高性能集積回路の設計では、多くの場合、異なるオン電流を有するトランジスタが要求される。１つのそのような例は、６トランジスタＳＲＡＭセルである。この場合、ＳＲＡＭセルの最適性能のためにベータ比（パス・ゲートＮＦＥＴのオン電流に対するプル・ダウンＮＦＥＴのオン電流の比）をほぼ２に維持する必要がある。
非特許文献１に例が示されているように、フィンＦＥＴデバイスの長さを変化させてフィンＦＥＴのオン電流を減らすことはできるが、長いチャネル長を使用するほど、多くのシリコン基板面積を消費するばかりか、光学的近接効果補正の複雑さによるゲート長の物理的寸法の変わり易さに関する変数も加わる。さらに、異なるゲート長は、異なる短チャネル効果を生じ、それによって、しきい値電圧不整合またはＶｄｄ変化によって誘起されるベータ比の変動が引き起こされる可能性がある。
特許文献１による別の手法は、第１の半導体フィンと、異なる高さを有する第２の半導体フィンとを備えるフィンＦＥＴデバイスを開示し、第２の半導体フィンの高さに対する第１の半導体フィンの高さの比の調節を用いてトランジスタの性能を調整している。しかし、このプロセスでは、熱酸化プロセスを用いてフィンの高さを小さくするので、ハードマスクを用いる必要がある。ハードマスク材料の堆積、フォトレジストの塗布およびリソグラフィーによるパターン形成、リソグラフィー・パターンのハードマスクへの転写および熱酸化など、多くのプロセス工程が必要である。酸化すると、酸化によって引き起こされる体積膨張によって表面レベルが高くなり、基板の高さの垂直変化を引き起こし、次のリソグラフィー・プロセス時に使用可能な焦点深度を減らし、プリントされたリソグラフィー画像のＣＤ（Ｃｒｉｔｉｃａｌ Ｄｉｍｅｓｉｏｎ：レジストパターン線幅）変化の原因となることがある。
米国特許出願公開第２００４／０２２２４７７号 Yangら著"Fully Working 1.25mm2 6T-SRAM cell with 45nm gate length TripleGate Transistors," IEDM Tech. Dig., 2003, pp. 23-26
従って、同じ半導体ウエハ上のフィンのための複数の垂直寸法を作り出す半導体構造体と製造プロセスへの求めが存在する。最小の数の追加のプロセス工程を用いる、簡単で安価な半導体製造プロセスへの求めも存在する。
異なるフィンの垂直寸法を有する複数のフィンＦＥＴの使用による高密度ＣＭＯＳ回路への求めも存在する。
本発明は、上記で説明された求めに対処し、簡単で安価な少数の追加プロセス工程によって複数のフィンの垂直寸法のフィンＦＥＴデバイスを形成する構造体および方法を提供する。
さらに、本発明は、フィンＦＥＴデバイスのフィンに複数の垂直寸法を提供することによって、高密度高性能ＣＭＯＳデバイスの設計を可能にする。
本発明によると、３つ以上の異なるフィンの垂直寸法が可能になるが、本明細書では、異なるフィンの垂直寸法を有する２種類の半導体フィンによって本発明を説明する。３種類以上の半導体フィンへの本発明の適用は直截的であり、追加のマスクおよび注入プロセスしか必要としない。
最初に、第１の種類の半導体フィンと第２の種類の半導体フィンとの両方は、同一の高さである。両方の種類の半導体フィンは、実質的に平らな上面を備える。両方の種類の半導体フィンの実質的に平らな上面は同じ高さを有する。好ましくは、両方の種類の半導体フィンの断面は長方形である。長方形の半導体フィンの場合、両方の種類の半導体フィンは、同じ半導体フィンの底面の高さを有する。より好ましくは、どちらの種類の半導体フィンでも、半導体フィンの高さは半導体フィンの幅より大きい。任意選択として、各半導体フィンの上面およびその上に絶縁体層が形成されてもよい。
本発明によると、半導体の上面はフォトレジストでコーティングされ、第１の種類のフィンはパターン形成されたフォトレジストで被覆されるが、第２の種類の半導体フィンはパターン形成されたフォトレジストで被覆されないように、パターン形成される。第２の種類の半導体フィンの底部部分は注入化学種と第２の種類の半導体フィンのための元の半導体材料との合金を含むが、第２の種類の半導体フィンの上部部分は注入前と実質的に同じ半導体材料を含むように、第２の種類の半導体フィンの一部に注入化学種が注入される。その後、パターン形成されたフォトレジストは、好ましくは除去される。
あるいは、注入化学種の注入は、半導体フィンの形成より前であってもよい。この場合には、半導体フィンの形成の前にフォトレジストが塗布され、フォトレジストが第１の種類の半導体フィンを形成することになる第１の区域を被覆し、フォトレジストが第２の種類の半導体フィンを形成することになる第２の区域を被覆しないように、パターン形成される。注入化学種は、第２の区域の半導体材料の底部部分の中に注入され、続いてフォトレジストは除去される。別のフォトリソグラフィーと反応性イオン・エッチング（ＲＩＥ）との工程による両方の種類の半導体フィンのパターン形成によって、注入部分のまったくない第１の種類の半導体フィンと、底部部分が注入化学種と半導体材料との合金を含む第２の種類の半導体フィンとが作り出される。
注入後またはフォトレジスト除去後の選択的エッチング・プロセスにおいて、第２の種類の半導体フィンの上部部分の元の半導体材料と、第１の種類の半導体フィンの半導体材料とに対して、注入化学種を有する第２の種類の半導体フィンの底部部分が選択的にエッチングされ、除去される。言い換えると、注入前と実質的に同じ半導体材料を含む第２の種類の半導体フィンの上部部分と、第１の種類の半導体フィン中の半導体材料とは、実質的にほとんどエッチングされないが、注入化学種と、第２の種類の半導体フィンのための元の半導体材料との合金を含む第２の種類の半導体フィンの底部部分はエッチングされる。
好ましくは、次に、誘電体材料が堆積され、第２の種類の半導体フィンの底面と半導体基板との間の空間を満たす。その次に、側壁上の誘電体材料は、湿式エッチングまたは反応性イオン・エッチング（ＲＩＥ）のどちらかによってエッチングされる。好ましくは、側壁上の誘電体材料は、反応性イオン・エッチング（ＲＩＥ）によってエッチングされる。第２の種類の半導体フィンの下の誘電体材料の底部の高さは、第１の種類の第１の半導体フィンの底部の高さと同じであり、下にある半導体基板の上面と同じである。
両方の種類の半導体フィンの側壁上の堆積または成長のどちらかによって、ゲート誘電体が形成され、続いて、ゲート電極が堆積され、パターン形成されてゲート導電体スタックが形成される。半導体フィンの上面およびその上に厚い絶縁体層が配置されると、結果としてダブル・ゲート・フィンＦＥＴ構造体となる。この構造体では、ゲート制御は、フィンＦＥＴのそれぞれの二つの側壁上のゲート誘電体上に配置された二つの区画のゲート電極の影響しか受けない。半導体フィンの上面およびその上に絶縁体層が配置されなければ、結果としてトリプル・ゲート・フィンＦＥＴ構造体となる。この構造体では、ゲート制御は、フィンＦＥＴの二つの側壁および上面上に配置された、ゲート誘電体と接触する三つの区画のゲート電極の影響を受ける。
本発明の適用の特定の例として、第１のフィンを有する第１のＮＦＥＴは第１のフィンの全垂直寸法を有し、第２のフィンを有する第２のＮＦＥＴは第２のフィンの全垂直寸法の５０％を有する二つのｎ型フィンＦＥＴが、第１のフィンと第２のフィンとがＳＲＡＭ設計における末端間結合をするように形成される。ＳＲＡＭセル中の第１のｎ型フィンＦＥＴはプル・ダウンＮＦＥＴに用いられ、第２のｎ型フィンＦＥＴはパス・ゲートＮＦＥＴとして用いられる。これらの二つのフィンＦＥＴの垂直寸法の間の比は２なので、２のβ比を維持しながら、同じゲート長および同じフィン幅を有する二つのフィンＦＥＴを設計することが可能になる。注入化学種の注入深さ、従って第２の種類の半導体フィンからの半導体材料の除去量を調節することによって、最適ＳＲＡＭ設計のためのベータ比を容易に調整することができる。
同様な本発明の利点は、異なるフィンＦＥＴデバイスで異なる量のオン電流を利用することができる他の回路に容易に拡張することができる。
本発明を詳しく説明する前に、従来のＳＲＡＭ構造体に関する考察が提供される。本明細書では、従来のＳＲＡＭ構造体に関する考察は、本発明によって提供される従来技術に対する利点の例を明示するために行われる。
図１を参照すると、従来技術によるプレーナ型ＭＯＳＦＥＴを利用する６トランジスタＳＲＡＭ構造体の例の平面概略図が示される。基板（明示的に示されていない）内に、半導体表面１０３と、ゲート電極１０４と、第一レベルの金属配線１０５と、が配置されている。ＳＲＡＭ構造体中のこれらの６つのトランジスタは、第１のプル・アップＰＦＥＴ１１０と、第１のプル・ダウンＮＦＥＴ１２０と、第１のパス・ゲートＮＦＥＴ１３０と、第２のプル・アップＰＦＥＴ１１１と、第２のプル・ダウンＮＦＥＴ１２１と、第２のパス・ゲートＮＦＥＴ１３１と、を含む。２のベータ比を維持するために、第１のプル・ダウンＮＦＥＴ１２０のための半導体区域と、第１のパス・ゲートＮＦＥＴ１３０のための対応する半導体区域との間で、異なる幅が必要なことに注目すべきである。さらに、プル・ダウンＮＦＥＴ１２０、１２１とプル・アップＰＦＥＴ１１０、１１１との間の幅の比も２であり、これによって、プル・ダウンＮＦＥＴ１２０、１２１とプル・アップＰＦＥＴ１１０、１１１との間の電流比ガンマは４となる。
典型的なフィンＦＥＴ製造プロセスの結果、同一の垂直寸法の半導体フィンを有するフィンＦＥＴが得られる。これは、リソグラフィーによる半導体フィンのパターン形成を容易にするために、異なるフィンＦＥＴ中の半導体フィンの物理的な幅を同じに維持する必要があるからである。また、プレーナ型ＭＯＳＦＥＴデバイスとは異なり、フィンの物理的な幅が増加しても、チャネルは半導体フィンの側壁上にあるので、チャネル幅が増加する結果にも、電流が増加する結果にもならない。従って、２のベータ比または４のガンマ比あるいはそれらの両方を維持するために、他の方法を利用しなければならない。
第１の手法は、プル・ダウンＮＦＥＴに２つの半導体フィンを用い、パス・ゲートＮＦＥＴに１つの半導体フィンしか用いないことである。第１の手法の結果、ＳＲＡＭ構造体のレイアウト面積が増加する。図２を参照すると、第２の手法は、チャネル長を長くすることによって、パス・ゲートＮＦＥＴ（２３０、２３１）を弱くすることである。図２を参照すると、従来技術によるフィンＦＥＴを利用する６トランジスタＳＲＡＭ構造体の例の平面概略図が示される。ＳＲＡＭ構造体中のこれらの６つのトランジスタは、第１のプル・アップＰＦＥＴ２１０と、第１のプル・ダウンＮＦＥＴ２２０と、第１のパス・ゲートＮＦＥＴ２３０と、第２のプル・アップＰＦＥＴ２１１と、第２のプル・ダウンＮＦＥＴ２２１と、第２のパス・ゲートＮＦＥＴ２３１と、を含む。半導体フィン２０３の上面と、第一レベルの金属配線２０５と、プル・アップＦＥＴおよびプル・ダウンＦＥＴ（２１０、２１１、２２０、２２１）の上のゲート電極２０４と、パス・ゲートＮＦＥＴ（２３０、２３１）の上のゲート電極２０４’と、が示される。第１のプル・ダウンＮＦＥＴ２２０のための半導体区域と、第１のパス・ゲートＮＦＥＴ２３０のための対応する半導体区域との間で、幅が同じであることに注目すべきである。しかし、パス・ゲートＮＦＥＴ（２３０、２３１）のためのゲート電極２０４’は、プル・アップＦＥＴおよびプル・ダウンＦＥＴ（２１０、２１１、２２０、２２１）のための通常のゲート電極２０４と比較すると幅が広く、この結果、パス・ゲートＮＦＥＴ（２３０、２３１）の方が長いゲート長、従って低いオン電流を有する。第２の手法の結果でも、ＳＲＡＭ構造体のためのレイアウト面積が増加し、同時に、設計において異なるチャネル長を使用することが原因となって、ゲート長の物理的寸法の変りやすさが増大する。第３の手法は、パス・ゲートＮＦＥＴのための区域内の半導体フィンの垂直寸法を小さくすることによって、パス・ゲートＮＦＥＴを弱くすることである。本発明は、少数の簡単な追加プロセス工程を用いる、第３の手法による方法および構造を提供する。
本発明は、本明細書では特定の６トランジスタＳＲＡＭ構造体のための図によっても説明される。これは、ＳＲＡＭ性能の強化の直面する難問のいくつかが、典型的な半導体回路の直面する難問の代表的な例だからである。例えば、ＳＲＡＭセル中のトランジスタは、サイズが小さいにもかかわらず高性能デバイスである必要があり、従って高いオン電流を必要とする。同時に、ベータ比は２に維持し、ガンマ比は４に維持する必要があり、同じ半導体構造体内で密に近接している異なるサイズのトランジスタを必要とする回路の例を示す。
本開示の主要部分は特定のＳＲＡＭ構造体を用いて説明されるという事実はあるが、当業者は、異なる垂直寸法の半導体フィンのための本方法および本構造体が、アナログ回路など、異なるオン電流のフィンＦＥＴを必要とし、利用する任意の回路に適用することができることを認識すべきである。
本発明の第１の実施態様によると、製造プロセスの開始段階における６トランジスタＳＲＡＭ構造体は図３〜６に示される。図３〜６では、リソグラフィーによって埋め込み酸化物（ＢＯＸ）層１２の上の半導体材料にパターンを形成し、エッチングすることによって、セミコンダクタ・オン・インシュレータ基板のＢＯＸ層１２の上に複数の半導体フィン１３が形成される。ＢＯＸ層１２の下の半導体材料は図に示されていない。半導体フィン１３のそれぞれは、平らな上面および長方形の断面を有する。好ましくは、必然ではないが、半導体フィン１３の垂直寸法は半導体フィン１３の幅より大きくして、半導体フィン１３の側壁上に部分的にまたは全体にわたって形成される幅の広いチャネルから高いオン電流を供給する。
バルク基板上に半導体フィン１３を形成することもできるが、本発明による半導体フィン１３は、好ましくは、セミコンダクタ・オン・インシュレータ基板を含む半導体基板上に形成される。本発明によって、ハイブリッド基板を使用することが現実に可能になる。この場合、ＢＯＸ層１２の上の半導体材料の異なる部分は、異なる半導体材料を含んでもよい。異なる半導体材料を含む複数の半導体フィン１３も本発明に沿っているが、本実施
態様は、半導体フィン１３の中の半導体材料は同じであるとして説明される。半導体フィン１３を構成する半導体材料は、シリコン、ゲルマニウム、シリコン−ゲルマニウム合金、シリコン−カーボン合金、シリコン−ゲルマニウム−カーボン合金、ヒ化ガリウム、ヒ化インジウム、リン化インジウム、ＩＩＩ−Ｖ族化合物半導体材料、ＩＩ−ＶＩ族化合物半導体材料、有機半導体材料、およびその他の化合物半導体材料の一つであればよい。
本発明の第１の実施態様によると、半導体基板にフォトレジスト２１が塗布され、リソグラフィーによって図７〜１０に示されるようにパターン形成される。詳しくは、６トランジスタＳＲＡＭ構造体の例で、フォトレジスト２１はプル・アップＰＦＥＴおよびパス・ゲートＮＦＥＴのための区域から除去されるが、プル・ダウンＮＦＥＴはフォトレジスト２１でマスクされる。パターン形成されたフォトレジスト２１は、当分野の通常のフォトレジスト材料を含んでよい。典型的には、パターン形成されたフォトレジスト２１は、３００ｎｍから１５００ｎｍの厚さを有する。パターン形成されたフォトレジスト２１の厚さは、次の工程における注入化学種の注入がパターン形成されたフォトレジスト２１の下にある半導体フィン１３の上部に到達しないように選ばれる。
その次に、露出された半導体フィン１３’、すなわち、フォトレジスト２１で被覆されていない半導体フィン１３’の中に注入化学種が注入される。６トランジスタＳＲＡＭ構造体の例では、図１１〜１４に示されるように、プル・アップＰＦＥＴとパス・ゲートＮＦＥＴとが注入化学種のイオン注入に露出される。プル・ダウンＮＦＥＴはフォトレジスト２１でマスクされ、従って、注入化学種のイオン注入から遮断される。注入エネルギーも、露出された半導体フィン１３’の底部を含む半導体フィンの底部部分３３中で大部分の注入化学種が止まるように選ばれる。あるいは、上記で説明されたソフト・マスク・プロセスの代わりに、気相ドーピングまたはプラズマ・ドーピングと組み合わされたハード・マスク・プロセスが使用され、露出された半導体フィン１３’の中にドーパントを供給してもよい。
注入後、注入化学種をまったく含まないか、無視できる量の注入化学種しか含まない半導体フィン１３‘の上部部分２３の垂直寸法は、フォトレジスト２１の下の半導体フィン１３の垂直寸法より少なく、例えば、９０パーセントより少なく、好ましくはフォトレジスト２１の下の半導体フィン１３の垂直寸法の２０パーセントと８０パーセントとの間、最も好ましくはフォトレジスト２１の下の半導体フィン１３の垂直寸法の３０パーセントと７０パーセントとの間である。注入後、注入化学種をまったく含まないか、無視できる量の注入化学種しか含まない半導体フィン１３’の上部部分２３の垂直寸法は、半導体フィン１３の上面を含む。注入後、露出された半導体フィン１３’は、注入化学種をまったく含まないか、無視できる量の注入化学種しか含まない上部部分２３と、注入化学種と半導体フィン１３’内の元の半導体材料との合金を含む底部部分３３とを含む。露出された半導体フィン１３’の垂直寸法と、フォトレジスト２１の下の半導体フィン１３の垂直寸法とは、実質的に同じである。
注入化学種は、露出された半導体フィン１３’の注入された底部部分３３内に形成された注入化学種と半導体材料との合金が、次の選択的エッチング・プロセス時に、注入化学種のない半導体材料より速くエッチングすることができるように選ばれる。注入化学種のない半導体材料は、以後、「第１の種類の半導体フィン」と呼ばれる、注入化学種の注入に露出されなかった半導体フィン１３の中と、以後、「第２の種類の半導体フィン」と呼ばれる注入化学種の注入に露出された半導体フィン１３’の上部部分２３の中との両方に存在する。従って、選択的エッチング・プロセスは、露出された半導体フィン１３’の底部部分３３の中の注入化学種と半導体材料との合金をエッチングするが、第１の種類の半導体フィン１３の中の半導体材料と、第２の種類の半導体フィン１３’の上部部分２３の中の半導体材料との両方に対して選択的である必要がある。すなわち、これらの両方の半導体材料をほとんどエッチングしないか、あるいはまったくエッチングしない方がよい。
この時点で、好ましくは、フォトレジスト２１は除去される。第２の種類の半導体フィン１３’の下の底部部分３３は、上記で説明された性質を有する選択的エッチング・プロセスに曝露される。選択的エッチングの後、第２の種類の半導体フィン１３’の下の底部部分３３は、図１５〜１８に示されるように除去されている。本発明の第１の実施態様の一例では、基板は、シリコン酸化物を含むＢＯＸ層１２を有するシリコン・オン・インシュレータ基板である。第１の種類の半導体フィン１３および第２の種類の半導体フィン１３’は、単結晶シリコンを含む。注入化学種は、ゲルマニウムを含む。ゲルマニウム注入の線量は、第２の種類の半導体フィン１３’の底部部分３３の中のゲルマニウム含量が、ゲルマニウムの原子濃度で０．５％から２０％、好ましくはゲルマニウムの原子濃度で１％から１０％、最も好ましくは原子濃度で２％から４％となるようにする。選択的エッチング・プロセスは、ＣＦ４およびＣＨＦ３などのＣＨｘＦｙガス類を含む反応性イオン・エッチング（ＲＩＥ）プロセスである。そのようなＲＩＥの化学反応によって、純シリコン材料に対して１０：１から最大４０：１のゲルマニウム含有シリコンの選択性が当分野で知られている。
第２の種類の半導体フィン１３’の上部部分２３は、注入前と実質的に同じ半導体材料を含み、第１の種類の半導体フィン１３の中の半導体材料は選択的エッチング時にほとんどエッチングされない。好ましくは、これらの構造体からのエッチングされる半導体材料の量は最小限であり、最も好ましくは、エッチングされる量は皆無である。
この時点で、第２の種類の半導体フィン１３’からは、上部部分２３だけが残っている。従って、第２の種類の半導体フィン１３’の上部部分２３の垂直寸法が第２の種類の半導体フィン１３’自体の垂直寸法となる。しかし、第１の種類の半導体フィン１３の垂直寸法は、第１の種類の半導体フィン１３の元の垂直寸法と実質的に同一である。この結果、得られた構造体の第２の種類の半導体フィン１３’は、短くなった半導体フィン、すなわち、垂直寸法が小さくなった半導体フィンを有する。本発明の第１の実施態様によると、底部部分３３が除去された後、第２の種類の半導体フィン１３’の垂直寸法は、第１の種類の半導体フィン１３の垂直寸法の９０パーセントより小さく、好ましくは第１の種類の半導体フィン１３の垂直寸法の２０パーセントと８０パーセントとの間、最も好ましくは第１の種類の半導体フィン１３の垂直寸法の３０パーセントと７０パーセントとの間である。機械的支持がないことによる第２の種類の半導体フィン１３‘からの残る上部部分２３の落下を防ぐために、第２の種類の半導体フィン１３’の少なくとも１つの側面は、第１の種類の半導体フィン１３に構造的に接続される。従って、第２の種類の半導体フィン１３‘は、少なくとも一つの第１の種類の半導体フィン１３に接触して隣接している。
本発明の説明において、用語「高さ」は、半導体基板の表面から半導体基板に垂直な方向に測定された構成部品の位置を指す。用語「垂直寸法」は、他の構成部品または基板に対する構成部品の相対的な位置を指すのではなく、構成部品自体の固有の寸法を指す。従って、半導体フィンの垂直寸法は、他のいかなる構成部品も基準とせず、フィンの底面からフィンの上面へ測定される。しかし、半導体フィンの上部または底部の高さは、構造体の他の構成部品、例えば下にある基板の上面を基準として測定される。
本発明の特徴は、図１６、１７、１８に示されるように、第１の種類の半導体フィン１３の上面の高さと第２の種類の半導体フィン１３’の上部部分２３の上面の高さとが等しいことである。ＢＯＸ層１２の上面は平ら、すなわち、半導体基板の背面からの垂直高さが同じなので、第１の種類の半導体フィンおよび第２の種類の半導体フィン１３、１３’の上面の高さは、ＢＯＸ層１２の上面から容易に測定することができる。これが、半導体フィンの「全」寸法であり、第１の種類の半導体フィン１３だけがこれを有する。第２の種類の半導体フィンは、半導体フィンの全高より小さな、「小さくなった」垂直高さを有する。第１の種類の半導体フィン１３の垂直寸法と第２の種類の半導体フィン１３’の垂直寸法との差は、これらの半導体フィン１３、１３’の底面の高さの差の結果として得られる。第２の種類の半導体フィン１３’の底部部分３３を除去した結果として、第２の種類の半導体フィン１３’のそれぞれの底面とＢＯＸ層１２との間に空間（空隙）が形成される。第２の種類の半導体フィン１３’の下の空間の底部の高さは、この時点で、第１の種類の半導体フィン１３の底部の高さと同じであり、下にあるＢＯＸ層１２の上面と同じである。
好ましくは、次に、誘電体材料１４が堆積され、第２の種類の半導体フィン１３’の底面とＢＯＸ層１２との間の空間を満たす。誘電体材料１４は、酸化物、窒化物、酸窒化物またはそれらの積層であってもよい。好ましくは、誘電体材料１４は、化学的気相堆積（ＣＶＤ）プロセスによって堆積される。第１の種類の半導体フィン１３および第２の種類の半導体フィン１３’の側壁を被覆する誘電体材料１４は、エッチング・プロセスによってエッチングされ、両方の種類の半導体フィン１３、１３’から半導体表面が露出される。半導体フィン１３、１３’の側壁から誘電体膜を除去するためのエッチング・プロセスは、湿式エッチングまたはＲＩＥによって実現してもよい。好ましくは、半導体フィン１３、１３’の側壁からの誘電体膜の除去のためのエッチング・プロセスは、ＲＩＥによって実現される。好ましくは、第２の種類の半導体フィン１３’の下の誘電体材料１４の底部の高さは、第１の種類の半導体フィン１３の底部の高さと同じであり、下にあるＢＯＸ層１２の上面の高さとも一致する。その結果、得られた構造体は、図１９〜２２に示される。
その次に、第１の種類の半導体のフィン（ファセット）１３と第２の種類の半導体フィン（ファセット）１３’との側壁および上面にゲート誘電体１６が形成される。ゲート誘電体１６は、熱成長酸化物であってもよく、あるいは、化学的気相堆積法（ＣＶＤ）または原子層堆積法（ＡＬＤ）によって堆積された高ｋ誘電体材料であってもよい。好ましくは、ゲート誘電体１６は、ＳｉＯ２、酸窒化物、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、ＴｉＯ２、Ｌａ２Ｏ３、ＳｒＴｉＯ３、ＬａＡｌＯ３およびそれらの混合物からなる群から選ばれる少なくとも１つの材料を含む。
ゲート導電体スタックが堆積され、パターン形成されてゲート電極１８が形成される。ゲート電極１８は、ゲート誘電体１６の上に配置され、ゲート誘電体１６と接触する。ゲート電極１８を構成するゲート導電体スタックは、ポリシリコン層、ポリシリコン層とシリサイド層との積層、または金属を含む積層を含む。好ましくは、ゲート電極１８は金属ゲート電極であり、金属ゲート電極は、ゲート誘電体１６の上に配置され、ゲート誘電体１６と接触し、ポリシリコン、ＴａＮ、ＴｉＮ、ＷＮ、その他の高融点金属窒化物およびそれらの混合物からなる群から選ばれる少なくとも１つの材料を含む。
ポリシリコン層を含む典型的なゲート導電体スタックは、１００ｎｍの厚さを有する。フォトレジストが塗布され、リソグラフィーによってパターン形成され、続いてゲート・スタック・エッチングが行われてゲート電極１８が形成される。
ゲート電極１８が形成された後、ハロ注入および拡張注入が行われる。ハロ注入および拡張注入は、ｎ型フィンＦＥＴのためと、ｐ型フィンＦＥＴのためとで別個に実行される。その次に、スペーサ誘電体の堆積とスペーサＲＩＥとによって、スペーサ１９が形成される。スペーサ１９は、一回の堆積と一回のＲＩＥとで形成してもよく、あるいは、異なるスペーサ誘電体層の複数回の堆積と、合間にまた別のハロ注入または拡張注入を行う複数のＲＩＥとで形成してもよい。典型的なスペーサ誘電体材料は、酸化物、窒化物、酸窒化物およびそれらの積層を含む。図２３〜２６は、本発明の第１の実施態様によるＳＲＡＭ構造体の例の構造を示す。ハロ注入または拡張注入に関する詳細は示されていない。ゲート電極１８がポリシリコン層を含むなら、ｐ型フィンＦＥＴおよびｎ型フィンＦＥＴは、図２４に示されるものと異なるドーピングを受ける。典型的に、図２４で「Ｎ」と標示されたｎ型フィンＦＥＴのポリシリコンゲートはｎ型ドーパントでドーピングされ、図２４で「Ｐ」と標示されたｐ型フィンＦＥＴのポリシリコンゲートはｐ型ドーパントでドーピングされる。スペーサ１９が形成された後、ソース／ドレイン注入が実行される。ハロ注入および拡張注入の場合と同じく、ソース／ドレイン注入は、それぞれの注入時に一方の種類のフィンＦＥＴをマスクしながら他方の種類を露出させることによって、ｎ型フィンＦＥＴとｐ型フィンＦＥＴとで別個に実行される。
本発明の第１の実施態様によると、ゲート電極１８は、逆Ｕ字形状を有し、上部からと二つの側面からとの両方でゲート誘電体１６と接触している。従って、その結果、トリプル・ゲート・フィンＦＥＴ構造体となる。異なる半導体フィンの垂直寸法を有するフィンＦＥＴが得られる。フィンＦＥＴの上面の高さは同じであるが、フィンＦＥＴの底面は異なる。注入エネルギー、従って注入化学種の深さを調節することによって、垂直寸法が小さくなった第２の種類の半導体フィン１３’の上部部分２３の垂直寸法は、デバイス調整のために変化させることができる。３つ以上の垂直高さが必要なら、注入化学種に対して異なる注入エネルギーを有する複数の注入マスクを利用して、必要な数の異なる半導体フィンの垂直寸法を有するフィンＦＥＴを内部に作り出すことができる。
本発明の第２の実施態様によると、半導体フィン１３のパターン形成前に、成長または堆積によって、本明細書では「上部誘電体層」１５と呼ばれる絶縁体層が形成される。成長が用いられるなら、熱シリコン酸化物が典型的であるが、堆積プロセスが用いられるなら、ＣＶＤ酸化物およびＣＶＤ窒化物などのさまざまなその他の誘電体材料が利用できる。上部誘電体層１５は、半導体フィン１３とともにパターン形成され、プロセス工程を通して構造体の一部として半導体フィンの上にとどまり、図２７〜３０に示される最終構造体中に集積化される。第２の実施態様では、上部誘電体層１５の形成後、第１の実施態様と同一のプロセスが使用される。図２７〜３０は、ゲート誘電体が熱成長酸化物の場合を示すが、当業者は、高ｋゲート誘電体を用いても、上部誘電体層１５の上に高ｋゲート誘電体を巻き付けることが、構造体中の唯一の差異であることを認識する。
本発明の第１の実施態様と第２の実施態様との間の差異は、フィンＦＥＴのチャネルのために半導体フィン１３、１３’の上面を用いることである。本発明の第２の実施態様によると、これらの上面はチャネルとして用いられず、その結果、ダブル・ゲート・フィンＦＥＴ構造体となる。異なる半導体フィンの垂直寸法のフィンＦＥＴが利用可能であり、３つ以上の異なる垂直寸法を有するフィンを導入することができるという特徴は、本発明の第１の実施態様による特徴と同一である。
本発明の第３の実施態様によると、半導体フィンを形成する前に注入化学種が注入される。この場合、半導体フィンを形成する前に、フォトレジストが塗布され、第１の種類の半導体フィンが後で形成される第１の区域をレジストが被覆するようにパターン形成される。第２の種類の半導体フィンが後で形成される第２の区域からフォトレジストが除去される。第２の区域内の半導体材料の底部部分の中に注入化学種が注入される。次に、フォトレジストは除去され、半導体フィンのパターン形成のための別のフォトレジストと反応性イオン・エッチングとが組み合わされて用いられ、両方の種類の半導体フィンが同時に形成される。半導体フィンを形成した後、本発明の第２の実施態様による構造体は、図１１〜１５に示された構造体と同じであり、唯一の差異は、本発明の第３の実施態様によって得られる構造体中には、図１１〜１５に示されていたフォトレジスト２１がないことである。その後のプロセス工程および構造体は、本発明の第１の実施態様と同じである。
本発明の第４の実施態様によると、本発明の第２の実施態様におけるように、半導体フィン１３をパターン形成する前に、成長または堆積のどちらかによって、上部誘電体層が形成される。これに続いて、本発明の第３の実施態様におけると同じく、同じプロセス工程を用いて、半導体フィンを形成する前に注入化学種が注入される。次に、フォトレジストは除去され、半導体フィンのパターン形成のための別のフォトレジストと反応性イオン・エッチングとが組み合わされて用いられ、両方の種類の半導体フィンが同時に形成される。半導体フィンのそれぞれは、同一の平面面積の上部誘電体層の一部分を上面および上面より上に有する。半導体フィンを形成した後、本発明の第４の実施態様による構造体は、図１１〜１５に示された構造体と同様であり、差異は、フォトレジスト２１が存在しないことと、本発明の第４実施態様によって得られる構造体では、半導体フィンの上面および上面より上に上部誘電体層の一部分が存在することである。その後のプロセス工程および構造体は、本発明の第１の実施態様と同じである。
特定の実施態様によって本発明を説明してきたが、上述の説明を見れば、多数の代替形、変更形および変化形が当業者には明らかになる。従って、本発明は、本発明の範囲および技術思想および以下の請求項に属するすべてのそのような代替形、変更形および変化形を包含するものとする。
プレーナ型ＭＯＳＦＥＴを利用する従来技術ＳＲＡＭ構造体の平面図である。 異なるゲート長を有するフィンＦＥＴを利用する従来技術ＳＲＡＭ構造体の平面図である。 本発明による異なるフィン垂直寸法を有するフィンＦＥＴを利用するＳＲＡＭ構造体の、プロセス工程のある段階における平面図である。 図３の平面図のラインＢ−Ｂ’に沿った、本発明によるフィンＦＥＴを利用するＳＲＡＭ構造体の断面図である。 図３の平面図のラインＣ−Ｃ’に沿った、本発明によるフィンＦＥＴを利用するＳＲＡＭ構造体の断面図である。 図３の平面図のラインＤ−Ｄ’に沿った、本発明によるフィンＦＥＴを利用するＳＲＡＭ構造体の断面図である。 本発明による異なるフィン垂直寸法を有するフィンＦＥＴを利用するＳＲＡＭ構造体の、プロセス工程のある段階における平面図である。 図７の平面図のラインＢ−Ｂ’に沿った、本発明によるフィンＦＥＴを利用するＳＲＡＭ構造体の断面図である。 図７の平面図のラインＣ−Ｃ’に沿った、本発明によるフィンＦＥＴを利用するＳＲＡＭ構造体の断面図である。 図７の平面図のラインＤ−Ｄ’に沿った、本発明によるフィンＦＥＴを利用するＳＲＡＭ構造体の断面図である。 本発明による異なるフィン垂直寸法を有するフィンＦＥＴを利用するＳＲＡＭ構造体の、プロセス工程のある段階における平面図である。 図１１の平面図のラインＢ−Ｂ’に沿った、本発明によるフィンＦＥＴを利用するＳＲＡＭ構造体の断面図である。 図１１の平面図のラインＣ−Ｃ’に沿った、本発明によるフィンＦＥＴを利用するＳＲＡＭ構造体の断面図である。 図１１の平面図のラインＤ−Ｄ’に沿った、本発明によるフィンＦＥＴを利用するＳＲＡＭ構造体の断面図である。 本発明による異なるフィン垂直寸法を有するフィンＦＥＴを利用するＳＲＡＭ構造体の、プロセス工程のある段階における平面図である。 図１５の平面図のラインＢ−Ｂ’に沿った、本発明によるフィンＦＥＴを利用するＳＲＡＭ構造体の断面図である。 図１５の平面図のラインＣ−Ｃ’に沿った、本発明によるフィンＦＥＴを利用するＳＲＡＭ構造体の断面図である。 図１５の平面図のラインＤ−Ｄ’に沿った、本発明によるフィンＦＥＴを利用するＳＲＡＭ構造体の断面図である。 本発明による異なるフィン垂直寸法を有するフィンＦＥＴを利用するＳＲＡＭ構造体の、プロセス工程のある段階における平面図である。 図１９の平面図のラインＢ−Ｂ’に沿った、本発明によるフィンＦＥＴを利用するＳＲＡＭ構造体の断面図である。 図１９の平面図のラインＣ−Ｃ’に沿った、本発明によるフィンＦＥＴを利用するＳＲＡＭ構造体の断面図である。 図１９の平面図のラインＤ−Ｄ’に沿った、本発明によるフィンＦＥＴを利用するＳＲＡＭ構造体の断面図である。 本発明の第１の実施態様による異なるフィン垂直寸法を有するフィンＦＥＴを利用するＳＲＡＭ構造体の平面図である。 図２３のラインＢ−Ｂ’に沿った、本発明の第一実施態様によるフィンＦＥＴを利用するＳＲＡＭ構造体の断面図である。 図２３のラインＣ−Ｃ’に沿った、本発明の第一実施態様によるフィンＦＥＴを利用するＳＲＡＭ構造体の断面図である。 図２３のラインＤ−Ｄ’に沿った、本発明の第一実施態様によるフィンＦＥＴを利用するＳＲＡＭ構造体の断面図である。 本発明の第２の実施態様による異なるフィン垂直寸法を有するフィンＦＥＴを利用するＳＲＡＭ構造体の平面図である。 図２７のラインＢ−Ｂ’に沿った、本発明の第一実施態様によるフィンＦＥＴを利用するＳＲＡＭ構造体の断面図である。 図２７のラインＣ−Ｃ’に沿った、本発明の第一実施態様によるフィンＦＥＴを利用するＳＲＡＭ構造体の断面図である。 図２７のラインＤ−Ｄ’に沿った、本発明の第一実施態様によるフィンＦＥＴを利用するＳＲＡＭ構造体の断面図である。

Claims (4)

  1. 第１の上面を有する少なくとも１つの第１の半導体フィンと、第２の上面を有する少なくとも１つの第２の半導体フィンとを半導体基板の上に形成する工程と、
    前記少なくとも１つの第２の半導体フィンの一部分の中に注入化学種を導入する工程と、
    前記少なくとも１つの第２の半導体フィンの前記一部分を除去する工程と、
    を含み、
    前記第１の上面の高さと前記第２の上面の高さとは等しく、前記第２の垂直寸法は前記第１の垂直寸法のより小さく、前記少なくとも１つの第２の半導体フィンの側壁は、前記少なくとも１つの第１の半導体フィンの側壁に接触して隣接する半導体構造体を製造するための方法。
  2. 前記少なくとも１つの第２の半導体フィンの前記部分は、前記第１の半導体フィン中の半導体材料と、前記第２の半導体フィン中の前記注入化学種と合金を形成していない半導体材料と、に対して前記一部分を選択的にエッチングする選択的エッチング・プロセスによって除去される、請求項１に記載の方法。
  3. 前記少なくとも１つの第２の半導体フィンの前記一部分の除去によって形成された空間の中に誘電体材料を堆積する工程をさらに含む、請求項１に記載の方法。
  4. 前記少なくとも１つの第１の半導体フィンと前記少なくとも１つの第２の半導体フィンとのそれぞれの側壁上にゲート誘電体を形成する工程と、
    前記ゲート誘電体上にゲート電極を形成する工程と
    をさらに含む、請求項１に記載の方法。
JP2007274832A 2006-11-30 2007-10-23 異なる垂直寸法のフィンを有するトリプル・ゲート・フィンｆｅｔおよびダブル・ゲート・フィンｆｅｔ Expired - Fee Related JP5308007B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/564961 2006-11-30
US11/564,961 US7655989B2 (en) 2006-11-30 2006-11-30 Triple gate and double gate finFETs with different vertical dimension fins

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013105310A Division JP2013179343A (ja) 2006-11-30 2013-05-17 異なる垂直寸法のフィンを有するトリプル・ゲート・フィンｆｅｔおよびダブル・ゲート・フィンｆｅｔ

Publications (2)

Publication Number Publication Date
JP2008141177A JP2008141177A (ja) 2008-06-19
JP5308007B2 true JP5308007B2 (ja) 2013-10-09

Family

ID=39474719

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007274832A Expired - Fee Related JP5308007B2 (ja) 2006-11-30 2007-10-23 異なる垂直寸法のフィンを有するトリプル・ゲート・フィンｆｅｔおよびダブル・ゲート・フィンｆｅｔ
JP2013105310A Pending JP2013179343A (ja) 2006-11-30 2013-05-17 異なる垂直寸法のフィンを有するトリプル・ゲート・フィンｆｅｔおよびダブル・ゲート・フィンｆｅｔ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013105310A Pending JP2013179343A (ja) 2006-11-30 2013-05-17 異なる垂直寸法のフィンを有するトリプル・ゲート・フィンｆｅｔおよびダブル・ゲート・フィンｆｅｔ

Country Status (3)

Country Link
US (2) US7655989B2 (ja)
JP (2) JP5308007B2 (ja)
CN (1) CN101192605B (ja)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0735879A (ja) * 1993-07-22 1995-02-07 Yukiro Kawashima 時刻・年月日信号を出力する電波時計
US7456476B2 (en) 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US7268058B2 (en) * 2004-01-16 2007-09-11 Intel Corporation Tri-gate transistors and methods to fabricate same
US7042009B2 (en) 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
US7332439B2 (en) * 2004-09-29 2008-02-19 Intel Corporation Metal gate transistors with epitaxial source and drain regions
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7279375B2 (en) * 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US7479421B2 (en) 2005-09-28 2009-01-20 Intel Corporation Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
US20070090416A1 (en) * 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US7485503B2 (en) 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
US7692254B2 (en) * 2007-07-16 2010-04-06 International Business Machines Corporation Fin-type field effect transistor structure with merged source/drain silicide and method of forming the structure
US7851865B2 (en) * 2007-10-17 2010-12-14 International Business Machines Corporation Fin-type field effect transistor structure with merged source/drain silicide and method of forming the structure
US7825437B2 (en) * 2007-12-28 2010-11-02 Intel Corporation Unity beta ratio tri-gate transistor static random access memory (SRAM)
US7820512B2 (en) * 2007-12-28 2010-10-26 Intel Corporation Spacer patterned augmentation of tri-gate transistor gate length
US8211786B2 (en) * 2008-02-28 2012-07-03 International Business Machines Corporation CMOS structure including non-planar hybrid orientation substrate with planar gate electrodes and method for fabrication
US8106459B2 (en) 2008-05-06 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs having dielectric punch-through stoppers
US8048723B2 (en) 2008-12-05 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs having dielectric punch-through stoppers
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US8263462B2 (en) 2008-12-31 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric punch-through stoppers for forming FinFETs having dual fin heights
US7687339B1 (en) * 2009-02-04 2010-03-30 Advanced Micro Devices, Inc. Methods for fabricating FinFET structures having different channel lengths
US8293616B2 (en) 2009-02-24 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of fabrication of semiconductor devices with low capacitance
WO2010150442A1 (ja) * 2009-06-24 2010-12-29 パナソニック株式会社 半導体装置及びその製造方法
CN102104069B (zh) * 2009-12-16 2012-11-21 中国科学院微电子研究所 鳍式晶体管结构及其制作方法
US8344425B2 (en) * 2009-12-30 2013-01-01 Intel Corporation Multi-gate III-V quantum well structures
CN102117829B (zh) * 2009-12-30 2012-11-21 中国科学院微电子研究所 鳍式晶体管结构及其制作方法
US8174055B2 (en) * 2010-02-17 2012-05-08 Globalfoundries Inc. Formation of FinFET gate spacer
US8609495B2 (en) * 2010-04-08 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid gate process for fabricating finfet device
US8778744B2 (en) * 2011-06-24 2014-07-15 Institute of Microelectronics, Chinese Academy of Sciences Method for manufacturing semiconductor field effect transistor
US8643108B2 (en) * 2011-08-19 2014-02-04 Altera Corporation Buffered finFET device
CN102956457B (zh) * 2011-08-22 2015-08-12 中国科学院微电子研究所 半导体器件结构及其制作方法、及半导体鳍制作方法
US8492206B2 (en) 2011-08-22 2013-07-23 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device structure and method for manufacturing the same
CN102956483B (zh) * 2011-08-22 2015-06-03 中国科学院微电子研究所 半导体器件结构及其制作方法
JP5646416B2 (ja) * 2011-09-01 2014-12-24 株式会社東芝 半導体装置の製造方法
KR20130103942A (ko) * 2012-03-12 2013-09-25 에스케이하이닉스 주식회사 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자 및 그 제조 방법
US8877623B2 (en) 2012-05-14 2014-11-04 United Microelectronics Corp. Method of forming semiconductor device
JP2013251483A (ja) * 2012-06-04 2013-12-12 Ps4 Luxco S A R L 半導体装置
US8647938B1 (en) * 2012-08-09 2014-02-11 GlobalFoundries, Inc. SRAM integrated circuits with buried saddle-shaped FINFET and methods for their fabrication
US9564367B2 (en) * 2012-09-13 2017-02-07 Globalfoundries Inc. Methods of forming different FinFET devices with different threshold voltages and integrated circuit products containing such devices
US9006065B2 (en) * 2012-10-09 2015-04-14 Advanced Ion Beam Technology, Inc. Plasma doping a non-planar semiconductor device
US8779528B2 (en) * 2012-11-30 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM cell comprising FinFETs
KR102003276B1 (ko) 2013-02-14 2019-07-24 삼성전자 주식회사 반도체 소자 제조 방법
US9412664B2 (en) * 2013-05-06 2016-08-09 International Business Machines Corporation Dual material finFET on single substrate
US8859355B1 (en) * 2013-05-06 2014-10-14 International Business Machines Corporation Method to make dual material finFET on same substrate
US9331201B2 (en) 2013-05-31 2016-05-03 Globalfoundries Inc. Multi-height FinFETs with coplanar topography background
US9716174B2 (en) 2013-07-18 2017-07-25 Globalfoundries Inc. Electrical isolation of FinFET active region by selective oxidation of sacrificial layer
US20150021709A1 (en) * 2013-07-18 2015-01-22 Globalfoundries Inc. Structures and methods integrating different fin device architectures
US9349730B2 (en) * 2013-07-18 2016-05-24 Globalfoundries Inc. Fin transformation process and isolation structures facilitating different Fin isolation schemes
US9466669B2 (en) 2014-05-05 2016-10-11 Samsung Electronics Co., Ltd. Multiple channel length finFETs with same physical gate length
US9373678B2 (en) * 2014-06-17 2016-06-21 Globalfoundries Inc. Non-planar capacitors with finely tuned capacitance values and methods of forming the non-planar capacitors
US9893191B2 (en) 2014-08-20 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET transistor with u-shaped channel
US9385023B1 (en) 2015-05-14 2016-07-05 Globalfoundries Inc. Method and structure to make fins with different fin heights and no topography
US10833175B2 (en) * 2015-06-04 2020-11-10 International Business Machines Corporation Formation of dislocation-free SiGe finFET using porous silicon
US20170084454A1 (en) * 2015-09-17 2017-03-23 International Business Machines Corporation Uniform height tall fins with varying silicon germanium concentrations
US10008417B1 (en) * 2017-06-12 2018-06-26 International Business Machines Corporation Vertical transport fin field effect transistors having different channel lengths
TWI726128B (zh) * 2017-07-17 2021-05-01 聯華電子股份有限公司 半導體元件及其製作方法
US10679988B2 (en) * 2017-09-18 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including FinFETS having different channel heights and manufacturing method thereof
US10068902B1 (en) 2017-09-26 2018-09-04 Globalfoundries Inc. Integrated circuit structure incorporating non-planar field effect transistors with different channel region heights and method
US10515954B2 (en) 2018-03-18 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having fin structures of varying dimensions
US10790271B2 (en) * 2018-04-17 2020-09-29 International Business Machines Corporation Perpendicular stacked field-effect transistor device
US11069692B2 (en) * 2018-07-31 2021-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET SRAM cells with dielectric fins
US20200135898A1 (en) * 2018-10-30 2020-04-30 International Business Machines Corporation Hard mask replenishment for etching processes
US11024369B1 (en) 2019-11-18 2021-06-01 International Business Machines Corporation Static random-access memory cell design
KR102433143B1 (ko) * 2020-02-26 2022-08-16 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 저차원 물질 디바이스 및 방법
CN113937054A (zh) * 2020-06-29 2022-01-14 长鑫存储技术有限公司 半导体结构及其制作方法
US20230029647A1 (en) * 2021-07-29 2023-02-02 Taiwan Semiconductor Manufacturing Company Limited Ni(Al)O P-TYPE SEMICONDUCTOR VIA SELECTIVE OXIDATION OF NiAl AND METHODS OF FORMING THE SAME
CN115377214A (zh) * 2022-10-26 2022-11-22 合肥新晶集成电路有限公司 半导体结构及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7214991B2 (en) * 2002-12-06 2007-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS inverters configured using multiple-gate transistors
JP2006511091A (ja) * 2002-12-19 2006-03-30 インターナショナル・ビジネス・マシーンズ・コーポレーション 反転型ＦｉｎＦＥＴ薄膜トランジスタを用いたＦｉｎＦＥＴＳＲＡＭセル
US6909147B2 (en) 2003-05-05 2005-06-21 International Business Machines Corporation Multi-height FinFETS
US6924560B2 (en) * 2003-08-08 2005-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Compact SRAM cell with FinFET
US6924561B1 (en) * 2003-12-08 2005-08-02 Advanced Micro Devices, Inc. SRAM formation using shadow implantation
US7224029B2 (en) * 2004-01-28 2007-05-29 International Business Machines Corporation Method and structure to create multiple device widths in FinFET technology in both bulk and SOI
KR100526887B1 (ko) * 2004-02-10 2005-11-09 삼성전자주식회사 전계효과 트랜지스터 및 그의 제조방법
JP4852694B2 (ja) * 2004-03-02 2012-01-11 独立行政法人産業技術総合研究所 半導体集積回路およびその製造方法
US6998684B2 (en) * 2004-03-31 2006-02-14 International Business Machines Corporation High mobility plane CMOS SOI
JP4195409B2 (ja) * 2004-04-09 2008-12-10 株式会社東芝 半導体記憶装置
US7098477B2 (en) * 2004-04-23 2006-08-29 International Business Machines Corporation Structure and method of manufacturing a finFET device having stacked fins
JP4504214B2 (ja) * 2005-02-04 2010-07-14 株式会社東芝 Ｍｏｓ型半導体装置及びその製造方法
US7288805B2 (en) * 2005-02-24 2007-10-30 International Business Machines Corporation Double gate isolation

Also Published As

Publication number Publication date
US8207027B2 (en) 2012-06-26
JP2008141177A (ja) 2008-06-19
US7655989B2 (en) 2010-02-02
US20080128796A1 (en) 2008-06-05
CN101192605A (zh) 2008-06-04
US20100041198A1 (en) 2010-02-18
CN101192605B (zh) 2010-11-17
JP2013179343A (ja) 2013-09-09

Similar Documents

Publication Publication Date Title
JP5308007B2 (ja) 異なる垂直寸法のフィンを有するトリプル・ゲート・フィンｆｅｔおよびダブル・ゲート・フィンｆｅｔ
JP5294605B2 (ja) 非対称マルチゲート型トランジスタ及び形成方法
US7265008B2 (en) Method of IC production using corrugated substrate
US7960232B2 (en) Methods of designing an integrated circuit on corrugated substrate
US7247887B2 (en) Segmented channel MOS transistor
US7214993B2 (en) Non-planar transistor having germanium channel region and method of manufacturing the same
US7244666B2 (en) Multi-gate transistor formed with active patterns of uniform critical dimension
JP4425130B2 (ja) フィン型電界効果トランジスタの製造方法
US9105723B2 (en) Multi-height FinFETs with coplanar topography
US20050062088A1 (en) Multi-gate one-transistor dynamic random access memory
JP2020507213A (ja) 垂直輸送フィン電界効果トランジスタおよび垂直輸送フィン電界効果トランジスタの形成方法
US20100065917A1 (en) Semiconductor device and method of manufacturing the same
US9397104B2 (en) SRAM cell and method for manufacturing the same
US8741722B2 (en) Formation of dividers between gate ends of field effect transistor devices
JP2007329474A (ja) ハイブリッド・チャネル配向を有するｃｍｏｓデバイスおよびファセット形成エピタキシを用いてハイブリッド・チャネル配向を有するｃｍｏｓデバイを作製するための方法
US9196541B2 (en) SRAM cell and method for manufacturing the same
US20060228862A1 (en) Fet design with long gate and dense pitch
WO2013040833A1 (zh) Sram单元及其制作方法
KR102183131B1 (ko) 에피텍셜 구조를 갖는 소스/드레인 영역이 축소된 전계효과 트랜지스터 및 이의 제조방법
Liu et al. Characterization of the ultrathin vertical channel CMOS technology
US20230411520A1 (en) Semiconductor structure including semiconductor devices with different threshold voltages and method for manufacturing the same
TWI836152B (zh) 電晶體結構
Maszara 6 FinFETs
Maszara et al. Multiple Gate MOSFETs

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20121029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20121029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130628

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees