JP5305475B2 - スイッチング制御装置 - Google Patents

Description

本発明は、スイッチング動作で生じる出力電圧や出力電流を利用する電源装置及びモータ制御装置等の内部において、スイッチング素子を駆動するスイッチング制御装置に関するものであって、詳しくは、スイッチング動作によって生じるスイッチングノイズの周波数スペクトルを広範囲に拡散させると共に特定周波数におけるノイズレベルを低減するための技術に関するものである。

スイッチング方式の電源装置及びモータ制御装置は、直列制御方式に比較し電力損失が少ないといった利点がある。しかし反面、スイッチング動作でスイッチングノイズが発生してそのスイッチングノイズが他の電子装置や電子機器に悪影響を及ぼすといった問題があった。具体的には電子機器として音声や楽曲、メロディを発するラジオ等のオーディオ機器の近くにスイッチング方式の電源装置が設置されている場合、該電源装置から発せられるスイッチングノイズが音声や楽曲、メロディに重畳され、オーディオ機器から発する音の音質が悪くなることがあった。

叙上したスイッチングノイズの問題に対し、従来技術に於いては、電源装置及びモータ制御装置の内部にノイズ対策部品を組み込むと共にスイッチング周波数をラジオ周波数と重畳しない値や可聴周波数領域から逸脱した値に設定するなどして対策していた。しかし、近年の電子機器では多種多様な周波数域の信号が使用されており、他に使用している電子機器の全ての信号に干渉しないようにスイッチング周波数を設定するのは現実としては困難である。そこで最近では、特許文献１、特許文献２に示されているように、スイッチング素子を駆動する駆動パルスの周期や駆動パルスの立ち上がる時点の時間を様々に変化させる。これにより、スイッチングノイズの周波数スペクトルを拡散させて、特定周波数のノイズレベルを低く抑えるといった技術が提案されていた。

図１１は、スイッチングノイズの周波数スペクトルを拡散することで特定周波数のノイズレベルを低く抑えるためのスイッチング制御装置と、それを内蔵した電源装置の構成の一例を示している。
図１１において、１は検出器でありその出力側にはスイッチング制御装置２を備え、このスイッチング制御装置２の出力側にドライバ３を配置している。このドライバ３と負荷４との間に降圧型ＤＣ／ＤＣコンバータ５が介装されている。この降圧型ＤＣ／ＤＣコンバータ５は電源ラインＶｃｃと負荷４の間に直列に接続したスイッチングトランジスタＱ１およびチョークコイルＬ１と、チョークコイルＬ１の一端とグランドとの間に接続された整流用トランジスタＱ２と、チョークコイルＬ１の他端とグランドとの間に接続された平滑コンデンサＣ１とにより構成されている。

図１１に示す電源装置では、降圧型ＤＣ／ＤＣコンバータ５を動作させるために、検出器１、スイッチング制御装置２およびドライバ３が設置されている。ここで検出器１は、降圧型ＤＣ／ＤＣコンバータ５から負荷４に供給される出力電圧を検出し、その出力電圧に応じた帰還信号をスイッチング制御装置２に供給するように動作する。スイッチング制御装置２は、入力された帰還信号に応じたオンデューティサイクル、デューティ比（以下単に「オンデューティサイクル」という。）を持つパルス信号を発生させるように動作する。そしてドライバ３は、パルス信号に応じてスイッチングトランジスタＱ１および整流用トランジスタＱ２をオンあるいはオフするように動作する。

図１１に示すスイッチング制御装置２について更に詳しく説明すると、このスイッチング制御装置２は、その内部においてパルス幅変調処理手段（ＰＷＭ）２ａとパルス周期操作処理手段２ｂとで構成されている。ここで、パルス幅変調処理手段（ＰＷＭ）２ａは、検出器１から供給される信号に応じてパルス信号のオンデューティサイクルを設定する処理手段のことである。一方、パルス周期操作処理手段２ｂは、所定数の連続したパルス波形の中に２以上の異なった周期のパルスが混在するように、所定の波形パターンに従ってパルス波形の周期を操作する処理手段を示す。このパルス幅変調処理手段（ＰＷＭ）２ａとパルス周期操作処理手段２ｂを経て生成されたパルス信号は例えば、図１２Ａ、１２Ｂに示す波形となる。

図１２Ａに示すパルス信号は一連のパルス信号周期Ｔ４に於いて、３つパルスＴ１、Ｔ２およびＴ３の組合せから成っている。この３つパルスＴ１、Ｔ２、Ｔ３の各高値期間は、検出器１から供給された帰還信号と各パルスＴ１、Ｔ２、Ｔ３の周期に応じた長さを持ち、図１２Ａでは、それぞれのパルスＴ１、Ｔ２、Ｔ３が同一オンデューティサイクル例えば５０（％）となる長さになっている。そして、各パルスＴ１、Ｔ２およびＴ３のそれぞれの周期は、所定の波形パターンに従って操作されており、パルスＴ１はパルスＴ２よりも短く、パルスＴ３はパルスＴ２と同じ長さになるように設定されている。

一方、図１２Ｂに示すパルス信号も、一連のパルス信号周期Ｔ５に於いて３つパルスＴ６、Ｔ７およびＴ８の組合せから成っており、各パルスＴ６、Ｔ７、Ｔ８の高値期間は、図１２Ａに示す各パルスＴ１、Ｔ２、Ｔ３と同様に、検出器１から供給された信号と各パルスＴ６、Ｔ７、Ｔ８の周期に応じた長さを持ち、それぞれが同一オンデューティサイクル例えば５０（％）となる長さに設定されている。しかし、各パルスＴ６、Ｔ７およびＴ８の周期については、図１２Ａに示すものとは別の波形パターンに従って操作されており、パルスＴ６はパルスＴ７よりも周期が短く、パルスＴ８もパルスＴ７よりも周期が短くなるように設定されている。その結果として、各パターンに従って生成された一連のパルス信号の周期すなわちパターン周期Ｔ４とＴ５については、波形パターン毎に異なった長さになるように設定されている。

ここで、図１２Ａに示すパルス信号において、各パルスＴ１、Ｔ２、Ｔ３のレベルが高値の時にスイッチング素子すなわち図１１に示すスイッチングトランジスタＱ１がオンとなり、低値の時にオフとなる。
そこで図１２Ａに示す一連のパルス信号波形すなわち波形パターンを持つパルス信号でスイッチングトランジスタＱ１を動作させると、波形パターン内に周期の異なるパルス、例えば図１２Ａに示すパルスＴ１とパルスＴ２が混在しているため、スイッチングトランジスタＱ１の動作周期が変動する。つまり、スイッチング周波数のスペクトルが拡散する。これに伴ってスイッチングノイズの周波数スペクトルも拡散し、特定周波数におけるノイズレベルが低減される。

しかし、図１２Ａに示す波形パターンを持つパルス信号のみでスイッチングトランジスタＱ１を駆動すれば、特定のオンデューティサイクルにおいて、前後に連続したパルスのターンオフ時間すなわちパルスの立ち下がり部位の間隔がパターン周期Ｔ４の整数分の１になり、特定周波数のスイッチングノイズのノイズレベルが高くなるという可能性がある。そこで、オンデューティサイクルに応じて波形パターンを切り換え、具体的には図１２Ａから図１２Ｂの波形パターンに切り換えればパターン周期Ｔ４とＴ５の長さが異なり、特定のオンデューティサイクルにおいて特定の周波数のスイッチングノイズのノイズレベルが高くなるのを防止できるようになる。

図１２Ａに示す前後に連続したパルス波形のターンオフ時間の間隔がパターン周期Ｔ４の整数分の１になり、特定周波数におけるノイズのレベルが高くなるのを防止するには、波形パターンを切り換えなくとも、図１３（ａ）（ｂ）に示すように、パターン周期Ｔ１７、Ｔ１７に於ける各パルス波形Ｔ９ないしＴ１６間でのターンオン時間にそれぞれ異なったシフト時間φ０〜φ２を設けるようにしてもよい。なお、図１３（ａ）に示すものは、シフト時間φ０〜φ２を設ける前の波形パターンである。このように、パルスのターンオン時間に複数種類のシフト時間を設ける処理手段は、ここではパルス位置変調処理手段（Ｐｕｌｓｅ Ｐｏｓｉｔｉｏｎ Ｍｏｄｕｌａｔｉｏｎ）と称する。

図１３（ｂ）に示す波形パターンは、パルス波形の種類を２つに設定し、シフト時間の種類を３つ、つまりφ０、φ１、φ２を設定する。そして、同一パルス波形とシフト時間の組合せの発生頻度を低くすることで、スイッチングノイズの周波数スペクトルの拡散が効果的に行われるようにしている。このような波形パターンのパルス信号を得るには、図１４に示すようにパルス周期操作処理手段２ｂを駆動した後にパルス位置変調処理手段（ＰＰＭ）２ｃを駆動する。例えば、パルス位置変調処理手段（ＰＰＭ）２ｃをパルス周期操作処理手段２ｂと共に構成する場合には、図１４に示すように、スイッチング制御装置２の中にパルス位置変調処理手段（ＰＰＭ）２ｃに必要な構成を設けておく。しかし、遅延回路などで代用してパルス位置変調処理手段（ＰＰＭ）２ｃと同一機能を確保する場合には、該遅延回路等は、スイッチング制御装置２の出力側又はドライバ３の前段若しくはドライバ３内に配置することもある。

パルス幅変調処理手段（ＰＷＭ）２ａ、パルス周期操作処理手段２ｂ、およびパルス位置変調処理手段（ＰＰＭ）２ｃは、マイクロコンピュータのような演算処理機能を有するもので構成される。その際の具体的なスイッチング制御装置２のハードウェアとしての構成を図１５に示す。図１５に示すスイッチング制御装置２は、その内部にＡ／Ｄ変換部２Ａ、演算部２Ｂ、メモリ２Ｃを備えたものとなっている。

図１５に示すスイッチング制御装置２において、メモリ２Ｃは、波形パターンの形成に必要なデータやシフト時間を設定するためのデータを予め記憶している。Ａ／Ｄ変換部２Ａは、検出器１から供給されたアナログ信号をデジタル信号に変換し、出力している。このような状態において、演算部２Ｂは、メモリ２Ｃに記憶されたデータを適時読み込み、そのデータに従って所定の波形パターンのパルス信号を生成する。その際、演算部２Ｂは、Ａ／Ｄ変換部２Ａで生成されたデジタル信号を適時取り込み、各パルスの高値期間をデジタル信号に応じた長さにするといった動作も同時に行う。これら各部の動作の結果、スイッチング制御装置２からドライバ３に対し、図１３に示すような波形パターンを持つパルス信号が入力されることになる。

一方、図１４に示すパルス周期操作処理手段２ｂは、所定数の連続したパルス波形の中に異なった周期のパルス波形が混在するように、所定のパターンに従ってパルス波形の周期を操作するものである。このパルス周期操作処理手段２ｂの目的は、スイッチング素子の動作周期を変動させ、スイッチング周波数およびスイッチングノイズの周波数スペクトルを拡散させることにある。この目的を達成するためには、所定数の連続したパルス波形の中に異なった周期のパルス波形が混在していれば良く、波形パターンに従わずにランダムにパルス波形の周期を操作してもよい。パルス波形の周期をランダムに操作する処理手段を非同期変調処理手段（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｍｏｄｕｌａｔｉｏｎ）といい、この非同期変調処理手段（ＡＳＭ）については、非特許文献１において研究結果が報告されている。

図１３（ａ）（ｂ）に示す一連のパルス信号周期Ｔ１７では、波形パターンを切り換える代わりにパルス位置変調処理手段（ＰＰＭ）２ｃを適用している。前記パルス幅変調処理手段（ＰＷＭ）２ａの直後にパルス位置変調処理手段（ＰＰＭ）２ｃのみを適用した場合も、パルス周期操作処理手段２ｂや非同期変調処理手段（ＡＳＭ）を適用した場合と同様に、スイッチング周波数およびスイッチングノイズの周波数スペクトルが拡散する。このため、パルス周期操作処理手段２ｂとパルス位置変調処理手段（ＰＰＭ）２ｃの両方を適用した図１３（ｂ）の波形パターンのパルス信号によれば、パルス周期操作処理手段２ｂとパルス位置変調処理手段（ＰＰＭ）２ｃの各作用の相乗効果で、スイッチングノイズの周波数スペクトルの拡散を効果的に行わせることもできる。しかし、単純にパルス位置変調処理手段（ＰＰＭ）２ｃを適用すると、以下のようにオンデューティサイクルがシフト時間によって制限されるという問題を生じる。

例えば、図１３（ｂ）に示す波形図において、各パルスＴ９ないしＴ１６のターンオン時間に於けるシフト時間φ０〜φ２の中で最も長いものはシフト時間φ２である。スイッチングノイズの周波数スペクトルを充分に拡散させ、特定周波数におけるノイズレベルを低減するには、シフト時間φ２を長くすると共に、シフト時間の設定種類数を多くすることが望ましい。ところで、シフト時間φ２をパルスＴ９の１／２の時間に設定したとすると、この時のパルス信号のオンデューティサイクルは５０（％）以下でなければならない。オンデューティサイクルがそれを越えると、前のパルスＴ９と後ろのパルスＴ１０の高値期間が重なってしまい、パルスＴ９、Ｔ１０およびパターン周期Ｔ１７におけるオンデューティサイクルが本来の値からズレてしまうためである。

このように、パルス位置変調処理手段（ＰＰＭ）２ｃを適用した場合、オンデューティサイクルとシフト時間φ０ないしφ２のそれぞれの最大値はトレードオフの関係となり、シフト時間φ０ないしφ２を長く設定すると、その分、オンデューティサイクルが制限されてしまっていた。
そこで本発明は、パルス位置変調処理手段（ＰＰＭ）２ｃを適用してもシフト時間φ０ないしφ２によってオンデューティサイクルが制限されることなく、具体的に、最長のシフト時間をパルス波形の周期の１／２に設定した場合にも５０（％）以上のオンデューティサイクルのパルス信号を得ることが可能なスイッチング制御装置を提供することを目的とする。
特開２００６−２８８１０３号公報 特開２００６−２８８１０４号公報 田中哲郎、他２名、「ランダム・スイッチング方式ＤＣ−ＤＣコンバータの低周波出力雑音について」、電子情報通信学会論文誌Ｂ、２０００年９月、Ｖｏｌ．Ｊ３８−Ｂ、Ｎｏ．９、ｐ．１３３５−１３４１

このような目的を達成するために、本発明の第１の態様は、スイッチング素子からの出力に応じて前記スイッチング素子に対するパルス信号のデューティ比を決定するパルス幅変調処理手段を備えるスイッチング制御装置において、前記パルス幅変調処理手段と接続され、第１の符号または第２の符号を設定する切替手段と、前記切替手段が前記第１の符号を設定した場合に動作する非同期変調処理手段と、前記切替手段が前記第２の符号を設定した場合に動作する第１および第２のパルス位置変調処理手段とを備え、前記非同期変調処理手段は、基準周期と異なる第１の動作周期を設定して、前記第１の動作周期および前記パルス幅変調処理手段が決定した前記デューティ比に基づいて前記パルス信号の第１のターンオフ時間を設定し、前記第１のパルス位置変調処理手段は、前記デューティ比が０％以上５０％以下のときに、前記基準周期と同一の第２の動作周期および前記パルス信号のオン期間の第１のシフト時間を設定して、前記動作周期、前記デューティ比、および前記第１のシフト時間に基づいて前記パルス信号の第２のターンオン時間および第２のターンオフ時間を設定し、前記第２のパルス位置変調処理手段は、前記デューティ比が５０％を超え１００％以下のときに、前記基準周期と同一の前記第２の動作周期および前記パルス信号のオフ期間の第２のシフト時間を設定して、前記動作周期、前記デューティ比、および前記第２のシフト時間に基づいて前記パルス信号の第３のターンオン時間および第３のターンオフ時間を設定することを特徴とする。

また、本発明の第２の態様は、第１の態様において、前記デューティ比、前記切替手段の前記設定、および、前記第１または第２の動作周期と、前記第１のターンオフ時間、前記第２のターンオン時間およびターンオフ時間、ならびに前記第３のターンオン時間およびターンオフ時間のいずれかとをデータとして周期毎に保持するレジスタ部と、前記レジスタ部に保持された前記データを周期毎に読み込んで、前記データに基づくパルス波形を生成すると共に前記パルス波形に基づくパルス信号を出力するパルス生成部とをさらに備えることを特徴とする。

本発明に係るスイッチング制御装置は、非同期変調処理手段（ＡＳＭ）によるパルス信号とパルス位置変調処理手段（ＰＰＭ）によるパルス信号が混在したパルス信号を生成することができ、当該スイッチング制御装置の内部で機能するパルス位置変調処理手段は２系統を有し、第１のパルス位置変調処理手段でオン期間をシフトさせるようにターンオン時間を変化させ、次いで第２のパルス位置変調処理手段でオフ期間をシフトさせるようにターンオフ時間を変化させるように構成し、オンデューティサイクル（デューティ比）が５０（％）以下のときには第１のパルス位置変調処理手段を機能させ、オンデューティサイクル（デューティ比）が５０（％）を越えるときには第２のパルス位置変調処理手段を機能させることで、オンデューティサイクル（デューティ比）がシフト時間によって制限されないようにすることができるという効果がある。

図１は本発明に係るスイッチング制御装置及びそれを内蔵した電源装置を示す回路構成図である。 図２Ａは図１に示す構成に備えた非同期変調処理手段（ＡＳＭ）を機能することで得られるパルス波形図である。 図２Ｂは図１に示す構成に備えた第１のパルス位置変調処理手段（ＰＰＭ１）を機能することで得られるパルス波形図である。 図２Ｃは図１に示す構成に備えた第２のパルス位置変調処理手段（ＰＰＭ２）を機能することで得られるパルス波形図である。 図３は本発明に係るスイッチング制御装置の構成の一例を示すブロック図である。 図４は図３に示す各構成部に於ける動作タイミングチャートである。 図５は図３に示す演算部において動作する演算およびデータ処理の流れを示すフローチャートである。 図６は図５に示す演算部の動作に於いて帰還信号ＶＦＢとデューティ比Ｄの関係を示す特性図である。 図７Ａは本発明に係る非同期変調処理手段（ＡＳＭ）に於ける動作であって、ＡＳＭ処理ルーチンの具体的な処理の流れを示すフローチャートである。 図７Ｂは本発明に係る非同期変調処理手段（ＡＳＭ）に於ける動作であって、それにより得られるパルスの波形図である。 図８Ａは第１のパルス位置変調処理手段（ＰＰＭ１）に於ける動作であって、ＰＰＭ１処理ルーチンの具体的な処理の流れを示すフローチャートである。 図８Ｂは第１のパルス位置変調処理手段（ＰＰＭ１）に於ける動作であって、それにより得られるパルスの波形図である。 図９Ａは第２のパルス位置変調処理手段（ＰＰＭ２）に於ける動作であって、ＰＰＭ２処理ルーチンの具体的な処理の流れを示すフローチャートである。 図９Ｂは第２のパルス位置変調処理手段（ＰＰＭ２）に於ける動作であって、それにより得られるパルスの波形図である。 図１０は本発明に係るスイッチング制御装置に於けるパルス生成部で行われる具体的な処理の流れを示すフローチャートである。 図１１は従来の技術に於けるスイッチング制御装置及びそれを内蔵した電源装置を示す回路構成図である。 図１２Ａは従来のスイッチング制御装置に於けるパルス周期操作処理によって形成された波形パターンの一例を示す波形図である。 図１２Ｂは従来のスイッチング制御装置に於けるパルス周期操作処理によって形成された波形パターンの一例を示す波形図である。 図１３は従来の技術に於ける各パルス波形のターンオン時間にシフト時間を設けた場合の波形パターンの一例を示す波形図である。 図１４は従来の技術に於けるスイッチング制御装置であって、シフト時間を設けるためにパルス位置変調（ＰＰＭ）処理動作の構成を追加した構成を示す回路構成図である。 図１５は従来の技術に於けるスイッチング制御装置の構成の一例を示すブロック図である。

以下に、本発明に係るスイッチング制御装置の実施の形態を添付図面を参照しながら説明する。
図１は、本発明に係るスイッチング制御装置６Ａと、それを内蔵した電源装置の構成を示している。該スイッチング制御装置６Ａの部分を除けば、本発明に係るものと従来の技術に係る電源装置は同一構成となっており、ここで電源装置６は検出器１と、スイッチング制御装置６Ａと、ドライバ３とで構成され、該ドライバ３の出力側には従来の技術と同様に降圧型ＤＣ／ＤＣコンバータ５及び負荷４を備えている。

図１に示すスイッチング制御装置６Ａは、その内部に図３に示すように演算処理機能を有する演算部８を有し、その演算部８における演算処理を通して次のような各処理手段の機能を実現する。
先ず、検出器１からの出力に応じた帰還信号を受信してパルス信号のオンデューティサイクルを決定する図１に示すパルス幅変調処理手段（ＰＷＭ）２ａによりパルス幅変調処理を行う。次にパルス幅変調処理手段（ＰＷＭ）２ａで得られた信号やデータに周波数スペクトルを拡散させるための更なる変調処理をするため、スイッチ切替手段２ｄにより非同期変調処理手段（ＡＳＭ）２ｅとパルス位置変調処理手段（ＰＰＭ）をランダムに選択して分岐処理し、パルス位置変調処理手段（ＰＰＭ）が選択されたときには、更に第１のパルス位置変調処理手段（ＰＰＭ１）２ｆと第２のパルス位置変調処理手段（ＰＰＭ２）２ｇをオンデューティサイクルに応じて選択する分岐処理を行う。

そして前述したスイッチ切替手段２ｄによる分岐処理で非同期変調処理手段（ＡＳＭ）２ｅを選択された場合には、動作周期を基準周期と異なる期間に設定し、その動作周期とオンデューティサイクルに応じたターンオフ時間を設定するように非同期変調処理手段（ＡＳＭ）２ｅが機能する。また、前述したスイッチ切替手段２ｄによる分岐処理で第１のパルス位置変調処理手段（ＰＰＭ１）２ｆが選択された場合には、動作周期を基準周期と同一期間に設定し、オン期間のシフト時間を設定し、これら動作周期、シフト時間およびオンデューティサイクルに応じてターンオン時間とターンオフ時間を設定する第１のパルス位置変調処理手段（ＰＰＭ１）２ｆが機能する。

そして前述したスイッチ切替手段２ｄによる分岐処理で第２のパルス位置変調処理手段（ＰＰＭ２）２ｇが選択された場合には、動作周期を基準周期と同一期間に設定し、オフ期間のシフト時間を設定し、これら動作周期、シフト時間およびオンデューティサイクルに応じてターンオフ時間とターンオン時間を設定する第２のパルス位置変調処理手段（ＰＰＭ２）２ｇが機能する。このように、非同期変調処理手段（ＡＳＭ）２ｅ、第１のパルス位置変調処理手段（ＰＰＭ１）２ｆ、あるいは第２のパルス位置変調処理手段（ＰＰＭ２）２ｇを経て形成されたパルス波形がパルス信号としてドライバ３に供給される。

具体的には、スイッチング制御装置６Ａの内部で機能する非同期変調処理手段（ＡＳＭ）２ｅは、図２Ａに示すようなパルス波形を成形する。なお、図２Ａ〜２Ｃの破線で示すパルス波形は、パルス幅変調処理手段（ＰＷＭ）２ａで成形した後、非同期変調処理手段（ＡＳＭ）２ｅ、第１のパルス位置変調処理手段（ＰＰＭ１）２ｆ、あるいは第２のパルス位置変調処理手段（ＰＰＭ２）２ｇを機能させることなしにドライバ３に直接入力した場合のパルスつまり基準パルスの形状を示している。Ｔ０は基準周期であり、前記基準周期に相当する。一方、図２Ａの実線で示すパルス波形は、非同期変調処理手段（ＡＳＭ）２ｅが機能した後にドライバ３に入力されるパルス波形の形状を示している。

非同期変調処理手段（ＡＳＭ）２ｅを機能させた実線で示すパルス波形は、基準周期Ｔ０とは異なる期間の動作周期Ｔ１８を持ち、その周期の終了する時点が基準周期Ｔ０と動作周期Ｔ１８の差分だけ早くなっている。そして、パルス波形が低値から高値に立ち上がるターンオン時間は同一であるが、高値から低値に立ち下がるターンオフ時間は、動作周期Ｔ１と基準周期Ｔ０の比率に応じて短くなっている。この実線で示すパルス波形においては、動作周期Ｔ１８が変化させることでパルス自体の周波数スペクトルが拡散される。また、ターンオフ時間が動作周期Ｔ１８と基準周期Ｔ０の比率に応じて短くすることで、非同期変調処理手段（ＡＳＭ）２ｅが機能した後にも機能する前に設定されたオンデューティサイクルが保存されるようになっている。

ここで非同期変調処理手段（ＡＳＭ）２ｅを機能させ、図２Ａの実線で示すパルス波形を生成する場合、先ず、その動作周期Ｔ１８を基準周期Ｔ０とは異なる期間に設定する。そして、この動作周期Ｔ１８とオンデューティサイクルに応じてターンオフ時間を設定する。この２つの設定値に基づき、周期の開始時点でパルス波形が高値になり、周期の開始からターンオフ時間の経過時点でパルス波形が低値となり、動作周期Ｔ１８の経過時点で周期が終了するようにパルス波形を成形すれば、図２Ａの実線で示すパルス波形を得ることができる。

一方、スイッチング制御装置６Ａの内部で機能する第１のパルス位置変調処理手段（ＰＰＭ１）２ｆは図２Ｂに示すようなパルス波形を成形する。図２Ｂに示す破線は基準パルスＴ０のパルス波形を示し、実線は第１のパルス位置変調処理手段（ＰＰＭ１）２ｆを働かせた後にドライバ３に入力されるパルス波形を示している。

第１のパルス位置変調処理手段（ＰＰＭ１）２ｆを機能させた後の実線で示すパルス波形は、動作周期Ｔ１９が基準周期Ｔ０と同一で、オン期間も基準パルスと同一である。しかし、パルス波形が低値から高値に立ち上がるターンオン時間と高値から低値に立ち下がるターンオン時間がシフトしている点で異なる。この実線で示すパルス波形においては、動作周期Ｔ１９とオン期間が基準パルスと同一であることにより、第１のパルス位置変調処理手段（ＰＰＭ１）２ｆが機能した後も機能する前に設定されたオンデューティサイクルが保存される。

また、この実線で示すパルス波形においては、ターンオン時間のシフト量つまりシフト時間に応じて、その前後のパルス波形とターンオン時間の間隔が変化する。これはそのパルス波形とその前後のパルス波形を合わせた３つのパルス波形が、全体周期が基準周期Ｔ０の３倍の長さを持つ一つの波形パターンを形成していると考えたとき、等価的に各パルス波形毎に周期が変化したのと同じ状態になっている。例えば、３つの連続したパルス波形の中央のパルス波形のターンオン時間が図２Ｂに示すように変化し、その前後のパルス波形のターンオン時間が変化しなかった場合、後のパルス波形の周期は基準周期Ｔ０と同一であるが、前のパルス波形の周期はそれよりも長くなり、中央のパルス波形の周期はそれよりも短くなる。その結果、パルス波形の周波数スペクトルが拡散されることになる。

ここで第１のパルス位置変調処理手段（ＰＰＭ１）２ｆを機能させ、図２Ｂの実線で示すパルス波形を生成する場合、先ず動作周期Ｔ１９を基準周期Ｔ０と同一の期間に設定し、オン期間のシフト時間をランダム、あるいは定められたパターンに従って設定する。そして、このシフト時間に応じてターンオン時間およびターンオフ時間を設定する。これらの設定値に基づき、周期の開始時点で低値になり、ターンオン時間の経過時点で高値となり、ターンオフ時間の経過時点で低値となり、動作周期Ｔ１９の経過時点で周期が終了するようにパルス波形を成形すれば、図２Ｂの実線で示すパルス波形を得ることができる。

最後に、スイッチング制御装置６Ａの内部で機能する第２のパルス位置変調処理手段（ＰＰＭ２）２ｇは、図２Ｃに示すようなパルス波形を成形する。図２Ｃの破線は基準パルスの形状を示し、実線は第２のパルス位置変調処理手段（ＰＰＭ２）２ｇが機能した後にドライバ３に入力するパルス波形の形状を示している。なお、第２のパルス位置変調処理手段（ＰＰＭ２）２ｇはオンデューティサイクルの高い範囲で選択されるため、図２Ｃに示すパルス波形は図２Ｂのそれとはオン期間とオフ期間の長短の関係が逆となっている。

第２のパルス位置変調処理手段（ＰＰＭ２）２ｇが機能した後の実線で示すパルス波形は、動作周期Ｔ２０が基準周期Ｔ０と同一で、オフ期間又はオン期間も基準パルスと同一である。しかし、パルス波形が高値から低値に立ち下がるターンオフ時間をシフトさせ、基準パルスと同一のオフ期間が経過した時点で改めてパルス波形を低値から高値に立ち上げることすなわちターンオンさせる点で異なる。この実線で示すパルス波形においては、動作周期Ｔ２０とオフ期間が基準パルスと同一であるので、第２のパルス位置変調処理手段（ＰＰＭ２）２ｇが機能した後も機能する前に設定されたオンデューティサイクルが保存される。

また、この実線で示すパルス波形においては、ターンオフ時間のシフト時間に応じてその前後のパルス波形のターンオフ時間との間隔が変化する。これは、第１のパルス位置変調処理手段（ＰＰＭ１）２ｆの場合と同様に、等価的に各パルス毎に周期が変化したのと同一状態となる。その結果、パルスの周波数スペクトルが拡散することになる。

第２のパルス位置変調処理手段（ＰＰＭ２）２ｇが機能し、図２Ｃの実線で示すパルス波形を生成する場合、先ず動作周期Ｔ２０を基準周期Ｔ０と同一の期間に設定し、オフ期間のシフト時間を設定する。そして、このシフト時間に応じてターンオフ時間およびターンオン時間を設定する。これら設定値に基づき、周期の開始時点でパルス波形が高値になり、ターンオフ時間の経過時点で低値となり、ターンオン時間の経過時点で再び高値となり、動作周期Ｔ２０の経過時点で周期が終了するようにパルス波形を成形すれば、図２Ｂの実線で示すパルス波形を得ることができる。

第１のパルス位置変調処理手段（ＰＰＭ１）２ｆが機能することで得られる図２Ｂのパルス波形は、例えば、ターンオン時間のシフト時間の最大値をＴ１９（基準周期Ｔ０）の１／２に設定したとき、パルス波形のオンデューティサイクルを０〜５０（％）の範囲内で変化させることが可能である。一方、第２のパルス位置変調処理手段（ＰＰＭ２）２ｇが機能して得られる図２Ｃのパルス波形は、ターンオフ時間のシフト時間の最大値をＴ２０（基準周期Ｔ０）の１／２に設定したとき、パルス波形のオンデューティサイクルを５０〜１００（％）の範囲内で変化させることが可能である。本発明に係るスイッチング制御装置６Ａは、この２つの第１、及び第２のパルス位置変調処理手段（ＰＰＭ１）（ＰＰＭ２）２ｆ及び２ｇの機能を利用し、オンデューティサイクルに応じてこの２つの処理手段を切替えることで、シフト時間によってオンデューティサイクルが制限されない制御装置を実現することができる。

本発明に係るスイッチング制御装置６Ａは、具体的には図３に示す構成で成立する。図３において、スイッチング制御装置６Ａは、その内部にＡ／Ｄ変換部７、演算部８、レジスタ部９、およびパルス生成部１０より構成されている。当該スイッチング制御装置６Ａは、次のように動作する。

先ず、Ａ／Ｄ変換部７は、検出器１からスイッチング制御装置６Ａに入力された帰還信号をアナログ値からデジタル値に変換する。演算部８は、図１に示すようにパルス幅変調処理手段（ＰＷＭ）２ａ、スイッチ切替手段２ｄ、非同期変調処理手段（ＡＳＭ）２ｅ、第１のパルス位置変調処理手段（ＰＰＭ１）２ｆ及び第２のパルス位置変調処理手段（ＰＰＭ２）２ｇをソフトウェア的あるいはハードウェア的に備えており、Ａ／Ｄ変換部７からデジタル化された帰還信号を受信し、パルス幅変調処理手段（ＰＷＭ）２ａ、非同期変調処理手段（ＡＳＭ）２ｅ、第１のパルス位置変調処理手段（ＰＰＭ１）２ｆ、および第２のパルス位置変調処理手段（ＰＰＭ２）２ｇで演算およびデータ処理の機能を司る。そしてレジスタ部９は、演算部８からの演算およびデータ処理機能で得られたデータを受信し、これを保持する。

また、パルス生成部１０は、パルス波形の周期が開始する直前に、換言すれば、１つのパルス波形の生成動作の開始直前にレジスタ部９に保持されているデータを読み込み、そのデータに応じてパルス波形を高値あるいは低値とし、所望のパルス波形すなわちパルス幅変調処理手段（ＰＷＭ）２ａが機能した後に非同期変調処理手段（ＡＳＭ）２ｅ、第１のパルス位置変調処理手段（ＰＰＭ１）２ｆ、あるいは第２のパルス位置変調処理手段（ＰＰＭ２）２ｇが機能したパルスを生成する。このパルス生成部１０におけるパルス生成動作は連続して行われ、数種のパルス波形が連なってできたパルス信号がスイッチング制御装置６Ａからドライバ３に入力される。

近年では、電源等の各種装置の小型化のために、スイッチング素子の動作周波数つまりスイッチング周波数は高周波化しており、これに伴いパルス波形の周期は短期化している。周期の短期化により演算処理時間がパルス波形の周期に比べて無視できない長さになる場合は、演算部８とパルス生成部１０の動作を平行して機能させる。

図４（ａ）（ｂ）（ｃ）はそれぞれ前記演算部８、前記レジスタ部９、前記パルス生成部１０の各動作を示すものである。
例えば、図４（ｃ）に於いて、所定の時間ｔｓ１においてパルス生成部１０がパルス生成動作を開始したとする。動作開始後、パルス生成部１０はレジスタ部９からデータを読み込み、当該データに従ってパルス波形を生成する。ここで、演算処理時間がパルス波形の周期に比べて無視できない長さになる場合、演算部８も時間ｔｓ１以後に動作を開始させるように構成する。

演算部８で行われる具体的な演算およびデータ処理機能は後述するが、要するに演算部８は、Ａ／Ｄ変換部７からデジタル形式の帰還信号を受信し、パルス幅変調処理手段（ＰＷＭ）２ａ、非同期変調処理手段（ＡＳＭ）２ｅ、第１のパルス位置変調処理手段（ＰＰＭ１）２ｆ、および第２のパルス位置変調処理手段（ＰＰＭ２）２ｇで演算およびデータ処理に機能を司る。そしてレジスタ部９は、演算部８からの演算およびデータ処理機能で得られたデータを受信し、これを保持する。
ちなみに、ここで得られたデータは、演算およびデータ処理の機能が終わると、レジスタ部９に入力される。その後、演算部８は図４（ａ）に示すように次のパルス生成動作が開始される時間ｔｓ２まで待機状態となる。このようにして演算部８とパルス生成部１０を同時に平行して動作させれば、演算処理時間が長くなっても、パルス信号の生成に影響が及ばない。

なお、パルス生成部１０がデータを読み込んでパルス生成動作を開始し、その結果生成されたパルス波形が出力されるまでに多少の時間を要する。しかしその時間は、演算部８における演算処理時間に比較すると短いので、無視してよい。ちなみにその時間は、スイッチ切替手段２ｄの選択結果に応じて非同期変調処理手段（ＡＳＭ）２ｅ、第１のパルス位置変調処理手段（ＰＰＭ１）２ｆ、あるいは第２のパルス位置変調処理手段（ＰＰＭ２）２ｇが択一的に行われる演算処理時間とは相異し、毎回ほぼ一定にすることが容易にできる。そして、その時間のみ予めパルス波形の周期を補正すれば無視することも可能になる。

図５は、演算部８の動作を示す動作ルーチンであって具体的な演算およびデータ処理動作（以下、単に「処理動作」という）の流れを示している。
ステップ１で演算処理動作が開始されると、ステップ２でＡ／Ｄ変換部７からデジタル化した帰還信号ＶＦＢを取り込むＶＦＢ入力処理動作を行い、ステップ３で帰還信号の値の大きさに応じてデューティ比Ｄを決めるデューティ比設定の処理動作が順次行われる。ここで、デューティ比設定の処理動作においては、例えば、図６に示すような帰還信号ＶＦＢとデューティ比Ｄの関係に基づき、帰還信号に応じてデューティ比を設定する。

デューティ比設定の処理動作に続いて、ステップ４でランダム変数設定の処理動作とステップ５で変調方式選択処理動作が順次行われる。このランダム変数設定の処理動作１において設定されるランダム変数Ａは“０”か“１”のいずれかの符号を取り、変調方式選択処理動作はランダム変数Ａの符号に応じて処理動作の流れを分ける。例えば、ランダム変数Ａが“０”のときにはステップ６に示す非同期変調処理手段（ＡＳＭ）２ｅによるＡＳＭ処理ルーチンの方向に処理動作を進行させ、ランダム変数Ａが“１”のときには第１、第２のパルス位置変調処理手段（ＰＰＭ１）（ＰＰＭ２）２ｆ、２ｇによるＰＰＭ選択処理動作の方向に処理動作を進行させる。

ここで、ステップ７でＰＰＭ選択処理動作の方向に処理動作が進行した場合、ＰＰＭ選択処理動作はデューティ比Ｄに応じて処理動作の流れを更に分ける。具体的には、デューティ比Ｄが５０（％）以下のときにはステップ８の第１のパルス位置変調処理手段（ＰＰＭ１）２ｆによるＰＰＭ１処理ルーチンの方向に処理動作を進行させ、デューティ比Ｄが５０（％）を越えるときにはステップ９の第２のパルス位置変調処理手段（ＰＰＭ２）２ｇによるＰＰＭ２処理ルーチンの方向に処理動作を進行させる。以上の二つのステップ５、ステップ７の選択処理動作によって、択一的にステップ６のＡＳＭ処理ルーチン、ステップ８のＰＰＭ１処理ルーチン、あるいはステップ９のＰＰＭ２処理ルーチンが動作した後に、ステップ１０で一つの演算処理は終了となる。

図５に示す処理動作の流れの中でステップ６のＡＳＭ処理ルーチンは、図７Ａに示す処理動作の流れとなる。ＡＳＭ処理ルーチンが開始されると、図７Ａに示すステップ１１で非同期変調処理動作が開始する。ステップ１２、ステップ１３でランダム変数設定処理動作と動作周期設定処理動作が順次行われる。このランダム変数設定処理動作は、ランダム変数Ｂを複数の値の中からランダムかつ択一的に選択された値に設定するものであり、動作周期設定処理動作は、ランダム変数Ｂの値に応じて動作周期を変化させるものである。例えば、ランダム変数Ｂは“０”、“１”、“２”、“３”のいずれかの値に設定される。一方、動作周期は、基準周期Ｔ０に１／８とランダム変数Ｂを乗じて得られた期間、すなわちＴ０・１／８・Ｂだけ基準周期Ｔ０より短くした期間に設定される。

ステップ１３の動作周期設定の処理動作が終わった後、ステップ１４で標準ターンオフ時間設定の処理動作が行われる。ここでは、動作周期設定の処理動作で設定された動作周期とデューティ比設定の処理動作で設定されたデューティ比Ｄから標準ターンオフ時間ｔ１を求め、設定している。そして、標準ターンオフ時間設定の処理動作が行われた後、ステップ１５で演算データ出力の処理動作が行われる。この演算データ出力の処理動作は、演算処理動作が開始してから図５と図７Ａの処理動作の中で設定された全ての設定値、例えば、デューティ比Ｄ、ランダム変数Ａ、動作周期、および標準ターンオフ時間ｔ１をデータとして図３に示すレジスタ部９に送信するものである。ステップ１５のこの演算データ出力の処理動作を行った後、ステップ１６でＡＳＭ処理ルーチンが終了となる。

演算処理開始から演算処理終了までのステップ１１からステップ１６の流れの中で、図５に示すステップ１からステップ５の各処理動作および図７Ａに示すステップ１１からステップ１６の各処理動作が連続して行われた場合、それらの処理動作で設定された各データに基づいてパルス波形を生成すると図７Ｂに示すようになる。図７Ｂに示す各パルス波形は、ランダム変数Ｂが、それぞれ“０”、“１”、“２”、“３”に設定された場合を示している。これに従って動作周期及び標準ターンオフ時間ｔ１の長さも変化する。

次に、図５の処理動作の流れの中でステップ８に示すＰＰＭ１処理ルーチンは、図８Ａに示す処理動作の流れとなる。ステップ１７でＰＰＭ１処理ルーチンが開始されると、ステップ１８で動作周期設定の処理動作とステップ１９で標準ターンオフ時間設定の処理動作とが順次行われる。この動作周期設定の処理動作は動作周期を基準周期Ｔ０に設定するものであり、標準ターンオフ時間設定の処理動作は、先に得られた動作周期とデューティ比Ｄから標準ターンオフ時間ｔ１を求め、設定するものである。

ステップ１９で標準ターンオフ時間設定の処理動作が行われた後、ステップ２０でランダム変数設定処理動作とステップ２１でシフト時間設定の処理動作とが順次行われる。このランダム変数設定の処理動作は、ランダム変数Ｂを複数の値の中からランダムかつ択一的に選択された値に設定するものであり、シフト時間設定の処理動作は、ステップ２１でランダム変数Ｂの値に応じてパルス波形のオン期間のシフト時間ｔｓを設定するものである。例えば、ランダム変数Ｂは“０”、“１”、“２”、“３”のいずれかの値に設定される。一方、シフト時間ｔｓは、基準周期Ｔ０に１／８とランダム変数Ｂを乗じた大きさの期間すなわちＴ０・１／８・Ｂに設定される。

ステップ２１でシフト時間設定の処理動作が行われた後、ステップ２２で修正ターンオン時間設定の処理動作とステップ２３で修正ターンオフ時間設定の処理動作とが順次行われる。この修正ターンオン時間設定の処理動作と修正ターンオフ時間設定の処理動作は、パルス波形のオン期間をシフト時間ｔｓだけシフトさせるように、それぞれ修正ターンオン時間ｔ２をシフト時間ｔｓに設定し、修正ターンオフ時間ｔ３を標準ターンオフ時間ｔ１からシフト時間ｔｓだけ増加させた値に設定するものとなっている。ここで、修正ターンオン時間ｔ２については、図８Ｂのパルス波形で示すように最上段から最下段に向って０から所定時間のシフト時間ｔｓだけ増加させた値に設定する。

そして、修正ターンオフ時間設定の処理動作が行われた後、ステップ２４で演算データ出力の処理動作が行われる。この演算データ出力の処理動作は、演算処理動作が開始してから図５ないし図８Ａの処理動作で設定された全ての設定値、具体的には、デューティ比Ｄ、ランダム変数Ａ、動作周期、修正ターンオン時間ｔ２、および修正ターンオフ時間ｔ３をデータとしてレジスタ部９に送信する。この演算データ出力の処理動作が行われた後、ステップ２５でＰＰＭ１処理ルーチンが終了となる。

演算処理動作開始から演算処理動作終了までの流れの中で図５のステップ１からステップ５およびステップ７の各処理動作および図８Ａのステップ１７からステップ２５の各処理動作が連続して行われた場合、それらの処理動作で設定された各データに基づいてパルス波形を生成すると図８Ｂに示すようになる。図８Ｂの各パルス波形は、最上段から最下段まで、ランダム変数Ｂが、それぞれ“０”、“１”、“２”、“３” のいずれかの値に設定された場合を示している。

そして、図５のステップ９に示す処理動作でＰＰＭ２処理ルーチンは、図９Ａに示すような処理動作の流れとなる。
ステップ２６でＰＰＭ２処理ルーチンが開始されると、ステップ２７の動作周期設定の処理動作とステップ２８の標準ターンオフ時間設定の処理動作とが順次行われる。この動作周期設定の処理動作は動作周期を基準周期Ｔ０に設定するものであり、標準ターンオフ時間設定の処理動作は、先に得られた動作周期とデューティ比Ｄから標準ターンオフ時間ｔ１を求め、設定するものである。

ステップ２８で標準ターンオフ時間設定の処理動作が行われた後、ステップ２９のランダム変数設定の処理動作とステップ３０のシフト時間設定の処理動作とが順次行われる。このランダム変数設定の処理動作は、ランダム変数Ｂを複数の値の中からランダムかつ択一的に選択された値に設定するものであり、シフト時間設定の処理動作は、ランダム変数Ｂの値に応じてパルスのオフ期間のシフト時間ｔｓすなわちシフト量を設定するものである。例えば、ランダム変数Ｂは“０”、“１”、“２”、“３”のいずれかの値に設定される。一方、シフト時間ｔｓは、基準周期Ｔ０に１／８とランダム変数Ｂを乗じた大きさの期間に設定される。

ステップ３０のシフト時間設定の処理動作が行われた後、ステップ３１の修正ターンオフ時間設定の処理動作とステップ３２の修正ターンオン時間設定の処理動作とが順次行われる。この修正ターンオフ時間設定の処理動作と修正ターンオン時間設定の処理動作は、パルス波形のオフ期間をシフト時間ｔｓだけシフトさせるように、それぞれ修正ターンオフ時間ｔ４を標準ターンオン時間ｔ１からシフト時間ｔｓだけ減じた値に設定し、修正ターンオン時間ｔ５を動作周期からシフト時間ｔｓだけ減じた値に設定するものとなっている。図９Ｂの最上段に示す動作周期は修正ターンオン時間ｔ５と同一となる。

そして、ステップ３２の修正ターンオン時間設定の処理動作が行われた後、ステップ３３の演算データ出力の処理動作が行われる。この演算データ出力の処理動作は、演算処理が開始してから図５から図９Ａの処理動作で設定された全ての設定値、すなわち、デューティ比Ｄ、ランダム変数Ａ、動作周期、修正ターンオフ時間ｔ４、および修正ターンオン時間ｔ５をデータとしてレジスタ部９に送信する。ステップ２４の演算データ出力の処理動作が行われた後、ステップ３４でＰＰＭ２処理ルーチンが終了となる。

演算処理動作開始から演算処理動作終了までの流れの中で、図５のステップ１からステップ５およびステップ７の各処理動作および図９Ａのステップ２６からステップ３４の各処理動作が連続して行われた場合、それらの処理動作で設定された各データに基づいてパルス波形を生成すると図９Ｂに示すようになる。図９Ｂの各パルス波形は、最上段から最下段までランダム変数Ｂが、それぞれ“０”、“１”、“２”、“３” のいずれかの値に設定された場合を示している。

そして、スイッチング制御装置６Ａ内に構成されたパルス生成部１０は、演算部８での演算処理動作で得られ、その後レジスタ部９に保持された各データに基づいてパルス波形を生成する。

図１０は、パルス生成部１０において行われる具体的な処理動作の流れを示している。ステップ３５でパルスの生成処理動作が開始されると、ステップ３６のデータ入力処理動作において、レジスタ部９に保持されているデータの読み込みが行われる。データ入力の処理動作が行われた後、ステップ３７で変調方式確認の処理動作が行われる。この変調方式確認の処理動作では、読み込まれたデータ中のランダム変数Ａの符号に応じて処理動作の流れを分ける。例えば、ランダム変数Ａが“０”のときにはステップ３８で出力信号設定の処理動作の方向に処理動作を進行させ、ランダム変数Ａが“１”のときにはステップ３９でＰＰＭ確認の処理動作の方向に処理動作を進行させる。

ここで、ＰＰＭ確認の処理動作の方向に処理動作が進行した場合、ＰＰＭ確認の処理動作は、デューティ比Ｄに応じて処理動作の流れを更に分ける。デューティ比Ｄが５０（％）以下のときにはステップ４０の出力信号設定の処理動作の方向に処理動作を進行させ、デューティ比Ｄが５０（％）を越えるときにはステップ４１の出力信号設定の処理動作の方向に処理動作を進行させる。

ランダム変数Ａの符号に応じてステップ３８の出力信号設定の処理動作の方向に処理が進行した場合、先ず、ステップ３８の出力信号設定の処理動作が行われると共に、出力信号ＤＲＶが“１”に設定される。ここで、出力信号ＤＲＶが“１”の場合にはパルス波形が高値にあり、“０”の場合にはパルス波形が低値にある。出力信号設定の処理動作が行われた後、ステップ４２でタイムカウント処理動作が行われる。このタイムカウント処理動作は、時間ｔが０から標準ターンオフ時間ｔ１に到達するまでの間、次の処理動作への移行を停止させる。

ステップ４２のタイムカウント処理動作で時間ｔが標準ターンオフ時間ｔ１に到達すると、ステップ４３で続いて出力信号設定の処理動作が行われ、出力信号ＤＲＶが“０”に設定される。ステップ４３の出力信号設定の処理動作が行われた後、タイムカウントの処理動作が行われる。このタイムカウントの処理動作は、時間ｔが標準ターンオフ時間ｔ１から動作周期に到達するまでの間、次の処理動作への移行を停止させる。ステップ４４のタイムカウント処理動作で時間ｔが動作周期に到達するとステップ４５で一つのパルス波形の生成処理が終了する。

図１０のステップ３７で示す変調方式確認の処理動作は図５に示すステップ５の変調方式選択の処理動作に対応し、図１０に示すステップ３９のＰＰＭ確認の処理動作は図５に示すステップ７のＰＰＭ選択の処理動作に対応している。このため、読み込まれたデータが図５に示すステップ６のＡＳＭ処理ルーチンを実行して得られたものである場合、上述した各ステップ３８ないしステップ４４の処理動作が行われる。そこで、この各処理動作が行われることによってパルス生成部１０から出力されるパルスは、その波形の形状が図７Ｂに示すようになる。

一方、図１０において、ランダム変数Ａの符号とデューティ比Ｄの値に応じてステップ４０の出力信号設定の処理動作の方向に処理動作が進行した場合、先ずステップ４０の出力信号設定の処理動作が行われ、出力信号ＤＲＶが“０”に設定される。このステップ４０の出力信号設定の処理動作が行われた後、ステップ４６でタイムカウントの処理動作が行われ、時間ｔが０から修正ターンオン時間ｔ２に到達するまでの間、次の処理動作への移行が停止される。ステップ４６のタイムカウントの処理動作で時間ｔが修正ターンオン時間ｔ２に到達すると、続いてステップ４７で出力信号設定の処理動作が行われ、出力信号ＤＲＶが“１”に設定される。ステップ４７の出力信号設定の処理動作が行われた後、ステップ４８でタイムカウントの処理動作が行われ、時間ｔが修正ターンオン時間ｔ２から修正ターンオフ時間ｔ３に到達するまでの間次の処理動作への移行が停止される。

ステップ４８のタイムカウントの処理動作で時間ｔが修正ターンオフ時間ｔ３に到達すると、続いてステップ４９で出力信号設定の処理動作が行われ、出力信号ＤＲＶが再び“０”に設定される。出力信号設定の処理動作が行われた後、ステップ５０でタイムカウントの処理動作が行われ、時間ｔが修正ターンオフ時間ｔ３から動作周期に到達するまでの間、次の処理動作への移行が停止される。ステップ５０のタイムカウントの処理動作で時間ｔが動作周期に到達するとステップ４５で一つのパルス波形の生成処理が終了する。

前述したように、図１０のステップ３７で示す変調方式確認の処理動作は図５に示すステップ５の変調方式選択の処理動作に対応し、図１０に示すステップ３９のＰＰＭ確認の処理動作は図５に示すステップ７のＰＰＭ選択の処理動作に対応している。このため、読み込まれたデータが図８Ａに示すＰＰＭ１処理ルーチンを実行して得られたものである場合、上述した各ステップ４０ないしステップ５０の処理動作が行われる。そこで、この各処理動作が行われることによってパルス生成部１０から出力されるパルス波形は、その形状が図８Ｂのようになる。

また、図１０において、ランダム変数Ａの符号とデューティ比Ｄの値に応じてステップ４１の出力信号設定の処理動作の方向に処理動作が進行した場合、先ず、ステップ４１の出力信号設定の処理動作が行われ、その出力信号ＤＲＶが“１”に設定される。出力信号設定の処理動作が行われた後、ステップ５１でタイムカウントの処理動作が行われ、時間ｔが０から修正ターンオフ時間ｔ４に到達するまでの間、次の処理動作への移行が停止される。ステップ５１のタイムカウントの処理動作で時間ｔが修正ターンオフ時間ｔ４に到達すると、続いてステップ５２で出力信号設定の処理動作が行われ、出力信号ＤＲＶが“０”に設定される。ステップ５２で出力信号設定の処理動作が行われた後、ステップ５３でタイムカウントの処理動作が行われ、時間ｔが修正ターンオフ時間ｔ４から修正ターンオン時間ｔ５に到達するまでの間、次の処理動作への移行が停止される。

ステップ５３のタイムカウントの処理動作で時間ｔが修正ターンオン時間ｔ５に到達すると続いてステップ５４の出力信号設定の処理動作が行われ、出力信号ＤＲＶが再び“１”に設定される。その出力信号設定の処理動作が行われた後、ステップ５５でタイムカウントの処理動作が行われ、時間ｔが修正ターンオン時間ｔ５から動作周期に到達するまでの間、次の処理動作への移行が停止される。ステップ５５のタイムカウントの処理動作で時間ｔが動作周期に到達するとステップ４５で一つのパルス波形の生成処理が終了する。ちなみに、読み込まれたデータが図５に示すＰＰＭ２処理ルーチンを実行して得られたものである場合、上述した図１０のステップ４１ないしステップ５５に示す各処理動作が行われる。そこで、この各処理動作が行われることによってパルス生成部１０から出力されるパルス波形は、その形状が図９Ｂのようになる。

なお、パルス信号を連続して発生させるためには一つのパルス波形の生成処理が終了すると直ちに次のパルス波形の生成処理に移行させる必要がある。このため図１０においてステップ４５の生成処理終了に各処理動作の流れが到達するとスイッチング制御装置６Ａが正常に動作している限りそこからステップ３５の生成処理開始に無条件に回帰することになる。

上述したパルス生成部１０の処理動作の流れの中でパルス波形の生成処理が開始してからステップ３８、ステップ４０及びステップ４１で出力信号ＤＲＶを設定する各処理動作が行われるまでに所定の時間を要することが見込まれる。ここで、ステップ３５の生成処理開始からステップ３８の出力信号設定の処理動作に進行した場合、ステップ３９のＰＰＭ確認処理動作の分だけ、ステップ４０の出力信号設定の処理動作あるいはステップ４６のタイムカウントに処理動作が進行した場合よりも所要時間が短くなる。そこで、３つのどの方向に処理が進行した場合にも所要時間を同一にする必要がある場合には、ステップ３７の変調方式確認の処理動作とステップ３８の出力信号設定の処理動作の間にダミーの判定処理手段を挿入しておけばよい。

図３に示す本発明に係るスイッチング制御装置６Ａにおいて、その内部に構成された演算部８およびパルス生成部１０で機能する処理動作の流れは、図５及び図１０に示す通りである。ここで、図１に示すスイッチング制御装置６Ａは、パルス幅変調処理手段（ＰＷＭ）２ａを有し、このパルス幅変調処理手段（ＰＷＭ）２ａで図５に示すステップ２のＶＦＢ入力処理動作とステップ３のデューティ比設定処理動作を行う。また、図１に於いて点線で囲まれた部分２ｄは２段のスイッチ切替手段であり、図５に示すステップ４のランダム変数設定の処理動作、ステップ５の変調方式選択の処理動作およびステップ７のＰＰＭ選択の処理動作と、図１０に示すステップ３７の変調方式確認の処理動作およびステップ３９のＰＰＭ確認の処理動作を行う。

そして、図１に示す非同期変調処理手段（ＡＳＭ）２ｅでは、図５のステップ６のＡＳＭ処理ルーチンと図１０のステップ３８およびステップ４２からステップ４４の各処理動作を行う。図１に示す第１のパルス位置変調処理手段（ＰＰＭ１）２ｆでは、図５のステップ８のＰＰＭ１処理ルーチンと図１０のステップ４０およびステップ４６からステップ５０の各処理動作を行う。図１に示す第２のパルス位置変調処理手段（ＰＰＭ２）２ｇでは図５のステップ９のＰＰＭ２処理ルーチンと図１０のステップ４１およびステップ５１からステップ５５の各処理動作を行う。

図３に示すスイッチング制御装置６Ａは、非同期変調処理動作やパルス位置変調処理動作のための演算時間がパルス波形の周期に比べて無視できない長さになるので、演算部８とパルス生成部１０を個別に構成し、演算部８とパルス生成部１０が同時に処理動作を実行できるように構成してある。もし、非同期変調処理動作やパルス位置変調処理動作のための演算時間がパルス波形の周期に比べて無視できる長さである場合には、演算部８とパルス生成部１０を個別に構成することはない。その場合には、パルス生成部１０は省略され、図５のステップ６でＡＳＭ処理ルーチンの最後に図１０のステップ３８およびステップ４２からステップ４４の各処理動作が行われ、図８Ａで示すＰＰＭ１処理ルーチンの最後に図１０のステップ４０およびステップ４６からステップ５０の各処理動作が行われ、図９Ａに示すＰＰＭ２処理ルーチンの最後に図１０のステップ４１およびステップ５１からステップ５５の各処理動作が行われるように処理の流れが修正される。

本発明に係るスイッチング制御装置６Ａで得られるパルス波形は、パルス波形毎に非同期変調動作が行われたパルス波形かあるいはパルス位置変調動作が行われたパルス波形が出現する。本発明技術で得られるパルス波形は、従来技術のパルス波形よりも最大のシフト時間を長くでき該シフト時間の設定種類数を多くできる。このため、本発明で得られるパルス波形のノイズの周波数スペクトルの拡散効果は、図１３（ｂ）の従来のパルス波形に比べ遜色ない程度にすることができる。当然のことながら、本発明技術で得られるパルス波形のオンデューティサイクルは、第１のパルス位置変調処理手段（ＰＰＭ１）と第２のパルス位置変調処理手段（ＰＰＭ２）２ｇを切り換えて選択するため、従来技術のパルス波形のようにシフト時間によって制限されることはない。

Claims (5)

1. スイッチング素子からの出力に応じて前記スイッチング素子に対するパルス信号のデューティ比を決定するパルス幅変調処理手段を備えるスイッチング制御装置において、
   前記パルス幅変調処理手段と接続され、第１の符号または第２の符号を設定する切替手段と、
   前記切替手段が前記第１の符号を設定した場合に動作する非同期変調処理手段と、
   前記切替手段が前記第２の符号を設定した場合に動作する第１および第２のパルス位置変調処理手段と
   を備え、
   前記非同期変調処理手段は、基準周期と異なる第１の動作周期を設定して、前記第１の動作周期および前記パルス幅変調処理手段が決定した前記デューティ比に基づいて前記パルス信号の第１のターンオフ時間を設定し、
   前記第１のパルス位置変調処理手段は、前記デューティ比が０％以上５０％以下のときに、前記基準周期と同一の第２の動作周期および前記パルス信号のオン期間の第１のシフト時間を設定して、前記動作周期、前記デューティ比、および前記第１のシフト時間に基づいて前記パルス信号の第２のターンオン時間および第２のターンオフ時間を設定し、
   前記第２のパルス位置変調処理手段は、前記デューティ比が５０％を超え１００％以下のときに、前記基準周期と同一の前記第２の動作周期および前記パルス信号のオフ期間の第２のシフト時間を設定して、前記動作周期、前記デューティ比、および前記第２のシフト時間に基づいて前記パルス信号の第３のターンオン時間および第３のターンオフ時間を設定することを特徴とするスイッチング制御装置。
2. 前記デューティ比、前記切替手段の前記設定、および、前記第１または第２の動作周期と、前記第１のターンオフ時間、前記第２のターンオン時間およびターンオフ時間、ならびに前記第３のターンオン時間およびターンオフ時間のいずれかとをデータとして周期毎に保持するレジスタ部と、
   前記レジスタ部に保持された前記データを周期毎に読み込んで、前記データに基づくパルス波形を生成すると共に前記パルス波形に基づくパルス信号を出力するパルス生成部とをさらに備えることを特徴とする請求項１に記載のスイッチング制御装置。
3. 前記パルス生成部は、読み込んだ前記データ中の前記切替手段の前記設定が前記第１の符号である場合に、周期の開始時に前記パルス波形の信号レベルを高値にし、前記第１のターンオフ時間のデータに応じて前記信号レベルを低値にし、前記第１の動作周期のデータに応じて周期を終了させるように動作し、
   前記パルス生成部は、前記切替手段の前記設定が前記第２の符号である場合に、前記デューティ比が５０％以下であるとき、周期の開始時に前記パルス波形の信号レベルを低値にし、前記第２のターンオン時間のデータに応じて前記信号レベルを高値にし、前記第２のターンオフ時間のデータに応じて前記信号レベルを低値にし、前記第２の動作周期のデータに応じて周期を終了させるように動作し、
   前記パルス生成部は、前記切替手段の前記設定が前記第２の符号である場合に、前記デューティ比が５０％を超えるであるとき、周期の開始時に前記パルス波形の信号レベルを高値にし、前記第３のターンオフ時間のデータに応じて前記信号レベルを低値にし、前記第３のターンオン時間のデータに応じて前記信号レベルを高値にし、前記第２の動作周期のデータに応じて周期を終了させることを特徴とする請求項２に記載したスイッチング制御装置。
4. 前記第１のパルス位置変調処理手段は、前記オン期間の前記第１のシフト時間をランダムかつ択一的に設定することを特徴とする請求項１から３のいずれかに記載したスイッチング制御装置。
5. 前記第２のパルス位置変調処理手段は、前記オフ期間の前記第２のシフト時間をランダムかつ択一的に設定することを特徴とする、請求項１から４のいずれかに記載したスイッチング制御装置。

Images