JP5303980B2 - Circuit board manufacturing method and circuit board - Google Patents
Circuit board manufacturing method and circuit board Download PDFInfo
- Publication number
- JP5303980B2 JP5303980B2 JP2008075343A JP2008075343A JP5303980B2 JP 5303980 B2 JP5303980 B2 JP 5303980B2 JP 2008075343 A JP2008075343 A JP 2008075343A JP 2008075343 A JP2008075343 A JP 2008075343A JP 5303980 B2 JP5303980 B2 JP 5303980B2
- Authority
- JP
- Japan
- Prior art keywords
- metal pattern
- circuit board
- manufacturing
- pattern plate
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
本発明は、セラミックス基板上に金属層パターンが形成された構造を有する回路基板の製造方法、及びこれによって製造された回路基板に関する。 The present invention relates to a method of manufacturing a circuit board having a structure in which a metal layer pattern is formed on a ceramic substrate, and a circuit board manufactured by the method.
例えば、電動車両用インバータとして高電圧、大電流動作が可能なパワー半導体モジュール（例えばＩＧＢＴモジュール）が用いられている。こうした半導体モジュールには、電気的絶縁性と熱伝導率が高く、機械的強度の高い回路基板に半導体チップが接合された形態のものが用いられる。回路基板は、例えば絶縁性のセラミックス基板上に配線となる金属回路板が形成されて構成される。半導体チップは、この回路基板に搭載され、半導体チップにおける配線は、金属回路板とはんだやボンディングワイヤなどによって電気的に接続される。セラミックス基板の材料としては、例えば窒化珪素が用いられ、金属回路板の材料としては、例えば銅が用いられる。 For example, a power semiconductor module (for example, an IGBT module) capable of high voltage and large current operation is used as an electric vehicle inverter. As such a semiconductor module, a semiconductor module is used in which a semiconductor chip is bonded to a circuit board having high electrical insulation and thermal conductivity and high mechanical strength. The circuit board is configured, for example, by forming a metal circuit board serving as wiring on an insulating ceramic substrate. The semiconductor chip is mounted on this circuit board, and the wiring in the semiconductor chip is electrically connected to the metal circuit board by solder, bonding wires or the like. As the material of the ceramic substrate, for example, silicon nitride is used, and as the material of the metal circuit board, for example, copper is used.
この際、１枚の大きなセラミックス基板上に多数の金属回路板パターンを形成し、その後にセラミックス基板を分割することにより、１枚のセラミックス基板から多数個の回路基板を得ることにより、その製造コストを低下させることができる。 At this time, by forming a large number of metal circuit board patterns on a single large ceramic substrate and then dividing the ceramic substrate, a large number of circuit substrates are obtained from a single ceramic substrate, and the manufacturing cost is thereby increased. Can be reduced.
この回路基板は、例えば、図７に示す製造方法によって製造することができる。図７はこの製造方法を示す工程断面図である。まず、図７（ａ）に示されるように、セラミックス基板５１に銅板５２をろう付け、あるいはＤＢＣ（Ｄｉｒｅｃｔ Ｂｏｎｄｉｎｇ Ｃｏｐｐｅｒ）法によって接合する。次に、図７（ｂ）に示されるように、銅板をウェットエッチング等の方法によって部分的にエッチングすることによって金属回路板５３となるパターンにパターニングする。更に、図７（ｃ）に示されるように、金属回路板５３上にははんだ濡れ性向上および金属回路板の防錆などを目的として、めっき層５４が形成される。最後に、図７（ｄ）に示されるように、セラミックス基板５１が分割され、多数の回路基板５０が得られる。この分割は、セラミックス基板５１にスクライブ線を形成することによって、容易に行うことができる。 This circuit board can be manufactured, for example, by the manufacturing method shown in FIG. FIG. 7 is a process sectional view showing this manufacturing method. First, as shown in FIG. 7A, a copper plate 52 is brazed to a ceramic substrate 51 or bonded by a DBC (Direct Bonding Copper) method. Next, as shown in FIG. 7B, the copper plate is partially etched by a method such as wet etching to pattern the metal circuit plate 53. Further, as shown in FIG. 7C, a plating layer 54 is formed on the metal circuit board 53 for the purpose of improving solder wettability and preventing rust of the metal circuit board. Finally, as shown in FIG. 7 (d), the ceramic substrate 51 is divided to obtain a large number of circuit boards 50. This division can be easily performed by forming a scribe line on the ceramic substrate 51.
ここで、めっき層５４を形成する際には、金属回路板５３のパターンが形成されており、分離されたパターンが存在する場合には、同時に全てのパターンに通電することは困難である。従って、めっき層５４の形成には通電の不要な無電解めっきが用いられる。従って、ここで形成されるめっき層５４としては、無電解めっきが容易なＮｉ−Ｐ層、すなわちニッケル（Ｎｉ）にリン（Ｐ）が添加された層が用いられる。 Here, when the plating layer 54 is formed, the pattern of the metal circuit board 53 is formed, and if there is a separated pattern, it is difficult to energize all the patterns at the same time. Therefore, electroless plating that does not require energization is used to form the plating layer 54. Therefore, as the plating layer 54 formed here, a Ni—P layer that is easily electroless-plated, that is, a layer in which phosphorus (P) is added to nickel (Ni) is used.
一方、Ｐが添加されないＮｉめっき層は、電解めっきを行うことで簡便に均一なめっき層を形成することができ、はんだ濡れ性もＮｉ−Ｐめっき層と比較して良好である。しかしながら、このＮｉ層（Ｐが添加されていない層）は無電解めっきによって形成することが困難である。従って、上記の製造方法ではこのＮｉめっき層を金属回路板５３上に形成することは困難である。 On the other hand, the Ni plating layer to which P is not added can easily form a uniform plating layer by performing electroplating, and the solder wettability is also better than that of the Ni-P plating layer. However, it is difficult to form this Ni layer (a layer to which P is not added) by electroless plating. Therefore, it is difficult to form this Ni plating layer on the metal circuit board 53 by the above manufacturing method.
このため、例えば特許文献１には、図７に示す製造方法においても電解めっきを使用できる製造方法が記載されている。この製造方法においては、図７（ｂ）において形成されるパターンの中に、本来独立しているパターン同士を電気的に接続する小パターン（タイバー）を設ける。このタイバーの大きさは、カッターで容易に切断できる長さ、太さとする。従って、セラミックス基板５１の分割（図７（ｄ））後に、このタイバーを容易に切断することができる。従ってこの製造方法により、所望の金属回路板パターン上に、電解めっきを行うことができる。 For this reason, for example, Patent Document 1 describes a manufacturing method in which electrolytic plating can be used in the manufacturing method shown in FIG. In this manufacturing method, a small pattern (tie bar) that electrically connects originally independent patterns is provided in the pattern formed in FIG. The tie bar has a length and a thickness that can be easily cut with a cutter. Therefore, this tie bar can be easily cut after the ceramic substrate 51 is divided (FIG. 7D). Therefore, electrolytic plating can be performed on a desired metal circuit board pattern by this manufacturing method.
なお、上記の例では、金属回路板について記載したが、セラミックス基板の他方の面には、やはり銅で構成された金属放熱板が形成される場合もある。これを形成する方法も、金属回路板の場合と同様である。 In the above example, the metal circuit board is described, but a metal heat radiating plate made of copper may be formed on the other surface of the ceramic substrate. The method of forming this is the same as in the case of the metal circuit board.
しかしながら、前記の製造方法によっても、その製造コストを充分に低下させることは困難であった。 However, it has been difficult to sufficiently reduce the manufacturing cost even by the above manufacturing method.
前記の製造方法において、一度に多数個の回路基板を得るためには、まず、大きなセラミックス基板に大きな銅板を接合することが必要である。この接合は、前記の通り、ろう付けやＤＢＣ法によるが、その際にこれらは高温となり、セラミックス基板（窒化珪素）と銅板との熱膨張係数は異なる。従って、接合後には、熱膨張係数の差に起因した反りが生じ、この反りはその後の金属回路板のパターニングの際に悪影響を与え、反りが大きい場合には基板割れやクラックが発生することもある。 In the above manufacturing method, in order to obtain a large number of circuit boards at a time, it is necessary to first bond a large copper plate to a large ceramic substrate. As described above, this bonding is performed by brazing or the DBC method. However, at this time, the temperature becomes high, and the thermal expansion coefficients of the ceramic substrate (silicon nitride) and the copper plate are different. Therefore, after bonding, warping due to the difference in thermal expansion coefficient occurs, and this warping has an adverse effect on the subsequent patterning of the metal circuit board, and if the warping is large, substrate cracking or cracking may occur. is there.
従って、用いられるセラミックス基板の大きさには限度があり、充分にその製造コストを低下させることは困難であった。 Therefore, there is a limit to the size of the ceramic substrate used, and it has been difficult to sufficiently reduce the manufacturing cost.
本発明は、斯かる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。 The present invention has been made in view of such problems, and an object thereof is to provide an invention that solves the above problems.
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
請求項１に記載の発明の要旨は、セラミックス基板上にパターン化された金属層が形成された形態の回路基板を１枚のセラミックス基板から複数個製造する、回路基板の製造方法であって、前記金属層のパターンが複数個配列された回路パターン部を具備し、前記回路パターン部における単一の回路基板に対応した箇所において２つ以上の電気的に独立した箇所が設けられ、前記独立した箇所間が結合部によって接続されて一体化されている金属パターン板を製造する金属パターン板製造工程と、前記１枚のセラミックス基板上に前記金属パターン板を接合する接合工程と、前記金属パターン板が接合された前記セラミックス基板を分割する分割工程と、前記セラミックス基板上に接合した前記金属パターン板の前記結合部を切断除去する結合部除去工程と、を具備し、前記金属パターン板は、前記結合部と前記金属パターン板における独立した箇所との接合部において、前記金属パターン板における独立した箇所が前記結合部側と反対側に引き込んだ形状を具備し、前記結合部は、前記金属パターン板における独立した箇所と反対側から前記結合部側と反対側に引き込んだ形状の内部まで直線的に延伸する形態とされたことを特徴とする回路基板の製造方法に存する。
請求項２に記載の発明の要旨は、前記接合工程より後であり前記分割工程および前記結合部除去工程より前に前記金属パターン板表面にめっき層を形成するめっき工程を行うことを特徴とする請求項１に記載の回路基板の製造方法に存する。
請求項３に記載の発明の要旨は、前記めっき工程において、電解めっき法が用いられることを特徴とする請求項２に記載の回路基板の製造方法に存する。
請求項４に記載の発明の要旨は、前記接合工程において、前記１枚のセラミックス基板と前記金属パターン板との接合にろう付けが用いられることを特徴とする請求項１から３までのいずれか１項に記載の回路基板の製造方法に存する。
請求項５に記載の発明の要旨は、前記接合工程において、前記１枚のセラミックス基板と前記金属パターン板との接合にＤＢＣ（Ｄｉｒｅｃｔ Ｂｏｎｄｉｎｇ Ｃｏｐｐｅｒ）法が用いられることを特徴とする請求項１から３までのいずれか１項に記載の回路基板の製造方法に存する。
請求項６に記載の発明の要旨は、前記金属パターン板は、前記回路パターン部の周辺に、前記回路パターン部を支持する周辺部を具備し、前記回路パターン部と前記周辺部とが前記結合部によって結合されていることを特徴とする請求項１から請求項５までのいずれか１項に記載の回路基板の製造方法に存する。
請求項７に記載の発明の要旨は、前記金属パターン板において、前記結合部の厚さは、前記接合されるセラミックス基板側において、前記結合部と隣接する金属パターン板の一部よりも小さく、かつ前記金属パターン板における独立した箇所が前記結合部側と反対側に引き込んだ形状は、平面視において曲線部分を含んで構成されたことを特徴とする請求項１から請求項６までのいずれか１項に記載の回路基板の製造方法に存する。
請求項８に記載の発明の要旨は、前記金属パターン板製造工程において、プレス加工が用いられることを特徴とする請求項１から請求項７までのいずれか１項に記載の回路基板の製造方法に存する。
請求項９に記載の発明の要旨は、前記金属パターン板は銅又は銅合金で形成されることを特徴とする請求項１から８までのいずれか１項に記載の回路基板の製造方法に存する。
請求項１０に記載の発明の要旨は、請求項１から請求項９までのいずれか１項に記載の回路基板の製造方法によって製造された回路基板に存する。
In order to solve the above problems, the present invention has the following configurations.
The gist of the invention described in claim 1 is a method of manufacturing a circuit board, wherein a plurality of circuit boards each having a patterned metal layer formed on a ceramic substrate are manufactured from a single ceramic substrate, A circuit pattern portion in which a plurality of patterns of the metal layer are arranged is provided , and two or more electrically independent locations are provided at locations corresponding to a single circuit board in the circuit pattern portion, the independent A metal pattern plate manufacturing step for manufacturing a metal pattern plate in which portions are connected and integrated by a joint portion, a bonding step for bonding the metal pattern plate on the one ceramic substrate, and the metal pattern plate binding but to cut off the dividing step for dividing the ceramic substrate bonded, the coupling portion of the metal pattern plate joined to the ceramic substrate Part removal step, wherein the metal pattern plate is a joint portion between the joint portion and the independent portion of the metal pattern plate, and the independent portion of the metal pattern plate is opposite to the joint portion side. It has a drawn shape, and the coupling portion is configured to extend linearly from the opposite side of the metal pattern plate to the inside of the shape drawn to the opposite side of the coupling portion side. A circuit board manufacturing method.
The gist of the invention described in claim 2 is characterized in that a plating step for forming a plating layer on the surface of the metal pattern plate is performed after the joining step and before the dividing step and the bonding portion removing step. A circuit board manufacturing method according to claim 1.
The gist of the invention described in claim 3 resides in the method for manufacturing a circuit board according to claim 2, wherein an electrolytic plating method is used in the plating step.
The gist of the invention described in claim 4 is that, in the joining step, brazing is used for joining the one ceramic substrate and the metal pattern plate. The method of manufacturing a circuit board according to Item 1 exists.
The gist of the invention described in claim 5 is that, in the joining step, a DBC (Direct Bonding Copper) method is used for joining the one ceramic substrate and the metal pattern plate. 3. The method for producing a circuit board according to any one of items 3 to 3.
The gist of the invention described in claim 6 is that the metal pattern plate includes a peripheral portion supporting the circuit pattern portion around the circuit pattern portion, and the circuit pattern portion and the peripheral portion are connected to each other. The circuit board manufacturing method according to any one of claims 1 to 5, wherein the circuit boards are coupled by a portion.
SUMMARY OF THE INVENTION according to claim 7, in the metal pattern plate, the thickness of the coupling portion, the ceramic substrate being the joint, rather smaller than some of the metal pattern plate adjacent to said coupling unit And the shape where the independent location in the said metal pattern board was drawn in on the opposite side to the said coupling | bond part side was comprised including the curved part in planar view, Any of Claim 1-6 characterized by the above-mentioned. The circuit board manufacturing method according to claim 1 exists.
The gist of the invention described in claim 8 is that the press working is used in the metal pattern plate manufacturing process. The method for manufacturing a circuit board according to any one of claims 1 to 7, Exist.
The gist of the invention according to claim 9 resides in the method for manufacturing a circuit board according to any one of claims 1 to 8, wherein the metal pattern plate is formed of copper or a copper alloy. .
The gist of the invention described in claim 10 resides in a circuit board manufactured by the method for manufacturing a circuit board according to any one of claims 1 to 9.
本発明は以上のように構成されているので、１枚のセラミックス基板から多数個の回路基板を低コストで得ることができる。 Since the present invention is configured as described above, a large number of circuit boards can be obtained at low cost from a single ceramic substrate.
以下、本発明について具体的な実施形態を示しながら説明する。ただし、本発明はこれらの実施形態に限定されるものではない。 The present invention will be described below with reference to specific embodiments. However, the present invention is not limited to these embodiments.
この製造方法においては、１枚の大きなセラミックス基板から、多数個の回路基板が作成される。図１はこの製造方法を示す図である。ここで製造される回路基板は、セラミックス基板上にパターン化された金属層（ここでは金属回路板）が形成された構造を具備する。なお、図１において、（ａ）〜（ｄ）は製造された形態の斜視図であり、（ｅ）、（ｆ）は平面図となっている。 In this manufacturing method, a large number of circuit boards are produced from one large ceramic substrate. FIG. 1 is a diagram showing this manufacturing method. The circuit board manufactured here has a structure in which a patterned metal layer (here, a metal circuit board) is formed on a ceramic substrate. In addition, in FIG. 1, (a)-(d) is a perspective view of the manufactured form, (e), (f) is a top view.
まず、図１（ａ）に示されるように、１枚の大きなセラミックス基板１１と、図１（ｂ）に示されるように、これとほぼ同じ大きさであり、パターン化された金属パターン板１２が準備される。その後これらは図１（ｃ）に示されるように接合される（接合工程）。この接合は、ろう付け、あるいはＤＢＣ（Ｄｉｒｅｃｔ Ｂｏｎｄｉｎｇ Ｃｏｐｐｅｒ）法により、例えば７００℃以上の温度で行われる。 First, as shown in FIG. 1 (a), one large ceramic substrate 11 and as shown in FIG. 1 (b), the patterned metal pattern plate 12 is almost the same size as this. Is prepared. Thereafter, they are joined as shown in FIG. 1C (joining step). This joining is performed, for example, at a temperature of 700 ° C. or higher by brazing or DBC (Direct Bonding Copper) method.
ここで用いられるセラミックス基板１１は、絶縁性、熱伝導率、機械的強度が高いセラミックス材料として、例えば窒化珪素セラミックスで構成される。その大きさは、ここから多数個の回路基板を分割して作成するため、例えば１０ｃｍ角程度の大きさである。厚さは０．３２ｍｍ程度である。 The ceramic substrate 11 used here is made of, for example, silicon nitride ceramics as a ceramic material having high insulation, thermal conductivity, and mechanical strength. The size is, for example, about 10 cm square because a large number of circuit boards are divided and produced from here. The thickness is about 0.32 mm.
金属パターン板１２を図１中の上側から見たときの平面図が図２である。この金属パターン板１２は金属回路板となる材料である銅又は銅合金で構成され、その厚さは例えば０．１〜３ｍｍ程度である。 FIG. 2 is a plan view of the metal pattern plate 12 when viewed from the upper side in FIG. The metal pattern plate 12 is made of copper or a copper alloy, which is a material for forming a metal circuit board, and has a thickness of about 0.1 to 3 mm, for example.
金属パターン板１２は、中央の縦２列×横３列の同一パターン（単位パターン）が配列された回路パターン部１２ａと、その周辺にある周辺部１２ｂとに大別される。回路パターン部１２ａと周辺部１２ｂのどちらにおいても、これらを構成する個々のパターン（図２中ではいずれも矩形パターン）は、これらよりも小さい結合部１３で結合されている。 The metal pattern plate 12 is roughly divided into a circuit pattern portion 12a in which the same pattern (unit pattern) of 2 vertical columns × 3 horizontal rows in the center is arranged, and a peripheral portion 12b in the periphery thereof. In both the circuit pattern portion 12a and the peripheral portion 12b, individual patterns (both are rectangular patterns in FIG. 2) are connected by a connecting portion 13 smaller than these.
回路パターン部１２ａにおける２×３個の計６個の同一パターンは、製造される回路基板における金属回路板（金属層）１６のパターンに対応している。ただし、ここで最終的に得られる金属回路板のパターンは、図３に示すように、電気的に独立したＡとＢの２つの箇所から構成される。従って、金属パターン板１２においては、ＡとＢとが結合部１３で結合された構成となっており、本来の金属回路板のパターンに結合部１３が加わった構成となっている。この結合部１３の幅は１ｍｍ程度とすることが、各パターンを固定するための強度が確保できること、および後述する切断時の作業が容易になることから、好ましい。 A total of six identical patterns of 2 × 3 in the circuit pattern portion 12a correspond to the pattern of the metal circuit board (metal layer) 16 in the circuit board to be manufactured. However, the pattern of the metal circuit board finally obtained here is composed of two electrically independent locations A and B as shown in FIG. Accordingly, the metal pattern plate 12 has a configuration in which A and B are coupled by the coupling portion 13, and the coupling portion 13 is added to the original pattern of the metal circuit board. The width of the connecting portion 13 is preferably about 1 mm because strength for fixing each pattern can be ensured and work at the time of cutting described later is facilitated.
周辺部１２ｂは複数の矩形パターンから構成されているが、同様に、各矩形パターンは結合部１３により結合されている。また、周辺部１２ｂと回路パターン部１２ａとの間も結合部１３によって結合されている。従って、回路パターン部１２ａは周辺部１２ｂによって支持された形態となっている。 The peripheral portion 12b is composed of a plurality of rectangular patterns. Similarly, the respective rectangular patterns are coupled by the coupling portion 13. In addition, the peripheral portion 12b and the circuit pattern portion 12a are also coupled by the coupling portion 13. Therefore, the circuit pattern portion 12a is supported by the peripheral portion 12b.
従って、金属パターン板１２においては、本来独立した箇所であり後で独立した形状とすべき箇所（図３中のＡとＢ）同士、及び金属パターン板１２におけるその他の箇所結合部１３によって結合された形状となっている。これにより、金属パターン板１２における各箇所は、回路パターン部１２ａ、周辺部１２ｂを通じて機械的及び電気的に一体化されている。 Therefore, in the metal pattern board 12, it is couple | bonded by the part (A and B in FIG. 3) which should be made into an independent shape after that originally an independent place, and the other location coupling | bond part 13 in the metal pattern board 12. FIG. It has a different shape. Thereby, each part in the metal pattern board 12 is integrated mechanically and electrically through the circuit pattern part 12a and the peripheral part 12b.
なお、上記のパターンは、金属パターン板製造工程によって製造される。ここでは、例えば、所望の厚さの１枚の銅板に対して、ウェットエッチングを施すことによって作成することができる。あるいは、銅板をプレス加工することによって作成することができる。 In addition, said pattern is manufactured by a metal pattern board manufacturing process. Here, for example, it can be formed by performing wet etching on a single copper plate having a desired thickness. Or it can create by pressing a copper plate.
図１（ｃ）に示されるようにセラミックス基板１１に上記の金属パターン板１２が接合された（接合工程）後、図１（ｄ）に示されるように、電解めっき液に浸漬され、金属パターン板１２に通電される。これによって、金属パターン板１２の表面全面にめっき層１４が形成される（めっき工程）。ここで、めっき層として、Ｎｉからなる層を電解めっきによって形成することができる。この際、金属パターン板１２は電気的に一体化されているため、その全面にめっき層１４を形成することができる。 After the metal pattern plate 12 is bonded to the ceramic substrate 11 as shown in FIG. 1C (bonding step), the metal pattern is immersed in an electrolytic plating solution as shown in FIG. The plate 12 is energized. Thereby, the plating layer 14 is formed on the entire surface of the metal pattern plate 12 (plating process). Here, as the plating layer, a layer made of Ni can be formed by electrolytic plating. At this time, since the metal pattern plate 12 is electrically integrated, the plating layer 14 can be formed on the entire surface.
その後、金属パターン板１２における図４に破線で示す方向にセラミックス基板１１を割って分割することによって、図１（ｅ）にその上面図を示す６個の分割ユニット１５が得られる（分割工程）。この作業は、セラミックス基板１１の図４中の破線で示された箇所に対応したスクライブ線を設けておくことによって特に容易に行うことができる。 Thereafter, by dividing the ceramic substrate 11 in the direction indicated by the broken line in FIG. 4 in the metal pattern plate 12, six divided units 15 whose top view is shown in FIG. 1 (e) are obtained (dividing step). . This operation can be performed particularly easily by providing a scribe line corresponding to a portion indicated by a broken line in FIG. 4 of the ceramic substrate 11.
この分割の際に、全ての結合部１３のうち一部は破壊されるが、図１（ｅ）に示されるように、他の一部、特に一つの回路基板内にある結合部１３はその形態を維持している。この結合部１３は、分割後に例えばカッターやニッパーを用いて容易にこれを切断することができる（結合部除去工程）。これにより、セラミックス基板１１上に、その表面にめっき層１４が形成された金属回路板１６が形成された図１（ｆ）の形態の回路基板１０とすることができる。従って、所望の形態の６個の回路基板１０が得られる。 During this division, some of all the coupling parts 13 are destroyed. However, as shown in FIG. 1 (e), other parts, particularly the coupling parts 13 in one circuit board, The form is maintained. This joint part 13 can be easily cut using a cutter or a nipper after the division (joint part removing step). Thereby, it is possible to obtain the circuit substrate 10 in the form of FIG. 1F in which the metal circuit board 16 having the plating layer 14 formed on the surface thereof is formed on the ceramic substrate 11. Accordingly, six circuit boards 10 having a desired shape can be obtained.
なお、上記の例では分割工程後に結合部除去工程を行っていたが、結合部除去工程後に分割工程を行ってもよい。 In the above example, the bonding portion removing process is performed after the dividing step. However, the dividing step may be performed after the bonding portion removing process.
なお、はんだ付けが容易な材料で金属パターン板１２を形成した場合には、めっき工程（図１（ｄ））は不要である。また、上記の例ではめっき工程は接合工程の直後に行っていたが、接合工程より後であり分割工程及び結合部除去工程よりも前に行えばよい。 When the metal pattern plate 12 is formed of a material that can be easily soldered, the plating step (FIG. 1D) is not necessary. In the above example, the plating step is performed immediately after the joining step, but may be performed after the joining step and before the dividing step and the bonding portion removing step.
また、上記の製造方法では、金属回路板１６をセラミックス基板１１上に形成する場合について記載したが、同様に、セラミックス基板１１の裏面にパターン化された金属放熱板を形成することもできる。この場合には、金属パターン板製造工程において、配列が同一ピッチでなされた２種類の金属パターン板を製造する。一方（第１の金属パターン板）における回路パターン部の単位パターンは、前記の金属回路板に対応するパターンとし、他方（第２の金属パターン板）における回路パターン部の単位パターンは金属放熱板に対応するパターンとする。この際、これらの配列のピッチは同一とする。その後、接合工程において、この２種類の金属パターン板は、これらの金属パターン板における回路パターン部が対応するべく目合わせされ、セラミックス基板１１の相異なる面（表面及び裏面）にそれぞれが接合される。その後、前記のめっき工程（図１（ｄ））以降を行う。ただし、この場合のめっき工程は各面について独立に行ってもよく、同時に行ってもよい。あるいは、一方の面についてのみ行ってもよい。 In the manufacturing method described above, the case where the metal circuit board 16 is formed on the ceramic substrate 11 has been described. Similarly, a patterned metal heat dissipation plate can be formed on the back surface of the ceramic substrate 11. In this case, in the metal pattern plate manufacturing process, two types of metal pattern plates arranged at the same pitch are manufactured. The unit pattern of the circuit pattern portion on one side (first metal pattern plate) is a pattern corresponding to the metal circuit plate, and the unit pattern of the circuit pattern portion on the other side (second metal pattern plate) is a metal heat sink. The corresponding pattern. At this time, the pitch of these arrays is the same. Thereafter, in the joining step, the two types of metal pattern plates are aligned so that the circuit pattern portions of these metal pattern plates correspond to each other, and are joined to different surfaces (front surface and back surface) of the ceramic substrate 11. . Thereafter, the plating process (FIG. 1D) and subsequent steps are performed. However, the plating process in this case may be performed independently for each surface, or may be performed simultaneously. Or you may perform only about one side.
上記の製造方法では、接合工程（図１（ｃ））において、金属パターン板１２とセラミックス基板１１とはろう付けやＤＢＣ法によって高温、例えば７００℃以上の温度で強固に接合される。その後、これらは室温にまで冷却されるが、その際に、セラミックス基板（窒化珪素）と銅との熱膨張係数の差によって、応力が発生し、反りの原因となる。 In the above manufacturing method, in the joining step (FIG. 1C), the metal pattern plate 12 and the ceramic substrate 11 are firmly joined at a high temperature, for example, 700 ° C. or higher, by brazing or the DBC method. Thereafter, they are cooled to room temperature. At that time, stress is generated due to the difference in thermal expansion coefficient between the ceramic substrate (silicon nitride) and copper, which causes warpage.
しかしながら、ここで接合される金属パターン板１２は図２に示すようにパターン化されているため、応力が集中するのはこのパターンにおける各部、例えば図３におけるＡ、Ｂや周辺部１２ｂにおける各矩形パターンである。この各部の大きさは、図２に示されるように、セラミックス基板１１全体の大きさに比べて小さい。従って、この各部における反りは問題にはならない。また、この各部間においては応力の影響は存在するが、この箇所においては、小さく細い結合部１３がこの応力に従って変形することによって、セラミックス基板１１等における反りが緩和される。従って、金属パターン板１２が接合された後の形態（図１（ｃ））における反り量は小さくなる。この効果は、セラミックス基板１１及び金属パターン板１２が大きな場合、及び、金属パターン板１２における各部の数が多い場合に顕著である。従って、１枚の大きなセラミックス基板１１から多数の回路基板１０を製造する場合に特に大きな効果が得られる。 However, since the metal pattern plate 12 joined here is patterned as shown in FIG. 2, stress concentrates on each part in this pattern, for example, each rectangle in A and B in FIG. 3 and the peripheral part 12b. It is a pattern. The size of each part is smaller than the overall size of the ceramic substrate 11 as shown in FIG. Therefore, the warp in each part is not a problem. Further, although there is an influence of stress between these parts, warping in the ceramic substrate 11 and the like is alleviated at this point by the deformation of the small and thin coupling part 13 according to this stress. Accordingly, the amount of warpage in the form (FIG. 1C) after the metal pattern plate 12 is joined is reduced. This effect is remarkable when the ceramic substrate 11 and the metal pattern plate 12 are large, and when the number of parts in the metal pattern plate 12 is large. Therefore, a great effect can be obtained particularly when a large number of circuit boards 10 are manufactured from one large ceramic substrate 11.
これに対し、特許文献１に記載の製造方法においては、まずセラミックス基板と同形状のパターニングされていない銅板を準備し、これをセラミックス基板に接合した後で例えば図２の形状にパターニングする。このため、この接合後に冷却された後では、特にセラミックス基板が大きな場合に、前記の反りの影響が大きくなる。 On the other hand, in the manufacturing method described in Patent Document 1, first, an unpatterned copper plate having the same shape as the ceramic substrate is prepared, and this is bonded to the ceramic substrate, and then patterned into the shape of FIG. For this reason, after cooling after this joining, especially when the ceramic substrate is large, the influence of the warp becomes large.
更に、特許文献１に記載の製造方法においては、まず、銅板をセラミックス基板と同形状（例えば矩形）に加工し、更に接合後に例えば図２の形状にパターニングするという、２回にわたる銅板の加工が必要になる。これに対し、この実施の形態の製造方法においては、必要なのは接合前の１回の加工だけであるため、その製造コストを低下させることができる。特にこの加工にプレス加工を用いた場合には、所望の大きさであり、かつ図２の形状にパターニングすることを１回で容易に行うことができる。 Furthermore, in the manufacturing method described in Patent Document 1, first, the copper plate is processed into the same shape (for example, a rectangle) as the ceramic substrate, and then patterned into the shape of FIG. I need it. On the other hand, in the manufacturing method of this embodiment, since only one processing before joining is required, the manufacturing cost can be reduced. In particular, when press working is used for this processing, patterning into a desired size and the shape of FIG. 2 can be easily performed once.
また、めっき工程（図１（ｄ））において、金属パターン板１２が電気的及び機械的に一体化された構造であるため、電解めっきを容易に適用することができる。従って、Ｐが添加されないＮｉ層を電解めっきによって金属回路板の表面に形成することができる。従って、安価ではんだ付けが容易なめっき層を形成することができる。ただし、無電解めっきを適用することも可能である。 Further, in the plating step (FIG. 1 (d)), the metal pattern plate 12 has a structure in which the metal pattern plate 12 is integrated electrically and mechanically, so that electrolytic plating can be easily applied. Therefore, a Ni layer to which P is not added can be formed on the surface of the metal circuit board by electrolytic plating. Therefore, it is possible to form a plating layer that is inexpensive and easy to solder. However, electroless plating can also be applied.
従って、１枚のセラミックス基板から多数個の回路基板を低コストで得ることができる。 Therefore, a large number of circuit boards can be obtained from a single ceramic substrate at a low cost.
なお、前記の金属パターン板１２において、結合部１３周辺の形状を、図１（ｅ）の形態から結合部１３を除去することが特に容易である形状とすることが好ましい。 In the metal pattern plate 12, it is preferable that the shape around the coupling portion 13 be a shape that makes it particularly easy to remove the coupling portion 13 from the configuration shown in FIG.
このための形状の一例における、結合部１３の周辺を拡大した平面図が図５である。この形状においては、２つの回路パターン（金属パターン板１２の一部）１７、１８が結合部１３によって結合されている。本来の金属回路板の構成としては回路パターン１７と１８とは電気的に分離されているものとする。ここで、分割後に結合部１３をカッター等で除去した際にバリが残ると、このバリによってこれらが電気的に短絡することがある。この例においては、この短絡を防止するために、回路パターン１７及び１８と結合部１３との接合部を結合部１３と反対側に距離ｄだけ引き込んだ形状としている。これにより、切断後のバリによる回路パターン１７、１８間の短絡を抑制することができる。 FIG. 5 is an enlarged plan view of the periphery of the coupling portion 13 in an example of the shape for this purpose. In this shape, two circuit patterns (a part of the metal pattern plate 12) 17 and 18 are coupled by the coupling portion 13. It is assumed that the circuit patterns 17 and 18 are electrically separated from each other as a configuration of the original metal circuit board. Here, if burrs remain when the connecting portion 13 is removed with a cutter or the like after the division, these burrs may cause an electrical short circuit. In this example, in order to prevent this short circuit, the connection part between the circuit patterns 17 and 18 and the coupling part 13 is drawn into the opposite side of the coupling part 13 by a distance d. Thereby, the short circuit between the circuit patterns 17 and 18 by the burr | flash after a cutting | disconnection can be suppressed.
また、他の一例における結合部１３周辺の形状の断面図が図６である。この例においては、回路パターン１９と２０との間に結合部１３が設けられている。これらは、前記の通り、銅板で一体化されて形成されているが、回路パターン１９、２０における厚さがｔ１であるのに対し、結合部１３ではｔ２（ｔ２＜ｔ１）となっている。すなわち、結合部１３でその厚さが薄くなっている。これにより、特に分割後の結合部１３の除去を容易に行うことができる。 FIG. 6 is a sectional view of the shape around the coupling portion 13 in another example. In this example, a coupling portion 13 is provided between the circuit patterns 19 and 20. As described above, these are formed integrally with a copper plate, but the thickness of the circuit patterns 19 and 20 is t 1 , whereas t 2 (t 2 <t 1 ) It has become. That is, the thickness of the connecting portion 13 is reduced. Thereby, it is possible to easily remove the connecting portion 13 after the division.
特に、図６のように、結合部１３の厚さを、セラミックス基板１１側において、隣接する金属パターン板１２における箇所１９、２０よりも薄くした形状とすることが好ましい。この場合、金属パターン板１２をろう付けによって接合する場合に、ろう材が結合部１３の下面（接合される側の面）に付着することが抑制されるため、分割後の結合部１３の除去が特に容易となる。ＤＢＣ法によって接合する場合においても、接合部１３自身がセラミックス基板１１に接合されないため、同様にその除去が容易となる。 In particular, as shown in FIG. 6, it is preferable that the thickness of the coupling portion 13 is made thinner than the locations 19 and 20 in the adjacent metal pattern plate 12 on the ceramic substrate 11 side. In this case, when the metal pattern plate 12 is joined by brazing, since the brazing material is suppressed from adhering to the lower surface (surface to be joined) of the joining portion 13, removal of the joining portion 13 after the division is performed. Is particularly easy. Even in the case of bonding by the DBC method, since the bonding portion 13 itself is not bonded to the ceramic substrate 11, the removal thereof is similarly facilitated.
図６の形状は、例えば金属パターン板１２をパターニング（図１（ｂ））した後、結合部１３の下面を選択的にウェットエッチングすることによって容易に形成することができる。 The shape of FIG. 6 can be easily formed by, for example, selectively wet-etching the lower surface of the coupling portion 13 after patterning the metal pattern plate 12 (FIG. 1B).
また、図５に示された平面形状と図６に示された断面形状とを同時に用いれば、より好ましい。この場合には、結合部１３の除去が特に容易であり、除去後の回路パターン間の短絡も抑制することができる。 In addition, it is more preferable to use the planar shape shown in FIG. 5 and the cross-sectional shape shown in FIG. 6 at the same time. In this case, the removal of the coupling portion 13 is particularly easy, and a short circuit between circuit patterns after removal can be suppressed.
これらの構造を、特に回路パターン部１２ａ内における結合部に適用することにより、回路パターン間のショートを抑制することができる。 By applying these structures particularly to the coupling portion in the circuit pattern portion 12a, a short circuit between circuit patterns can be suppressed.
なお、金属パターン板１２の構成は、図２に示されるように、回路パターン部１２ａと周辺部１２ｂとからなるものとしたが、これに限られるものではない。周辺部１２ｂを設けず、全てを回路パターン部１２ａ、すなわち、金属回路板パターンの繰り返しパターンとしてもよい。この場合には、より多くの回路基板を同時に得ることができる。 In addition, although the structure of the metal pattern board 12 shall consist of the circuit pattern part 12a and the peripheral part 12b as FIG. 2 shows, it is not restricted to this. The peripheral portion 12b is not provided, and all may be a circuit pattern portion 12a, that is, a repeated pattern of a metal circuit board pattern. In this case, more circuit boards can be obtained simultaneously.
また、図２の例では、回路パターン部１２ａを、図３に示された回路パターンの繰り返しパターンとしたが、これに限られるものではない。後で分割することが容易である構成であれば、異なる回路パターンを配列し、異なる種類の回路基板を同時に製造することもできる。この場合には、分割を特に容易とするため、その大きさ（縦横の長さ）は同一とすることが好ましい。また、配列は２次元ではなく、１次元に配列した構成としてもよい。 In the example of FIG. 2, the circuit pattern portion 12a is a repeated pattern of the circuit pattern shown in FIG. 3, but the present invention is not limited to this. If the configuration can be easily divided later, different circuit patterns can be arranged and different types of circuit boards can be manufactured at the same time. In this case, in order to make the division particularly easy, the size (length and width) is preferably the same. Further, the arrangement may be a one-dimensional arrangement instead of a two-dimensional arrangement.
１０、５０ 回路基板
１１、５１ セラミックス基板
１２ 金属パターン板
１２ａ 回路パターン部
１２ｂ 周辺部
１３ 結合部
１４、５４ めっき層
１５ 分割ユニット
１６、５３ 金属回路板
１７、１８、１９、２０ 回路パターン（金属パターン板の一部）
５２ 銅板
DESCRIPTION OF SYMBOLS 10, 50 Circuit board 11, 51 Ceramic substrate 12 Metal pattern board 12a Circuit pattern part 12b Peripheral part 13 Joint part 14, 54 Plating layer 15 Dividing unit 16, 53 Metal circuit board 17, 18, 19, 20 Circuit pattern (metal pattern) Part of the board)
52 Copper plate
Claims (10)
前記金属層のパターンが複数個配列された回路パターン部を具備し、前記回路パターン部における単一の回路基板に対応した箇所において２つ以上の電気的に独立した箇所が設けられ、前記独立した箇所間が結合部によって接続されて一体化されている金属パターン板を製造する金属パターン板製造工程と、
前記１枚のセラミックス基板上に前記金属パターン板を接合する接合工程と、
前記金属パターン板が接合された前記セラミックス基板を分割する分割工程と、
前記セラミックス基板上に接合した前記金属パターン板の前記結合部を切断除去する結合部除去工程と、
を具備し、
前記金属パターン板は、
前記結合部と前記金属パターン板における独立した箇所との接合部において、前記金属パターン板における独立した箇所が前記結合部側と反対側に引き込んだ形状を具備し、
前記結合部は、前記金属パターン板における独立した箇所と反対側から前記結合部側と反対側に引き込んだ形状の内部まで直線的に延伸する形態とされたことを特徴とする回路基板の製造方法。 A method of manufacturing a circuit board, comprising manufacturing a plurality of circuit boards each having a patterned metal layer formed on a ceramic substrate from a single ceramic substrate,
A circuit pattern portion in which a plurality of patterns of the metal layer are arranged is provided , and two or more electrically independent locations are provided at locations corresponding to a single circuit board in the circuit pattern portion, the independent A metal pattern plate manufacturing process for manufacturing a metal pattern plate in which the portions are connected and integrated by a coupling portion, and
A bonding step of bonding the metal pattern plate on the one ceramic substrate;
A dividing step of dividing the ceramic substrate to which the metal pattern plate is bonded;
A bonding portion removing step of cutting and removing the bonding portion of the metal pattern plate bonded on the ceramic substrate;
Comprising
The metal pattern plate is
In the joint portion between the coupling portion and the independent portion in the metal pattern plate, the independent portion in the metal pattern plate has a shape drawn into the opposite side of the coupling portion side,
The method of manufacturing a circuit board, wherein the coupling portion is linearly extended from the opposite side of the metal pattern plate to the inside of the shape drawn to the opposite side of the coupling portion side. .
前記回路パターン部の周辺に、前記回路パターン部を支持する周辺部を具備し、前記回路パターン部と前記周辺部とが前記結合部によって結合されていることを特徴とする請求項１から請求項５までのいずれか１項に記載の回路基板の製造方法。 The metal pattern plate is
The peripheral portion supporting the circuit pattern portion is provided around the circuit pattern portion, and the circuit pattern portion and the peripheral portion are coupled by the coupling portion. 6. The method for manufacturing a circuit board according to any one of 5 to 5.
前記結合部の厚さは、前記接合されるセラミックス基板側において、前記結合部と隣接する金属パターン板の一部よりも小さく、かつ前記金属パターン板における独立した箇所が前記結合部側と反対側に引き込んだ形状は、平面視において曲線部分を含んで構成されたことを特徴とする請求項１から請求項６までのいずれか１項に記載の回路基板の製造方法。 In the metal pattern plate,
The thickness of the coupling portion is opposite to the ceramic substrate side being the bonding, and the coupling portion rather smaller than some of the adjacent metal pattern plate, and independent positions in the metal pattern plate and the coupling portion The method of manufacturing a circuit board according to claim 1 , wherein the shape drawn to the side includes a curved portion in a plan view .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008075343A JP5303980B2 (en) | 2008-03-24 | 2008-03-24 | Circuit board manufacturing method and circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008075343A JP5303980B2 (en) | 2008-03-24 | 2008-03-24 | Circuit board manufacturing method and circuit board |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012114030A Division JP5413485B2 (en) | 2012-05-18 | 2012-05-18 | Circuit board manufacturing method and circuit board |
| JP2012278905A Division JP5505494B2 (en) | 2012-12-21 | 2012-12-21 | Circuit board manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009231548A JP2009231548A (en) | 2009-10-08 |
| JP5303980B2 true JP5303980B2 (en) | 2013-10-02 |
Family
ID=41246618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008075343A Active JP5303980B2 (en) | 2008-03-24 | 2008-03-24 | Circuit board manufacturing method and circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5303980B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109360791A (en) * | 2018-08-30 | 2019-02-19 | 江苏富乐德半导体科技有限公司 | A kind of AMB straight forming method without etching |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6370489A (en) * | 1986-09-11 | 1988-03-30 | 松下電工株式会社 | Method of working metal base printed wiring board |
| JPS63196065A (en) * | 1987-02-10 | 1988-08-15 | Toshiba Corp | Production of heat conductive substrate |
| JPH03102892A (en) * | 1989-09-18 | 1991-04-30 | Denki Kagaku Kogyo Kk | Manufacture of circuit board |
| JPH0832204A (en) * | 1994-07-19 | 1996-02-02 | Dowa Mining Co Ltd | Production of ceramic wiring board |
| JP2000022307A (en) * | 1998-06-29 | 2000-01-21 | Miyachi Technos Corp | Forming method of circuit pattern with plating film |
| JP2005116843A (en) * | 2003-10-09 | 2005-04-28 | Hitachi Metals Ltd | Metallic plate circuit and ceramic circuit board |
-
2008
- 2008-03-24 JP JP2008075343A patent/JP5303980B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109360791A (en) * | 2018-08-30 | 2019-02-19 | 江苏富乐德半导体科技有限公司 | A kind of AMB straight forming method without etching |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009231548A (en) | 2009-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006278913A (en) | Circuit device and manufacturing method therefor | |
| JP5125241B2 (en) | Power module substrate manufacturing method | |
| JP5413485B2 (en) | Circuit board manufacturing method and circuit board | |
| JP5151080B2 (en) | Insulating substrate, method for manufacturing insulating substrate, power module substrate and power module | |
| JP6853455B2 (en) | Manufacturing method of board for power module | |
| JP2017212316A (en) | Metal-ceramic bonding substrate and manufacturing method thereof | |
| JP2008251671A (en) | Heat dissipating substrate, manufacturing method therefor, and electronic component module | |
| JP5916651B2 (en) | Method for manufacturing power semiconductor device | |
| JP2010097963A (en) | Circuit board and method for manufacturing the same, and electronic component module | |
| JP4752785B2 (en) | Manufacturing method of power module substrate with heat sink | |
| JP2010238753A (en) | Heat radiating member, and module using the same | |
| US20110256653A1 (en) | Thermoelectric Modules and Methods for Manufacturing Thermoelectric Modules | |
| JP4765110B2 (en) | Metal-ceramic bonding substrate and manufacturing method thereof | |
| KR20130105888A (en) | Method of making an electronic device having a liquid crystal polymer solder mask and related devices | |
| JPH10214921A (en) | Member for ball grid array semiconductor package, its manufacture, and manufacture of ball grid array semiconductor package | |
| JP6129090B2 (en) | Power module and method for manufacturing power module | |
| JP4023971B2 (en) | Chip type semiconductor device | |
| JP5303980B2 (en) | Circuit board manufacturing method and circuit board | |
| JP5960522B2 (en) | Ceramic circuit board and electronic device using the same | |
| JP5505494B2 (en) | Circuit board manufacturing method | |
| JP5987634B2 (en) | Power semiconductor module | |
| JP5817164B2 (en) | Joining method, joining jig | |
| JPH10242331A (en) | Substrate for power module and manufacture thereof | |
| JP2013229377A (en) | Circuit board and electronic apparatus using the same | |
| JP2009060038A (en) | Electronic component bus bar bonding structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120518 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120612 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121023 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130528 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130610 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5303980 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |