JP5295740B2 - 不揮発性半導体記憶装置の製造方法 - Google Patents
不揮発性半導体記憶装置の製造方法 Download PDFInfo
- Publication number
- JP5295740B2 JP5295740B2 JP2008309634A JP2008309634A JP5295740B2 JP 5295740 B2 JP5295740 B2 JP 5295740B2 JP 2008309634 A JP2008309634 A JP 2008309634A JP 2008309634 A JP2008309634 A JP 2008309634A JP 5295740 B2 JP5295740 B2 JP 5295740B2
- Authority
- JP
- Japan
- Prior art keywords
- hard mask
- film
- memory device
- semiconductor memory
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 47
- 239000004065 semiconductor Substances 0.000 title claims description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 238000005498 polishing Methods 0.000 claims description 40
- 238000004140 cleaning Methods 0.000 claims description 36
- 238000005530 etching Methods 0.000 claims description 25
- 239000003990 capacitor Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 17
- 239000004094 surface-active agent Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 13
- 239000002344 surface layer Substances 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 4
- 238000005201 scrubbing Methods 0.000 claims 1
- 239000000428 dust Substances 0.000 description 42
- 239000008186 active pharmaceutical agent Substances 0.000 description 27
- 230000007547 defect Effects 0.000 description 19
- 239000011229 interlayer Substances 0.000 description 18
- 230000004888 barrier function Effects 0.000 description 17
- 239000010410 layer Substances 0.000 description 17
- 239000007788 liquid Substances 0.000 description 15
- 239000002245 particle Substances 0.000 description 15
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 13
- 229910052739 hydrogen Inorganic materials 0.000 description 13
- 239000001257 hydrogen Substances 0.000 description 13
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 12
- 239000003945 anionic surfactant Substances 0.000 description 11
- 239000012535 impurity Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 239000007864 aqueous solution Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 description 5
- 239000004744 fabric Substances 0.000 description 5
- 229920005646 polycarboxylate Polymers 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 229910004121 SrRuO Inorganic materials 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000007935 neutral effect Effects 0.000 description 4
- 229910010037 TiAlN Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000002378 acidificating effect Effects 0.000 description 3
- 239000004793 Polystyrene Substances 0.000 description 2
- 239000004372 Polyvinyl alcohol Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 239000012459 cleaning agent Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920002223 polystyrene Polymers 0.000 description 2
- 229920002451 polyvinyl alcohol Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910020328 SiSn Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- VNSWULZVUKFJHK-UHFFFAOYSA-N [Sr].[Bi] Chemical compound [Sr].[Bi] VNSWULZVUKFJHK-UHFFFAOYSA-N 0.000 description 1
- 239000002280 amphoteric surfactant Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003093 cationic surfactant Substances 0.000 description 1
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 1
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001687 destabilization Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 229910052949 galena Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 239000002736 nonionic surfactant Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Description
本発明は不揮発性半導体記憶装置の製造方法に関し、特に、強誘電体膜のエッチング時に使用されるハードマスク上のダストを低減する方法に適用して好適なものである。
不揮発性半導体記憶装置には、ジルコン酸チタン酸鉛（ＰＺＴ：Ｐ（Ｚｒ，Ｔｉ）Ｏ３）や、タンタル酸ビスマスストロンチウム（ＳＢＴ：ＳｒＢｉ２Ｔａ２Ｏ９）などの強誘電体を容量絶縁膜として用いた強誘電体メモリがある。
強誘電体は化学的な安定性が高いため、強誘電体を加工するには、物理的なエッチング要素を強くしたり、反応性を高めたりする必要がある。このため、レジストマスクを用いて強誘電体をエッチングする場合には、強誘電体との間で十分な選択比を確保するのが難しく、酸化アルミニウム（Ａｌ２Ｏ３）などから構成されるハードマスクがエッチングマスクとして用いられることがある。
ところで、特許文献１には、強誘電体キャパシタの上部電極をＣＭＰ法にて平坦化することにより、水素保護膜中のシームやボイド等の発生を抑制し、水素保護膜に発生していた水素のリークパスの発生を抑制したり、後工程における水素雰囲気曝露による強誘電体膜の還元劣化を抑制したりする方法が開示されている。
ここで、強誘電体をエッチングする際のエッチングマスクとしてのハードマスク上にダストが存在すると、そのダストのある部分ではハードマスクの外形精度が劣化することから、エッチング時の形状不良を引き起こし、製造歩留まりを低下させるおそれがある。
また、特許文献１に開示された方法では、強誘電体キャパシタの上部電極をＣＭＰ法にて平坦化するので、上部電極上のダストを除去することができるが、強誘電体をエッチングする際に使用されるハードマスク上のダストを除去することができず、エッチング時の形状不良を減少させることができないという問題があった。
また、特許文献２には、ＩｒＯ２からなる第１の導電膜上に、アルミナ犠牲膜を介してＴｉＮなどのハードマスクを形成し、ハードマスクに覆われない領域の第１の導電膜をパターニングした後に、アルミナ犠牲膜をウェット処理により除去することにより、第１の導電膜パターン上からハードマスクを剥離し、ハードマスク表面に付着した残渣、スカム等の再付着を防止する方法が開示されている。
しかしながら、特許文献２に開示された方法では、第１の導電膜をパターニングした後にアルミナ犠牲膜のウェット処理が行われ、残渣やスカムなどがハードマスク表面に付着したまま第１の導電膜のエッチングが行われることから、やはりエッチング時の形状不良を減少させることができない。
そこで、本発明の目的は、ハードマスク上のダストに起因する強誘電体のエッチング不良を低減することが可能な不揮発性半導体記憶装置の製造方法を提供することである。
上述した課題を解決するために、本発明の一態様によれば、半導体基板上に第１の電極膜、強誘電体膜および第２の電極膜をこの順に積層する工程と、前記第２の電極膜上にハードマスクを積層する工程と、界面活性剤を用いて前記ハードマスクの表面をスクラブ洗浄する工程と、前記スクラブ洗浄されたハードマスクを強誘電体キャパシタの平面形状に対応するようにパターニングする工程と、前記パターニングされたハードマスクをマスクとしたエッチングを行うことで、強誘電体キャパシタを形成する工程とを備えることを特徴とする不揮発性半導体記憶装置の製造方法を提供する。
また、本発明の一態様によれば、半導体基板上に第１の電極膜、強誘電体膜および第２の電極膜をこの順に積層する工程と、前記第２の電極膜上にハードマスクを積層する工程と、化学的機械的研磨を用いて前記ハードマスクの表層を除去する工程と、前記化学的機械的研磨されたハードマスクを強誘電体キャパシタの平面形状に対応するようにパターニングする工程と、前記パターニングされたハードマスクをマスクとしたエッチングを行うことで、強誘電体キャパシタを形成する工程とを備え、前記ハードマスクの材料が酸化アルミニウムであることを特徴とする不揮発性半導体記憶装置の製造方法を提供する。
本発明によれば、ハードマスク上のダストに起因する強誘電体のエッチング不良を低減することが可能となる。
以下、本発明の実施形態に係る不揮発性半導体記憶装置の製造方法について図面を参照しながら説明する。
図１〜図９は、本発明の一実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。
図１において、フォトリソグラフィー技術およびエッチング技術を用いることにより、半導体基板１１にトレンチを形成する。そして、このトレンチ内にシリコン酸化膜などの絶縁体を埋め込むことにより、素子分離層１２を形成する。なお、半導体基板１１の材料は、Ｓｉに限定されることなく、例えば、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮ、ＺｎＳｅ、ＧａＩｎＡｓＰなどの中から選択するようにしてもよい。また、素子分離層１２としては、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造の他、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ Ｏｆ Ｓｉｌｉｃｏｎ）構造を用いるようにしてもよい。
図１において、フォトリソグラフィー技術およびエッチング技術を用いることにより、半導体基板１１にトレンチを形成する。そして、このトレンチ内にシリコン酸化膜などの絶縁体を埋め込むことにより、素子分離層１２を形成する。なお、半導体基板１１の材料は、Ｓｉに限定されることなく、例えば、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮ、ＺｎＳｅ、ＧａＩｎＡｓＰなどの中から選択するようにしてもよい。また、素子分離層１２としては、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造の他、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ Ｏｆ Ｓｉｌｉｃｏｎ）構造を用いるようにしてもよい。
次に、熱酸化などの方法を用いることにより、半導体基板１１上にゲート絶縁膜１５を形成する。そして、ゲート絶縁膜１５上に多結晶シリコン膜などの導電体膜を形成し、フォトリソグラフィー技術およびエッチング技術を用いて導電体膜をパターニングすることにより、ゲート絶縁膜１５上にワード線を兼ねるゲート電極１６を形成する。
次に、ゲート電極１６をマスクとして、Ｂ、Ｐ、Ａｓなどの不純物を半導体基板１１にイオン注入することにより、ゲート電極１６の両側に配置された不純物導入層１３、１４を半導体基板１１に形成し、セルトランジスタ１７を作製する。
次に、ＣＶＤなどの方法を用いることにより、ゲート電極１６を覆う層間絶縁膜１８を半導体基板１１上に形成する。
次に、フォトリソグラフィー技術およびエッチング技術を用いることにより、不純物導入層１３を露出させる開口部を層間絶縁膜１８に形成する。そして、開口部が形成された層間絶縁膜１８上に導電体膜を形成し、フォトリソグラフィー技術およびエッチング技術を用いて導電体膜をパターニングすることにより、ビア電極１９を介して不純物導入層１３に接続されたビット線２０を層間絶縁膜１８上に形成する。
次に、ＣＶＤなどの方法を用いることにより、ビット線２０を覆う層間絶縁膜２１を半導体基板１１上に形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いることにより、不純物導入層１４を露出させる開口部を層間絶縁膜１８、２１に形成する。そして、開口部が形成された層間絶縁膜２１上に導電体膜を形成し、ＣＭＰを用いて層間絶縁膜２１上の導電体膜を除去することにより、不純物導入層１４に接続されたプラグ電極２２を層間絶縁膜１８、２１内に形成する。なお、プラグ電極２２の材料は、例えば、タングステンを用いることができる。
次に、図２に示すように、スパッタなどの方法を用いることにより、電極膜２３を層間絶縁膜２１上に積層する。なお、電極膜２３としては、例えば、膜厚が３０ｎｍ程度のＴｉＡｌＮ膜と膜厚が１２０ｎｍ程度のＩｒ膜の積層構造を用いることができる。また、電極膜２３上に付着したダストを低減するために、電極膜２３を界面活性剤を用いてスクラブ洗浄するようにしてもよい。
そして、ＭＯＣＶＤ、スパッタまたはゾルゲル法などの方法を用いることにより、強誘電体膜２４を電極膜２３上に積層する。なお、強誘電体膜２４としては、例えば、膜厚が７０ｎｍ程度のＰＺＴ膜を用いることができる。また、強誘電体膜２４を緻密化するために、強誘電体膜２４を電極膜２３上に積層した後、酸素雰囲気中で６５０℃程度の温度にて強誘電体膜２４を熱処理することが好ましい。
さらに、スパッタなどの方法を用いることにより、電極膜２５を強誘電体膜２４上に積層する。なお、電極膜２５としては、例えば、膜厚が１０ｎｍ程度のＳｒＲｕＯ３膜と膜厚が７０ｎｍ程度のＩｒＯ２膜の積層構造を用いることができる。また、電極膜２５上に付着したダストを低減するために、電極膜２５を界面活性剤を用いてスクラブ洗浄するようにしてもよい。
次に、図３に示すように、スパッタなどの方法を用いることにより、電極膜２５上にハードマスクＨＭを積層する。なお、ハードマスクＨＭの材料としては、Ａｌ２Ｏ３を用いることができる。また、ハードマスクＨＭの膜厚は、ハードマスクＨＭとしてのエッチング耐性の観点から、１３０ｎｍ程度に設定することができる。ここで、ハードマスクＨＭの膜厚を１００ｎｍ程度以上に設定すると、成膜時のダストＤＳが急激に増加する。そして、このようなダストＤＳには、ハードマスクＨＭの表面に付着しているものもあれば、ハードマスクＨＭの表層に埋め込まれたものもある。
次に、図４に示すように、界面活性剤を用いてハードマスクＨＭの表面をスクラブ洗浄することにより、ハードマスクＨＭ上に存在するダストＤＳを減らす。なお、ハードマスクＨＭの表面をスクラブ洗浄する場合、界面活性剤としてアニオン性界面活性剤を用いることが好ましい。
ここで、ハードマスクＨＭの材料としてＡｌ２Ｏ３を用いた場合、ゼータ電位の等電点付近のｐＨが中性になる。このため、界面活性剤として、例えば、アニオン性界面活性剤を用いることにより、洗浄剤のゼータ電位をマイナスにすることが可能となり、ハードマスクＨＭから脱離したダストＤＳのハードマスクＨＭ上への再付着を防止することが可能となることから、ハードマスクＨＭの上に存在するダストＤＳを効果的に減らすことができる。なお、界面活性剤としては洗浄剤のゼータ電位の絶対値を大きくすることができればよく、アニオン性界面活性剤に限らず、カチオン性界面活性剤や非イオン性界面活性剤、両性界面活性剤を用いても構わない。
また、ハードマスクＨＭ上に存在するダストＤＳを減らすために、ハードマスクＨＭの表面をスクラブ洗浄する代わりに、化学的機械的研磨を用いてハードマスクＨＭの表層を除去するようにしてもよい。この化学的機械的研磨を用いることにより、ハードマスクＨＭの表層に埋め込まれたダストＤＳも効果的に減らすことが可能となる。
これに対し、純水やアルコールなどを用いてハードマスクＨＭの表面を単に洗浄しただけでは、ダストＤＳを除去するのは極めて困難である。
あるいは、ハードマスクＨＭ上に存在するダストＤＳを減らすために、ハードマスクＨＭの表層の化学的機械的研磨と、界面活性剤を用いたハードマスクＨＭの表面のスクラブ洗浄の両方を行うようにしてもよい。
ここで、ハードマスクＨＭの表層を化学的機械的研磨する際の研磨液としては、ｐＨを酸性やアルカリ性に制御して用いるか、または界面活性剤を含むものを用いることが好ましい。
例えば、ハードマスクＨＭの材料としてＡｌ２Ｏ３を用いた場合、研磨液のｐＨが中性付近だと、Ａｌ２Ｏ３のゼータ電位の等電位点に近づくため、研磨時のダストＤＳがハードマスクＨＭに再付着する恐れがある。このため、研磨粒子として一般的なシリカ粒子を用いる場合は、ｐＨを８〜１２程度のアルカリ性に制御すればよい。ｐＨが８未満だと、シリカ粒子のゼータ電位の等電位点に近づくため、研磨面でのスクラッチ発生や粒子の分散の不安定化が懸念され、ｐＨが１２を超えると、シリカ粒子の溶解が生じる恐れがある。なお、研磨粒子としてゼータ電位の等電位点が中性付近のアルミナ粒子やセリア粒子を用いた場合は、ｐＨが酸性、アルカリ性のいずれかであればよい。
あるいは、ハードマスクＨＭの表層を化学的機械的研磨する際に用いられる研磨液は、樹脂粒子を含むようにしてもよい。研磨液に樹脂粒子を含ませることにより、ハードマスクＨＭが削られたり、スクラッチを発生させたりするのを低減することが可能となるとともに、樹脂粒子がハードマスクＨＭ上に残留した場合においても、ドライエッチングにて容易に除去することができる。なお、樹脂粒子としては、例えば、ポリスチレン粒子を用いることができる。
また、研磨液に界面活性剤を含ませる場合は、研磨液のゼータ電位の絶対値を大きくすることができるものを用いればよい。このような界面活性剤としては、ハードマスクＨＭの表面をスクラブ洗浄する際に用いられるものと同様のものを用いることができる。
次に、図５に示すように、フォトリソグラフィー技術およびエッチング技術を用いることにより、図６の強誘電体キャパシタ２６の平面形状に対応するようにハードマスクＨＭをパターニングする。
ここで、ハードマスクＨＭ上に存在するダストＤＳを減らしてから、ハードマスクＨＭをパターニングすることにより、ダストＤＳに起因するハードマスクＨＭの形状不良を低減することができ、ハードマスクＨＭのパターニング精度を向上させることができる。
次に、図６に示すように、パターニングされたハードマスクＨＭをマスクとして電極膜２５、強誘電体膜２４および電極膜２３の異方性エッチングを順次行うことで、上部電極２５ａ、強誘電体層２４ａおよび下部電極２３ａを形成し、プラグ電極２２を介して下部電極２３ａが不純物導入層１４に接続された強誘電体キャパシタ２６を半導体基板１１上に形成する。
なお、下部電極２３ａおよび上部電極２５ａの材料としては、例えば、Ｐｔ電極、ＲｕＯ２などの酸化物電極、ＩｒやＩｒＯ２などのＩｒ系電極あるいはそれらの組み合わせを用いることができ、特に、下部電極２３ａとしては、ＴｉＡｌＮ／Ｉｒ構造、上部電極２５ａとしては、ＩｒＯ２／ＳｒＲｕＯ３構造を用いることが好ましい。また、強誘電体層２４ａの材料としては、例えば、ＰＺＴなどの鉛系酸化物強誘電体またはＳＢＴなどのビスマス層状構造強誘電体を用いることが好ましい。
ここで、電極膜２５、強誘電体膜２４および電極膜２３の異方性エッチングを行う場合、ダストＤＳを減らしてからパターニングされたハードマスクＨＭを用いることで、上部電極２５ａ、強誘電体層２４ａおよび下部電極２３ａの形状不良を低減することが可能となり、製造歩留まりを向上させることができる。
次に、ハードマスクＨＭを除去した後、図７に示すように、スパッタなどの方法を用いることにより、上部電極２５ａ、強誘電体層２４ａおよび下部電極２３ａの露出面が覆われるようにして層間絶縁膜２１上に水素バリア膜２７を形成する。なお、水素バリア膜２７の材料としては、Ａｌ２Ｏ３を用いることができる。また、水素バリア膜２７の膜厚は、水素バリア膜２７としての水素バリア性の観点から、５０〜１００ｎｍ程度に設定することができる。
次に、図８に示すように、ＣＶＤなどの方法を用いることにより、層間絶縁膜２８を水素バリア膜２７上に形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いることにより、上部電極２５ａを露出させる開口部を層間絶縁膜２８および水素バリア膜２７に形成する。そして、開口部が形成された層間絶縁膜２８上にバリアメタル膜２９および導電体膜を順次形成し、ＣＭＰを用いて層間絶縁膜２８上のバリアメタル膜２９および導電体膜を除去することにより、バリアメタル膜２９を介して上部電極２５ａに接続されたプラグ電極３０を水素バリア膜２７および層間絶縁膜２８内に形成する。なお、バリアメタル膜２９の材料は、例えば、ＴｉＮを用いることができ、プラグ電極３０の材料は、例えば、タングステンを用いることができる。
次に、図９に示すように、バリアメタル膜３１、３３にて上下面が挟まれた共通配線３２を層間絶縁膜２８上に形成し、バリアメタル膜３３上に絶縁膜３４を形成する。なお、バリアメタル膜３１、３３の材料は、例えば、ＴｉＮを用いることができ、共通配線３２の材料は、例えば、Ａｌを用いることができる。
図１０（ａ）は、本発明の一実施形態に係る不揮発性半導体記憶装置の製造方法に使用される洗浄装置の概略構成を示す断面図、図１０（ｂ）は、同洗浄装置の概略構成を示す平面図である。
図１０（ａ）、（ｂ）において、洗浄装置には、ウェハＷの周囲を保持しながらウェハＷを水平面内で回転させるコロ１０１ａ〜１０１ｃおよびウェハＷをスクラブ洗浄する洗浄ローラ１０２ａ、１０２ｂが設けられている。なお、洗浄ローラ１０２ａ、１０２ｂは、例えば、ＰＶＡ（ポリビニルアルコール）スポンジから構成することができる。
図１０（ａ）、（ｂ）において、洗浄装置には、ウェハＷの周囲を保持しながらウェハＷを水平面内で回転させるコロ１０１ａ〜１０１ｃおよびウェハＷをスクラブ洗浄する洗浄ローラ１０２ａ、１０２ｂが設けられている。なお、洗浄ローラ１０２ａ、１０２ｂは、例えば、ＰＶＡ（ポリビニルアルコール）スポンジから構成することができる。
そして、図３のハードマスクＨＭが形成されたウェハＷを洗浄ローラ１０２ａ、１０２ｂ間に設置する。そして、ウェハＷを水平面内で回転させながら、界面活性剤が浸み込まされた洗浄ローラ１０２ａ、１０２ｂを回転させることにより、ハードマスクＨＭが洗浄され、ハードマスクＨＭ上に存在するダストＤＳを除去することができる。
なお、界面活性剤としてはアニオン性界面活性剤を用いることが好ましい。また、アニオン性界面活性剤としては、例えば、ポリカルボン酸アンモニウムを０．０１〜１ｗｔ％の濃度で用いることができる。
なお、界面活性剤としてはアニオン性界面活性剤を用いることが好ましい。また、アニオン性界面活性剤としては、例えば、ポリカルボン酸アンモニウムを０．０１〜１ｗｔ％の濃度で用いることができる。
また、図２の電極膜２３を成膜時および図２の電極膜２５を成膜時にもダストが発生する。このため、図３のハードマスクＨＭをスクラブ洗浄する方法以外にも、図２の電極膜２３の成膜後に電極膜２３をスクラブ洗浄するようにしてもよいし、図２の電極膜２５の成膜後に電極膜２５をスクラブ洗浄するようにしてもよい。
図１１は、本発明の一実施形態に係る不揮発性半導体記憶装置の製造方法に使用される研磨装置の概略構成を示す斜視図である。
図１１において、研磨装置には、ウェハＷを当接させた状態で回転するターンテーブル２０１、ターンテーブル２０１上に研磨液ＳＲを供給するノズル２０３、回転しつつウェハＷをターンテーブル２０１上に押し付けるキャリア２０４が設けられ、ターンテーブル２０１の表面には研磨布２０２が貼られている。なお、研磨液ＳＲは、酸性やアルカリ性にｐＨが制御されていることが好ましい。あるいは、研磨液ＳＲは、界面活性剤を含むようにしてもよい。
図１１において、研磨装置には、ウェハＷを当接させた状態で回転するターンテーブル２０１、ターンテーブル２０１上に研磨液ＳＲを供給するノズル２０３、回転しつつウェハＷをターンテーブル２０１上に押し付けるキャリア２０４が設けられ、ターンテーブル２０１の表面には研磨布２０２が貼られている。なお、研磨液ＳＲは、酸性やアルカリ性にｐＨが制御されていることが好ましい。あるいは、研磨液ＳＲは、界面活性剤を含むようにしてもよい。
そして、図３のハードマスクＨＭが形成されたウェハＷをキャリア２０４に設置する。そして、ノズル２０３から研磨液ＳＲを研磨布２０２上に供給し、キャリア２０４を介してウェハＷを研磨布２０２上に押し付けながら、ターンテーブル２０１およびキャリア２０４を回転させることにより、ハードマスクＨＭの表層が研磨され、ハードマスクＨＭ上に存在するダストＤＳを除去することができる。
図１２は、本発明の一実施形態に係る不揮発性半導体記憶装置の製造方法に使用されるハードマスク上の欠陥数を比較例とともに示す図である。
図１２において、図２の強誘電体膜２４としてＰＺＴ膜を成膜した後、電極膜２５としてＳｒＲｕＯ３膜とＩｒＯ２膜の積層膜を成膜した。さらに、図３のハードマスクＨＭとして、膜厚が１３０ｎｍ程度のＡｌ２Ｏ３膜を電極膜２５上に成膜した。この時、ハードマスクＨＭには、ダストＤＳがウェハ当たり１０００個程度発生した。なお、ダストＤＳの大きさは、コンマ数μｍ程度であり、１μｍを超えるものもある。
図１２において、図２の強誘電体膜２４としてＰＺＴ膜を成膜した後、電極膜２５としてＳｒＲｕＯ３膜とＩｒＯ２膜の積層膜を成膜した。さらに、図３のハードマスクＨＭとして、膜厚が１３０ｎｍ程度のＡｌ２Ｏ３膜を電極膜２５上に成膜した。この時、ハードマスクＨＭには、ダストＤＳがウェハ当たり１０００個程度発生した。なお、ダストＤＳの大きさは、コンマ数μｍ程度であり、１μｍを超えるものもある。
そして、このウェハＷを図１０の洗浄装置に設置し、コロ１０１ａ〜１０１ｃを介してウェハＷを１００ｒｐｍで回転させる。そして、０．２ｗｔ％の濃度のポリカルボン酸アンモニウムの水溶液を５００ｍｌだけ洗浄ローラ１０２ａ、１０２ｂに供給しながら、洗浄ローラ１０２ａ、１０２ｂをウェハＷの上下面に接触させた状態で１００ｒｐｍで回転させることで、ウェハＷの上下面を６０秒だけ洗浄し、スピンドライ乾燥を行った。この結果、ハードマスクＨＭに存在するダストＤＳが２００個程度に減少した。
一方、ポリカルボン酸アンモニウムの水溶液の代わりに純水を用いて同様の洗浄を行った場合、ハードマスクＨＭに存在するダストＤＳが３５００個程度に増加した。これは、Ａｌ２Ｏ３のゼータ電位における等電点のｐＨが中性付近にあるため、中性の純水を用いると、ダストＤＳの再付着を誘発するからである。
図１３は、本発明の一実施形態に係る不揮発性半導体記憶装置の下部電極上の欠陥数を比較例とともに示す図である。
図１３において、図２の電極膜２３としてＴｉＡｌＮ膜を成膜した。この時、電極膜２３には、ダストがウェハ当たり１４０個程度発生した。
図１３において、図２の電極膜２３としてＴｉＡｌＮ膜を成膜した。この時、電極膜２３には、ダストがウェハ当たり１４０個程度発生した。
そして、このウェハＷを図１０の洗浄装置に設置し、コロ１０１ａ〜１０１ｃを介してウェハＷを１００ｒｐｍで回転させる。そして、０．２ｗｔ％の濃度のポリカルボン酸アンモニウムの水溶液を５００ｍｌだけ洗浄ローラ１０２ａ、１０２ｂに供給しながら、洗浄ローラ１０２ａ、１０２ｂをウェハＷの上下面に接触させた状態で１００ｒｐｍで回転させることで、ウェハＷの上下面を６０秒だけ洗浄し、スピンドライ乾燥を行った。この結果、電極膜２３に存在するダストが１０個程度に減少した。
一方、ポリカルボン酸アンモニウムの水溶液の代わりに純水を用いて同様の洗浄を行った場合、電極膜２３に存在するダストが２００個を越えるようになった。
図１４は、本発明の一実施形態に係る不揮発性半導体記憶装置の製造方法により形成した強誘電体キャパシタにおいて発生した欠陥密度を、パターン間隔を変化させた場合について示す図であり、具体的には電極間のショート歩留まりを電極スペースに対して測定し、それに基づき欠陥密度を算出したものである。
図１４において、図３のハードマスクＨＭとしてＡｌ２Ｏ３膜を用いた場合、パターン間隔に応じて欠陥密度が変動し、１μｍ近辺で最も大きくなる。そして、アニオン性界面活性剤を用いてＡｌ２Ｏ３膜をスクラブ洗浄することで欠陥密度を減らすことができる。さらに、スクラブ洗浄に加え、ＣＭＰにてＡｌ２Ｏ３膜を研磨することで、欠陥密度をさらに減らすことができる。
図１４において、図３のハードマスクＨＭとしてＡｌ２Ｏ３膜を用いた場合、パターン間隔に応じて欠陥密度が変動し、１μｍ近辺で最も大きくなる。そして、アニオン性界面活性剤を用いてＡｌ２Ｏ３膜をスクラブ洗浄することで欠陥密度を減らすことができる。さらに、スクラブ洗浄に加え、ＣＭＰにてＡｌ２Ｏ３膜を研磨することで、欠陥密度をさらに減らすことができる。
図１５は、本発明の一実施形態に係る不揮発性半導体記憶装置の製造方法に使用されるハードマスク上の欠陥数を洗浄無、洗浄有および研磨を併用した場合について示す図である。
図１５において、図２の強誘電体膜２４としてＰＺＴ膜を成膜した後、電極膜２５としてＳｒＲｕＯ３膜とＩｒＯ２膜の積層膜を成膜した。さらに、図３のハードマスクＨＭとして、膜厚が１３０ｎｍ程度のＡｌ２Ｏ３膜を電極膜２５上に成膜した。この時、ハードマスクＨＭには、ダストＤＳがウェハ当たり３０００個程度発生した。
図１５において、図２の強誘電体膜２４としてＰＺＴ膜を成膜した後、電極膜２５としてＳｒＲｕＯ３膜とＩｒＯ２膜の積層膜を成膜した。さらに、図３のハードマスクＨＭとして、膜厚が１３０ｎｍ程度のＡｌ２Ｏ３膜を電極膜２５上に成膜した。この時、ハードマスクＨＭには、ダストＤＳがウェハ当たり３０００個程度発生した。
そして、アニオン性界面活性剤の水溶液（例えば、花王製のＴＫ７５）を用いてハードマスクＨＭをスクラブ洗浄した。この結果、ハードマスクＨＭに存在するダストＤＳがウェハ当たり３００個程度になり、１／１０程度に減少した。
一方、アニオン性界面活性剤の水溶液の代わりに純水を用いて同様の洗浄を行った場合、ハードマスクＨＭに存在するダストＤＳが６０００個程度に増加した。
また、図３のハードマスクＨＭが成膜されたウェハＷを図１１の研磨装置（例えば、荏原製作所製ＥＰＯ−２２２）に設置した。ここで、図１１の研磨液ＳＲとして、シリカ粒子を含むｐＨが１０程度のもの（例えば、弘田化学製のＷＴＳ−５１、ＷＴＳ−５２）を用いた。また、研磨布２０２としてニッタハース製のＰＯＬＩＴＥＸを用いた。そして、この研磨装置を用いてハードマスクＨＭを３８ｎｍだけ研磨した上で、アニオン性界面活性剤を用いたスクラブ洗浄を行うことで、ダストＤＭが１００個程度に減少した。さらに、３８ｎｍ→７０ｎｍ→１１５ｎｍと研磨量を増やすことで、ハードマスクＨＭに埋め込まれたダストＤＭも除去できるようになり、ダストＤＭがさらに減少した。
また、研磨液ＳＲとして、シリカ粒子の代わりにアニオン性界面活性剤を含むもの（例えば、花王製のＴＫ７５）を用いてハードマスクＨＭを研磨した。この結果、ハードマスクＨＭに存在するダストＤＳが２００個程度に減少した。ここで、研磨液ＳＲとしてアニオン性界面活性剤を用いることにより、ハードマスクＨＭの膜厚の減少を抑制しつつ、ダストＤＳを減少させることができる。
また、研磨液ＳＲとして、シリカ粒子の代わりに樹脂粒子を含むｐＨが４程度のもの（例えば、平均粒子径が１５０ｎｍのポリスチレン粒子：ＪＳＲ製のＲＳＴ０１）を用いてハードマスクＨＭを研磨した。この結果、ハードマスクＨＭに存在するダストＤＳが８０個程度に減少した。ここで、研磨液ＳＲとして樹脂粒子を含むものを用いることにより、ハードマスクＨＭが削られたり、スクラッチを発生させたりするのを低減することが可能となるとともに、樹脂粒子がハードマスクＨＭ上に残留した場合においても、ドライエッチングにて容易に除去することができる。
１１ 半導体基板、１２ 素子分離層、１３、１４ 不純物導入層、１５ ゲート絶縁膜、１６ ゲート電極、１７ セルトランジスタ、１８、２１、２８ 層間絶縁膜、１９ ビア電極、２０ ビット線、２２、３０ プラグ電極、２３、２５ 電極膜、２３ａ 下部電極、２４ 強誘電体膜、２４ａ 強誘電体層、２５ａ 上部電極、２６ 強誘電体キャパシタ、２７ 水素バリア膜、２９、３１、３３ バリアメタル膜、３２ 共通配線、３４ 絶縁膜、ＨＭ ハードマスク、ＤＳ ダスト、Ｗ ウェハ、１０１ａ〜１０１ｃ コロ、１０２ａ、１０２ｂ 洗浄ローラ、２０１ ターンテーブル、２０２ 研磨布、２０３ ノズル、２０４ キャリア、ＳＲ 研磨液
Claims (5)
- 半導体基板上に第１の電極膜、強誘電体膜および第２の電極膜をこの順に積層する工程と、
前記第２の電極膜上にハードマスクを積層する工程と、
界面活性剤を用いて前記ハードマスクの表面をスクラブ洗浄する工程と、
前記スクラブ洗浄されたハードマスクを強誘電体キャパシタの平面形状に対応するようにパターニングする工程と、
前記パターニングされたハードマスクをマスクとしたエッチングを行うことで、強誘電体キャパシタを形成する工程とを備えることを特徴とする不揮発性半導体記憶装置の製造方法。 - 半導体基板上に第１の電極膜、強誘電体膜および第２の電極膜をこの順に積層する工程と、
前記第２の電極膜上にハードマスクを積層する工程と、
化学的機械的研磨を用いて前記ハードマスクの表層を除去する工程と、
前記化学的機械的研磨されたハードマスクを強誘電体キャパシタの平面形状に対応するようにパターニングする工程と、
前記パターニングされたハードマスクをマスクとしたエッチングを行うことで、強誘電体キャパシタを形成する工程とを備え、
前記ハードマスクの材料が酸化アルミニウムであることを特徴とする不揮発性半導体記憶装置の製造方法。 - 前記ハードマスクの表面を界面活性剤を用いてスクラブ洗浄する工程をさらに備え、
前記スクラブ洗浄されたハードマスクを強誘電体キャパシタの平面形状に対応するようにパターニングすることを特徴とする請求項２に記載の不揮発性半導体記憶装置の製造方法。 - 前記第１の電極膜および前記第２の電極膜のいずれか少なくとも一方を界面活性剤を用いてスクラブ洗浄する工程をさらに備えることを特徴とする請求項１から３のいずれか１項に記載の不揮発性半導体記憶装置の製造方法。
- 前記ハードマスクの材料が酸化アルミニウムであることを特徴とする請求項１に記載の不揮発性半導体記憶装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008309634A JP5295740B2 (ja) | 2008-12-04 | 2008-12-04 | 不揮発性半導体記憶装置の製造方法 |
| US12/549,261 US7888139B2 (en) | 2008-12-04 | 2009-08-27 | Fabricating method of nonvolatile semiconductor storage apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008309634A JP5295740B2 (ja) | 2008-12-04 | 2008-12-04 | 不揮発性半導体記憶装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2010135543A JP2010135543A (ja) | 2010-06-17 |
| JP2010135543A5 JP2010135543A5 (ja) | 2011-05-06 |
| JP5295740B2 true JP5295740B2 (ja) | 2013-09-18 |
Family
ID=42231527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008309634A Expired - Fee Related JP5295740B2 (ja) | 2008-12-04 | 2008-12-04 | 不揮発性半導体記憶装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7888139B2 (ja) |
| JP (1) | JP5295740B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230041502A (ko) * | 2021-09-17 | 2023-03-24 | 삼성전자주식회사 | 강유전체 전자 소자 및 그 결함 밀도 추출 방법 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3207616B2 (ja) * | 1993-05-24 | 2001-09-10 | 出光興産株式会社 | ブラックマトリックス及びその製造方法 |
| JP3003684B1 (ja) * | 1998-09-07 | 2000-01-31 | 日本電気株式会社 | 基板洗浄方法および基板洗浄液 |
| JP3177973B2 (ja) * | 1999-01-28 | 2001-06-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6485988B2 (en) * | 1999-12-22 | 2002-11-26 | Texas Instruments Incorporated | Hydrogen-free contact etch for ferroelectric capacitor formation |
| WO2004093193A1 (ja) | 2003-04-15 | 2004-10-28 | Fujitsu Limited | 半導体装置の製造方法 |
| JP4243853B2 (ja) * | 2004-06-08 | 2009-03-25 | セイコーエプソン株式会社 | 強誘電体キャパシタの製造方法、および強誘電体メモリの製造方法 |
| JP2006032734A (ja) | 2004-07-16 | 2006-02-02 | Nec Electronics Corp | 強誘電体メモリおよびその製造方法 |
| JP4953580B2 (ja) | 2005-03-03 | 2012-06-13 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2007109718A (ja) | 2005-10-11 | 2007-04-26 | Toshiba Corp | 半導体装置の製造方法 |
| JP2008028229A (ja) * | 2006-07-24 | 2008-02-07 | Seiko Epson Corp | 強誘電体メモリの製造方法 |
| JP4739170B2 (ja) * | 2006-11-20 | 2011-08-03 | 信越化学工業株式会社 | 基板の乾燥方法 |
| JP2008159924A (ja) | 2006-12-25 | 2008-07-10 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP5502302B2 (ja) * | 2008-09-26 | 2014-05-28 | ローム株式会社 | 半導体装置およびその製造方法 |
-
2008
- 2008-12-04 JP JP2008309634A patent/JP5295740B2/ja not_active Expired - Fee Related
-
2009
- 2009-08-27 US US12/549,261 patent/US7888139B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010135543A (ja) | 2010-06-17 |
| US7888139B2 (en) | 2011-02-15 |
| US20100144062A1 (en) | 2010-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8956881B2 (en) | Method of manufacturing a FeRAM device | |
| JP4901105B2 (ja) | 半導体装置の製造方法 | |
| JP4746357B2 (ja) | 半導体装置の製造方法 | |
| JP4515333B2 (ja) | 半導体装置の製造方法 | |
| JP5170101B2 (ja) | 半導体装置とその製造方法 | |
| KR100848240B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4010819B2 (ja) | 半導体装置の製造方法 | |
| CN101399199A (zh) | 清洗金属层、形成导电插塞及硅基液晶显示器的方法 | |
| JP4838613B2 (ja) | 半導体装置の製造方法 | |
| JP4580284B2 (ja) | 強誘電体素子の製造方法 | |
| JP3166746B2 (ja) | キャパシタ及びその製造方法 | |
| JP2005183841A (ja) | 半導体装置の製造方法 | |
| JP5295740B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP4621081B2 (ja) | 半導体装置の製造方法 | |
| US6277760B1 (en) | Method for fabricating ferroelectric capacitor | |
| JP5556059B2 (ja) | 半導体装置の製造方法 | |
| JP4861627B2 (ja) | 強誘電体キャパシタの製造方法 | |
| JP2008159924A (ja) | 半導体装置の製造方法 | |
| KR20030095347A (ko) | 반도체 장치의 제조방법 | |
| JP2008300396A (ja) | 強誘電体キャパシタの製造方法及び強誘電体キャパシタ | |
| JP2007242928A (ja) | 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置 | |
| KR100732026B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100702132B1 (ko) | 화학기계적연마를 이용한 리세스 게이트 형성 방법 | |
| JP2006080408A (ja) | 半導体装置の製造方法 | |
| JP2008159952A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110316 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130328 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130425 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130521 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130612 |
|
| LAPS | Cancellation because of no payment of annual fees |