JP5295173B2 - 書き換え可能ディスク装置をシミュレーションするためのフラッシュメモリー記憶システム、フラッシュメモリー制御器、コンピューターシステムおよびその方法 - Google Patents
書き換え可能ディスク装置をシミュレーションするためのフラッシュメモリー記憶システム、フラッシュメモリー制御器、コンピューターシステムおよびその方法 Download PDFInfo
- Publication number
- JP5295173B2 JP5295173B2 JP2010117729A JP2010117729A JP5295173B2 JP 5295173 B2 JP5295173 B2 JP 5295173B2 JP 2010117729 A JP2010117729 A JP 2010117729A JP 2010117729 A JP2010117729 A JP 2010117729A JP 5295173 B2 JP5295173 B2 JP 5295173B2
- Authority
- JP
- Japan
- Prior art keywords
- flash memory
- controller
- command
- blocks
- host system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0626—Reducing size or complexity of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0661—Format or protocol conversion arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0662—Virtualisation aspects
- G06F3/0664—Virtualisation aspects at device level, e.g. emulation of a storage device or system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
Description
一般的に言って、フラッシュメモリー記憶装置(フラッシュメモリー記憶システムとも言う)は、フラッシュメモリーチップと制御器(制御回路とも言う)とを含む。フラッシュメモリー記憶装置は、ホストシステムと一緒に使用されて、ホストシステムがフラッシュメモリー記憶装置へデータを書き込んだりフラッシュメモリー記憶装置からデータを読み出したりできる。加えて、フラッシュメモリー記憶装置は、また、嵌め込み式(embeded)フラッシュメモリーと、ホストシステム上で実質的に実行されて嵌め込み式フラッシュメモリーの制御器として供されるソフトウェアとを含み得る。
LBA=((M×60+S-2)×75+F)×4…(1)
102 コネクター
104 フラッシュメモリー制御器
106 フラッシュメモリーチップ
202 マイクロプロセッサーユニット
204 メモリー管理ユニット
206 ホストインターフェースユニット
208 フラッシュメモリーインターフェースユニット
252 バッファーメモリー
254 電源管理ユニット
256 エラー訂正ユニット
302 システム領域
304 蓄積領域
304a データ領域
304b 予備領域
306 交替領域
360 第1論理ユニット
380 第2論理ユニット
502 カードリーダー
504 取外し可能なメモリーカード
512 コネクター
514 カードリーダー制御器
516 メモリーカード連接インターフェースユニット
522 メモリーカード制御器
524 フラッシュメモリーチップ
1000 ホストシステム
1100 コンピューター
1102 中央処理ユニット
1104 メインメモリー
1106 入力/出力装置
1108 システムバス
1110 データ伝送インターフェース
1112 メインディスクドライブ
1122 操作システム(Operation System = OS)
1124 焼き付けプログラム
1202 マウス
1204 キーボード
1206 ディスプレイ
1208 プリンター
1212 フラッシュドライブ1214 メモリーカード
1216 固態ドライバー(Solid State Driver = SSD)
1218 嵌め込み式記憶装置
2002 デジタル多用途ディスク(Digital Versatile Disc = DVD)ドライブ
2004 デジタル多用途ディスク(Digital Versatile Disc = DVD)
2006 フラッシュドライブ
PBA(0)-PBA(N) 実体ブロック
LBA(0)-LBA(L) 論理ブロック
Claims (32)
- 多数の実体ブロックを有するフラッシュメモリーチップと、
ホストシステムに連結されるよう配列されるコネクターと、
前記フラッシュメモリーチップおよび前記コネクターに連結され、かつ多数の論理ブロックを配列されるとともに、前記論理ブロックを前記実体ブロックの一部にマップする制御器とを備え、
そのうち、前記制御器が更に前記ホストシステムからの少なくとも1つの書き換え可能ディスク指令を識別するために配列されるとともに、少なくとも1つの前記書き換え可能ディスク指令に従って前記ホストシステムからのデータを前記論理ブロックの少なくとも一部にマップされた実体ブロックに書き込み、
前記制御器が、書き換え可能なディスク装置の少なくとも1つの管理情報を確立するとともに、前記書き換え可能なディスク装置の少なくとも1つの管理情報を前記実体ブロックの1つに保存し、
前記書き換え可能なディスク装置の前記した少なくとも1つの管理情報が、蓄積状態情報を含むとともに、前記蓄積状態情報が、前記論理ブロックの少なくとも一部の蓄積状態を記録する、フラッシュメモリー記憶システム。 - 前記書き換え可能なディスク装置の前記した少なくとも1つの管理情報が、書き込み容量パラメーターを含むとともに、前記書き込み容量パラメーターが、前記論理ブロックの少なくとも一部の書き込み容量を記録する請求項1記載のフラッシュメモリー記憶システム。
- フラッシュメモリー記憶システムであり、
多数の実体ブロックを有するフラッシュメモリーチップと、
ホストシステムに連結されるよう配列されるコネクターと、
前記フラッシュメモリーチップおよび前記コネクターに連結され、かつ多数の論理ブロックを配列されるとともに、前記論理ブロックを前記実体ブロックの一部にマップする制御器とを備え、
そのうち、前記実体ブロックの1つが書き換え可能なディスク装置の少なくとも1つの管理情報を保存するとともに、前記フラッシュメモリー記憶システムが前記制御器および前記書き換え可能なディスク装置の少なくとも1つの管理情報を配列することにより前記ホストシステムに連結される時、前記フラッシュメモリー記憶システムが、前記ホストシステムが前記論理ブロックの少なくとも一部を前記書き換え可能なディスク装置の書き換え可能な蓄積媒体として識別することを許すものであり、
前記書き換え可能なディスク装置の前記した少なくとも1つの管理情報が、蓄積状態情報を含むとともに、前記蓄積状態情報が、前記論理ブロックの少なくとも一部の蓄積状態を記録する、フラッシュメモリー記憶システム。 - 前記制御器は、前記制御器が前記ホストシステムから蓄積媒体特性照会指令を受信した時、単一層書き換え可能DVDメッセージまたは二重層書き換え可能DVDメッセージを前記ホストシステムへ送り返すものである請求項3記載のフラッシュメモリー記憶システム。
- 前記制御器は、前記ホストシステムから容量照会指令を受信した時、容量値を前記ホストシステムへ送り返すものであり、
そのうち、前記容量値が前記フラッシュメモリーチップより小さいか等しいものである請求項3記載のフラッシュメモリー記憶システム。 - さらに、不揮発メモリーを含み、そのうち、前記書き換え可能なディスク装置の少なくとも1つの管理情報が、前記不揮発メモリー中に保存されるものである請求項3記載のフラッシュメモリー記憶システム。
- 前記書き換え可能なディスク装置の少なくとも1つの管理情報が、蓄積状態情報を含むとともに、前記蓄積状態情報が前記論理ブロックの少なくとも一部の蓄積状態を記録するものである請求項3記載のフラッシュメモリー記憶システム。
- 前記制御器が前記ホストシステムからクリアー指令を受信する時、前記制御器が前記蓄積状態情報をブランク状態としてマークするものである請求項7記載のフラッシュメモリー記憶システム。
- 前記制御器が前記ホストシステムからフォーマット指令またはセクション閉鎖指令を受信する時、前記蓄積状態情報を非ブランク状態としてマークするものである請求項7記載のフラッシュメモリー記憶システム。
- 前記制御器が前記ホストシステムから読み出し指令を受信する時、前記制御器は、前記蓄積状態情報がブランク状態を指示するか否か判定するものであり、
そのうち、前記蓄積状態情報が前記ブランク状態を指示する時、前記制御器が前記ホストシステムへヌル値を送り返すものである請求項7記載のフラッシュメモリー記憶システム。 - 前記書き換え可能なディスク装置の少なくとも1つの管理情報が、書き込み容量パラメーターを含むとともに、前記書き込み容量パラメーターが前記論理ブロックの少なくとも一部の書き込み容量を記録するものである請求項3記載のフラッシュメモリー記憶システム。
- 前記制御器が前記ホストシステムからフォーマット指令またはクリアー指令を受信する時、前記制御器が前記書き込み容量パラメーターを初期化するものである請求項11記載のフラッシュメモリー記憶システム。
- 前記制御器が前記ホストシステムから書き込みのためのデータを含む書き込み指令を受信するとともに、前記論理ブロックの少なくとも一部にマップされた前記実体ブロックへ前記データを書き込んだ後、前記制御器が前記書き込み容量パラメーターを更新する請求項11記載のフラッシュメモリー記憶システム。
- 前記制御器が前記ホストシステムから次の書き込み可能アドレス照会指令を受信した時、前記制御器は、前記書き込み容量パラメーターに従って次の書き込み可能アドレスを前記ホストシステムへ送り返すものである請求項11記載のフラッシュメモリー記憶システム。
- 前記制御器が前記ホストシステムから読み出し指令または書き込み指令を受信した時、前記制御器が、変換パラメーターを使用して前記読み出し指令または前記書き込み指令により指示された論理アドレスおよびデータ容量を計算する請求項3記載のフラッシュメモリー記憶システム。
- 前記制御器が前記ホストシステムからエラー訂正データ照会指令を受信した時、前記制御器が、非支援メッセージを前記ホストシステムへ送り返すものである請求項3記載のフラッシュメモリー記憶システム。
- 前記制御器が前記ホストシステムからMSF読み出し指令を受信した時、前記制御器が、下記する数式(1)を介して前記MSF読み出し指令に対応する論理アドレスを計算するものであり、
LBA=((M×60+S-2)×75+F)×4…(1)
そのうち、LBAが前記フラッシュメモリーチップ中の前記MSF読み出し指令に対応する前記論理アドレスを表し、Mが前記MSF読み出し指令の分パラメーターを表し、Sが前記MSF読み出し指令の秒パラメーターを表し、Fが前記MSF読み出し指令のフレームパラメーターを表すものである、請求項3記載のフラッシュメモリー記憶システム。 - 前記制御器が前記ホストシステムからディスク排出指令を受信した時、前記制御器が、受信済みメッセージまたは準備済みメッセージを前記ホストシステムへ送り返すものである請求項3記載のフラッシュメモリー記憶システム。
- 前記ホストシステムが、ディスク装置の書き換え可能な蓄積媒体、コンパクトディスク読み出し専用メモリー(CD-ROM)装置の読み出し専用蓄積媒体または書き換え可能なディスク装置の書き換え可能な蓄積媒体を前記論理ブロックの別な部分として識別するものである請求項3記載のフラッシュメモリー記憶システム。
- 前記制御器が、指令に従って書き込み保護情報を設定するとともに、前記書き込み保護情報を前記実体ブロックの1つに書き込み、そのうち、前記書き込み保護情報が前記論理ブロックの前記一部が書き込み保護状態または非書き込み保護状態にあるかどうかを記録する請求項3記載のフラッシュメモリー記憶システム。
- 前記制御器が前記ホストシステムからクリアー指令、フォーマット指令またはセクション閉鎖指令を受信した時、前記制御器は、前記書き込み保護情報が前記書き込み保護状態を指示しているか否か判定し、
そのうち、前記書き込み保護情報が前記書き込み保護状態を指示している時、前記制御器が前記ホストシステムへエラーメッセージを送り返すものである請求項20記載のフラッシュメモリー記憶システム。 - 前記制御器が前記ホストシステムから蓄積媒体特性照会指令を受信した時、前記制御器は、前記書き込み保護情報が前記書き込み保護状態を指示しているかどうか判定し、
そのうち、前記書き込み保護情報が前記書き込み保護状態を指示している時、前記制御器が前記ホストシステムへ単一層読み出し専用DVDメッセージまたは二重層読み出し専用DVDメッセージを送り返すものである請求項20記載のフラッシュメモリー記憶システム。 - フラッシュメモリー制御器であり、フラッシュメモリーチップの多数の実体ブロックを管理するためのものであって、前記フラッシュメモリー制御器が、
マイクロプロセッサーユニットと、
前記マイクロプロセッサーユニットに連結されるとともに、前記フラッシュメモリーチップに連結されるよう配列されるフラッシュメモリーインターフェースユニットと、
前記マイクロプロセッサーユニットに連結されるとともに、ホストシステムに連結されるよう配列されるホストインターフェースユニットと、
前記マイクロプロセッサーユニットに連結されるとともに、多数の論理ブロックに配列され、かつ前記した多数の論理ブロックを前記した多数の実体ブロックの一部にマップするメモリー管理ユニットとを含み、
そのうち、前記メモリー管理ユニットが前記ホストシステムからの少なくとも1つの書き換え可能なディスク指令を識別するとともに、前記した少なくとも1つの書き換え可能なディスク指令に従って前記ホストシステムからのデータを前記した多数の論理ブロックの少なくとも一部にマップされた前記した多数の実体ブロックへ書き込むものであり、
前記メモリー管理ユニットが、書き換え可能なディスク装置の少なくとも1つの管理情報を確立するとともに、前記書き換え可能なディスク装置の前記した少なくとも1つの管理情報を前記した多数の実体ブロックの1つへ保存するものであり、
前記書き換え可能なディスク装置の前記した少なくとも1つの管理情報が蓄積状態情報を含むとともに、前記蓄積状態情報が前記した多数の論理ブロックの少なくとも1つの蓄積状態を記録するものである、フラッシュメモリー制御器。 - 前記書き換え可能なディスク装置の前記した少なくとも1つの管理情報が書き込み容量パラメーターを含むとともに、前記書き込み容量パラメーターが前記した多数の論理ブロックの少なくとも1つの書き込み容量を記録するものである、請求項23記載のフラッシュメモリー制御器。
- コンピューターシステムであって、
中央処理ユニット(CPU)と、
前記CPUに連結されたメインメモリーと、
前記CPUに連結された埋め込み式フラッシュメモリー記憶装置とを含み、そのうち、前記埋め込み式フラッシュメモリー記憶装置が、
多数の実体ブロックを有するフラッシュメモリーチップと、
前記フラッシュメモリーチップに連結されるとともに、多数の論理ブロックに配列され、かつ前記した多数の論理ブロックを前記した複数の実体ブロックの一部にマップする制御器とを含み、
そのうち、前記制御器が前記CPUから少なくとも1つの書き換え可能なディスク指令を識別するとともに、前記書き換え可能なディスク指令に従って、前記した多数の論理ブロックの少なくとも一部にマップされた前記した多数の実体ブロックへデータを書き込むものであり、
前記制御器が、書き換え可能なディスク装置の少なくとも1つの管理情報を確立するとともに、前記書き換え可能なディスク装置の前記した少なくとも1つの管理情報を前記した多数の実体ブロックの1つに蓄積するものであり、
前記書き換え可能なディスク装置の前記した少なくとも1つの管理情報が、蓄積状態情報を含むとともに、前記蓄積状態情報が前記した多数の論理ブロックの少なくとも一部分の蓄積状態を記録するものである、コンピューターシステム。 - 前記書き換え可能なディスク装置の前記した少なくとも1つの管理情報が、書き込み容量パラメーターを含むとともに、前記書き込み容量パラメーターが多数の論理ブロックの少なくとも一部分の書き込み容量を記録するものである請求項25記載のコンピューターシステム。
- コンピューターシステムであって、
CPUと、
前記CPUに連結されたメインメモリーと、
前記CPUに連結されたカードリーダーであり、そのうち、前記カードリーダーがカードリーダー制御器を含むとともに、前記カードリーダー制御器は、前記カードリーダーが書き換え可能なディスク装置であるとCPUへ宣言するよう配列されるものである、カードリーダーと、
前記カードリーダーにプラグされた取外し可能なメモリーカードとを含み、そのうち、前記取外し可能なメモリーカードが、
多数の実体ブロックを有するフラッシュメモリーチップと、
フラッシュメモリーチップに連結されるとともに、多数の論理ブロックに配列され、かつ前記した多数の論理ブロックを前記した複数の実体ブロックの一部にマップするメモリーカード制御器とを含み、
そのうち、前記カードリーダー制御器が前記CPUから少なくとも1つの書き換え可能なディスク指令を識別するとともに、前記書き換え可能なディスク指令に従って、前記した多数の論理ブロックの少なくとも一部にマップされた前記した多数の実体ブロックへデータを書き込み、
前記メモリーカード制御器が、書き換え可能なディスク装置の少なくとも1つの管理情報を確立するとともに、前記書き換え可能なディスク装置の少なくとも1つの管理情報を前記実体ブロックの1つに保存し、
前記書き換え可能なディスク装置の前記した少なくとも1つの管理情報が、蓄積状態情報を含むとともに、前記蓄積状態情報が、前記論理ブロックの少なくとも一部の蓄積状態を記録する、コンピューターシステム。 - フラッシュメモリー記憶システムであって、
カードリーダー制御器を含むカードリーダーであり、そのうち、前記カードリーダー制御器は、前記カードリーダーが書き換え可能なディスク装置であるとホストシステムへ宣言するよう配列されるものであるカードリーダーと、
前記カードリーダーにプラグされた取外し可能なメモリーカードとを含み、そのうち、前記取外し可能なメモリーカードが、
多数の実体ブロックを有するフラッシュメモリーチップと、
フラッシュメモリーチップに連結されるとともに、多数の論理ブロックに配列されるよう配列され、かつ前記した多数の論理ブロックを前記した複数の実体ブロックの一部にマップするメモリーカード制御器とを含み、
そのうち、前記カードリーダー制御器が前記ホストシステムから少なくとも1つの書き換え可能なディスク指令を識別するとともに、前記書き換え可能なディスク指令に従って、前記した多数の論理ブロックの少なくとも一部にマップされた前記した多数の実体ブロックへ前記ホストシステムからのデータを書き込み、
前記メモリーカード制御器が、書き換え可能なディスク装置の少なくとも1つの管理情報を確立するとともに、前記書き換え可能なディスク装置の少なくとも1つの管理情報を前記実体ブロックの1つに保存し、
前記書き換え可能なディスク装置の前記した少なくとも1つの管理情報が、蓄積状態情報を含むとともに、前記蓄積状態情報が、前記論理ブロックの少なくとも一部の蓄積状態を記録する、フラッシュメモリー記憶システム。 - フラッシュメモリー記憶装置を使用することにより書き換え可能なディスク装置をシミュレーションする方法であって、そのうち、前記フラッシュメモリー記憶装置が、フラッシュメモリーチップを有するとともに、前記フラッシュメモリーチップが多数の実体ブロックを有し、前記シミュレーション方法が、
多数の論理ブロックを配列するとともに、前記した多数の論理ブロックを前記した多数の実体ブロックの一部にマップするものであり、そのうち、前記した多数の論理ブロックが多数の論理アドレスを有し、前記した多数の実体ブロックが多数の実体アドレスを有するとともに、前記した多数の論理アドレスおよび前記した多数の実体アドレス間に存在する関係をマップすることと、
前記書き換え可能なディスク装置の少なくとも1つの管理情報を前記した多数の実体ブロックの1つに保存するものであり、そのうち、前記書き換え可能なディスク装置の前記した少なくとも1つの管理情報が、蓄積状態情報を含むとともに、前記蓄積状態情報が、前記論理ブロックの少なくとも一部の蓄積状態を記録することと、
前記書き換え可能なディスク装置の前記した少なくとも1つの管理情報に従って、ホストシステムへ応答して前記フラッシュメモリー記憶装置へアクセスすることと、
前記ホストシステムにより与えられる少なくとも1つの書換可能なディスク指令の1つの書き込み指令に従って、変換パラメーターを使用して書き込み論理アドレスおよびデータ量を計算することと、を含むシミュレーション方法。 - 前記書き換え可能なディスク指令に従ってデータが前記した多数の実体ブロックの1つに書き込まれるとともに、書き込みエラーが発生した時、前記データが前記した多数の実体ブロックの別な1つに書き込まれるものである請求項29記載のシミュレーション方法。
- 前記書き換え可能なディスク装置の前記した少なくとも1つの管理情報が蓄積状態情報を含むとともに、前記蓄積状態情報が前記した多数の論理ブロックの少なくとも一部の蓄積状態を記録するものである請求項29記載のシミュレーション方法。
- 前記書き換え可能なディスク装置の前記した少なくとも1つの管理情報が書き込み容量パラメーターを含むとともに、前記書き込み容量パラメーターが前記した多数の論理ブロックの少なくとも一部の書き込み容量を記録するものである請求項29記載のシミュレーション方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098142336A TWI450099B (zh) | 2009-12-10 | 2009-12-10 | 模擬可覆寫光碟裝置的儲存系統、控制器、電腦系統及方法 |
TW098142336 | 2009-12-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011123863A JP2011123863A (ja) | 2011-06-23 |
JP5295173B2 true JP5295173B2 (ja) | 2013-09-18 |
Family
ID=44144171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010117729A Active JP5295173B2 (ja) | 2009-12-10 | 2010-05-21 | 書き換え可能ディスク装置をシミュレーションするためのフラッシュメモリー記憶システム、フラッシュメモリー制御器、コンピューターシステムおよびその方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9128624B2 (ja) |
JP (1) | JP5295173B2 (ja) |
TW (1) | TWI450099B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI443512B (zh) * | 2011-07-13 | 2014-07-01 | Phison Electronics Corp | 區塊管理方法、記憶體控制器與記憶體儲存裝置 |
CN103310842A (zh) * | 2012-03-06 | 2013-09-18 | 富泰华工业(深圳)有限公司 | 烧录系统及烧录方法 |
TWI492051B (zh) * | 2012-09-05 | 2015-07-11 | Silicon Motion Inc | 資料儲存裝置與快閃記憶體控制方法 |
US10445229B1 (en) | 2013-01-28 | 2019-10-15 | Radian Memory Systems, Inc. | Memory controller with at least one address segment defined for which data is striped across flash memory dies, with a common address offset being used to obtain physical addresses for the data in each of the dies |
US9652376B2 (en) | 2013-01-28 | 2017-05-16 | Radian Memory Systems, Inc. | Cooperative flash memory control |
CN103778964B (zh) * | 2013-12-30 | 2016-08-17 | 上海晨思电子科技有限公司 | 一种NAND Flash烧写数据的处理、使用方法及装置、系统 |
US9542118B1 (en) | 2014-09-09 | 2017-01-10 | Radian Memory Systems, Inc. | Expositive flash memory control |
CN110109618B (zh) * | 2019-04-24 | 2022-09-27 | 珠海妙存科技有限公司 | 一种维护闪存操作时序的方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5319504A (en) * | 1992-02-28 | 1994-06-07 | Ampex Systems Corporation | Method and apparatus for marking a data block defective and re-recording data block in successive regions |
JP4144727B2 (ja) * | 2001-07-02 | 2008-09-03 | 株式会社日立製作所 | 情報処理システム、記憶領域提供方法、およびデータ保持管理装置 |
US6697076B1 (en) * | 2001-12-31 | 2004-02-24 | Apple Computer, Inc. | Method and apparatus for address re-mapping |
JP3513147B2 (ja) * | 2002-05-29 | 2004-03-31 | 株式会社ハギワラシスコム | Usbストレージデバイス及びその制御装置 |
JP2004185650A (ja) * | 2002-11-29 | 2004-07-02 | Toshiba Corp | データ記録装置及びデータ記録方法 |
JP3846422B2 (ja) * | 2002-12-26 | 2006-11-15 | ソニー株式会社 | 光ディスク記録装置及び方法 |
US7416132B2 (en) * | 2003-07-17 | 2008-08-26 | Sandisk Corporation | Memory card with and without enclosure |
CN100394374C (zh) | 2003-09-03 | 2008-06-11 | 安国国际科技股份有限公司 | 磁盘型式的可携式数据储存装置的动态设定方法 |
JP4209820B2 (ja) * | 2004-07-15 | 2009-01-14 | 株式会社ハギワラシスコム | メモリカードシステム及び該メモリカードシステムで使用されるライトワンス型メモリカード、ホストシステムと半導体記憶デバイスとからなるシステム |
US7496493B1 (en) * | 2004-11-09 | 2009-02-24 | Western Digital Technologies, Inc. | External memory device to provide disk device and optical functionality |
KR20070018619A (ko) * | 2005-08-10 | 2007-02-14 | 삼성전자주식회사 | 광 디스크 시스템의 애니키 실행장치 및 실행방법 |
CN100487678C (zh) | 2006-08-23 | 2009-05-13 | 晶天电子(深圳)有限公司 | 带有闪存控制器的电子数据闪存卡 |
CN101211626A (zh) | 2006-12-25 | 2008-07-02 | 上海乐金广电电子有限公司 | 光盘装置上的数据记录控制方法 |
JP2011520176A (ja) * | 2008-04-11 | 2011-07-14 | エルジー エレクトロニクス インコーポレイティド | 光ディスクドライブのように動作可能なメモリドライブ及びメモリドライブを光ディスクドライブに仮想化する方法 |
TW200951960A (en) * | 2008-06-12 | 2009-12-16 | Genesys Logic Inc | Flash memory control apparatus having sequential writing and method thereof |
-
2009
- 2009-12-10 TW TW098142336A patent/TWI450099B/zh active
-
2010
- 2010-01-22 US US12/691,996 patent/US9128624B2/en active Active
- 2010-05-21 JP JP2010117729A patent/JP5295173B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US9128624B2 (en) | 2015-09-08 |
JP2011123863A (ja) | 2011-06-23 |
TW201120647A (en) | 2011-06-16 |
US20110145480A1 (en) | 2011-06-16 |
TWI450099B (zh) | 2014-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5295173B2 (ja) | 書き換え可能ディスク装置をシミュレーションするためのフラッシュメモリー記憶システム、フラッシュメモリー制御器、コンピューターシステムおよびその方法 | |
TWI425355B (zh) | 資料存取方法、記憶體控制器與儲存系統 | |
TWI385669B (zh) | 用於快閃記憶體的平均磨損方法、儲存系統與控制器 | |
US8707007B2 (en) | Memory storage device, memory controller thereof, and method for automatically creating fill-file thereof | |
US8312554B2 (en) | Method of hiding file at data protecting mode for non-volatile memory module, memory controller and portable memory storage apparatus | |
US8417869B2 (en) | Hybrid storage apparatus and hybrid storage medium controller and addressing method thereof | |
TWI569139B (zh) | 有效資料合併方法、記憶體控制器與記憶體儲存裝置 | |
US9176865B2 (en) | Data writing method, memory controller, and memory storage device | |
TWI421686B (zh) | 資料存取方法與系統、儲存媒體控制器與儲存系統 | |
US8255656B2 (en) | Storage device, memory controller, and data protection method | |
US9268688B2 (en) | Data management method, memory controller and memory storage apparatus | |
US9389998B2 (en) | Memory formatting method, memory controller, and memory storage apparatus | |
US9032135B2 (en) | Data protecting method, memory controller and memory storage device using the same | |
US9009442B2 (en) | Data writing method, memory controller and memory storage apparatus | |
KR20110005817A (ko) | 광 디스크 드라이브처럼 동작 가능한 메모리 드라이브 및 메모리 드라이브를 광 디스크 드라이브로 가상화하는 방법 | |
CN107403637B (zh) | 数据储存装置的数据页对齐方法及其查找表的制作方法 | |
CN102109965B (zh) | 闪存储存系统、闪存控制器、电脑系统及模拟方法 | |
US9146861B2 (en) | Memory address management method, memory controller and memory storage device | |
TWI454908B (zh) | 記憶體組態方法、記憶體控制器與記憶體儲存裝置 | |
US8392169B2 (en) | Simulating virtual optical disc recorder by using a storage device and method for the same | |
TWI451250B (zh) | 記憶體組態方法、記憶體控制器與記憶體儲存裝置 | |
TWI498731B (zh) | 非揮發性記憶體儲存系統 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130611 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5295173 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |