JP5288898B2 - Adhesive sheet sticking device and sticking method, and electronic component mounting device and mounting method - Google Patents
Adhesive sheet sticking device and sticking method, and electronic component mounting device and mounting method Download PDFInfo
- Publication number
- JP5288898B2 JP5288898B2 JP2008161065A JP2008161065A JP5288898B2 JP 5288898 B2 JP5288898 B2 JP 5288898B2 JP 2008161065 A JP2008161065 A JP 2008161065A JP 2008161065 A JP2008161065 A JP 2008161065A JP 5288898 B2 JP5288898 B2 JP 5288898B2
- Authority
- JP
- Japan
- Prior art keywords
- adhesive sheet
- mounting
- adhesive
- electronic component
- adhesive tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
本発明は、電子部品を回路基板に実装する装置および方法に関し、特に、抵抗やコンデンサーなどの電子部品が表面実装技術で実装された回路基板に半導体素子などの電子部品をフリップチップ実装技術で実装する装置および方法に関する。 The present invention relates to an apparatus and method for mounting electronic components on a circuit board, and in particular, mounting electronic components such as semiconductor elements on a circuit board on which electronic components such as resistors and capacitors are mounted by surface mounting technology using flip chip mounting technology. The present invention relates to an apparatus and a method .
近年、携帯電話やデジタルカメラなどのように、小型化・軽量化が求められている製品では、回路基板の薄型化や小型化へのニーズが高まっている。これに伴い、これまで以上に高密度実装が要求されている。このような状況のなか、表面実装技術とフリップチップ実装技術とが併用される場合が増えてきている。 In recent years, there is a growing need for thinner and smaller circuit boards in products that are required to be smaller and lighter, such as mobile phones and digital cameras. Along with this, higher density mounting is required than ever. In such a situation, cases where surface mounting technology and flip chip mounting technology are used in combination are increasing.
ここで、表面実装技術とは、パッケージされた電子部品に形成された電極と回路基板の表面に形成された電極とを直接半田付けする実装技術である。フリップチップ実装技術とは、パッケージされていない電子部品（ベアチップ）に形成された突起電極（バンプ）と回路基板の表面に形成された電極とを直接接合する実装技術である。 Here, the surface mounting technique is a mounting technique in which an electrode formed on a packaged electronic component and an electrode formed on the surface of a circuit board are directly soldered. The flip-chip mounting technique is a mounting technique in which a protruding electrode (bump) formed on an unpackaged electronic component (bare chip) and an electrode formed on the surface of a circuit board are directly bonded.
例えば、抵抗やコンデンサーなどの電子部品（以下、受動部品と総称する。）を表面実装技術で回路基板に実装し、半導体素子などの電子部品（以下、半導体素子と総称する。）をフリップチップ実装技術で回路基板に実装するとする。この場合において、接着シートを使用して、半導体素子を回路基板に固定する技術がある（例えば、特許文献１参照。）。 For example, electronic components such as resistors and capacitors (hereinafter collectively referred to as passive components) are mounted on a circuit board by surface mounting technology, and electronic components such as semiconductor elements (hereinafter collectively referred to as semiconductor elements) are flip-chip mounted. Suppose that the technology is mounted on a circuit board. In this case, there is a technique for fixing a semiconductor element to a circuit board using an adhesive sheet (see, for example, Patent Document 1).
具体的には、下記（工程１）〜（工程４）に従って、半導体素子と受動部品とを回路基板に実装する。
（工程１）まず、図１１（Ａ），図１１（Ｂ）に示す回路基板１を準備する（準備工程）。ここで、回路基板１は、フリップチップ実装技術に対応した回路基板である。回路基板１の表面には、受動部品（不図示）が実装される位置に合わせて基板電極６が形成されている。また、半導体素子（不図示）が実装される位置に合わせて基板電極７が形成されている。回路基板１において半導体素子（不図示）が実装される実装予定領域３の周囲に受動部品（不図示）が実装される。
Specifically, the semiconductor element and the passive component are mounted on the circuit board according to the following (Step 1) to (Step 4).
(Step 1) First, the circuit board 1 shown in FIGS. 11A and 11B is prepared (preparation step). Here, the circuit board 1 is a circuit board corresponding to the flip chip mounting technology. A substrate electrode 6 is formed on the surface of the circuit board 1 in accordance with a position where a passive component (not shown) is mounted. Further, the substrate electrode 7 is formed in accordance with the position where the semiconductor element (not shown) is mounted. Passive components (not shown) are mounted around the planned mounting area 3 on the circuit board 1 where semiconductor elements (not shown) are mounted.
（工程２）次に、図１２（Ａ），図１２（Ｂ）に示すように、実装予定領域（図１１（Ｂ）に示す実装予定領域３）に接着テープ１５を送り出す。接着テープ１５の接着フィルム１５ｂから、半導体素子（不図示）よりも一回り大きいサイズの接着シート４を切り分ける。切り分けた接着シート４を貼付ツール１１で加熱・加圧して、実装予定領域（図１１（Ｂ）に示す実装予定領域３）に接着シート４を貼付する（貼付工程）。ここで、接着テープ１５は、表面剥離ライナ１５ａと、６０〜８０℃で粘着性が増加するエポキシ樹脂製の接着フィルム１５ｂとから構成される２層構造のテープである。 (Step 2) Next, as shown in FIGS. 12 (A) and 12 (B), the adhesive tape 15 is sent out to the planned mounting area (the planned mounting area 3 shown in FIG. 11 (B)). The adhesive sheet 4 having a size slightly larger than a semiconductor element (not shown) is cut out from the adhesive film 15 b of the adhesive tape 15. The cut adhesive sheet 4 is heated and pressed with the sticking tool 11 to stick the adhesive sheet 4 to the mounting planned area (the mounting planned area 3 shown in FIG. 11B) (sticking process). Here, the adhesive tape 15 is a two-layer tape composed of a surface release liner 15a and an adhesive film 15b made of an epoxy resin whose adhesiveness increases at 60 to 80 ° C.
（工程３）次に、図１３（Ａ），図１３（Ｂ）に示すように、実装予定領域（図１１（Ｂ）に示す実装予定領域３）に貼付された接着シート４からはみ出さずに、半導体素子２を接着シート４の上に設置する（設置工程）。ここで、半導体素子２には、ワイヤボンディング工法やメッキ工法などで、先の尖った突起電極９が形成されている。 (Step 3) Next, as shown in FIGS. 13 (A) and 13 (B), it does not protrude from the adhesive sheet 4 affixed to the planned mounting area (the planned mounting area 3 shown in FIG. 11 (B)). Next, the semiconductor element 2 is installed on the adhesive sheet 4 (installation process). Here, the semiconductor element 2 is formed with a pointed protruding electrode 9 by a wire bonding method, a plating method or the like.
（工程４）次に、図１４（Ａ），図１４（Ｂ）に示すように、接着シート４の上に設置された半導体素子２を回路基板１に圧着で固定する。このとき、半導体素子２に熱と荷重とを加えて、突起電極９と基板電極７とを強固に接合する（圧着工程）。 (Step 4) Next, as shown in FIGS. 14A and 14B, the semiconductor element 2 placed on the adhesive sheet 4 is fixed to the circuit board 1 by pressure bonding. At this time, heat and a load are applied to the semiconductor element 2 to firmly bond the protruding electrode 9 and the substrate electrode 7 (crimping step).
そして、半導体素子２が実装された周囲に形成された基板電極６の上にクリームはんだ８を印刷で形成する。クリームはんだ８が形成された基板電極６の位置に合わせて受動部品５を実装する。場合によっては、受動部品５が実装された後に半導体素子２が実装されることもある。
しかしながら、従来の技術においては、受動部品５が実装された後に半導体素子２が実装される場合には、先に実装された受動部品５が、半導体素子２を実装するときの妨げになり、不具合が生じる場合がある。 However, in the conventional technique, when the semiconductor element 2 is mounted after the passive component 5 is mounted, the previously mounted passive component 5 hinders the mounting of the semiconductor element 2, which is a problem. May occur.
例えば、回路基板を小型化するために高密度で実装するとする。この場合において、受動部品５と半導体素子２との間に十分なクリアランスが確保され難い。このため、受動部品５が先に実装されると、図１５（Ａ），図１５（Ｂ）に示すように、接着フィルム１５ｂが受動部品５と接触し易くなり、それによって接着フィルム１５ｂが破れ易くなる。 For example, it is assumed that the circuit board is mounted at a high density in order to reduce the size of the circuit board. In this case, it is difficult to ensure a sufficient clearance between the passive component 5 and the semiconductor element 2. For this reason, when the passive component 5 is mounted first, as shown in FIGS. 15 (A) and 15 (B), the adhesive film 15b can easily come into contact with the passive component 5, whereby the adhesive film 15b is torn. It becomes easy.
具体的には、接着フィルム１５ｂが受動部品５と接触した状態で、貼付ツール１１が下降すれば、接着フィルム１５ｂにおいて受動部品５と接触する接触部分１５ｃが折れ曲がったり、破れたりする。また、貼付ツール１１の角で表面剥離ライナ１５ａが傷ついたり削れたりし、ゴミが生じて散乱する。 Specifically, when the application tool 11 is lowered while the adhesive film 15b is in contact with the passive component 5, the contact portion 15c that contacts the passive component 5 in the adhesive film 15b is bent or torn. Further, the surface peeling liner 15a is damaged or scraped at the corner of the sticking tool 11, and dust is generated and scattered.
また、十分なクリアランスを確保しようとして、接着テープ１５を貼付ツール１１に近づけると、貼付ツール１１からの輻射熱で、接着フィルム１５ｂにおいて接着シート４に隣接する隣接部分１５ｄが軟化する。そして、軟化した隣接部分１５ｄが冷えることによって硬化反応が起こり、隣接部分１５ｄが劣化する。 Further, when the adhesive tape 15 is brought close to the application tool 11 so as to ensure a sufficient clearance, the adjacent portion 15d adjacent to the adhesive sheet 4 in the adhesive film 15b is softened by the radiant heat from the application tool 11. And the hardening reaction occurs when the softened adjacent portion 15d is cooled, and the adjacent portion 15d is deteriorated.
このような問題については、半導体素子２を実装した後に受動部品５を実装することによって、解決することができる。しかし、その場合には、別の問題が生じる。
例えば、製品の小型化・軽量化に伴い、受動部品５が、１００５サイズの部品から０６０３サイズの部品に、さらに０６０３サイズの部品から０４０２サイズの部品に移行してきている。これに伴い、高精度のメタルマスクでクリームはんだを回路基板１に印刷する必要性が高まってきている。このような状況のなか、半導体素子２が実装された後に受動部品５が実装される場合においては、先に実装された半導体素子２が、高精度のメタルマスクを使用するときの妨げになり、高精度のメタルマスクを使用することができない。
Such a problem can be solved by mounting the passive component 5 after mounting the semiconductor element 2. However, in that case, another problem arises.
For example, with the reduction in size and weight of products, the passive component 5 has shifted from a 1005 size component to a 0603 size component, and further from a 0603 size component to a 0402 size component. Accordingly, there is an increasing need to print cream solder on the circuit board 1 with a high-precision metal mask. In such a situation, when the passive component 5 is mounted after the semiconductor element 2 is mounted, the previously mounted semiconductor element 2 becomes an obstacle when using a high-precision metal mask, A high-precision metal mask cannot be used.
これは、実装されている半導体素子２の位置・形状に合わせてエンボス加工を施したメタルマスクよりは、フラットのメタルマスクの方が、実装密度の高さや印刷バラツキの少なさで有利であり、印刷精度を高めることができる。このことから、大抵の高精度のメタルマスクがフラットであるからである。 This is because a flat metal mask is more advantageous in terms of high mounting density and less printing variation than a metal mask that has been embossed in accordance with the position and shape of the mounted semiconductor element 2. Printing accuracy can be increased. This is because most high-precision metal masks are flat.
このため、半導体素子２が妨げにならないように、受動部品５が実装された後に半導体素子２が実装される必要がある。しかし、受動部品５が実装された後に半導体素子２が実装される場合においては、上記の問題が生じる。 For this reason, it is necessary to mount the semiconductor element 2 after the passive component 5 is mounted so that the semiconductor element 2 does not interfere. However, when the semiconductor element 2 is mounted after the passive component 5 is mounted, the above problem occurs.
そこで、本発明は、上記問題に鑑みてなされたものであり、高密度で実装する場合のように、フリップチップ実装技術で実装される第１の電子部品と表面実装技術で実装される第２の電子部品との間に十分なクリアランスが確保され難い場合においても、接着テープに損傷を与えることなく、また接着テープを劣化させることなく、第２の電子部品が実装された回路基板に第１の電子部品を実装する装置および方法を提供することを目的とする。 Therefore, the present invention has been made in view of the above problems, and the first electronic component mounted by the flip chip mounting technique and the second mounted by the surface mounting technique as in the case of mounting at a high density. Even when it is difficult to secure a sufficient clearance between the first electronic component and the electronic component, the first electronic component is mounted on the circuit board on which the second electronic component is mounted without damaging the adhesive tape and without deteriorating the adhesive tape. An object of the present invention is to provide an apparatus and a method for mounting electronic components.
上記目的を達成するために、本発明に係わる以下の装置を用いる。第２の電子部品が実装された回路基板に前記第２の電子部品の周辺に第１の電子部品を実装するにあたり、前記第１の電子部品を固定するための接着シートを実装予定領域に貼付する貼付装置であって、前記接着シートを有する接着テープと、前記接着テープを送り出して、前記接着シートを前記実装予定領域に案内する案内部材と、前記接着シートを前記実装予定領域に加熱と同時に加圧で貼付する貼付ツールとを備え、前記接着テープを送り出す方向に向かって前記貼付ツールの前後両側に断熱材が取り付けられている貼付装置を用いる。 In order to achieve the above object, the following apparatus according to the present invention is used. When mounting the first electronic component around the second electronic component on the circuit board on which the second electronic component is mounted, an adhesive sheet for fixing the first electronic component is affixed to the region to be mounted An adhesive tape having the adhesive sheet; a guide member that feeds the adhesive tape to guide the adhesive sheet to the planned mounting area; and simultaneously heating the adhesive sheet to the planned mounting area. And a sticking device in which heat insulating materials are attached to both the front and rear sides of the sticking tool in the direction of feeding out the adhesive tape.
上記目的を達成するために、本発明に係わる以下の方法を用いる。第２の電子部品が実装された回路基板に前記第２の電子部品の周辺に第１の電子部品を実装するにあたり、前記第１の電子部品を固定するための接着シートを実装予定領域に貼付する貼付方法であって、案内部材で、前記接着シートを有する接着テープを送り出して、前記接着シートを前記実装予定領域に案内する第１の工程と、貼付ツールで、前記接着シートを前記実装予定領域に加熱と同時に加圧で貼付する第２の工程とを含み、前記貼付ツールとして、前記接着テープを送り出す方向に向かって前後両側に断熱材が取り付けられており、下部において前記接着テープに接触する部分がＲ面取りされているものを使用する貼付方法を用いる。 In order to achieve the above object, the following method according to the present invention is used. When mounting the first electronic component around the second electronic component on the circuit board on which the second electronic component is mounted, an adhesive sheet for fixing the first electronic component is affixed to the region to be mounted A first step of feeding an adhesive tape having the adhesive sheet with a guide member to guide the adhesive sheet to the planned mounting area; and a mounting tool for mounting the adhesive sheet with the application tool And a second step of applying pressure simultaneously with heating to the region, and as the application tool, heat insulating materials are attached on both front and rear sides in the direction of feeding out the adhesive tape, and contact the adhesive tape at the lower part A sticking method is used in which the part to be rounded is chamfered.
本発明によれば、実装予定領域の周囲上方に案内部材（ガイドローラ）が配置される。これによって、接着テープが第２の電子部品（受動部品）と接触することを回避することができる。断熱材において接着テープに対面する部分がＲ面取りされているので、接着テープ（表面剥離ライナ）が傷ついたり削れたりすることを回避することができる。貼付ツールからの輻射熱が断熱材で遮断されるので、隣接部分が軟化することを抑止することができる。硬化反応が起こり難くなり、隣接部分が劣化することを回避することができる。 According to the present invention, the guide member (guide roller) is disposed above the periphery of the planned mounting area. Thereby, it can avoid that an adhesive tape contacts a 2nd electronic component (passive component). Since the portion facing the adhesive tape in the heat insulating material is rounded, it is possible to avoid the adhesive tape (surface peeling liner) from being damaged or scraped. Since the radiant heat from the application tool is blocked by the heat insulating material, it is possible to prevent the adjacent portion from being softened. It is difficult for the curing reaction to occur and deterioration of the adjacent portion can be avoided.
これらのことから、第２の電子部品（受動部品）と第１の電子部品（半導体素子）との間に十分なクリアランスが確保され難い場合においても、接着テープに損傷を与えることなく、また接着テープを劣化させることなく、第２の電子部品（受動部品）が実装された回路基板に第１の電子部品（半導体素子）を実装することができる。限られた領域内を最大限に使用して、実装密度を高くすることができる。特に、小型化・軽量化が要求される携帯電話装置やデジタルカメラなどの製品に使用される半導体パッケージに対して非常に有効である。 Therefore, even when it is difficult to secure a sufficient clearance between the second electronic component (passive component) and the first electronic component (semiconductor element), the adhesive tape is not damaged and bonded. The first electronic component (semiconductor element) can be mounted on the circuit board on which the second electronic component (passive component) is mounted without degrading the tape. The packaging density can be increased by making the best use of the limited area. In particular, it is very effective for semiconductor packages used in products such as mobile phone devices and digital cameras that are required to be reduced in size and weight.
（実施の形態）
以下、本発明に係わる実施の形態について説明する。
＜概要＞
図１に示すように、実装システム１００は、回路基板１０１に半導体素子１０２をフリップチップ実装技術で実装するシステムである。回路基板１０１において半導体素子１０２が実装される実装予定領域１０３に接着シート１０４を加熱・加圧で貼付する貼付装置１１０を備える。
(Embodiment)
Embodiments according to the present invention will be described below.
<Overview>
As shown in FIG. 1, the mounting system 100 is a system for mounting a semiconductor element 102 on a circuit board 101 by a flip chip mounting technique. The circuit board 101 includes a pasting device 110 for pasting the adhesive sheet 104 to the mounting planned area 103 on which the semiconductor element 102 is mounted by heating and pressing.
図２（Ａ），図２（Ｂ）に示すように、回路基板１０１は、フリップチップ実装技術に対応した回路基板である。ここでは、実装予定領域１０３の周囲に形成された基板電極１０６の上にクリームはんだ１０８を印刷で形成する。クリームはんだ１０８が形成された基板電極１０６の位置に合わせて受動部品１０５が表面実装技術で実装されている。図３（Ａ），図３（Ｂ）に示すように、回路基板１０１の表面には、半導体素子１０２が実装される位置に合わせて基板電極１０７が形成されている。受動部品１０５と同一の平面上に半導体素子１０２がフリップチップ実装技術で実装される。 As shown in FIGS. 2A and 2B, the circuit board 101 is a circuit board corresponding to the flip chip mounting technology. Here, cream solder 108 is formed by printing on the substrate electrode 106 formed around the planned mounting region 103. The passive component 105 is mounted by surface mounting technology in accordance with the position of the substrate electrode 106 on which the cream solder 108 is formed. As shown in FIGS. 3A and 3B, a substrate electrode 107 is formed on the surface of the circuit board 101 in accordance with the position where the semiconductor element 102 is mounted. The semiconductor element 102 is mounted on the same plane as the passive component 105 by a flip chip mounting technique.
図４に示すように、貼付装置１１０は、実装予定領域（図２（Ｂ）に示す実装予定領域１０３）に半導体素子（図３（Ｂ）に示す半導体素子１０２）を仮固定する接着テープ１１５を実装予定領域（図２（Ｂ）に示す実装予定領域１０３）に案内するガイドローラ１１３と、接着テープ１１５から切り分けた接着シート１０４を実装予定領域（図２（Ｂ）に示す実装予定領域１０３）に加熱・加圧で貼付する貼付ツール１１１とを備える。ガイドローラ１１３が実装予定領域（図２（Ｂ）に示す実装予定領域１０３）の周囲上方に配置され、接着テープ１１５において接着シート１０４に隣接する隣接部分１１５ｄに対面する貼付ツール１１１の側面に断熱材１１１ｂが取り付けられている。さらに、断熱材１１１ｂの下部において接着テープ１１５に対面する部分がＲ面取りされている。隣接部分１１５ｄが断熱材１１１ｂと接触している。 As shown in FIG. 4, the sticking device 110 has an adhesive tape 115 that temporarily fixes a semiconductor element (semiconductor element 102 shown in FIG. 3B) to a mounting planned area (scheduled mounting area 103 shown in FIG. 2B). The guide roller 113 that guides to the scheduled mounting area (the planned mounting area 103 shown in FIG. 2B) and the adhesive sheet 104 cut from the adhesive tape 115 are mounted in the planned mounting area (the planned mounting area 103 shown in FIG. 2B). And a pasting tool 111 for pasting by heating and pressing. The guide roller 113 is disposed above the periphery of the planned mounting area (the planned mounting area 103 shown in FIG. 2B), and insulates the side surface of the sticking tool 111 facing the adjacent portion 115d adjacent to the adhesive sheet 104 on the adhesive tape 115. A material 111b is attached. Further, a portion facing the adhesive tape 115 is chamfered at the bottom of the heat insulating material 111b. The adjacent portion 115d is in contact with the heat insulating material 111b.
これによって、ガイドローラ１１３が受動部品１０５の上方に配置されるので、接着テープ１１５が受動部品１０５と接触することを回避することができる。断熱材１１１ｂにおいて接着テープ１１５に対面する部分がＲ面取りされているので、接着テープ１１５が傷ついたり削れたりすることを回避することができる。貼付ツール１１１からの輻射熱が断熱材１１１ｂで遮断されるので、隣接部分１１５ｄが軟化することを抑止することができる。それによって、硬化反応が起こり難くなり、隣接部分１１５ｄが劣化することを回避することができる。 Accordingly, since the guide roller 113 is disposed above the passive component 105, it is possible to prevent the adhesive tape 115 from coming into contact with the passive component 105. Since the portion facing the adhesive tape 115 in the heat insulating material 111b is rounded, it is possible to prevent the adhesive tape 115 from being damaged or scraped. Since the radiant heat from the sticking tool 111 is blocked by the heat insulating material 111b, it is possible to prevent the adjacent portion 115d from being softened. This makes it difficult for the curing reaction to occur and prevents the adjacent portion 115d from deteriorating.
これらのことから、受動部品１０５と半導体素子１０２との間に十分なクリアランスが確保され難い場合においても、接着テープ１１５に損傷を与えることなく、また接着テープ１１５を劣化させることなく、受動部品１０５が実装された回路基板１０１に半導体素子１０２を実装することができる。 For these reasons, even when it is difficult to ensure a sufficient clearance between the passive component 105 and the semiconductor element 102, the passive component 105 is not damaged without damaging the adhesive tape 115 and without deteriorating the adhesive tape 115. The semiconductor element 102 can be mounted on the circuit board 101 on which is mounted.
＜実装システム１００＞
ここでは、一例として、図１に示すように、実装システム１００は、貼付装置１１０と、設置装置１２０と、圧着装置１３０とを備える。
<Mounting system 100>
Here, as an example, as illustrated in FIG. 1, the mounting system 100 includes a pasting device 110, an installation device 120, and a crimping device 130.
貼付装置１１０は、実装予定領域１０３に接着シート１０４を貼付する装置である。制御装置１４１に設定された設計データに基づいて、制御装置１４１によって制御される。
設置装置１２０は、実装予定領域１０３に貼付された接着シート１０４の上に半導体素子１０２を設置する装置である。制御装置１４２に設定された設定データに基づいて、制御装置１４２によって制御される。
The sticking device 110 is a device for sticking the adhesive sheet 104 to the planned mounting area 103. Based on the design data set in the control device 141, the control device 141 controls the design data.
The installation device 120 is a device that installs the semiconductor element 102 on the adhesive sheet 104 attached to the planned mounting area 103. Control is performed by the control device 142 based on the setting data set in the control device 142.
圧着装置１３０は、接着シート１０４の上に設置された半導体素子１０２を回路基板１０１に圧着で固定する装置である。制御装置１４３に設定された設定データに基づいて、制御装置１４３によって制御される。 The crimping device 130 is a device that fixes the semiconductor element 102 installed on the adhesive sheet 104 to the circuit board 101 by crimping. Control is performed by the control device 143 based on the setting data set in the control device 143.
＜貼付装置１１０＞
ここでは、一例として、図１，図４に示すように、貼付装置１１０は、貼付ツール１１１と、搬送台１１２と、ガイドローラ１１３と、剥離ローラ１１４とを備える。
<Attaching device 110>
Here, as an example, as shown in FIGS. 1 and 4, the sticking device 110 includes a sticking tool 111, a transport table 112, a guide roller 113, and a peeling roller 114.
貼付ツール１１１は、実装予定領域１０３に接着シート１０４を貼付するツールである。回路基板１０１よりも上方に配置され、垂直方向（Ｚ方向）に昇降可能である。実装予定領域１０３に接着シート１０４を貼付するときには、接着シート１０４が実装予定領域１０３に接触するまで下降し、接着シート１０４を加熱・加圧する。実装予定領域１０３に接着シート１０４を貼付した後には、上昇する。 The sticking tool 111 is a tool for sticking the adhesive sheet 104 to the scheduled mounting area 103. It is disposed above the circuit board 101 and can be moved up and down in the vertical direction (Z direction). When affixing the adhesive sheet 104 to the planned mounting area 103, the adhesive sheet 104 is lowered until it comes into contact with the planned mounting area 103, and the adhesive sheet 104 is heated and pressurized. After the adhesive sheet 104 is pasted on the mounting scheduled area 103, it rises.
また、貼付ツール１１１は、少なくとも接着テープ１１５を送り出す方向（Ｘ方向）の下部両端部がＲ面取りされた直方体である。下面の平坦領域の縦横寸法が、実装予定領域１０３の周囲に実装された受動部品１０５に下部が接触しない範囲内で、実装予定領域１０３に貼付される接着シート１０４の縦横寸法以上である。 Further, the sticking tool 111 is a rectangular parallelepiped in which at least both lower ends in the direction (X direction) for feeding out the adhesive tape 115 are rounded. The vertical and horizontal dimensions of the flat area on the lower surface are equal to or larger than the vertical and horizontal dimensions of the adhesive sheet 104 attached to the planned mounting area 103 within a range where the lower part does not contact the passive component 105 mounted around the planned mounting area 103.
また、貼付ツール１１１は、貼付ツール１１１を熱するヒータ１１１ａが内蔵されている。側面から下面にかけて丸みを帯びた断熱材１１１ｂが接着テープ１１５に対面する両側に取り付けられている。 Moreover, the sticking tool 111 has a built-in heater 111a for heating the sticking tool 111. The heat insulating material 111b rounded from the side surface to the lower surface is attached to both sides facing the adhesive tape 115.
搬送台１１２は、回路基板１０１が吸着で固定される台である。回路基板１０１の裏面側に配置され、水平方向（Ｚ方向に直交する方向）に移動可能である。貼付ツール１１１が下降するよりも先に、実装予定領域１０３が貼付ツール１１１の下方に来るように移動する。実装予定領域１０３に接着シート１０４が貼付されるまで待機する。 The transport table 112 is a table on which the circuit board 101 is fixed by suction. It is arranged on the back side of the circuit board 101 and is movable in the horizontal direction (direction perpendicular to the Z direction). Before the sticking tool 111 descends, the mounting scheduled area 103 moves so as to be below the sticking tool 111. It waits until the adhesive sheet 104 is affixed to the mounting region 103.
ガイドローラ１１３は、接着テープ１１５を実装予定領域１０３に送り出すローラである。回路基板１０１よりも上方に配置され、Ｘ方向とＺ方向とに直交する方向を軸方向として回転可能であり、Ｘ方向に移動可能である。実装予定領域（図２（Ｂ）に示す実装予定領域１０３）に接着シート１０４を貼付するときには、実装予定領域（図２（Ｂ）に示す実装予定領域１０３）の左方に実装された受動部品１０５の上方に配置される。 The guide roller 113 is a roller that feeds the adhesive tape 115 to the planned mounting area 103. It is disposed above the circuit board 101, can rotate about the direction orthogonal to the X direction and the Z direction as an axial direction, and can move in the X direction. When the adhesive sheet 104 is affixed to the planned mounting area (the planned mounting area 103 shown in FIG. 2B), the passive component mounted on the left side of the planned mounting area (the planned mounting area 103 shown in FIG. 2B) 105 is disposed above.
剥離ローラ１１４は、接着シート１０４（接着フィルム１１５ｂ）から表面剥離ライナ１１５ａを引き剥がすローラである。回路基板１０１よりも上方に配置され、Ｘ方向とＺ方向とに直交する方向を軸方向として回転可能であり、Ｘ方向に移動可能である。実装予定領域（図２（Ｂ）に示す実装予定領域１０３）に接着シート１０４を貼付するときには、ガイドローラ１１３と剥離ローラ１１４との間隙に貼付ツール１１１が出入りできるように、実装予定領域１０３の右方に実装された受動部品１０５の上方に配置される。実装予定領域１０３に接着シート１０４を貼付した後には、ガイドローラ１１３の方へと移動し、実装予定領域１０３の上方に配置される。 The peeling roller 114 is a roller for peeling off the surface peeling liner 115a from the adhesive sheet 104 (adhesive film 115b). It is disposed above the circuit board 101, can rotate about the direction orthogonal to the X direction and the Z direction as an axial direction, and can move in the X direction. When affixing the adhesive sheet 104 to the mounting scheduled area (scheduled mounting area 103 shown in FIG. 2B), the mounting tool 111 can be moved in and out of the gap between the guide roller 113 and the peeling roller 114. It is arranged above the passive component 105 mounted on the right side. After affixing the adhesive sheet 104 to the scheduled mounting area 103, the adhesive sheet 104 moves toward the guide roller 113 and is disposed above the planned mounting area 103.
接着テープ１１５は、表面剥離ライナ１１５ａと、接着フィルム１１５ｂと、裏面剥離ライナ１１５ｃとから構成される３層構造のテープである。
表面剥離ライナ１１５ａと裏面剥離ライナ１１５ｃとは、外部から接着フィルム１１５ｂを保護するテープである。剥離可能な状態で接着フィルム１１５ｂに貼付されている。
The adhesive tape 115 is a three-layer tape composed of a front surface release liner 115a, an adhesive film 115b, and a back surface release liner 115c.
The front surface release liner 115a and the back surface release liner 115c are tapes that protect the adhesive film 115b from the outside. Affixed to the adhesive film 115b in a peelable state.
接着フィルム１１５ｂは、６０〜８０℃で粘着性が増加するエポキシ樹脂製のテープである。表面剥離ライナ１１５ａと裏面剥離ライナ１１５ｃとで挟まれている。
また、接着テープ１１５は、表面剥離ライナ１１５ａを上にして先端がガイドローラ１１３に掛けられ、ガイドローラ１１３の右方に位置する裏面剥離ライナ１１５ｃの部分が捲られ、捲られた裏面剥離ライナ１１５ｃの部分がガイドローラ１１３の左方に送り出される。裏面剥離ライナ１１５ｃが捲られた接着テープ１１５の部分に、カッターユニット（不図示）で切れ込みが入れられる。このとき、表面剥離ライナ１１５ａが切り離されずに、実装予定領域（図２（Ｂ）に示す実装予定領域１０３）に実装される半導体素子（図３（Ｂ）に示す半導体素子１０２）の横寸法よりも少し長めに接着フィルム１１５ｂが切り分けられる。
The adhesive film 115b is an epoxy resin tape whose tackiness increases at 60 to 80 ° C. It is sandwiched between the front surface release liner 115a and the back surface release liner 115c.
Also, the adhesive tape 115 is hung on the guide roller 113 with the front surface release liner 115a facing upward, and the back surface release liner 115c located on the right side of the guide roller 113 is rolled, and the back surface release liner 115c that has been rolled Is fed to the left of the guide roller 113. A notch is cut by a cutter unit (not shown) in the portion of the adhesive tape 115 on which the backside release liner 115c is wound. At this time, from the lateral dimension of the semiconductor element (semiconductor element 102 shown in FIG. 3B) mounted in the mounting expected area (scheduled mounting area 103 shown in FIG. 2B) without separating the surface peeling liner 115a. The adhesive film 115b is cut a little longer.
また、接着テープ１１５は、接着シート１０４から引き剥がされた表面剥離ライナ１１５ａの部分が剥離ローラ１１４に掛けられ、剥離ローラ１１４の右方に送り出される。ここで、ガイドローラ１１３よりも剥離ローラ１１４の方が軸の位置が高く、接着シート１０４の右側から表面剥離ライナ１１５ａが剥がれ易くなっている。 In addition, the surface of the surface peeling liner 115 a that has been peeled off from the adhesive sheet 104 is hung on the peeling roller 114, and the adhesive tape 115 is sent to the right side of the peeling roller 114. Here, the peeling roller 114 has a higher axial position than the guide roller 113, and the surface peeling liner 115 a is easily peeled off from the right side of the adhesive sheet 104.
また、接着テープ１１５は、接着シート１０４が実装予定領域１０３に接触するまで貼付ツール１１１が下降したときには、Ｕ字状に撓む。このとき、裏面剥離ライナ１１５ｃは、ガイドローラ１１３の円周の右側半分（０時から６時までの円周部分）と接触する。
表面剥離ライナ１１５ａは、剥離ローラ１１４の円周の左上（９時から１２時までの円周部分）と接触する。
Further, the adhesive tape 115 bends in a U shape when the application tool 111 is lowered until the adhesive sheet 104 contacts the planned mounting area 103. At this time, the back surface peeling liner 115c contacts the right half of the circumference of the guide roller 113 (circumferential portion from 0 o'clock to 6 o'clock).
The surface peeling liner 115a contacts the upper left of the circumference of the peeling roller 114 (circumferential portion from 9 o'clock to 12 o'clock).
このように、貼付装置１１０は、下面の平坦領域の縦横寸法が接着シート１０４の縦横寸法以上であるので、接着シート１０４に熱・荷重を均一に加えることができる。また、貼付ツール１１１の側面に断熱材１１１ｂが取り付けられているので、接着フィルム１１５ｂにおいて接着シート１０４に隣接する隣接部分１１５ｄが軟化することを抑止することができる。硬化反応が起こり難くなり、隣接部分１１５ｄが劣化することを回避することができる。断熱材１１１ｂにおいて接着テープ１１５に対面する部分がＲ面取りされているので、表面剥離ライナ１１５ａが傷ついたり削れたりし難くなり、接着テープ１１５が損傷することを回避することができる。 Thus, since the vertical and horizontal dimensions of the flat region on the lower surface are equal to or larger than the vertical and horizontal dimensions of the adhesive sheet 104, the sticking device 110 can apply heat and load to the adhesive sheet 104 uniformly. Moreover, since the heat insulating material 111b is attached to the side surface of the sticking tool 111, it is possible to prevent the adjacent portion 115d adjacent to the adhesive sheet 104 in the adhesive film 115b from being softened. It is difficult for the curing reaction to occur, and the adjacent portion 115d can be prevented from deteriorating. Since the portion facing the adhesive tape 115 in the heat insulating material 111b is rounded, it is difficult for the surface peeling liner 115a to be damaged or scraped, and the adhesive tape 115 can be prevented from being damaged.
なお、断熱材１１１ｂとして、厚み２ｍｍのマイカセラミックスを使用するとしてもよい。ここで、マイカセラミックスは、熱伝導率が、レーザーフラッシュ法で、０．０００５〜０．０１ｃａｌ／ｃｍ・ｓ・℃である。耐熱温度が、最大１２００℃である。旋盤、フライス、穴あけ等で精密加工したときの加工精度が１０μｍである。 Note that mica ceramics having a thickness of 2 mm may be used as the heat insulating material 111b. Here, the mica ceramic has a thermal conductivity of 0.0005 to 0.01 cal / cm · s · ° C. by a laser flash method. The maximum heat resistance is 1200 ° C. The processing accuracy when precision processing is performed by a lathe, milling, drilling or the like is 10 μm.
例えば、ヒータ１１１ａで１３０℃に温度調整された貼付ツール１１１で、１秒間、接着テープ１１５が加熱・加圧されたとする。この場合において、接着シート１０４の温度が１３０℃ぐらいまで上昇し、接着テープ１１５において断熱材１１１ｂと接触する部分の温度が６０℃手前ぐらいまで上昇した。このように、接着テープ１１５と接触する両側に断熱材１１１ｂを備えるので、接着テープ１１５の温度上昇を抑えることができる。 For example, it is assumed that the adhesive tape 115 is heated and pressurized for 1 second by the sticking tool 111 whose temperature is adjusted to 130 ° C. by the heater 111a. In this case, the temperature of the adhesive sheet 104 increased to about 130 ° C., and the temperature of the portion of the adhesive tape 115 that contacts the heat insulating material 111b increased to about 60 ° C. Thus, since the heat insulating material 111b is provided on both sides in contact with the adhesive tape 115, the temperature rise of the adhesive tape 115 can be suppressed.
＜設置装置１２０＞
ここでは、一例として、図１，図５に示すように、設置装置１２０は、設置ツール１２１と、搬送台１２２とを備える。
<Installation device 120>
Here, as an example, as shown in FIGS. 1 and 5, the installation device 120 includes an installation tool 121 and a transport table 122.
設置ツール１２１は、接着シート１０４の上に半導体素子１０２を設置するツールである。回路基板１０１よりも上方に配置され、垂直方向（Ｚ方向）に昇降可能である。接着シート１０４の上に半導体素子１０２を設置するときには、半導体素子１０２の突起電極１０９が接着シート１０４に突き刺さるまで下降する。 The installation tool 121 is a tool for installing the semiconductor element 102 on the adhesive sheet 104. It is disposed above the circuit board 101 and can be moved up and down in the vertical direction (Z direction). When the semiconductor element 102 is installed on the adhesive sheet 104, the semiconductor element 102 is lowered until the protruding electrode 109 of the semiconductor element 102 pierces the adhesive sheet 104.
ここで、半導体素子１０２には、ワイヤボンディング工法やメッキ工法などで、先の尖った突起電極１０９が形成されている。また、半導体素子１０２として、電気検査で良品と判定されたものを使用する。 Here, the semiconductor element 102 is formed with a pointed protruding electrode 109 by a wire bonding method or a plating method. In addition, a semiconductor element 102 that is determined to be a non-defective product by electrical inspection is used.
また、設置ツール１２１は、上段１２１ａと下段１２１ｂとからなる段状の柱体である。下段１２１ｂの下面の縦横寸法が、接着シート１０４の周囲に実装された受動部品１０５に下段が接触しない範囲内で、接着シート１０４の上に設置される半導体素子１０２の縦横寸法以上である。 In addition, the installation tool 121 is a stepped column body including an upper stage 121a and a lower stage 121b. The vertical and horizontal dimensions of the lower surface of the lower stage 121 b are equal to or larger than the vertical and horizontal dimensions of the semiconductor element 102 installed on the adhesive sheet 104 within a range where the lower stage does not contact the passive component 105 mounted around the adhesive sheet 104.
また、設置ツール１２１は、下段１２１ｂの下面中央に形成された吸引口１２１ｃから垂直方向（Ｚ方向）に下段１２１ｂと上段１２１ａとを貫通した吸引路１２１ｄが形成されている。接着シート１０４の上に半導体素子１０２を設置するときには、突起電極１０９が形成されている面を下にして半導体素子１０２を吸引し、半導体素子１０２を下段１２１ｂの下面に密着する。接着シート１０４の上に半導体素子１０２を設置した後には、吸引を解除することによって、半導体素子１０２を下段１２１ｂの下面から遊離し、設置ツール１２１だけ上昇する。 In addition, the installation tool 121 has a suction path 121d penetrating the lower stage 121b and the upper stage 121a in the vertical direction (Z direction) from a suction port 121c formed in the lower surface center of the lower stage 121b. When the semiconductor element 102 is placed on the adhesive sheet 104, the semiconductor element 102 is sucked with the surface on which the protruding electrode 109 is formed facing down, and the semiconductor element 102 is brought into close contact with the lower surface of the lower stage 121b. After the semiconductor element 102 is installed on the adhesive sheet 104, the semiconductor element 102 is released from the lower surface of the lower stage 121b by releasing the suction, and the installation tool 121 is raised.
搬送台１２２は、回路基板１０１が吸着で固定される台である。回路基板１０１の裏面側に配置され、水平方向（Ｚ方向に直交する方向）に移動可能である。設置ツール１２１が下降するよりも先に、接着シート１０４が設置ツール１２１の下方に来るように移動する。接着シート１０４に半導体素子１０２が設置されるまで待機する。 The transfer table 122 is a table on which the circuit board 101 is fixed by suction. It is arranged on the back side of the circuit board 101 and is movable in the horizontal direction (direction perpendicular to the Z direction). Prior to the installation tool 121 descending, the adhesive sheet 104 moves so as to be below the installation tool 121. Wait until the semiconductor element 102 is placed on the adhesive sheet 104.
＜圧着装置１３０＞
ここでは、一例として、図１，図６に示すように、圧着装置１３０は、圧着ツール１３１と、搬送台１３２と、基板押さえ１３３とを備える。
<Crimping device 130>
Here, as an example, as shown in FIGS. 1 and 6, the crimping apparatus 130 includes a crimping tool 131, a transport table 132, and a substrate holder 133.
圧着ツール１３１は、半導体素子１０２を回路基板１０１に圧着で固定するツールである。回路基板１０１よりも上方に配置され、垂直方向（Ｚ方向）に昇降可能である。半導体素子１０２を回路基板１０１に圧着で固定するときには、保護テープ１３４を介して、半導体素子１０２に接触するまで下降し、半導体素子１０２を加熱・加圧する。 The crimping tool 131 is a tool for fixing the semiconductor element 102 to the circuit board 101 by crimping. It is disposed above the circuit board 101 and can be moved up and down in the vertical direction (Z direction). When the semiconductor element 102 is fixed to the circuit board 101 by pressure bonding, the semiconductor element 102 is lowered through the protective tape 134 until it contacts the semiconductor element 102, and the semiconductor element 102 is heated and pressurized.
また、圧着ツール１３１は、上段１３１ａと下段１３１ｂとからなる段状の柱体である。下段１３１ｂの下面の縦横寸法が、半導体素子１０２の周囲に実装された受動部品１０５に下段１３１ｂが接触しない範囲内で、回路基板１０１に固定される半導体素子１０２の縦横寸法以上である。 Further, the crimping tool 131 is a stepped column body including an upper stage 131a and a lower stage 131b. The vertical and horizontal dimensions of the lower surface of the lower stage 131 b are equal to or larger than the vertical and horizontal dimensions of the semiconductor element 102 fixed to the circuit board 101 within a range in which the lower stage 131 b does not contact the passive component 105 mounted around the semiconductor element 102.
また、圧着ツール１３１は、圧着ツール１３１を熱するヒータ１３１ｃが上段１３１ａに内蔵されている。ダイヤモンドチップ１３１ｄが下段１３１ｂの下面に取り付けられている。 The crimping tool 131 includes a heater 131c for heating the crimping tool 131 in the upper stage 131a. A diamond tip 131d is attached to the lower surface of the lower stage 131b.
このように、圧着ツール１３１は、ダイヤモンドチップ１３１ｄによってヘッド剛性が確保されているので、圧着ツール１３１に高荷重を加えたときに、ヘッド剛性負けによる横ずれが起こり難く、半導体素子１０２に高荷重を均一に加えることができる。 Thus, since the crimping tool 131 has the head rigidity secured by the diamond tip 131 d, when a high load is applied to the crimping tool 131, the lateral displacement due to the loss of the head rigidity hardly occurs, and the semiconductor element 102 is loaded with a high load. Can be added uniformly.
搬送台１３２は、回路基板１０１が吸着で固定される台である。回路基板１０１の裏面側に配置され、水平方向（Ｚ方向に直交する方向）に移動可能である。基板押さえ１３３が下降するよりも先に、半導体素子１０２が圧着ツール１３１の下方に来るように移動する。半導体素子１０２が回路基板１０１に圧着で固定されるまで待機する。 The transport table 132 is a table on which the circuit board 101 is fixed by suction. It is arranged on the back side of the circuit board 101 and is movable in the horizontal direction (direction perpendicular to the Z direction). The semiconductor element 102 moves so as to come below the crimping tool 131 before the substrate holder 133 is lowered. It waits until the semiconductor element 102 is fixed to the circuit board 101 by pressure bonding.
基板押さえ１３３は、回路基板１０１を押さえて回路基板１０１の反りを直すツールである。回路基板１０１よりも上方に配置され、垂直方向（Ｚ方向）に昇降可能である。圧着ツール１３１よりも先に、足部１３３ａ，１３３ｂが回路基板１０１に接触するまで下降し、回路基板１０１に下向きの力を加える。これによって、回路基板１０１と搬送台１３２とが密着し、回路基板１０１の反りを抑えることができる。 The board presser 133 is a tool for pressing the circuit board 101 and correcting the warp of the circuit board 101. It is disposed above the circuit board 101 and can be moved up and down in the vertical direction (Z direction). Prior to the crimping tool 131, the legs 133a and 133b are lowered until they contact the circuit board 101, and a downward force is applied to the circuit board 101. As a result, the circuit board 101 and the carriage 132 are brought into close contact with each other, and the warp of the circuit board 101 can be suppressed.
また、基板押さえ１３３は、足部１３３ａ，１３３ｂと手部１３３ｃ，１３３ｄとからなるフレームである。足部１３３ａ，１３３ｂの下部に切欠き１３３ｅ，１３３ｆが形成されている。手部１３３ｃ，１３３ｄに、Ｘ方向とＺ方向とに直交する方向を軸方向として回転可能な軸１３３ｇ，１３３ｈが取り付けられている。切欠き１３３ｅ，１３３ｆを通過するようにして軸１３３ｇ，１３３ｈの間に保護テープ１３４が張られている。切欠き１３３ｅ，１３３ｆのＸ方向とＺ方向とに直交する方向の寸法が、保護テープ１３４の幅（Ｘ方向とＺ方向とに直交する方向の長さ）以上である。切欠き１３３ｅ，１３３ｆのＺ方向の寸法が、半導体素子１０２の表面と回路基板１０１の表面との距離（Ｚ方向の間隔）以下である。軸１３３ｇ，１３３ｈに巻き取られた保護テープ１３４が半導体素子１０２の周囲に実装された受動部品１０５と接触しない範囲内で軸１３３ｇ，１３３ｈが配置されている。 Moreover, the board | substrate holding | suppressing 133 is a flame | frame which consists of the leg parts 133a and 133b and the hand parts 133c and 133d. Notches 133e and 133f are formed in the lower portions of the foot portions 133a and 133b. Shafts 133g and 133h are attached to the hands 133c and 133d. The shafts 133g and 133h are rotatable with the direction orthogonal to the X direction and the Z direction as axial directions. A protective tape 134 is stretched between the shafts 133g and 133h so as to pass through the notches 133e and 133f. The dimensions of the notches 133e and 133f in the direction perpendicular to the X direction and the Z direction are equal to or greater than the width of the protective tape 134 (the length in the direction perpendicular to the X direction and the Z direction). The dimensions in the Z direction of the notches 133e and 133f are equal to or less than the distance (Z-direction interval) between the surface of the semiconductor element 102 and the surface of the circuit board 101. The shafts 133g and 133h are arranged within a range in which the protective tape 134 wound around the shafts 133g and 133h does not come into contact with the passive component 105 mounted around the semiconductor element 102.
また、基板押さえ１３３は、足部１３３ａ，１３３ｂと手部１３３ｃ，１３３ｄとによって、圧着ツール１３１が出入り可能な通路１３３ｉが形成されている。通路１３３ｉの縦横寸法が、半導体素子１０２の周囲に実装された受動部品１０５に足部１３３ａ，１３３ｂが接触しない範囲内で、半導体素子１０２の縦横寸法以上である。さらに、半導体素子１０２の縦横寸法に応じて、通路１３３ｉの縦横寸法が変更可能である。 Further, in the substrate presser 133, a passage 133i through which the crimping tool 131 can go in and out is formed by the legs 133a and 133b and the hands 133c and 133d. The vertical and horizontal dimensions of the passage 133 i are equal to or larger than the vertical and horizontal dimensions of the semiconductor element 102 as long as the feet 133 a and 133 b do not contact the passive component 105 mounted around the semiconductor element 102. Furthermore, the vertical and horizontal dimensions of the passage 133 i can be changed according to the vertical and horizontal dimensions of the semiconductor element 102.
なお、保護テープ１３４として、弾性率が５５０ＭＰａであって１２．５μｍ厚のポリイミドフィルムと、弾性率が３９２ＭＰａであって５．０μｍ厚のフッ化樹脂フィルムとの２層構造のテープを使用するとしてもよい。 As the protective tape 134, a tape having a two-layer structure of a polyimide film having an elastic modulus of 550 MPa and a thickness of 12.5 μm and a fluororesin film having an elastic modulus of 392 MPa and a thickness of 5.0 μm is used. Also good.
＜実装方法＞
次に、実装システム１００を使用した実装方法について説明する。ここでは、下記（工程１）〜（工程４）の実装方法によって、半導体素子１０２が回路基板１０１に実装される。
<Mounting method>
Next, a mounting method using the mounting system 100 will be described. Here, the semiconductor element 102 is mounted on the circuit board 101 by the following mounting methods (Step 1) to (Step 4).
＜準備工程＞
（工程１）まず、図２（Ａ），図２（Ｂ）に示すように、実装予定領域１０３の周囲に受動部品１０５が実装された回路基板１０１を準備する（準備工程）。ここで、実装予定領域１０３の周囲に受動部品１０５が実装された回路基板１０１は、下記（手順１）〜（手順６）に従って作製される。
<Preparation process>
(Step 1) First, as shown in FIG. 2A and FIG. 2B, a circuit board 101 on which the passive component 105 is mounted around the planned mounting region 103 is prepared (preparation step). Here, the circuit board 101 on which the passive component 105 is mounted around the mounting region 103 is manufactured according to the following (Procedure 1) to (Procedure 6).
（手順１）図７（Ａ），図７（Ｂ）に示す回路基板１０１の上にメタルマスク（不図示）を設置する。
ここで、回路基板１０１は、フリップチップ実装技術に対応した基板である。受動部品（図２（Ａ），図２（Ｂ）に示す受動部品１０５）が配置される位置に合わせて基板電極１０６が形成されている。また、半導体素子（図３（Ａ），図３（Ｂ）に示す半導体素子１０２）が配置される位置に合わせて基板電極１０７が形成されている。ここでは、回路基板１０１として、４〜６層のアリブＢ基板や６〜８層のビルドアップ基板などを使用する。
(Procedure 1) A metal mask (not shown) is placed on the circuit board 101 shown in FIGS. 7 (A) and 7 (B).
Here, the circuit board 101 is a board corresponding to the flip chip mounting technology. The substrate electrode 106 is formed in accordance with the position where the passive component (the passive component 105 shown in FIGS. 2A and 2B) is disposed. A substrate electrode 107 is formed in accordance with a position where the semiconductor element (semiconductor element 102 shown in FIGS. 3A and 3B) is disposed. Here, as the circuit board 101, a 4 to 6 layer Arib B board, a 6 to 8 layer build-up board, or the like is used.
また、基板電極１０６，１０７には、金メッキが施されている。これによって、加熱したときに酸化膜が形成されること無く、良好な接合が得られる。ここでは、基板電極１０６，１０７として、回路基板１０１に形成された銅電極の上に無電解ニッケルメッキが施されて３〜７μｍの薄膜が形成され、さらに、その上に無電解金メッキが施されて０．０３〜０．１０μｍの薄膜が形成された電極である。 The substrate electrodes 106 and 107 are plated with gold. As a result, an excellent film can be obtained without forming an oxide film when heated. Here, as the substrate electrodes 106 and 107, an electroless nickel plating is formed on the copper electrode formed on the circuit board 101 to form a thin film of 3 to 7 μm, and further, an electroless gold plating is applied thereon. The electrode is formed with a thin film of 0.03-0.10 μm.
メタルマスク（不図示）は、基板電極１０６の位置に合わせて開口が形成された金属製の印刷版である。
（手順２）メタルマスク（不図示）の上からクリームはんだを塗布し、受動部品（図２（Ａ）に示す受動部品１０５）が配置される基板電極１０６の上にクリームはんだ（図２（Ａ）に示すクリームはんだ１０８）を形成する。
The metal mask (not shown) is a metal printing plate in which an opening is formed in accordance with the position of the substrate electrode 106.
(Procedure 2) Cream solder is applied from above a metal mask (not shown), and the cream solder (FIG. 2A) is placed on the substrate electrode 106 on which the passive component (passive component 105 shown in FIG. 2A) is disposed. The cream solder 108) shown in FIG.
（手順３）クリームはんだ（図２（Ａ）に示すクリームはんだ１０８）が形成された基板電極１０６の位置に合わせて受動部品（図２（Ａ）に示す受動部品１０５）を配置する。 (Procedure 3) A passive component (passive component 105 shown in FIG. 2A) is arranged in accordance with the position of the substrate electrode 106 on which the cream solder (cream solder 108 shown in FIG. 2A) is formed.
（手順４）受動部品（図２（Ａ）に示す受動部品１０５）が配置された回路基板１０１を、リフロー炉（不図示）に投入して２４０〜２６５℃で加熱し、基板電極１０６の上に形成されたクリームはんだ（図２（Ａ）に示すクリームはんだ１０８）を溶融させる。その後、加熱した回路基板１０１を冷却し、溶融させたクリームはんだ（図２（Ａ）に示すクリームはんだ１０８）を凝固させる。これによって、受動部品（図２（Ａ）に示す受動部品１０５）が、基板電極１０６と電気的に接続された状態で、回路基板１０１の上に固定される。 (Procedure 4) The circuit board 101 on which the passive parts (passive parts 105 shown in FIG. 2A) are arranged is put into a reflow furnace (not shown) and heated at 240 to 265 ° C. The cream solder (cream solder 108 shown in FIG. 2A) formed in (1) is melted. Thereafter, the heated circuit board 101 is cooled, and the melted cream solder (the cream solder 108 shown in FIG. 2A) is solidified. As a result, the passive component (passive component 105 shown in FIG. 2A) is fixed on the circuit board 101 in a state of being electrically connected to the substrate electrode 106.
（手順５）有機溶剤や水などによるウェット洗浄を行い、実装予定領域（図２（Ｂ）に示す実装予定領域１０３）に形成された基板電極１０７に付着している有機物を除去する。 (Step 5) performs like wet washing with an organic solvent or water, to remove organic substances adhering prospective mounting region on the substrate electrode 107 formed on the (prospective mounting region 103 shown in FIG. 2 (B)).
（手順６）紫外線（ＵＶ）や減圧プラズマなどによるドライ洗浄を行い、ナノメートルレベルで形成されたニッケルの酸化膜やスズの酸化膜などを除去する。
＜貼付工程＞
（工程２）次に、図８（Ａ），図８（Ｂ）に示すように、下記（手順１）〜（手順４）に従って、実装予定領域（図２（Ｂ）に示す実装予定領域１０３）に接着シート１０４を貼付する（貼付工程）。
(Procedure 6) Dry cleaning with ultraviolet (UV) or reduced pressure plasma is performed to remove a nickel oxide film or a tin oxide film formed at a nanometer level.
<Paste process>
(Step 2) Next, as shown in FIGS. 8 (A) and 8 (B), according to the following (Procedure 1) to (Procedure 4), the expected mounting area (the expected mounting area 103 shown in FIG. 2 (B)). The adhesive sheet 104 is affixed to ().
（手順１）まず、接着テープ１１５を、表面剥離ライナ１１５ａを上にして、ガイドローラ１１３の上側に設置する。図中において時計回りにガイドローラ１１３を回転させ、剥離ローラ１１４が配置する方に、接着テープ１１５を送る。このとき、接着テープ１１５から裏面剥離ライナ１１５ｃを捲り、捲った裏面剥離ライナ１１５ｃをガイドローラ１１３の左方に送り出す。裏面剥離ライナ１１５ｃが捲られた接着テープ１１５の部分を、剥離ローラ１１４の方に送り出す。 (Procedure 1) First, the adhesive tape 115 is placed on the upper side of the guide roller 113 with the surface peeling liner 115a facing up. In the drawing, the guide roller 113 is rotated clockwise, and the adhesive tape 115 is fed to the direction where the peeling roller 114 is disposed. At this time, the back surface peeling liner 115 c is rolled from the adhesive tape 115, and the rolled back surface peeling liner 115 c is sent to the left side of the guide roller 113. The portion of the adhesive tape 115 on which the back surface release liner 115c is wound is sent out toward the peeling roller 114.
（手順２）次に、裏面剥離ライナ１１５ｃを捲った接着テープ１１５の部分に、カッターユニット（不図示）で切れ込みを入れる。このとき、半導体素子１０２よりも一回り大きいサイズの接着シート１０４が接着フィルム１１５ｂから切り分けられ、また表面剥離ライナ１１５ａが切り離されないように切れ込みが入れられる。 (Procedure 2) Next, the cutter unit (not shown) is cut into the portion of the adhesive tape 115 that has the back surface release liner 115c. At this time, the adhesive sheet 104 having a size slightly larger than the semiconductor element 102 is cut from the adhesive film 115b, and a cut is made so that the surface peeling liner 115a is not cut off.
なお、複数の半導体素子１０２を実装する場合においては、各半導体素子１０２のサイズに合わせて、接着テープの幅とカットする長さを変化させ、貼付シートのサイズを変更する。 When mounting a plurality of semiconductor elements 102, the width of the adhesive tape and the length to be cut are changed in accordance with the size of each semiconductor element 102, and the size of the adhesive sheet is changed.
（手順３）次に、貼付ツール１１１の下方を横切るようにして、表面剥離ライナ１１５ａに貼付した接着フィルム１１５ｂを供給する。回路基板１０１の実装予定領域（図２（Ｂ）に示す実装予定領域１０３）に接着シート１０４が供給される頃合を見計らって、貼付ツール１１１を下降させる。ガイドローラ１１３と剥離ローラ１１４とに掛けられた接着テープ１１５に、下降中の貼付ツール１１１を接触させ、そのまま、貼付ツール１１１を下降させ、接着シート１０４を実装予定領域（図２（Ｂ）に示す実装予定領域１０３）に接触させる。これによって、貼付ツール１１１から表面剥離ライナ１１５ａを介して接着シート１０４に熱が伝わり、接着シート１０４が加熱される。同時に、貼付ツール１１１から表面剥離ライナ１１５ａを介して接着シート１０４に荷重が掛かり、接着シート１０４が加圧される。接着シート１０４が実装予定領域（図２（Ｂ）に示す実装予定領域１０３）に貼付される。このとき、貼付ツール１１１の温度が１３０℃であり、押圧時間が１秒であり、接着シート１０４が８０℃以下であり、接着シート１０４の隣接部分１１５ｄが６０℃以下である。 (Procedure 3) Next, the adhesive film 115b stuck to the surface peeling liner 115a is supplied so as to cross the lower side of the sticking tool 111. And sure to allow moderation of the adhesive sheet 104 is fed to a prospective mounting region of the circuit board 101 (prospective mounting region 103 shown in FIG. 2 (B)), lowering the sticking tool 111. The adhesive tape 115 to the guide roller 113 is subjected to a peeling roller 114, contacting the sticking tool 111 in the downward, as it lowers the sticking tool 111, prospective mounting region an adhesive sheet 104 (in FIG. 2 (B) It is brought into contact with the planned mounting area 103). Thereby, heat is transmitted from the sticking tool 111 to the adhesive sheet 104 via the surface peeling liner 115a, and the adhesive sheet 104 is heated. At the same time, a load is applied to the adhesive sheet 104 from the sticking tool 111 through the surface peeling liner 115a, and the adhesive sheet 104 is pressurized. The adhesive sheet 104 is affixed to the prospective mounting region (prospective mounting region 103 shown in FIG. 2 (B)). At this time, the temperature of the sticking tool 111 is 130 ° C., the pressing time is 1 second, the adhesive sheet 104 is 80 ° C. or lower, and the adjacent portion 115d of the adhesive sheet 104 is 60 ° C. or lower.
（手順４）次に、貼付ツール１１１を上昇させる。剥離ローラ１１４をガイドロール１１３の方へと移動させる。これによって、表面剥離ライナ１１５ａが剥離ローラ１１４の右方に送り出され、表面剥離ライナ１１５ａと接着シート１０４とが接触する部分に上方の力が加わり、表面剥離ライナ１１５ａが接着シート１０４から引き剥がされる。 (Procedure 4) Next, the sticking tool 111 is raised. The peeling roller 114 is moved toward the guide roll 113. As a result, the surface peeling liner 115a is sent to the right side of the peeling roller 114, an upward force is applied to the portion where the surface peeling liner 115a and the adhesive sheet 104 are in contact, and the surface peeling liner 115a is peeled off from the adhesive sheet 104. .
＜設置工程＞
（工程３）次に、図９（Ａ），図９（Ｂ）に示すように、下記（手順１）〜（手順４）に従って、実装予定領域（図２（Ｂ）に示す実装予定領域１０３）に貼付された接着シート１０４の上に半導体素子１０２を設置する（設置工程）。
<Installation process>
(Step 3) Next, as shown in FIGS. 9 (A) and 9 (B), according to the following (Procedure 1) to (Procedure 4), the expected mounting area (the expected mounting area 103 shown in FIG. 2 (B)). The semiconductor element 102 is installed on the adhesive sheet 104 affixed to ().
（手順１）突起電極１０９が形成された面を下にして、設置ツール１２１で半導体素子１０２を吸引する。
（手順２）回路基板１０１に印刷されている認識マーク（不図示）を画像処理で特定する。特定した認識マーク（不図示）から回路基板１０１の位置を割り出す。割り出した位置から半導体素子１０２の位置を調整する。このとき、接着シート１０４が貼付された実装予定領域（図２（Ｂ）に示す実装予定領域１０３）に形成された基板電極１０７に対して、回路基板１０１の面方向に沿って、±５μｍ以内に突起電極１０９の位置を調整する。
(Procedure 1) The semiconductor element 102 is sucked by the installation tool 121 with the surface on which the protruding electrode 109 is formed facing down.
(Procedure 2) A recognition mark (not shown) printed on the circuit board 101 is specified by image processing. The position of the circuit board 101 is determined from the identified recognition mark (not shown). The position of the semiconductor element 102 is adjusted from the determined position. In this case, the substrate electrode 107 formed on the attached adhesive sheet 104 was prospective mounting region (prospective mounting region 103 shown in FIG. 2 (B)), along the surface direction of the circuit board 101, within ± 5 [mu] m The position of the protruding electrode 109 is adjusted.
（手順３）突起電極１０９の数に応じて異なるが、１０〜２０Ｎの範囲内で、設置ツール１２１で荷重を掛けながら、常温で半導体素子１０２を接着シート１０４の上に設置する。これによって、突起電極１０９が接着シート１０４に突き刺さり、半導体素子１０２が接着シート１０４に固定される。 (Procedure 3) The semiconductor element 102 is set on the adhesive sheet 104 at room temperature while applying a load with the setting tool 121 within a range of 10 to 20 N, although it depends on the number of the protruding electrodes 109. As a result, the protruding electrode 109 pierces the adhesive sheet 104 and the semiconductor element 102 is fixed to the adhesive sheet 104.
（手順４）接着シート１０４の上に半導体素子１０２を設置した後、半導体素子１０２を吸引することを止めて、半導体素子１０２を下段１２１ｂの下面から遊離し、設置ツール１２１だけ上昇させる。 (Procedure 4) After installing the semiconductor element 102 on the adhesive sheet 104, the suction of the semiconductor element 102 is stopped, the semiconductor element 102 is released from the lower surface of the lower stage 121b, and only the installation tool 121 is raised.
＜圧着工程＞
（工程４）次に、図１０（Ａ），図１０（Ｂ）に示すように、下記（手順１）〜（手順２）に従って、接着シート１０４の上に設置された半導体素子１０２を回路基板１０１に圧着で固定する（圧着工程）。
<Crimping process>
(Step 4) Next, as shown in FIGS. 10 (A) and 10 (B), the semiconductor element 102 placed on the adhesive sheet 104 is mounted on the circuit board according to the following (Procedure 1) to (Procedure 2). It fixes to 101 by pressure bonding (crimping process).
（手順１）図１０（Ａ）に示すように、足部１３３ａ，１３３ｂが回路基板１０１に接触するまで、基板押さえ１３３を下降させる。このとき、切欠き１３３ｅ，１３３ｆを通過するようにして軸１３３ｇ，１３３ｈの間に張られている保護テープ１３４が半導体素子１０２と接触する。保護テープ１３４と接触する半導体素子１０２の表面に下向きの力が加わる。これによって、回路基板１０１に対して反りを直す方向に力が働き、搬送台１３２と回路基板１０１とが密着する。また、回路基板１０１と半導体素子１０２とが平行になる。 (Procedure 1) As shown in FIG. 10A, the substrate holder 133 is lowered until the feet 133a and 133b come into contact with the circuit substrate 101. At this time, the protective tape 134 stretched between the shafts 133g and 133h so as to pass through the notches 133e and 133f comes into contact with the semiconductor element 102. A downward force is applied to the surface of the semiconductor element 102 in contact with the protective tape 134. As a result, a force acts in the direction of correcting the warp with respect to the circuit board 101, and the carrier 132 and the circuit board 101 are brought into close contact with each other. Further, the circuit board 101 and the semiconductor element 102 are parallel to each other.
（手順２）次に、図１０（Ｂ）に示すように、基板押さえ１３３で回路基板１０１に下向きの力を加えたまま、圧着ツール１３１の下面が保護テープ１３４に接触するまで、通路１３３ｉの内壁に沿って圧着ツール１３１を下降させる。このとき、圧着ツール１３１の温度が１８０〜２００℃であり、圧着ツール１３１で半導体素子１０２に荷重を掛ける時間が１０〜２０秒間であり、圧着ツール１３１で半導体素子１０２に掛ける荷重が２９５〜６８５Ｎである。圧着ツール１３１から保護テープ１３４を介して半導体素子１０２に荷重と熱とが加えられる。これによって、突起電極１０９が、基板電極１０７の上で変形しながら、突起電極１０９と基板電極１０７との接触面積を増加させて、基板電極１０７と電気的に接続される。 (Procedure 2) Next, as shown in FIG. 10B, while the downward pressure is applied to the circuit board 101 with the board presser 133, until the lower surface of the crimping tool 131 contacts the protective tape 134, The crimping tool 131 is lowered along the inner wall. At this time, the temperature of the crimping tool 131 is 180 to 200 ° C., the time for applying a load to the semiconductor element 102 with the crimping tool 131 is 10 to 20 seconds, and the load applied to the semiconductor element 102 with the crimping tool 131 is 295 to 685 N. It is. A load and heat are applied from the crimping tool 131 to the semiconductor element 102 via the protective tape 134. Thus, the protruding electrode 109 is electrically connected to the substrate electrode 107 while increasing the contact area between the protruding electrode 109 and the substrate electrode 107 while being deformed on the substrate electrode 107.
同時に、半導体素子１０２を介して接着シート１０４にも熱が伝わり、接着シート１０４が温度上昇し、温度上昇によってエポキシ樹脂の粘度が低下し、圧着ツール１３１からの荷重で半導体素子１０２が接着シート１０４に沈み込み、突起電極１０９の先端がつぶれながら回路基板１０１の基板電極１０７に接触する。突起電極１０９が基板電極１０７と接触した状態で、接着シート１０４が冷めて樹脂硬化反応を起こし、軟化状態から硬化状態になり、電気的な導通が維持されたまま、半導体素子１０２が回路基板１０１に固定される。 At the same time, heat is also transferred to the adhesive sheet 104 through the semiconductor element 102, the temperature of the adhesive sheet 104 rises, and the viscosity of the epoxy resin decreases due to the temperature rise. Then, the tip of the protruding electrode 109 is brought into contact with the substrate electrode 107 of the circuit board 101 while collapsing. In a state where the protruding electrode 109 is in contact with the substrate electrode 107, the adhesive sheet 104 is cooled to cause a resin curing reaction, the softened state is changed to the cured state, and the electrical connection is maintained while the semiconductor element 102 is maintained in the circuit board 101. Fixed to.
さらに、圧着ツール１３１が半導体素子１０２に荷重を掛けている１０〜２０秒間に注目すると、半導体素子１０２に隣接する受動部品１０５と圧着ツール１３１との間に、足部１３３ａ，１３３ｂが介在している。足部１３３ａ，１３３ｂによって、半導体素子１０２に隣接する受動部品１０５に対する熱輻射が遮蔽されている。これによって、高密度実装の場合であっても、受動部品１０５に過剰な熱ストレスを加えることなく、電子部品の実装状態に与える影響を小さくすることができる。 Further, when attention is paid to 10 to 20 seconds during which the crimping tool 131 applies a load to the semiconductor element 102, the legs 133 a and 133 b are interposed between the passive component 105 adjacent to the semiconductor element 102 and the crimping tool 131. Yes. The heat radiation to the passive component 105 adjacent to the semiconductor element 102 is shielded by the legs 133a and 133b. Thereby, even in the case of high-density mounting, the influence on the mounting state of the electronic component can be reduced without applying excessive thermal stress to the passive component 105.
（手順３）接着シート１０４が硬化し、半導体素子１０２と回路基板１０１とが電気的に接続され、かつ固定された状態になると、圧着ツール１３１を上昇させる。加熱・加圧することを終了させる。その後に、基板押さえ１３３を上昇させ、１つの半導体素子１０２の実装を終了する。 (Procedure 3) When the adhesive sheet 104 is cured and the semiconductor element 102 and the circuit board 101 are electrically connected and fixed, the crimping tool 131 is raised. Finish heating and pressurizing. Thereafter, the substrate holder 133 is raised and the mounting of one semiconductor element 102 is completed.
＜まとめ＞
以上、本実施の形態によれば、ガイドローラ１１３が受動部品１０５の上方に配置されるので、接着テープ１１５が受動部品１０５と接触することを回避することができる。断熱材１１１ｂにおいて接着テープ１１５と接触する部分がＲ面取りされているので、接着テープ１１５（表面剥離ライナ１１５ａ）が傷ついたり削れたりすることを回避することができる。貼付ツール１１１からの輻射熱が断熱材１１１ｂで遮断されるので、隣接部分１１５ｄが軟化することを抑止することができる。硬化反応が起こり難くなり、隣接部分１１５ｄが劣化することを回避することができる。
<Summary>
As described above, according to the present embodiment, since the guide roller 113 is disposed above the passive component 105, the adhesive tape 115 can be prevented from coming into contact with the passive component 105. Since the portion in contact with the adhesive tape 115 in the heat insulating material 111b is rounded, it is possible to prevent the adhesive tape 115 (surface peeling liner 115a) from being damaged or scraped. Since the radiant heat from the sticking tool 111 is blocked by the heat insulating material 111b, it is possible to prevent the adjacent portion 115d from being softened. It is difficult for the curing reaction to occur, and the adjacent portion 115d can be prevented from deteriorating.
これらのことから、受動部品１０５と半導体素子１０２との間に十分なクリアランスが確保され難い場合においても、接着テープ１１５に損傷を与えることなく、また接着テープ１１５を劣化させることなく、受動部品１０５が実装された回路基板１０１に半導体素子１０２を実装することができる。限られた領域内を最大限に使用して、実装密度を高くすることができる。特に、小型化・軽量化が要求される携帯電話装置やデジタルカメラなどの製品に使用される半導体パッケージに対して非常に有効である。 For these reasons, even when it is difficult to ensure a sufficient clearance between the passive component 105 and the semiconductor element 102, the passive component 105 is not damaged without damaging the adhesive tape 115 and without deteriorating the adhesive tape 115. The semiconductor element 102 can be mounted on the circuit board 101 on which is mounted. The packaging density can be increased by making the best use of the limited area. In particular, it is very effective for semiconductor packages used in products such as mobile phone devices and digital cameras that are required to be reduced in size and weight.
（その他）
なお、実装システム１００としては、貼付装置１１０と、設置装置１２０と、圧着装置１３０とを備えるシステムの代わりに、貼付装置１１０と、設置装置１２０と、圧着装置１３０とを統合した実装装置を備えるシステムとしてもよい。
(Other)
The mounting system 100 includes a mounting device in which the pasting device 110, the installation device 120, and the crimping device 130 are integrated, instead of a system that includes the pasting device 110, the installation device 120, and the crimping device 130. It is good also as a system.
なお、半導体素子１０２としては、平面形状が矩形である半導体素子の代わりに、平面形状がＬ字形状や六角形である半導体素子としてもよい。 Note that the semiconductor element 102 may be a semiconductor element whose planar shape is L-shaped or hexagonal, instead of a semiconductor element whose planar shape is rectangular.
本発明は、電子部品を回路基板に実装する実装システムなどとして、特に、抵抗やコンデンサーなどの電子部品が表面実装技術で実装された回路基板に半導体素子などの電子部品をフリップチップ実装技術で実装する実装システムなどとして利用することができる。 The present invention is a mounting system for mounting electronic components on a circuit board, and in particular, mounting electronic components such as semiconductor elements on a circuit board on which electronic components such as resistors and capacitors are mounted by surface mounting technology using flip chip mounting technology. It can be used as a mounting system.
１ 回路基板
２ 半導体素子
３ 実装予定領域
４ 接着シート
５ 受動部品
６ 基板電極
７ 基板電極
１１ 貼付ツール
１５ 接着テープ
１５ａ 表面剥離ライナ
１５ｂ 接着フィルム
１００ 実装システム
１０１ 回路基板
１０２ 半導体素子
１０３ 実装予定領域
１０４ 接着シート
１０５ 受動部品
１０６ 基板電極
１０７ 基板電極
１０８ クリームはんだ
１０９ 突起電極
１１０ 貼付装置
１１１ 貼付ツール
１１１ａ ヒータ
１１１ｂ 断熱材
１１２ 搬送台
１１３ ガイドローラ
１１４ 剥離ローラ
１１５ 接着テープ
１１５ａ 表面剥離ライナ
１１５ｂ 接着フィルム
１１５ｃ 裏面剥離ライナ
１２０ 設置装置
１２１ 設置ツール
１２１ａ 上段
１２１ｂ 下段
１２１ｃ 吸引口
１２１ｄ 吸引路
１２２ 搬送台
１３０ 圧着装置
１３１ 圧着ツール
１３１ａ 上段
１３１ｂ 下段
１３１ｃ ヒータ
１３２ 搬送台
１３３ 基板押さえ
１３３ａ，１３３ｂ 足部
１３３ｃ，１３３ｄ 手部
１３３ｅ，１３３ｆ 切欠き
１３３ｇ，１３３ｈ 軸
１３３ｉ 通路
１３４ 保護テープ
１４１，１４２，１４３ 制御装置
DESCRIPTION OF SYMBOLS 1 Circuit board 2 Semiconductor element 3 Planned mounting area 4 Adhesive sheet 5 Passive component 6 Substrate electrode 7 Substrate electrode 11 Pasting tool 15 Adhesive tape 15a Surface peeling liner 15b Adhesive film 100 Mounting system 101 Circuit board 102 Semiconductor element 103 Scheduled mounting area 104 Adhesion Sheet 105 Passive component 106 Substrate electrode 107 Substrate electrode 108 Cream solder 109 Projection electrode 110 Pasting device 111 Pasting tool 111a Heater 111b Heat insulating material 112 Transport base 113 Guide roller 114 Peeling roller 115 Adhesive tape 115a Surface peeling liner 115b Adhesive film 115c Back surface peeling liner 120 Installation Device 121 Installation Tool 121a Upper Stage 121b Lower Stage 121c Suction Port 121d Suction Passage 122 Carrier Stand 130 Crimping Device 131 Crimping Tool 131a Upper Stage 131b Lower Stage 13 1c Heater 132 Carriage stand 133 Substrate holder 133a, 133b Foot part 133c, 133d Hand part 133e, 133f Notch 133g, 133h Shaft 133i Passage 134 Protective tape 141, 142, 143 Controller
Claims (9)
前記接着シートを有する接着テープと、
前記接着テープを送り出して、前記接着シートを前記実装予定領域に案内する案内部材と、
前記接着シートを前記実装予定領域に加熱と同時に加圧で貼付する貼付ツールとを備え、
前記接着テープを送り出す方向に向かって前記貼付ツールの前後両側に断熱材が取り付けられている
ことを特徴とする貼付装置。 When mounting the first electronic component around the second electronic component on the circuit board on which the second electronic component is mounted, an adhesive sheet for fixing the first electronic component is affixed to the region to be mounted A pasting device for
An adhesive tape having the adhesive sheet;
A guide member for feeding out the adhesive tape and guiding the adhesive sheet to the planned mounting area;
A sticking tool for sticking the adhesive sheet to the mounting area by heating and pressurizing simultaneously ,
An affixing device, wherein a heat insulating material is attached to both front and rear sides of the affixing tool toward the direction of feeding out the adhesive tape.
ことを特徴とする請求項１に記載の貼付装置。 The part which contacts the said adhesive tape in the lower part of the said heat insulating material is R chamfering. The sticking apparatus of Claim 1 characterized by the above-mentioned.
ことを特徴とする請求項１または２に記載の貼付装置。 The sticking device according to claim 1 or 2, wherein the adhesive tape is a tape having a three-layer structure including a front surface release liner, an adhesive film, and a back surface release liner.
ことを特徴とする請求項１から３のいずれか１項に記載の貼付装置。 The guide member has a first roller disposed behind the application tool and a second roller disposed in front of the application tool in a direction in which the adhesive tape is fed out. The sticking device according to any one of claims 1 to 3.
前記実装予定領域に貼付された前記接着シートの上に前記第１の電子部品を設置する設置装置と、
前記接着シートの上に設置された前記第１の電子部品を前記回路基板に圧着で固定する圧着装置とを備える
ことを特徴とする実装装置。 A sticking device according to any one of claims 1 to 4,
An installation device for installing the first electronic component on the adhesive sheet affixed to the mounting scheduled area;
A mounting apparatus comprising: a crimping device that fixes the first electronic component installed on the adhesive sheet to the circuit board by crimping.
案内部材で、前記接着シートを有する接着テープを送り出して、前記接着シートを前記実装予定領域に案内する第１の工程と、
貼付ツールで、前記接着シートを前記実装予定領域に加熱と同時に加圧で貼付する第２の工程とを含み、
前記貼付ツールとして、前記接着テープを送り出す方向に向かって前後両側に断熱材が取り付けられており、下部において前記接着テープに接触する部分がＲ面取りされているものを使用する
ことを特徴とする貼付方法。 When mounting the first electronic component around the second electronic component on the circuit board on which the second electronic component is mounted, an adhesive sheet for fixing the first electronic component is affixed to the region to be mounted A method of applying,
A first step of feeding out an adhesive tape having the adhesive sheet with the guide member and guiding the adhesive sheet to the area to be mounted;
And a second step of applying the adhesive sheet to the mounting scheduled area by heating and pressurizing at the same time with the application tool,
The affixing tool is characterized in that a heat insulating material is attached to both the front and rear sides in the direction of feeding out the adhesive tape, and a part in contact with the adhesive tape at the lower part is chamfered. Method.
ことを特徴とする請求項６に記載の貼付方法。 The sticking method according to claim 6, wherein in the second step, the guide member is arranged above the periphery of the planned mounting area.
前記案内部材として、前記接着テープを送り出す方向に向かって、前記貼付ツールの後方に配置された第１のローラと、前記貼付ツールの前方に配置された第２のローラとを有するものを使用し、
前記第１の工程において、前記第１のローラで、前記裏面剥離ライナが捲られた前記接着テープの部分を送り出し、
前記第２の工程において、前記貼付ツールで、前記裏面剥離ライナが捲られた前記接着テープの部分に対して、前記接着シートを有する前記接着フィルムの部分を、前記表面剥離ライナの部分を介して、加熱と同時に加圧し、
前記第２の工程の後において、前記第２のローラで、前記接着シートを有する前記接着フィルムの部分から、前記表面剥離ライナの部分を引き剥がす
ことを特徴とする請求項６または７に記載の貼付方法。 As the adhesive tape, a tape having a three-layer structure composed of a surface release liner, an adhesive film, and a back surface release liner is used,
As the guide member, one having a first roller disposed behind the application tool and a second roller disposed in front of the application tool in the direction of feeding out the adhesive tape is used. ,
In the first step, the first roller is used to send out the part of the adhesive tape on which the backside release liner is rolled,
In the second step, the part of the adhesive film having the adhesive sheet is passed through the part of the surface peeling liner with respect to the part of the adhesive tape on which the back surface peeling liner is wound with the sticking tool. , Pressurize simultaneously with heating,
The portion of the surface peeling liner is peeled off from the portion of the adhesive film having the adhesive sheet by the second roller after the second step. Pasting method.
前記実装予定領域に貼付された前記接着シートの上に前記第１の電子部品を設置する設置工程と、
前記接着シートの上に設置された前記第１の電子部品を前記回路基板に圧着で固定する圧着工程とを含む
ことを特徴とする実装方法。 Affixing step of affixing the adhesive sheet on the mounting scheduled area in the affixing method according to any one of claims 6 to 8,
An installation step of installing the first electronic component on the adhesive sheet affixed to the mounting area;
A crimping step of crimping and fixing the first electronic component installed on the adhesive sheet to the circuit board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008161065A JP5288898B2 (en) | 2008-06-20 | 2008-06-20 | Adhesive sheet sticking device and sticking method, and electronic component mounting device and mounting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008161065A JP5288898B2 (en) | 2008-06-20 | 2008-06-20 | Adhesive sheet sticking device and sticking method, and electronic component mounting device and mounting method |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2010003856A JP2010003856A (en) | 2010-01-07 |
| JP2010003856A5 JP2010003856A5 (en) | 2011-06-23 |
| JP5288898B2 true JP5288898B2 (en) | 2013-09-11 |
Family
ID=41585336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008161065A Expired - Fee Related JP5288898B2 (en) | 2008-06-20 | 2008-06-20 | Adhesive sheet sticking device and sticking method, and electronic component mounting device and mounting method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5288898B2 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3045427B2 (en) * | 1992-06-22 | 2000-05-29 | ソニー株式会社 | Method and apparatus for attaching anisotropic conductive film |
| JPH0737936A (en) * | 1993-07-16 | 1995-02-07 | Matsushita Electric Ind Co Ltd | Adhering device for anisotropic conductive sheet |
| JPH1051115A (en) * | 1996-07-29 | 1998-02-20 | Sony Corp | Anisotropic conducting film sticking equipment and anisotropic conducting film dividing method |
| JP2002184809A (en) * | 2000-12-18 | 2002-06-28 | Matsushita Electric Ind Co Ltd | Tape-affixing method and device |
| JP3767474B2 (en) * | 2001-01-15 | 2006-04-19 | セイコーエプソン株式会社 | Display device and manufacturing method thereof |
-
2008
- 2008-06-20 JP JP2008161065A patent/JP5288898B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010003856A (en) | 2010-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4109689B2 (en) | Manufacturing method of flexible printed wiring board for COF | |
| JPWO2006038496A1 (en) | Long film circuit board, manufacturing method thereof and manufacturing apparatus thereof | |
| JPWO2006038496A6 (en) | Long film circuit board, manufacturing method thereof and manufacturing apparatus thereof | |
| WO2004066694A1 (en) | Member for circuit board, method for manufacturing circuit board, apparatus for manufacturing circuit board | |
| JPWO2010050209A1 (en) | Method and apparatus for joining electronic component and flexible film substrate | |
| US7517419B2 (en) | Substrate support jig, circuit board production apparatus, and method of producing circuit board | |
| JP4619209B2 (en) | Semiconductor element mounting method and semiconductor element mounting apparatus | |
| US8800137B2 (en) | Method of manufacturing printed circuit board | |
| JP2006295143A (en) | Film circuit board and its manufacturing method | |
| JP2008300881A (en) | Member for circuit board and manufacturing method for electronic component mounting circuit board using the same | |
| JP5288898B2 (en) | Adhesive sheet sticking device and sticking method, and electronic component mounting device and mounting method | |
| JP2007273701A (en) | Method for manufacturing flexible film and manufacturing device | |
| JP2004260146A (en) | Method and device of manufacturing circuit board | |
| US20070234561A1 (en) | Mounting method of passive component | |
| JP2008235840A (en) | Method and apparatus for manufacturing semiconductor device, and semiconductor module | |
| JP3833084B2 (en) | Manufacturing method of film carrier tape for mounting electronic components | |
| TW201146100A (en) | Substrate strip with wiring and method for fabricating the same | |
| JP4626139B2 (en) | Circuit board manufacturing method | |
| JP5849405B2 (en) | Manufacturing method of semiconductor device | |
| JP2008243899A (en) | Circuit board and manufacturing method thereof | |
| JP4345464B2 (en) | Method for manufacturing circuit board member to which electronic component is bonded | |
| JP4158659B2 (en) | Manufacturing method of electronic component mounting circuit board | |
| JP2008263183A (en) | Film circuit substrate and its manufacturing method | |
| JP3836002B2 (en) | Manufacturing method and manufacturing apparatus for film carrier tape for electronic component mounting | |
| JP2010225924A (en) | Device and method for mounting electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110509 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110509 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130508 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130604 |
|
| LAPS | Cancellation because of no payment of annual fees |