JP5287768B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5287768B2 JP5287768B2 JP2010047118A JP2010047118A JP5287768B2 JP 5287768 B2 JP5287768 B2 JP 5287768B2 JP 2010047118 A JP2010047118 A JP 2010047118A JP 2010047118 A JP2010047118 A JP 2010047118A JP 5287768 B2 JP5287768 B2 JP 5287768B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive material
- element formation
- trench
- semiconductor substrate
- formation region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
表面及び裏面を有する半導体基板と、
半導体基板における複数の素子形成領域をそれぞれ取り囲むとともに、当該半導体基板を貫通するトレンチと、
複数の素子形成領域を絶縁分離するために少なくともトレンチの内部の側壁表面に形成されるとともに、半導体基板の裏面にも形成された絶縁層と、
トレンチ内部において、絶縁層によって囲まれたスペースを埋めるように形成された導電材料と、
前記半導体基板の表面側において、複数の素子形成領域のそれぞれに形成される、少なくとも1つの能動素子または受動素子と、
半導体基板の表面上に形成された導電体と、を備え、
導電材料が、トレンチ内部から連続して、半導体基板の裏面にも堆積形成されており、トレンチ内部の導電材料と前記半導体基板裏面上の導電材料との電位を固定することによって、前記素子形成領域を電気的にシールド可能とし、
少なくとも1つのトレンチにおいて、トレンチ内部の導電材料が半導体基板の表面上に形成された導電体と接していることにより、導電体を介して、トレンチ内部の導電材料と半導体基板裏面上の導電材料との電位を固定し、
素子形成領域は、半導体基板の裏面側に電極が形成される縦型素子形成領域を含み、
半導体基板の裏面上には、素子形成領域を電気的にシールドするための導電材料と、縦型素子形成領域の裏面電極となる導電材料とが堆積されるとともに、素子形成領域を電気的にシールドするための導電材料と、縦型素子形成領域の裏面電極となる導電材料との間に絶縁層が形成されることを特徴とする。
以下、本発明の実施形態を説明する前に、実施形態の基礎となる参考例について図面に基づいて説明する。図1は、参考例における素子分離構造を有する半導体装置の要部の構成を示す断面図である。
次に、本発明の第1実施形態について説明する。図3は、第1実施形態における素子分離構造を有する半導体装置の要部の構成を示す断面図である。
次に、本発明の第2実施形態について説明する。図4は、第2実施形態における素子分離構造を有する半導体装置の要部の構成を示す断面図である。
次に、第2実施形態の変形例について説明する。図5は、第2実施形態の変形例による半導体装置の要部の構成を示す断面図である。上述した第2実施形態では、導電材料が、絶縁層17を挟んで2層に形成されていたが、図5に示された変形例では、素子形成領域5を電気的にシールドする導電材料14は一層構造であり、縦型素子形成領域16の裏面電極15aは、導電材料14よりも厚く形成されている。裏面電極15aと導電材料14との厚さの差の分だけ、導電材料14上に絶縁層17aが形成されている。従って、裏面電極15aと絶縁層17aとは、ウェハ基板2に接する面と反対側の面において、同一面を形成している。この裏面電極15aと絶縁層17aとからなる面が、接合部材18を介して導体プレート19に接合されている。
次に、本発明の第3実施形態について説明する。上述した第1及び第2実施形態では、ウェハ基板2の表面側に設けた電極9aとトレンチ3内の導電材料14とを導通させることにより、トレンチ3内の導電材料14及びウェハ基板2の裏面側の導電材料14の電位を所定電位に固定した。しかしながら、ウェハ基板2の表面側には、各素子の電極配線等を形成する必要があるため、電極9aの配置箇所は制限される。すると、トレンチ3内における導電材料14の径は細く、インピーダンスが相対的に高くなるので、特に、電極9aに直接接続されていないトレンチ3内の導電材料14の電位が、安定して所定電位に固定できない場合がある。
2 ウェハ基板
3 トレンチ
4 絶縁層
5 素子形成領域
6 LOCOS膜
7 不純物領域
8 熱酸化膜
9 ゲート電極
10 層間絶縁膜
11 電極
Claims (6)
- 表面及び裏面を有する半導体基板と、
前記半導体基板における複数の素子形成領域をそれぞれ取り囲むとともに、当該半導体基板を貫通するトレンチと、
前記複数の素子形成領域を絶縁分離するために、少なくとも前記トレンチの内部の側壁表面に形成されるとともに、前記半導体基板の裏面にも形成された絶縁層と、
前記トレンチ内部において、前記絶縁層によって囲まれたスペースを埋めるように形成された導電材料と、
前記半導体基板の表面側において、前記複数の素子形成領域のそれぞれに形成される、少なくとも1つの能動素子または受動素子と、
前記半導体基板の表面上に形成された導電体と、を備え、
前記導電材料が、前記トレンチ内部から連続して、前記半導体基板の裏面にも堆積形成されており、前記トレンチ内部の導電材料と前記半導体基板裏面上の導電材料との電位を固定することによって、前記素子形成領域を電気的にシールド可能とし、
少なくとも1つの前記トレンチにおいて、前記トレンチ内部の導電材料が前記半導体基板の表面上に形成された前記導電体と接していることにより、前記導電体を介して、前記トレンチ内部の導電材料と前記半導体基板裏面上の導電材料との電位を固定し、
前記素子形成領域は、前記半導体基板の裏面側に電極が形成される縦型素子形成領域を含み、
前記半導体基板の裏面上には、前記素子形成領域を電気的にシールドするための導電材料と、前記縦型素子形成領域の裏面電極となる導電材料とが堆積されるとともに、前記素子形成領域を電気的にシールドするための導電材料と、前記縦型素子形成領域の裏面電極となる導電材料との間に絶縁層が形成されることを特徴とする半導体装置。 - 前記半導体基板の裏面上に堆積された導電材料と接合される導体プレートを有し、
前記縦型素子形成領域の裏面電極となる導電材料は、前記素子形成領域を電気的にシールドするための導電材料よりも厚く形成されることにより、前記導体プレートが、前記縦型素子形成領域の裏面電極となる導電材料のみに電気的に接続されることを特徴とする請求項1に記載の半導体装置。 - 前記半導体基板の裏面上に堆積された導電材料と接合される導体プレートを有し、
前記半導体基板の裏面上において、前記導電材料は絶縁層を介して2層に積層されるとともに、前記素子形成領域を電気的にシールドする導電材料は、前記絶縁層により、前記半導体基板に接する面と反対側の面に形成された導電材料の層と絶縁される一方、前記縦型素子形成領域の裏面電極となる導電材料は、前記絶縁層を貫通して前記半導体基板に接する面と反対側の面に形成された導電材料の層に電気的に接続されることにより、前記導体プレートが、前記縦型素子形成領域の裏面電極となる導電材料のみに電気的に接続されることを特徴とする請求項1に記載の半導体装置。 - 前記トレンチ内部の導電材料と前記半導体基板裏面上の導電材料とが固定される電位は、接地電位であることを特徴とする請求項1乃至請求項3のいずれかに記載の半導体装置。
- 前記導電材料の融点は1100℃以下であることを特徴とする請求項1乃至請求項4のいずれかに記載の半導体装置。
- 前記トレンチ内部の導電材料の中心軸付近に空隙が残っていることを特徴とする請求項1乃至請求項5のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010047118A JP5287768B2 (ja) | 2007-08-27 | 2010-03-03 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007220240 | 2007-08-27 | ||
JP2007220240 | 2007-08-27 | ||
JP2010047118A JP5287768B2 (ja) | 2007-08-27 | 2010-03-03 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008106014A Division JP4687742B2 (ja) | 2007-08-27 | 2008-04-15 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010118711A JP2010118711A (ja) | 2010-05-27 |
JP5287768B2 true JP5287768B2 (ja) | 2013-09-11 |
Family
ID=40611499
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008106014A Expired - Fee Related JP4687742B2 (ja) | 2007-08-27 | 2008-04-15 | 半導体装置の製造方法 |
JP2010047118A Expired - Fee Related JP5287768B2 (ja) | 2007-08-27 | 2010-03-03 | 半導体装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008106014A Expired - Fee Related JP4687742B2 (ja) | 2007-08-27 | 2008-04-15 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP4687742B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012182336A (ja) * | 2011-03-02 | 2012-09-20 | Toshiba Corp | 半導体装置 |
JP5902010B2 (ja) * | 2012-03-19 | 2016-04-13 | トランスフォーム・ジャパン株式会社 | 化合物半導体装置及びその製造方法 |
JP6077252B2 (ja) * | 2012-09-28 | 2017-02-08 | エスアイアイ・セミコンダクタ株式会社 | 半導体集積回路装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4612408A (en) * | 1984-10-22 | 1986-09-16 | Sera Solar Corporation | Electrically isolated semiconductor integrated photodiode circuits and method |
JPS62130537A (ja) * | 1985-12-03 | 1987-06-12 | Toshiba Corp | 集積回路の素子間分離方法 |
JPH0817177B2 (ja) * | 1987-11-16 | 1996-02-21 | 日産自動車株式会社 | 半導体装置 |
US5354695A (en) * | 1992-04-08 | 1994-10-11 | Leedy Glenn J | Membrane dielectric isolation IC fabrication |
JPH0770587B2 (ja) * | 1991-09-05 | 1995-07-31 | 工業技術院長 | 半導体集積回路構造の作製方法 |
JPH1027767A (ja) * | 1996-07-11 | 1998-01-27 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JPH11195712A (ja) * | 1997-11-05 | 1999-07-21 | Denso Corp | 半導体装置およびその製造方法 |
FR2782840B1 (fr) * | 1998-08-25 | 2003-09-05 | Commissariat Energie Atomique | Circuit electronique et procede de realisation d'un circuit electronique integre comprenant au moins un composant electronique de puissance dans une plaque de substrat |
JP2001144173A (ja) * | 1999-11-17 | 2001-05-25 | Denso Corp | 半導体装置の製造方法 |
JP4271625B2 (ja) * | 2004-06-30 | 2009-06-03 | 株式会社フジクラ | 半導体パッケージ及びその製造方法 |
JP5048230B2 (ja) * | 2005-03-30 | 2012-10-17 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置およびその製造方法 |
JP2007035729A (ja) * | 2005-07-22 | 2007-02-08 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
JP2007165693A (ja) * | 2005-12-15 | 2007-06-28 | Denso Corp | 半導体装置 |
JP5217348B2 (ja) * | 2006-12-06 | 2013-06-19 | 株式会社デンソー | 半導体装置 |
-
2008
- 2008-04-15 JP JP2008106014A patent/JP4687742B2/ja not_active Expired - Fee Related
-
2010
- 2010-03-03 JP JP2010047118A patent/JP5287768B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4687742B2 (ja) | 2011-05-25 |
JP2009076848A (ja) | 2009-04-09 |
JP2010118711A (ja) | 2010-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10541230B2 (en) | Semiconductor device and method for manufacturing same | |
US7833876B2 (en) | Semiconductor device having multiple element formation regions and manufacturing method thereof | |
JP5048230B2 (ja) | 半導体装置およびその製造方法 | |
US8466054B2 (en) | Thermal conduction paths for semiconductor structures | |
US7994048B2 (en) | Method of manufacturing a through electrode | |
JP5154000B2 (ja) | 半導体装置 | |
TWI397972B (zh) | Semiconductor device manufacturing method | |
US20090149023A1 (en) | Method of fabricating semiconductor device having three-dimensional stacked structure | |
US20160172301A1 (en) | Semiconductor device and manufacturing method therefor | |
CN103137566A (zh) | 用于形成集成电路的方法 | |
JP5287768B2 (ja) | 半導体装置 | |
TWI643304B (zh) | 具貫穿接點的構件及其製造方法 | |
JPH08509841A (ja) | 高い集積密度のための電流接続部分を有する半導体素子 | |
US7375397B2 (en) | Semiconductor device having an SOI structure and method for manufacturing the same | |
JP2005158959A (ja) | 半導体装置 | |
JP2009099841A (ja) | 半導体装置及びその製造方法 | |
US9698103B2 (en) | Semiconductor device and manufacturing method therefor | |
JP4696152B2 (ja) | 半導体装置の製造方法および半導体装置 | |
CN112563241A (zh) | 半导体装置 | |
TW200937574A (en) | Semiconductor device and method for manufacturing same | |
JP3786429B2 (ja) | 複数の素子を有する集積回路装置およびその製造方法 | |
CN108511415B (zh) | 电子组件制造方法 | |
JP2017120851A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2013058525A (ja) | 半導体装置、及びその製造方法 | |
JP2000216367A (ja) | 集積回路デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100304 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130520 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5287768 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |