JP5279046B2 - データ処理装置 - Google Patents
データ処理装置 Download PDFInfo
- Publication number
- JP5279046B2 JP5279046B2 JP2010533819A JP2010533819A JP5279046B2 JP 5279046 B2 JP5279046 B2 JP 5279046B2 JP 2010533819 A JP2010533819 A JP 2010533819A JP 2010533819 A JP2010533819 A JP 2010533819A JP 5279046 B2 JP5279046 B2 JP 5279046B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- register
- arithmetic
- instruction
- register file
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims abstract description 140
- 238000012546 transfer Methods 0.000 claims abstract description 95
- 230000015654 memory Effects 0.000 claims description 171
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 239000000284 extract Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 description 45
- 230000008569 process Effects 0.000 description 20
- 238000003672 processing method Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 8
- 230000000644 propagated effect Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 238000010187 selection method Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
- G06F9/30134—Register stacks; shift registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Description
図1は、本発明の実施の形態1におけるデータ処理装置の構成を示す図である。図1に示すように、本実施の形態におけるデータ処理装置101は、命令メモリ部10と、命令フェッチ部(命令フェッチ/デコード部)20と、命令デコード部(命令フェッチ/デコード部)30と、第1レジスタファイル部110と、第2レジスタファイル部210と、第1演算装置(第1演算部、第1保持部)120と、第2演算装置(第2演算部、第2保持部)220と、を備えている。
次に、本発明の実施の形態2について説明する。図2は、本発明の実施の形態2におけるデータ処理装置の構成を示す図である。以下、本発明の実施の形態1と同様の部分については、同一符号を付し、その詳細な説明は省略する。
次に、本発明の実施の形態3について説明する。本発明の実施の形態は、上記の実施の形態2のデータ処理装置102における第1〜3データ処理段からなる3データ処理段の構成を、Nデータ処理段の構成に拡張した形態である。
次に、本発明の実施の形態4について説明する。図3は、本発明の実施の形態4におけるデータ処理装置の構成を示す図である。以下、本発明の実施の形態2と同様の部分については、同一符号を付し、その詳細な説明は省略する。
次に、本発明の実施の形態5について説明する。図4は、本発明の実施の形態5におけるデータ処理装置の構成を示す図である。以下、本発明の実施の形態4と同様の部分については、同一符号を付し、その詳細な説明は省略する。
次に、本発明の実施の形態6について説明する。図5は、本発明の実施の形態6におけるデータ処理装置の構成を示す図である。以下、本発明の実施の形態5と同様の部分については、同一符号を付し、その詳細な説明は省略する。
次に、本発明の実施の形態7について説明する。図6は、本発明の実施の形態7におけるデータ処理装置の構成を示す図である。以下、本発明の実施の形態6と同様の部分については、同一符号を付し、その詳細な説明は省略する。
次に、本発明の実施の形態8について説明する。図7は、本発明の実施の形態8におけるデータ処理装置の構成を示す図である。以下、本発明の実施の形態7と同様の部分については、同一符号を付し、その詳細な説明は省略する。
次に、本発明の実施の形態9について説明する。図8は、本発明の実施の形態9におけるデータ処理装置の構成を示す図である。以下、本発明の実施の形態8と同様の部分については、同一符号を付し、その詳細な説明は省略する。
次に、本発明の実施の形態10について説明する。
次に、本発明の実施の形態11について説明する。本実施の形態では、本発明におけるデータ処理方法の処理手順について説明する。
シュメモリから流れ込んでくる差分データのみを次段へ伝搬させることで、実質的に同一の内容を次段へ複製する構成を用いても良い。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて
得られる実施形態についても本発明の技術的範囲に含まれる。
20 命令フェッチ部(命令フェッチ/デコード部)
30 命令デコード部(命令フェッチ/デコード部)
101、102、103、104、105、106、107、108 データ処理装置
110、210、310、410、510、610、710、810、910、1010、1110 レジスタファイル部
120、220、320、420、520、620、720、820、920、1020 演算装置(演算部、保持部)
130、230、330、430、1030 ロード/ストア部(ロード部、ストア部)
130、230、330、430 キャッシュメモリ
150 外部メモリ
Claims (11)
- 複数の行の機械語命令からなる命令コードを実行するためのデータ処理装置であって、
前記命令コードを保持する命令メモリ部と、
前記命令メモリ部から前記命令コードに含まれる前記複数の行の機械語命令を取り出して、前記複数の行の機械語命令をデコードする命令フェッチ/デコード部と、
前記命令フェッチ/デコード部によりデコードされる前記命令コードに記述された複数のレジスタ番号の各々に一対一に対応し、且つ、前記各レジスタ番号に対応するデータを一時的に保持する複数の第1レジスタを含む第1レジスタファイル部と、前記第1レジスタファイル部の各第1レジスタと一対一に対応する複数の第2レジスタを含む第2レジスタファイル部と、を含むn(nは1以上の整数)個のレジスタファイル部と、
前記第1レジスタファイル部の各第1レジスタの読み出しデータを用いて前記複数の行の機械語命令のいずれかの機械語命令を用いて演算を実行する第1演算部と、前記複数の行の機械語命令のいずれかのうち、前記第1演算部が用いた機械語命令とは異なる機械語命令を用いて演算を実行する第2演算部と、を含むn個の演算部と、
前記第1演算部が演算を実行したときにおける前記第1演算部の演算結果の出力先であり、且つ、前記第1演算部の演算結果を一時的に保持する第1保持部を含むn個の保持部と
を備え、
前記第1レジスタファイル部は、前記第1演算部による演算処理の対象外であったデータを保持する第1レジスタに対応する前記第2レジスタファイル部の第2レジスタに、当該データを転送すると共に、
前記第1保持部は、自身が前記第1演算部の演算結果を保持する場合には、前記第1演算部の演算結果の出力先を前記第2演算部として、前記第1演算部の演算結果を前記第2演算部に転送し、
前記第2演算部は、前記第2レジスタファイル部の各第2レジスタの読み出しデータ及び前記第1保持部により転送される演算結果のうちの少なくとも一方を用いて演算を実行し、前記第1演算部により実行される演算と並列処理することを特徴とするデータ処理装置。 - 前記n個のレジスタファイル部は、前記第2レジスタファイル部の各第2レジスタと一対一に対応する複数の第3レジスタを含む第3レジスタファイル部をさらに含み、
前記n個の演算部は、前記複数の行の機械語命令のいずれかのうち、前記第1演算部及び前記第2演算部が用いた機械語命令とは異なる機械語命令を用いて演算を実行する第3演算部をさらに含み、
前記n個の保持部は、前記第2演算部が演算を実行したときにおける前記第2演算部の演算結果の出力先であり、且つ、前記第2演算部の演算結果を一時的に保持する第2保持部をさらに含んでおり、
前記第2レジスタファイル部は、前記第2演算部による演算処理の対象外であったデータを保持する第2レジスタに対応する前記第3レジスタファイル部の第3レジスタに、当該データを転送すると共に、
前記第2保持部は、自身が前記第2演算部の演算結果を保持する場合には、前記第2演算部の演算結果の出力先を前記第3演算部として、前記第2演算部の演算結果を前記第3演算部に転送し、
前記第3演算部は、前記第3レジスタファイル部の各第3レジスタの読み出しデータ及び前記第2保持部により転送される演算結果のうちの少なくとも一方を用いて演算を実行し、前記第1演算部により実行される演算及び前記第2演算部により実行される演算と並列処理することを特徴とする請求項1に記載のデータ処理装置。 - 前記n個の保持部に含まれるN(Nは1以上の整数であって、n以下)番目の保持部は、
自身が保持する演算結果が前記n個の演算部に含まれる(N+2)番目以降の演算部による演算実行に用いられる場合には、当該演算結果を前記n個のレジスタファイル部に含まれる(N+2)番目のレジスタファイル部に転送する一方、
自身が保持する演算結果が前記(N+2)番目以降の演算部による演算実行に用いられない場合には、当該演算結果を前記n個の演算部に含まれる(N+1)番目の演算部に転送することを特徴とする請求項1または2に記載のデータ処理装置。 - 前記命令フェッチ/デコード部が前記n個のレジスタファイル部に含まれる複数のレジスタファイル部、前記n個の演算部に含まれる複数の演算部、前記n個の保持部に含まれる複数の保持部の各々を同時に動作させるべく記述された命令コードに含まれる動作命令をデコードした場合に、前記動作命令のデコード結果に基づいて前記複数のレジスタファイル部、前記複数の演算部及び前記複数の保持部を同時に動作させ、且つ、前記命令フェッチ/デコード部の動作を停止させることを特徴とする請求項1〜3のいずれか1項に記載のデータ処理装置。
- 前記動作命令は、同時に動作させるべき前記複数のレジスタファイル部、前記複数の演算部及び前記複数の保持部の各動作を制御するために、各々に設定すべき設定情報と、前記複数のレジスタファイル部、前記複数の演算部及び前記複数の保持部の同時動作を停止すべき動作終結条件と、を含み、
前記命令フェッチ/デコード部が前記動作命令をデコードするまでは、前記命令フェッチ/デコード部、前記第1レジスタファイル部、前記第1演算部及び前記第1保持部を同時に動作させ、
前記動作命令をデコードした場合に、前記動作命令のデコード結果に基づいて、前記命令フェッチ/デコード部の動作を停止させ、且つ、前記複数のレジスタファイル部、前記複数の演算部及び前記複数の保持部を同時に動作させ、
前記動作命令に含まれる前記動作終結条件が満たされると、前記第1レジスタファイル部、前記第1演算部及び前記第1保持部を除く前記複数のレジスタファイル部、前記複数の演算部及び前記複数の保持部の動作を停止させ、且つ、前記命令フェッチ/デコード部、前記第1レジスタファイル部、前記第1演算部及び前記第1保持部を同時に動作させることを特徴とする請求項4に記載のデータ処理装置。 - 前記n個の演算部の各々は、
前記データ処理装置の外部に配置された外部メモリの内容を一時的に保持するキャッシュメモリと、
前記命令コードに含まれるロード命令に付随するアドレス情報を用いて前記キャッシュメモリを読み出すロード部と、
前記ロード部により読み出されたデータを一時的に保持するストア部と
を有し、
前記n個の演算部に含まれるN番目の演算部は、自身のストア部が保持するデータを前記n個の演算部に含まれる(N+1)番目以降の演算部及び前記n個のレジスタファイル部に含まれる(N+1)番目以降のレジスタファイル部に転送可能となっていることを特徴とする請求項1〜5のいずれか1項に記載のデータ処理装置。 - 前記n個の演算部に含まれるN番目の演算部は、自身のキャッシュメモリがデータを保持する場合には、前記n個の演算部に含まれる(N+1)番目の演算部のキャッシュメモリに転送可能となっていることを特徴とする請求項6に記載のデータ処理装置。
- 前記n個の演算部の各々は、自身のロード部による前記キャッシュメモリの読み出しを行なう場合には、前記ロード命令に付随するアドレス情報を保持すると共に、前記ロード部による読み出しが完了する度に、前記保持したアドレス情報を読み出されたデータ幅だけ増加または減少させて、前記ロード部による次の読み出しのためのアドレス情報を生成することを特徴とする請求項6または7に記載のデータ処理装置。
- 前記第1演算部は、前記データ処理装置の外部に配置された外部メモリと直接接続されたキャッシュメモリを有し、
前記キャッシュメモリは、前記動作命令に関連付けられる書き込み先アドレスと転送データ長とからなる転送情報に基づいてデータ転送を行なうデータ転送手段を有し、
前記データ転送手段は、前記外部メモリ上における互いに異なる複数のアドレスから同時に複数のデータを連続転送することを特徴とする請求項4または5に記載のデータ処理装置。 - 前記外部メモリは、前記動作命令に関連付けられる書き込み先アドレスと転送ワード数とからなる転送情報に基づいてデータ転送を行なうデータ転送手段を有し、
前記データ転送手段は、外部I/O装置から複数のデータを、前記外部メモリを構成する複数のバンクのうち最も古いデータを格納するバンクへ連続転送することを特徴とする請求項9に記載のデータ処理装置。 - 前記第1演算部は、自身のキャッシュメモリに前記ロード命令に付随するアドレス情報に対応するデータが存在しない場合には、外部メモリからのデータ転送を待機すると共に、2番目以降の演算部が前記動作命令に関連付けられる転送ワード数に応じた回数だけ動作したことを前記動作終結条件とすることを特徴とする請求項5に記載のデータ処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010533819A JP5279046B2 (ja) | 2008-10-14 | 2009-10-13 | データ処理装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008265312 | 2008-10-14 | ||
JP2008265312 | 2008-10-14 | ||
PCT/JP2009/005306 WO2010044242A1 (ja) | 2008-10-14 | 2009-10-13 | データ処理装置 |
JP2010533819A JP5279046B2 (ja) | 2008-10-14 | 2009-10-13 | データ処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010044242A1 JPWO2010044242A1 (ja) | 2012-03-15 |
JP5279046B2 true JP5279046B2 (ja) | 2013-09-04 |
Family
ID=42106414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010533819A Active JP5279046B2 (ja) | 2008-10-14 | 2009-10-13 | データ処理装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20110264892A1 (ja) |
EP (1) | EP2352082B1 (ja) |
JP (1) | JP5279046B2 (ja) |
KR (1) | KR101586770B1 (ja) |
WO (1) | WO2010044242A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6164616B2 (ja) * | 2012-03-16 | 2017-07-19 | 国立大学法人 奈良先端科学技術大学院大学 | データ供給装置及びデータ処理装置 |
KR101975534B1 (ko) | 2012-09-11 | 2019-05-07 | 삼성전자주식회사 | 연산기능을 갖는 반도체 메모리 장치 |
GB2519108A (en) * | 2013-10-09 | 2015-04-15 | Advanced Risc Mach Ltd | A data processing apparatus and method for controlling performance of speculative vector operations |
GB2576572B (en) * | 2018-08-24 | 2020-12-30 | Advanced Risc Mach Ltd | Processing of temporary-register-using instruction |
GB2584268B (en) * | 2018-12-31 | 2021-06-30 | Graphcore Ltd | Load-Store Instruction |
US11237827B2 (en) * | 2019-11-26 | 2022-02-01 | Advanced Micro Devices, Inc. | Arithemetic logic unit register sequencing |
US11862289B2 (en) | 2021-06-11 | 2024-01-02 | International Business Machines Corporation | Sum address memory decoded dual-read select register file |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996029646A1 (fr) * | 1995-03-17 | 1996-09-26 | Hitachi, Ltd. | Processeur |
JP2001147799A (ja) * | 1999-10-01 | 2001-05-29 | Hitachi Ltd | データ移動方法および条件付転送論理ならびにデータの配列換え方法およびデータのコピー方法 |
JP2003099249A (ja) * | 2001-07-17 | 2003-04-04 | Sanyo Electric Co Ltd | データ処理装置 |
JP2005539293A (ja) * | 2002-08-16 | 2005-12-22 | カーネギー−メロン ユニバーシティ | 部分的にグローバルなコンフィギュレーションバスを用いたプログラマブルパイプラインファブリック |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0883264A (ja) | 1994-09-12 | 1996-03-26 | Nippon Telegr & Teleph Corp <Ntt> | 1次元シストリックアレイ型演算器とそれを用いたdct/idct演算装置 |
US6665792B1 (en) * | 1996-11-13 | 2003-12-16 | Intel Corporation | Interface to a memory system for a processor having a replay system |
JP2000259609A (ja) * | 1999-03-12 | 2000-09-22 | Hitachi Ltd | データ処理プロセッサおよびシステム |
JP3674515B2 (ja) | 2000-02-25 | 2005-07-20 | 日本電気株式会社 | アレイ型プロセッサ |
US7308559B2 (en) * | 2000-02-29 | 2007-12-11 | International Business Machines Corporation | Digital signal processor with cascaded SIMD organization |
US7069372B1 (en) * | 2001-07-30 | 2006-06-27 | Cisco Technology, Inc. | Processor having systolic array pipeline for processing data packets |
JP3528922B2 (ja) | 2001-08-31 | 2004-05-24 | 日本電気株式会社 | アレイ型プロセッサ、データ処理システム |
US20040128482A1 (en) * | 2002-12-26 | 2004-07-01 | Sheaffer Gad S. | Eliminating register reads and writes in a scheduled instruction cache |
US8024549B2 (en) * | 2005-03-04 | 2011-09-20 | Mtekvision Co., Ltd. | Two-dimensional processor array of processing elements |
-
2009
- 2009-10-13 WO PCT/JP2009/005306 patent/WO2010044242A1/ja active Application Filing
- 2009-10-13 US US12/998,349 patent/US20110264892A1/en not_active Abandoned
- 2009-10-13 JP JP2010533819A patent/JP5279046B2/ja active Active
- 2009-10-13 EP EP09820420.9A patent/EP2352082B1/en active Active
- 2009-10-13 KR KR1020117010698A patent/KR101586770B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996029646A1 (fr) * | 1995-03-17 | 1996-09-26 | Hitachi, Ltd. | Processeur |
JP2001147799A (ja) * | 1999-10-01 | 2001-05-29 | Hitachi Ltd | データ移動方法および条件付転送論理ならびにデータの配列換え方法およびデータのコピー方法 |
JP2003099249A (ja) * | 2001-07-17 | 2003-04-04 | Sanyo Electric Co Ltd | データ処理装置 |
JP2005539293A (ja) * | 2002-08-16 | 2005-12-22 | カーネギー−メロン ユニバーシティ | 部分的にグローバルなコンフィギュレーションバスを用いたプログラマブルパイプラインファブリック |
Non-Patent Citations (1)
Title |
---|
JPN6013019881; Schmit, H et.al: '"PipeRench: A virtualized programmable datapath in 0.18 micron technology"' Proceedings of the IEEE Custom Integrated Circuits Conference, 2002 , 20020515, pp.63-66 * |
Also Published As
Publication number | Publication date |
---|---|
WO2010044242A1 (ja) | 2010-04-22 |
KR20110084915A (ko) | 2011-07-26 |
US20110264892A1 (en) | 2011-10-27 |
EP2352082A4 (en) | 2012-04-11 |
JPWO2010044242A1 (ja) | 2012-03-15 |
EP2352082B1 (en) | 2018-11-28 |
KR101586770B1 (ko) | 2016-01-19 |
EP2352082A1 (en) | 2011-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5279046B2 (ja) | データ処理装置 | |
US5333280A (en) | Parallel pipelined instruction processing system for very long instruction word | |
JPH0628184A (ja) | ブランチ予測方法及びブランチプロセッサ | |
CN107315717B (zh) | 一种用于执行向量四则运算的装置和方法 | |
US5274777A (en) | Digital data processor executing a conditional instruction within a single machine cycle | |
JPH06103068A (ja) | データ処理装置 | |
US20220171630A1 (en) | Apparatus and method | |
CN112074810B (zh) | 并行处理设备 | |
JPH08221273A (ja) | 命令レベルの並列処理制御方法およびプロセッサ | |
US20060200648A1 (en) | High-level language processor apparatus and method | |
JP4771079B2 (ja) | Vliw型プロセッサ | |
US8631173B2 (en) | Semiconductor device | |
US6981130B2 (en) | Forwarding the results of operations to dependent instructions more quickly via multiplexers working in parallel | |
JP5630798B1 (ja) | プロセッサーおよび方法 | |
US20090249028A1 (en) | Processor with internal raster of execution units | |
US20150254076A1 (en) | Data processing apparatus and method for performing vector scan operation | |
WO2020199094A1 (zh) | 一种指令集的执行方法和计算装置 | |
JP3771682B2 (ja) | ベクトル処理装置 | |
JP2001216275A (ja) | 画像処理装置および画像処理方法 | |
JP7141401B2 (ja) | プロセッサおよび情報処理システム | |
JP2002318689A (ja) | 資源使用サイクルの遅延指定付き命令を実行するvliwプロセッサおよび遅延指定命令の生成方法 | |
RU2198422C2 (ru) | Асинхронная синергическая вычислительная система | |
JP2006285721A (ja) | 演算処理装置および演算処理方法 | |
Singhvi et al. | Pipeline Hazards and its Resolutions | |
US20060206695A1 (en) | Data movement within a processor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130516 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5279046 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |