JP5278013B2

JP5278013B2 - 無停電電源システム

Info

Publication number: JP5278013B2
Application number: JP2009027093A
Authority: JP
Inventors: 慎太朗田崎
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2009-02-09
Filing date: 2009-02-09
Publication date: 2013-09-04
Anticipated expiration: 2029-02-09
Also published as: JP2010182227A

Description

本発明は、複数の無停電電源ユニットを並列に接続して共通の制御装置で制御するようにした無停電電源システムに関する。

従来の無停電電源システムでは、同一出力電圧の同一シリーズであっても、容量が異なると、それぞれの容量に対応して回路基板の構成やトランスの配置などが見直され、各容量ごとに専用設計が行われていた。
これに対して、大量生産によるコストダウを実現するため、同一の電源ユニットの使用個数を変えることで、無停電電源ユニットの容量を変更する方法が提案されている（例えば特許文献１参照）。これらの電源ユニットは、共通の入力部が設けられ、出力は個別あるいは共通に使用できるように構成されている。また、これらの電源ユニットは、各自がインバータなどの電力変換装置および制御装置を保有し、完全に独立制御される。

図４は、従来の電源モジュールの概略構成を示すブロック図である。
図４（ａ）において、電源モジュールには、複数の電源ユニット５２〜５５が設けられ、これら各電源ユニット５２〜５５のうち、少なくともいずれか１つの電源ユニット５２〜５５をマスタ用電源ユニット５２として、他の電源ユニット５３〜５５の１つまたは複数を拡張用電源ユニット５３〜５５とすることができる。ここで、マスタ用電源ユニット５２及び拡張用電源ユニット５３〜５５はディンレール５１に移動可能に装着され、マスタ用電源ユニット５２には、交流入力端子５２ａ、直流出力端子５２ｂ、電源回路５２ｃ、交流出力側コネクタ５２ｄが設けられている。また、拡張用電源ユニット５３〜５５には、交流入力側コネクタ５３ａ〜５５ａ、直流出力端子５３ｂ〜５５ｂ、電源回路５３ｃ〜５５ｃ、交流出力側コネクタ５３ｄ〜５５ｄがそれぞれ設けられている。

また、電源ユニット５５に対して通信ユニット６０が接続され、この通信ユニット６０が内蔵マイクロコンピュータ６１により、外部との通信内容に従い、電源制御を行うことを可能としている。
そして、マスタ用電源ユニット５２から拡張用電源ユニット５３〜５５に対し外部交流を供給するように並列接続可能として、所望とする電源容量がマスタ用電源ユニット５２の電源容量を越えるときは、拡張用電源ユニット５３〜５５をマスタ用電源ユニット５２に対して並列接続することで、電源容量を拡張することができる。

また、図４（ｂ）において、マスタ用電源ユニット５２は全て同じ構成とし、交流入力端子５２ａ、直流出力端子５２ｂ、電源回路５２ｃ、交流出力側コネクタ５２ｄの他、交流入力側コネクタ、直流入力側コネクタ、直流出力側コネクタを設けることができる。
このようなマスタ用電源ユニット５２に拡張用電源ユニット５３〜５５を並列に接続して無停電電源システムを構成する場合には、各電源ユニット５２〜５５の電源回路５２ｃ〜５５ｃに設けた電磁開閉器を駆動する際に、電磁開閉器が正常に動作しているか否かを確認する必要がある。

この確認を行うには、図５に示すように、各電源ユニット５２〜５５のインタフェース部６２に、例えばマイクロコンピュータ６１から全ての電源ユニット５２〜５５に対して電磁開閉器の駆動指令を出力したときに、それぞれ自己の電磁開閉器から出力されるアンサー信号と下流側の電源ユニットから入力されるアンサー信号との論理積をとる論理積回路６３を設け、この論理積回路６３の出力を上流側の電源ユニットの論理回路に供給し、最上流側の電源ユニット５５の論理積回路から出力される論理積出力をマイクロコンピュータ６１に供給することにより、全ての電源ユニット５２〜５５の電磁開閉器が動作しているか否かを確認することができる。

この場合、最下流の電源ユニット５２には下流側の電源ユニットが存在しないので、終端処理をハードウェア的に処理して、論理積回路の下流側論理積回路の論理積出力の入力端を論理値“１”に設定する必要がある。

特開２００２−５８２４６号公報

しかしながら、上記特許文献１に記載の従来例にあっては、各電源ユニットに内装した電磁開閉器の動作確認を行うためのアンサー信号を伝達する論理積回路６３を設けるため、最下流の電源ユニット５２では論理積回路の下流側論理積回路からの出力信号入力端に常時論理値“１”とする終端処理をする必要があり、最下流の電源ユニットとその上流側の電源ユニットとを区別して製作する必要があり、ハードウェアの互換性がなくなり、コネクタ接続による終端処理を行うかインタフェース部のコンビ分けが必要となるという未解決の課題がある。

そこで、本発明は、上記従来例の未解決の課題に着目してなされたものであり、複数の電源ユニットを並列接続して、ハードウェア的な終端処理を必要とする場合に、終端処理をソフトウェア的に行うことが可能な無停電電源システムを提供することを目的としている。

上記目的を達成するために、請求項１に係る無停電電源システムは、並列に接続され且つ信号授受のためのインタフェース部を有する複数の無停電電源ユニットと、各無停電電源ユニットを、前記インタフェース部を介して制御する共通のユニット制御装置とを備え、前記ユニット制御装置は、末端のインタフェース部を検出して終端処理要求を行う終端処理要求制御部を有し、前記各無停電電源ユニットの前記インタフェース部は、制御装置から終端処理要求を受信したときに終端処理を行う終端処理部を有し、前記終端処理要求制御部は、前記インタフェース部に所定の順序で割り当てられた識別番号に基づいて末端のインタフェース部を検出するように構成されていることを特徴としている。

この構成によると、共通の制御装置で末端のインタフェース部を検出し、検出した末端のインタフェース部に対して終端処理要求制御部から終端処理要求を出力し、この終端処理要求を末端のインタフェース部の終端処理部で受信したときに、この終端処理部で、終端処理を行う。このため、終端処理するためのハードウェアを別途必要とすることなく、終端処理を行うことができ、複数のインタフェース部をハードウェア的に互換性を持たせることができ、製造コストを低減することができる。

また、上記構成によると、並列接続する電源ユニットのインタフェース部に降順又は昇順に識別番号を割付けることにより、最大値又は最小値の識別番号を検出することにより、末端のインタフェース部を容易に検出することができる。

また、請求項２に係る無停電電源ユニットは、請求項１に係る発明において、前記各無停電電源ユニットは、電源系統の切換えを行う電磁開閉器を備えた主回路ユニットを有し、該主回路ユニットは、前記電磁開閉器に対する電磁開閉器駆動信号を前記ユニット制御装置から前記インタフェース部を介して受信したときにアンサー信号を当該インタフェース部に送り、前記インタフェース部は、前記主回路ユニットからのアンサー信号と、下流側のインタフェース部から出力される論理積信号との論理積をとる論理積回路を有し、前記終端処理部は、前記ユニット制御装置から終端処理要求を受信したときに前記論理積回路の下流側インタフェース部からのアンサー信号入力端に論理値“１”の終端信号を出力するように構成されていることを特徴としている。

この構成によると、各インタフェース部に自己のアンサー信号と下流側インタフェース部の論理積信号とが入力される論理積回路を設け、末端のインタフェース部の終端処理部でユニット制御装置の終端処理要求制御部から終端処理要求を受信したときに、論理積回路の下流側インタフェース部の論理積入力端に終端処理部で論理値“１”の終端信号を供給するので、終端処理をソフトウェア的に処理することができる。

また、請求項３に係る無停電電源システムは、請求項２に係る発明において、前記ユニット制御装置と前記各電源ユニットのインタフェース部とがコントローラエリアネットワークで接続されていることを特徴としている。
この構成によると、ユニット制御装置と各電源ユニットのインタフェース部とをコントロールエリアネットワークで接続することにより、各電源ユニットへの電磁開閉器の駆動指令や終端処理要求等のデータ通信をツイストペアケーブルで容易・確実に行うことができる。

本発明によれば、複数の無停電電源ユニットを並列接続する場合で、信号の終端処理を必要とするときに、共通のユニット制御部で、末端の電源ユニットのインタフェース部を検出し、該当するインタフェース部に対して終端処理要求を送信し、終端処理要求を受信したインタフェース部の終端処理部で終端処理を行うことにより、ハードウェア的な終端処理に代えてソフトウェア的な終端処理を行うことができ、インタフェース部の互換性を確保することができるととともに、製造コストの低減を行うことができる。

本発明による無停電電源システムの一実施形態を示すブロック図である。図１のユニット制御部で実行する終端要求処理手順の一例を示すフローチャートである。図１の電源ユニットの演算処理部で実行する終端処理手順の一例を示すフローチャートである。従来の電源モジュールの概略構成を示す図であり、（ａ）外観図、（ｂ）はブロック図である。従来の電源モジュールのインタフェース部を示すブロック図である。

以下、本発明の実施の形態を図面に基づいて説明する。
図１は本発明に係る無停電電源システムの一実施形態を示すブロック図であって、図中、１は無停電電源システムである。この無停電電源システム１は、同一容量の複数例えば３つの無停電電源ユニット２Ａ〜２Ｃを有し、これら無停電電源ユニット２Ａ〜２Ｃが共通のユニット制御装置３によって駆動制御される。

各無停電電源ユニット２Ａ〜２Ｃのそれぞれは、コンバータ、インバータ等の電力変換装置と交流側電源系統と直流側電源系統とを切換える電磁開閉器とを少なくとも備えた主回路ユニット４Ａ〜４Ｃと、この主回路ユニット４Ａ〜４Ｃの電磁開閉器（マグネットコンタクタ）を駆動するＭＣ駆動回路５Ａ〜５Ｃと、少なくともインバータを構成するＩＧＢＴ（Insulated Gate Bipolar Transistor）を駆動するＩＧＢＴ駆動回路６Ａ〜６Ｃと、ユニット制御装置３との間で信号の授受を行うインタフェース部７Ａ〜７Ｃとで構成されている。

ＭＣ駆動回路５ｉ（ｉ＝Ａ〜Ｃ）は、インタフェース部７ｉから入力されるＭＣ駆動指令に基づいてＭＣ駆動信号を主回路ユニット４ｉへ出力し、このＭＣ駆動信号に対して主回路ユニット４ｉから出力されるアンサー信号をインタフェース部７ｉへ出力する。
ＩＧＢＴ駆動回路６ｉは、インタフェース部７ｉから入力されるＩＧＢＴ駆動指令に基づいて例えばパルス幅変調信号ＰＷＭでなるＩＧＢＴ駆動信号を主回路ユニット４ｉへ出力し、この主回路ユニット４ｉから出力されるＩＧＢＴ温度信号をインタフェース部７ｉへ出力する。

インタフェース部７ｉは、所定直流電圧が供給される５本の電源ライン１１ａ〜１１ｅのそれぞれに直流電圧供給部を挟んで両側にそれぞれダイオードＤ１及びＤ２が接続された識別情報生成部１１を有する。この識別情報生成部１１の各電源ライン１１ａ〜１１ｅのうち最初の電源ライン１１ａのダイオードＤ１のカソードが外部接続端子ｔ１１及び接地との間に接続され、電源ライン１１ｂのダイオードＤ１のカソードが外部接続端子ｔ１２及びｔ２２に接続され、電源ライン１１ｃのダイオードＤ１のカソードが外部接続端子ｔ１３及びｔ２３に接続され、電源ライン１１ｄのダイオードＤ１のカソードが外部接続端子ｔ１４及びｔ２４に接続され、電源ライン１１ｅのダイオードＤ１のカソードが外部接続端子ｔ１５及びｔ２５に接続されている。また、電源ライン１１ａ〜１１ｅのダイオードＤ２がＣＰＵで構成される終端処理部を含む演算処理部１２に入力されている。また、インタフェース部７ｉは、論理積回路１３を有し、この論理積回路１３の一端に自己のＭＣ駆動回路５ｉから入力されるアンサー信号が入力されるとともに、他端に下流側のインタフェース部の論理積回路１３から入力される論理積出力信号が入力されている。そして、論理積回路１３の下流側のインタフェース部の論理積回路１３から論理積出力信号が入力される入力端に演算処理部１２から出力される終端処理信号が入力されるように構成されている。

さらに、演算処理部１２は、共通のユニット制御装置３の後述する信号処理部との間がツイストケーブル１４で接続されて、コントローラエリアネットワーク（ＣＡＮ）による相互通信が行われて、ＭＣ駆動指令、ＩＧＢＴ駆動指令を受信するとともに、ＩＧＢＴ温度に基づいてＩＧＢＴ温度が高くなったときにＩＧＢＴ駆動電流を制限するようにＩＧＢＴ駆動指令を補正する処理を行うとともに、終端処理要求を受信したときに、終端処理を実行して、論理積回路１３の下流側インタフェース部の論理積回路から論理積出力信号が入力される入力に供給する終端処理信号を論理値“１”としてアクティブ化する受信制御処理を実行する。

この受信制御処理は、図３に示すように、例えば所定時間ごとのタイマ割込処理として実行され、先ず、ステップＳ１で、識別情報生成部１１の各電源ライン１１ａ〜１１ｅから入力される電位を読込み、これに基づいて自己の識別番号を認識する。次いで、ステップＳ２に移行して、コントローラエリアネットワークを介して自己の識別番号宛の送信データを受信したか否かを判定し、自己宛の送信信号を受信したときにはステップＳ３に移行して、受信した送信信号がＩＧＢＴ駆動指令であるか否かを判定し、ＩＧＢＴ駆動指令であるときには、ステップＳ４に移行して受信したＩＧＢＴ駆動指令をＩＧＢＴ駆動回路６ｉに出力してからタイマ割込処理を終了して、所定のメインプログラムに復帰する。

また、前記ステップＳ３の判定結果が、ＩＧＢＴ駆動指令ではないときには、ステップＳ５に移行して、ＭＣ駆動指令を受信したか否かを判定し、ＭＣ駆動指令を受信したときにはステップＳ６に移行して、ＭＣ駆動指令をＭＣ駆動回路５ｉに出力してからタイマ割込処理を終了して、所定のメインプログラムに復帰する。
さらに、前記ステップＳ５の判定結果が、ＭＣ駆動指令ではないときには、ステップＳ７に移行して、終端処理要求を受信したか否かを判定し、終端処理要求を受信したときにはステップＳ８に移行して、論理積回路１３の下流側インタフェース部からの論理積出力信号が入力される入力端をアクティブ化する論理値“１”の終端設定信号を出力してからタイマ割込処理を終了して、所定のメインプログラムに復帰する。

さらに、前記ステップＳ７の判定結果が、終端処理要求ではないときには、ステップＳ９に移行して、受信した指令に応じた処理を行ってからタイマ割込処理を終了し、所定のメインプログラムに復帰する。
一方、前記ステップＳ２の判定結果が、自己宛の送信データがないときにはステップＳ１０に移行して、ＩＧＢＴ駆動回路６ｉから入力されるＩＧＢＴ温度検出信号Ｔを読込み、次いでステップＳ１１に移行して、読込んだＩＧＢＴ検出信号Ｔが予め設定した設定温度Ｔｓに達したか否かを判定し、設定温度Ｔｓに達していないときにはそのままタイマ割込処理を終了し、設定温度Ｔｓに達しているときには、ステップＳ１２に移行して、ＩＧＢＴ駆動指令をＩＧＢＴ駆動電流を例えば半分程度に制限する駆動指令に補正してＩＧＢＧ駆動回路６ｉに出力してからタイマ割込処理を終了して所定のメインプログラムに復帰する。

この図２の処理において、ステップＳ７及びＳ８の処理が終端処理部に対応している。
また、ユニット制御装置３は、最上流の無停電電源ユニット２Ａのインタフェース部７Ａの論理積回路１３から出力される論理積出力信号が入力されるＦＰＧＡ（Field Programmable Gate Array）２１と、このＦＰＧＡ２１に接続された終端処理要求制御部を含むデジタル信号処理装置（ＤＳＰ）２２とを有する。デジタル信号処理装置２２には、各無停電電源ユニット２ｉが接続されることによって生成される識別番号が入力されるとともに、各無停電電源ユニット２ｉのインタフェース部７ｉの演算処理部１２と接続するツイストケーブル１４が接続されて、このツイストケーブル１４を介してコントローラエリアネットワークを構築して、各無停電電源ユニット２ｉとの情報授受を行っている。

ここで、デジタル信号処理装置２２では、電源投入時に図３に示す初期化処理を実行する。この初期化処理は、先ず、ステップＳ２１で、識別信号入力端子ｔ３１〜ｔ３５に入力される電位を読込み、インタフェース部７ｉの接続台数すなわち電源ユニットの接続台数を認識する。
次いで、ステップＳ２２に移行して、電源ユニットの接続台数に基づいて最下流すなわち末端の電源ユニットの識別番号を、予め設定した識別番号テーブルを参照して決定する。次いで、ステップＳ２３に移行して、決定した識別番号に基づいて最下流側の無停電電源ユニット２Ｃに対して、終端処理要求を送信してから初期化処理を終了して、通常制御処理に移行する。この通常制御処理では、ＦＰＧＡ２１に入力される論理積出力信号に基づいて全ての無停電電源ユニット２Ａ〜２Ｃの電磁開閉器が正常であるか、全ての無停電電源ユニット２Ａ〜２Ｃの電磁開閉器が異常であるかを判断することができるとともに、必要とする電源容量に基づいて無停電電源ユニット２Ａ〜２Ｃの稼働数を決定し、この稼働数に基づいて終端処理要求先の電源ユニットを変更する。
この図３の処理において、ステップＳ２１〜Ｓ２３の処理が終端処理要求制御部に対応している。

次に、上記実施形態の動作を説明する。
今、例えば３台の無停電電源ユニット２Ａ〜２Ｃを並列に接続するには、各無停電電源ユニット２Ａ〜２Ｃのインタフェース部７Ａ〜７Ｃの識別情報生成部１１に接続された外部接続端子ｔ１１〜ｔ１５の先頭の外部接続端子ｔ１１を、最初の無停電電源ユニット２Ａについてはユニット制御装置３の外部接続端子ｔ３１に接続するとともに、外部接続端子ｔ１２〜ｔ１５をユニット制御装置３の識別情報入力端子ｔ３２〜ｔ３５に個別に接続する。

また、第２番目の無停電電源ユニット２Ｂについては、先頭の外部接続端子ｔ１１を無停電電源ユニット２Ａのインタフェース部７Ａにおける外部接続端子ｔ２２に接続し、他の外部接続端子ｔ１２〜ｔ１４を外部接続端子ｔ２３〜ｔ２５に接続し、外部接続端子ｔ１５を非接続状態とする。
同様に、第３番目の無停電電源ユニット２Ｃについても、先頭の外部接続端子ｔ１１を無停電電源ユニット２Ｂのインタフェース部７Ｂにおける外部接続端子ｔ２２に接続し、他の外部接続端子ｔ１２〜ｔ１４を外部接続端子ｔ２３〜ｔ２５に接続し、外部接続端子ｔ１５を非接続状態とする。

このように、ユニット制御部３に対して無停電電源ユニット２Ａ〜２Ｃの外部接続端子を接続することにより、電源ユニットを接続する毎に、ユニット制御部の識別情報入力端子ｔ３１〜ｔ３５が右側から順に接地されて行くことになり、接地電位にある識別情報入力端子数が接続された電源ユニットの数に対応することになる。
このため、ユニット制御装置３に対する無停電電源ユニット２Ａ〜２Ｃのインタフェース部７Ａ〜７Ｃの各部の接続が完了した時点で、ユニット制御装置３の電源を投入すると、図３に示す初期化処理が実行され、先ず、識別情報入力端子ｔ３１〜ｔ３５の電位が読込まれ、次いで、識別情報入力端子ｔ３１〜ｔ３５の電位に基づいて並列接続された電源ユニット数を把握する。図１の実施形態の場合には、無停電電源ユニット２Ａ〜２Ｃが接続され、ユニット制御装置３の識別情報入力端子ｔ３１〜ｔ３３が接地電位となり、ｔ３４及びｔ３５が正電位となることから、３台の電源ユニットが接続されていることを認識することができる。

そして、３台の無停電電源ユニット２Ａ〜２Ｃが接続されたときに、最下流すなわち末端に位置する無停電電源ユニット２Ｃの識別番号としては、最初の電源ライン１１ａのみが接地されていることから「０１１１１」となる。この識別番号を送信先ＩＤとし、データフィールドに終端処理要求を表すデータを付加してデータフレームを構成し、このデータフレームをツイストペアケーブル１４に出力する。

このように、ツイストペアケーブル１４にデータフレームが送信されると、この識別番号「０１１１１」に相当する識別番号を有する無停電電源ユニット２Ｃのインタフェース部７Ｃのみがデータフレームを受信することになり、受信したインタフェース部７Ｃで、終端処理要求を受信することにより、論理値“１”の終端処理信号ＳＥを論理積回路１３の下流側インタフェース部の論理積回路からの論理積出力信号入力端に供給することにより、終端処理が実行される。このため、末端のインタフェース部についてハードウェア的な終端処理を行うことなく、ソフトウェア的な終端処理を行うことができる。インタフェース部の互換性を確保して、終端処理専用のインタフェース部を形成したり、終端処理コネクタを設けたりする必要がなく、この分製造コストを低減させることができる。しかも、終端処理要求をコントローラエリアネットワークで送信することにより、ユニット制御装置３と各インタフェース部７Ａ〜７Ｃとをツイストペアケーブル１４で接続するだけでよく、多数の通信ポートを容易する必要がないので、構成を簡易化することができる。

また、識別番号生成部１１として電源ライン１１ａ〜１１ｅを設け、その先頭の電源ライン１１ａのみを接地し、下流側のインタフェース部で順次接地位置が一つずつ増加するように接続するので、ユニット制御装置３側で接地電位にある端子数を計数するだけで電源ユニットの接続台数を正確に把握することができる。
このため、ユニット制御装置３の信号処理装置２２から各無停電電源ユニット２Ａ〜２Ｃに対してＭＣ駆動指令が出力されたときに、これらＭＣ駆動指令が各無停電電源ユニット２Ａ〜２Ｃのインタフェース部７Ａ〜７Ｃで受信されたときに、各ＭＣ駆動回路５Ａ〜５Ｃに対してＭＣ駆動指令が出力され、各ＭＣ駆動回路５Ａ〜５Ｃによって主回路ユニット４Ａ〜４Ｃの電磁開閉器が開閉動作されて電源系統の切換えが行われる。

このとき、各主回路ユニット４Ａ〜４Ｃの電磁開閉器が正常であるときには全ての電磁開閉器からアンサー信号が出力され、これがＭＣ駆動回路５Ａ〜５Ｃを介してインタフェース部７Ａ〜７Ｃの論理積回路１３に直接入力される。このため、各インタフェース部７Ａ〜７Ｃの論理積回路１３の論理積出力信号が論理値“１”となって、インタフェース７Ａの論理積回路１３から出力される論理値“１”の論理積出力信号がＦＰＧＡ２１に入力されることにより、このＦＰＧＡ２１で全ての無停電電源ユニット２Ａ〜２Ｃの主回路ユニット４Ａ〜４Ｃに内装される電磁接触器が正常であると判断することができ、この正常判断が信号処理装置２２に入力されて、通常制御処理が実行される。

ところが、全ての無停電電源ユニット２Ａ〜２Ｃ又は何れか１つの無停電電源ユニット２Ａ〜２Ｃの電磁接触器が異常となってアンサー信号がインタフェース部７Ａ〜７Ｃに入力されない状態となると、該当するインタフェース部７Ａ〜７Ｃの何れかの論理積回路１３から出力される論理積出力信号が論理値“０”となって、これより上流側のインタフェース部の論理積回路１３の論理積出力信号が論理値“０”となり、これがＦＰＧＡ２１に入力されることにより、電磁接触器に異常が発生したことを直ちに把握することができる。

なお、上記実施形態においては、３台の無停電電源ユニット２Ａ〜２Ｃを並列に接続する場合について説明したが、これに限定されるものではなく、２台以上の任意台数の電源ユニットを並列接続することができ、接続台数に応じて識別番号生成部１１の電源ライン数を増加させればよい。
また、上記実施形態においては、電源ライン線の接続状況で識別番号を設定する場合について説明したが、これに限定されるものではなく、ディップスイッチ等の識別番号設定器を設けて、接続順が分かるようなるように“１”から昇順に又は降順に識別番号を設定することにより、接続台数と末端の電源ユニットのインタフェース部を認識することができる。

１…無停電電源システム、２Ａ〜２Ｃ…無停電電源ユニット、３…ユニット制御装置、４Ａ〜４Ｃ…主回路ユニット、５Ａ〜５Ｃ…ＭＣ駆動回路、６Ａ〜６Ｃ…ＩＧＢＴ駆動回路、７Ａ〜７Ｃ…インタフェース部、１１…識別番号生成部、１２…演算処理部、１３…論理積回路、１４…ツイストペアケーブル、２１…ＦＰＧＡ、２２…信号処理装置

Claims

並列に接続され且つ信号授受のためのインタフェース部を有する複数の無停電電源ユニットと、
各無停電電源ユニットを、前記インタフェース部を介して制御する共通のユニット制御装置とを備え、
前記ユニット制御装置は、末端のインタフェース部を検出して終端処理要求を行う終端処理要求制御部を有し、
前記各無停電電源ユニットの前記インタフェース部は、制御装置から終端処理要求を受信したときに終端処理を行う終端処理部を有し、
前記終端処理要求制御部は、前記インタフェース部に所定の順序で割り当てられた識別番号に基づいて末端のインタフェース部を検出するように構成されている
ことを特徴とする無停電電源システム。
前記各無停電電源ユニットは、電源系統の切換えを行う電磁開閉器を備えた主回路ユニットを有し、該主回路ユニットは、前記電磁開閉器に対する電磁開閉器駆動信号を前記ユニット制御装置から前記インタフェース部を介して受信したときにアンサー信号を当該インタフェース部に送り、前記インタフェース部は、前記主回路ユニットからのアンサー信号と、下流側のインタフェース部から出力されるアンサー信号との論理積をとる論理積回路を有し、前記終端処理部は、前記ユニット制御装置から終端処理要求を受信したときに前記論理積回路の下流側インタフェース部からのアンサー信号入力端に論理値“１”の終端信号を出力するように構成されていることを特徴とする請求項１に記載の無停電電源システム。
前記ユニット制御装置と前記各電源ユニットのインタフェース部とがコントローラエリアネットワークで接続されていることを特徴とする請求項２に記載の無停電電源システム。