JPS62233820A - 終端制御方式 - Google Patents
終端制御方式Info
- Publication number
- JPS62233820A JPS62233820A JP7651786A JP7651786A JPS62233820A JP S62233820 A JPS62233820 A JP S62233820A JP 7651786 A JP7651786 A JP 7651786A JP 7651786 A JP7651786 A JP 7651786A JP S62233820 A JPS62233820 A JP S62233820A
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- power supply
- devices
- control
- terminating circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 238000007667 floating Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 235000008733 Citrus aurantifolia Nutrition 0.000 description 1
- 235000011941 Tilia x europaea Nutrition 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 239000004571 lime Substances 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は」三位制御装置と該上位制御装置にディジーチ
ェイン接続された複数の下位装置(例えば外部ファイル
系装置)とからなるシステムに係り、特に前記ディジー
チェイン接続時に下位装置における終端回路を自動的に
オン・オフするようにした終端制御方式に関する6 〔従来の技術〕 外部ファイル系装置の上位インタフェースとてS ma
il Computer S ystCm I nte
rfacc (S CSI)が公知であり、またドライ
ブインタフェースとして5T506インタフエースが一
般に使用されている。該ドライブインタフェースにおい
ては、複数台のデバイスのディジーチェイン制御が可能
である。
ェイン接続された複数の下位装置(例えば外部ファイル
系装置)とからなるシステムに係り、特に前記ディジー
チェイン接続時に下位装置における終端回路を自動的に
オン・オフするようにした終端制御方式に関する6 〔従来の技術〕 外部ファイル系装置の上位インタフェースとてS ma
il Computer S ystCm I nte
rfacc (S CSI)が公知であり、またドライ
ブインタフェースとして5T506インタフエースが一
般に使用されている。該ドライブインタフェースにおい
ては、複数台のデバイスのディジーチェイン制御が可能
である。
第5図は一般的に外付はバックアップ装置の対し制御装
置との接続構成を示しており、上位制御装置1とデバイ
ス2とは制御線信号ケーブル4、チーy線(8号ケーブ
ル6により接続され、上位制御装置1とデバイス3とは
制御線信号ケーブル4゜5.データ線信号ケーブル7に
て接続される。ニーで、制御信号ケーブル4の信号は制
御線信号ケーブル5を介してデバイス3に渡すディジー
チェイン接続となっている。該ディジーチェイン接続に
おいては、ドライバおよびラインインピータンスの整合
上の観点からに1位制御部から見て接続」1最遠端とな
るデバイスもしくはデバイス装置にのみ終端を行い、接
続に中間に位置する装置(デバイス)については終端を
開放させる必要がある。
置との接続構成を示しており、上位制御装置1とデバイ
ス2とは制御線信号ケーブル4、チーy線(8号ケーブ
ル6により接続され、上位制御装置1とデバイス3とは
制御線信号ケーブル4゜5.データ線信号ケーブル7に
て接続される。ニーで、制御信号ケーブル4の信号は制
御線信号ケーブル5を介してデバイス3に渡すディジー
チェイン接続となっている。該ディジーチェイン接続に
おいては、ドライバおよびラインインピータンスの整合
上の観点からに1位制御部から見て接続」1最遠端とな
るデバイスもしくはデバイス装置にのみ終端を行い、接
続に中間に位置する装置(デバイス)については終端を
開放させる必要がある。
実際にはデバイスでの終端素子としてDual I+
己jne形状の終端抵抗モジュールが一般的に用いらて
おり、最遠端となるデバイスに実装されているのが実状
である。
己jne形状の終端抵抗モジュールが一般的に用いらて
おり、最遠端となるデバイスに実装されているのが実状
である。
しかしながら、システ11増設等により装置が追加され
る場合には終端の切替えが必要となるが。
る場合には終端の切替えが必要となるが。
デバイスレベルでの終端チップの着脱作業は極めてわず
られしいものであるにもか\わらず、この点し3ついて
は配慮がなされていなかった。
られしいものであるにもか\わらず、この点し3ついて
は配慮がなされていなかった。
なお、この種技術については例えば、「最新フロッピ・
ディスク装置とその応用ノウハウ」高橋昇司著、CQ出
版(株)、昭59.6.lOρ、86〜90に記載され
るものがある。
ディスク装置とその応用ノウハウ」高橋昇司著、CQ出
版(株)、昭59.6.lOρ、86〜90に記載され
るものがある。
上記従来技術においては、装置外部よりスイッチ操作に
て終端回路のオン・オフ操作を行うものであるが、人為
操作によるものであって、人為的操作ミスに対する配慮
がなされていないことから、か\るミスによる終端開放
や多重終端が起るという問題点があった。
て終端回路のオン・オフ操作を行うものであるが、人為
操作によるものであって、人為的操作ミスに対する配慮
がなされていないことから、か\るミスによる終端開放
や多重終端が起るという問題点があった。
また」1記終端の切替えを、終端モジュール搭載の有無
を別形名として、管理することもあり得るが、システム
構築における接続上の制約については配慮されておらず
、現実にはか\る制約が発生するという問題点があった
。
を別形名として、管理することもあり得るが、システム
構築における接続上の制約については配慮されておらず
、現実にはか\る制約が発生するという問題点があった
。
本発明の目的は、このような実状に鑑み、上位制御装置
との間で複数個のディジーチェイン接続された下位装置
において、その終端回路を自動的にオン・オフする終端
制御方式を提供しようとするものである。
との間で複数個のディジーチェイン接続された下位装置
において、その終端回路を自動的にオン・オフする終端
制御方式を提供しようとするものである。
上記目的は、上位制御装置との間でディジーチェーン接
続された各下位装置について、上位制御装置からの電源
制御信号とデバイス制御信号の各信号の入力部と前記各
信号にそれぞれ対応する出力部とを備え、電源制御信号
の入力部を電源検出素子を介して電源制御信号の出力部
に接続すると\もに電源制御信号によりデバイスへ電源
を供給する電源ユニットに接続し、1前記デバイスレベ
ル号の入力部をデバイス制御信号の出力部に接続すると
\もに電流検出素子により作動するスイッチを有する終
端回路を介してデバイスに接続することにより達成され
る。
続された各下位装置について、上位制御装置からの電源
制御信号とデバイス制御信号の各信号の入力部と前記各
信号にそれぞれ対応する出力部とを備え、電源制御信号
の入力部を電源検出素子を介して電源制御信号の出力部
に接続すると\もに電源制御信号によりデバイスへ電源
を供給する電源ユニットに接続し、1前記デバイスレベ
ル号の入力部をデバイス制御信号の出力部に接続すると
\もに電流検出素子により作動するスイッチを有する終
端回路を介してデバイスに接続することにより達成され
る。
上位制御装置i’jとの間で複数個の下位装置がディジ
ーチェイン接続されるとき、ある下位装置の′1″は流
検出素子は、それより下流に下位装置が存在する限り、
フローティング状態を免れるため電流検出状態となり、
それにより終端回路のスイッチを開成する。下流に下位
装置が存在しなくなる。つまり、電流検出がなくなると
きは前記スイッチは開成し終端回路が接続される。
ーチェイン接続されるとき、ある下位装置の′1″は流
検出素子は、それより下流に下位装置が存在する限り、
フローティング状態を免れるため電流検出状態となり、
それにより終端回路のスイッチを開成する。下流に下位
装置が存在しなくなる。つまり、電流検出がなくなると
きは前記スイッチは開成し終端回路が接続される。
以下、本発明の実施例を第1図〜第4図1こより説明す
る。なお、下位装置は外部ファイル茶袋を位とする。
る。なお、下位装置は外部ファイル茶袋を位とする。
第1図において、上位制御装置1からのデバイス制御信
号aは、ドライバ8により外付はハードディスク装置、
バックアップフロッピーディスク装置等の外部ファイル
系装置(以下、デバイスという。)2に、受信用コネク
タ12を介して渡され、終端回路9を経てドライブ装置
10を制御する。また電源制御信号6は、同じく受信用
コネクタ12を介して電源ユニッ1−11に渡され、該
ユニットを制御する。
号aは、ドライバ8により外付はハードディスク装置、
バックアップフロッピーディスク装置等の外部ファイル
系装置(以下、デバイスという。)2に、受信用コネク
タ12を介して渡され、終端回路9を経てドライブ装置
10を制御する。また電源制御信号6は、同じく受信用
コネクタ12を介して電源ユニッ1−11に渡され、該
ユニットを制御する。
さらにデバイス制御信号aは受信用コネクタ12が直接
に、また電源制御信号しは半導体リレー素子(例えばフ
ォトカプラー)14を介して送信用コネクタ13に渡さ
れるようにする。このような受信用コネクタと送信用コ
ネクタとにより、上位制御装置1と複数のデバイス2,
3 ・はディジーチェイン接続される。
に、また電源制御信号しは半導体リレー素子(例えばフ
ォトカプラー)14を介して送信用コネクタ13に渡さ
れるようにする。このような受信用コネクタと送信用コ
ネクタとにより、上位制御装置1と複数のデバイス2,
3 ・はディジーチェイン接続される。
終端回路9は、第2図に示すように逆流防11−ダイオ
ード1.5a、1.5b、終端抵抗16.17および半
導体リレー素子14により制御されるブレーク接点18
.19から構成される。
ード1.5a、1.5b、終端抵抗16.17および半
導体リレー素子14により制御されるブレーク接点18
.19から構成される。
該終端回路9は、第3図から明らかなように5制御(i
号の送端側にプルアップ抵抗22を配し。
号の送端側にプルアップ抵抗22を配し。
受端側は抵抗23にて接地側のみの片終端を行い、逆流
防止ダイオード24により図示しない複数の制御信号終
端部を6部にてオア接続し、接点25を共用するもので
ある。
防止ダイオード24により図示しない複数の制御信号終
端部を6部にてオア接続し、接点25を共用するもので
ある。
第4図は電源ユニツ1〜11内の゛電源制御線入力回路
を示すものであり、電流制限抵抗20を介してフォ1へ
カプラーの一次側をドライブし、図示しない二次側の″
電源出力のラフ1ヘスター1〜制御を行うものである。
を示すものであり、電流制限抵抗20を介してフォ1へ
カプラーの一次側をドライブし、図示しない二次側の″
電源出力のラフ1ヘスター1〜制御を行うものである。
」1記構成において、いまデバイスがデバイス2とデバ
イス3の2つのみであるとすれば、上位制御装置1のI
′は源投入により電源制御信号すが上位レベルのデバイ
ス2から下位レベルのデバイス3へと渡されるが、この
場合最遠端となるデバイス3の半導体リレー素子14は
フローティング状態であり、終端回路をオン・オフ制御
する接点はメータ状態となり、デバイス制御信号線には
終端回路が接続される。そして、デバイス2の半導体リ
レー素子14はオンとなるから、接点18.19はブレ
ーク状態となり、終端回路はデバイス制御信号線より電
気的1こ開放されることになる。
イス3の2つのみであるとすれば、上位制御装置1のI
′は源投入により電源制御信号すが上位レベルのデバイ
ス2から下位レベルのデバイス3へと渡されるが、この
場合最遠端となるデバイス3の半導体リレー素子14は
フローティング状態であり、終端回路をオン・オフ制御
する接点はメータ状態となり、デバイス制御信号線には
終端回路が接続される。そして、デバイス2の半導体リ
レー素子14はオンとなるから、接点18.19はブレ
ーク状態となり、終端回路はデバイス制御信号線より電
気的1こ開放されることになる。
以上の通りであるから、簡単な回路構成により、外部フ
ァイル系装置がいくつ接続されても、最下位レベルの外
部ファイル系装置の終端回路のみがオンとなるよう自動
的に制御することができる。
ァイル系装置がいくつ接続されても、最下位レベルの外
部ファイル系装置の終端回路のみがオンとなるよう自動
的に制御することができる。
尚1本実施例においては説明の都合上より、デバイス制
御信号をaとして説明を行ったが、実際には複数の信号
が送受されるものである。
御信号をaとして説明を行ったが、実際には複数の信号
が送受されるものである。
本発明によれば、上位制御装置との間で下位装置が複数
ディジーチェイン接続されるとき、下位装置の数に関係
なく最下位レベルの下位装置の終端回路のみがオンとな
り、それ以外の下位装置の終端回路をオフとするよう自
動的に切換え制御することができる。したがって、人為
的操作ミスによる終端回路の誤接続を排除することがで
きる。
ディジーチェイン接続されるとき、下位装置の数に関係
なく最下位レベルの下位装置の終端回路のみがオンとな
り、それ以外の下位装置の終端回路をオフとするよう自
動的に切換え制御することができる。したがって、人為
的操作ミスによる終端回路の誤接続を排除することがで
きる。
第1図は本発明によるディジーチェイン接続の説明図、
第2図は終端回路の制御の説明図、第3図は他の終端回
路の制御の説明図、第4図は′市源二二ノ1〜の制御の
説明図、第5図は一般的なディジーチェイン接続の説明
図である。 1・・・」三位制御装置it、 2〜3・・デバイス
、4〜5・制御線信号ケーブル、 6〜7・・データ線
信号ケーブル、 8・・・1くライム、9・・・終端回
路、 10・・ドライブユニット、11・・・電源ユ
ニット、 12・・受信用コネクタ。 13・・・送信用コネクタ。 、、’′>
第2図は終端回路の制御の説明図、第3図は他の終端回
路の制御の説明図、第4図は′市源二二ノ1〜の制御の
説明図、第5図は一般的なディジーチェイン接続の説明
図である。 1・・・」三位制御装置it、 2〜3・・デバイス
、4〜5・制御線信号ケーブル、 6〜7・・データ線
信号ケーブル、 8・・・1くライム、9・・・終端回
路、 10・・ドライブユニット、11・・・電源ユ
ニット、 12・・受信用コネクタ。 13・・・送信用コネクタ。 、、’′>
Claims (1)
- (1)上位制御装置と該上位制御装置にデイジーチェイ
ン接続された複数の下位装置(デバイス)よりなるシス
テムにおいて、各下位装置は、該デバイスへ電力を供給
する電源ユニットと、前記上位制御装置からの電源制御
信号とデバイス制御信号の各信号の入力部と、前記各信
号にそれぞれ対応する出力部とを備え、前記電源制御信
号の入力部を前記電源ユニットに接続するとゝもに、電
流検出素子を介して該電源制御信号の出力部に接続し、
前記デバイス制御信号の入力部をその出力部に接続する
とゝもに前記電流検出素子により作動するスイッチを有
する終端回路を介して前記デバイスに接続し、下流の下
位装置の存在を前記電流検出素子で検出して前記スイッ
チを前記終端回路を開放するよう作動させることを特徴
とする終端制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7651786A JPS62233820A (ja) | 1986-04-04 | 1986-04-04 | 終端制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7651786A JPS62233820A (ja) | 1986-04-04 | 1986-04-04 | 終端制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62233820A true JPS62233820A (ja) | 1987-10-14 |
Family
ID=13607465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7651786A Pending JPS62233820A (ja) | 1986-04-04 | 1986-04-04 | 終端制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62233820A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010182227A (ja) * | 2009-02-09 | 2010-08-19 | Fuji Electric Systems Co Ltd | 無停電電源システム |
-
1986
- 1986-04-04 JP JP7651786A patent/JPS62233820A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010182227A (ja) * | 2009-02-09 | 2010-08-19 | Fuji Electric Systems Co Ltd | 無停電電源システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6317839B1 (en) | Method of and apparatus for controlling supply of power to a peripheral device in a computer system | |
US4631698A (en) | Interface apparatus | |
CA1269172A (en) | Circuit for simplex i/o terminal control by duplex processors | |
EP1198909B1 (en) | Electrical insulation device with optocoupler for bidirectional connecting lines | |
US6192433B1 (en) | Automatic SCSI termination readjustment | |
US4328586A (en) | Optically coupled serial communication bus | |
JPH0576077A (ja) | 二重化フイールドバスシステム | |
US6886052B2 (en) | Apparatus and method for automatically identifying between USB and PS/2 interface | |
JPS62233820A (ja) | 終端制御方式 | |
JP3328723B2 (ja) | 通信処理装置、及びこれを有するプログラマブルコントローラ | |
JP2001134346A (ja) | リモート電源制御回路 | |
JP2525185B2 (ja) | インタ−フェ−ス回路 | |
JPH0237736B2 (ja) | ||
US5233602A (en) | Switching system for computers with 2-bit condition-representing signals | |
JPH10308796A (ja) | 装置間ケーブルの誤接続検出回路 | |
JP2508580B2 (ja) | バス終端制御システム | |
RU2260835C2 (ru) | Расширяемая автоматическая система | |
JP2898024B2 (ja) | 入出力ターミナル | |
KR0128198Y1 (ko) | 분산 제어 시스템의 고장 검출회로 | |
JP3163871B2 (ja) | スタッカブルハブ | |
KR20060080057A (ko) | 데이터 통신용 전원 전달/차단 장치 | |
JPS6355615A (ja) | 終端回路の制御方式 | |
JPH04136747U (ja) | デイジチエーン装置 | |
JPS6398246A (ja) | 通信機器のライン制御方式 | |
JPS62539B2 (ja) |