JP5268976B2 - Method for manufacturing photovoltaic device - Google Patents
Method for manufacturing photovoltaic device Download PDFInfo
- Publication number
- JP5268976B2 JP5268976B2 JP2010056117A JP2010056117A JP5268976B2 JP 5268976 B2 JP5268976 B2 JP 5268976B2 JP 2010056117 A JP2010056117 A JP 2010056117A JP 2010056117 A JP2010056117 A JP 2010056117A JP 5268976 B2 JP5268976 B2 JP 5268976B2
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- semiconductor layer
- substrate
- layer
- intrinsic semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
Landscapes
- Photovoltaic Devices (AREA)
Abstract
Description
本発明は、太陽電池などの光起電力装置の製造方法に関し、特に、結晶シリコン系太陽電池において高効率化が可能なヘテロ接合太陽電池の製造方法に関する。 The present invention relates to a method for manufacturing a photovoltaic device such as a solar cell, and more particularly to a method for manufacturing a heterojunction solar cell capable of increasing efficiency in a crystalline silicon solar cell.
現在の多結晶シリコン太陽電池は、厚さが200μm程度のp型多結晶シリコン基板を用い、光吸収率を高める表面テクスチャー、n型拡散層、反射防止膜及び表面電極(例えば、櫛型Ag電極)を当該基板の受光面側に順次形成し、また、裏面電極(例えば、Al電極)をスクリーン印刷によって当該基板の非受光面側に形成した後、これらを焼成することによって一般に製造されている。 A current polycrystalline silicon solar cell uses a p-type polycrystalline silicon substrate having a thickness of about 200 μm, and has a surface texture, an n-type diffusion layer, an antireflection film, and a surface electrode (for example, a comb-shaped Ag electrode) that increase the light absorption rate. ) Are sequentially formed on the light-receiving surface side of the substrate, and a back electrode (for example, an Al electrode) is formed on the non-light-receiving surface side of the substrate by screen printing, and then is generally manufactured by firing them. .
かかる焼成では、表面電極及び裏面電極の溶媒分が揮発すると共に、当該基板の受光面側において櫛型Ag電極が反射防止膜を突き破ってn型拡散層に接続され、また、当該基板の非受光面側においてAl電極の一部のAlが当該基板に拡散して裏面電界層(BSF:Back Surface Field)を形成する。 In such firing, the solvent content of the front electrode and the back electrode is volatilized, and the comb-shaped Ag electrode penetrates the antireflection film on the light receiving surface side of the substrate and is connected to the n-type diffusion layer. On the surface side, a part of Al of the Al electrode diffuses into the substrate to form a back surface field layer (BSF).
このBSF層は、当シリコン基板との接合面で内部電界を形成してBSF層近傍で発生した少数キャリアをシリコン基板内部へ押し戻し、Al電極近傍でのキャリア再結合を抑制するため、開放電圧を高くすることができる。 This BSF layer forms an internal electric field at the bonding surface with the silicon substrate, pushes minority carriers generated near the BSF layer back into the silicon substrate, and suppresses carrier recombination near the Al electrode. Can be high.
既に、結晶シリコン基板に薄い真性半導体層を介して不純物ドープシリコン層からなる接合或いはBSF層を形成するヘテロ接合太陽電池に関する発明が開示されている(特許文献1〜3参照)。
An invention relating to a heterojunction solar cell in which a junction made of an impurity-doped silicon layer or a BSF layer is formed on a crystalline silicon substrate via a thin intrinsic semiconductor layer has already been disclosed (see
不純物ドープ層を薄膜で形成することにより不純物ドープ層の濃度分布を自由に設定でき、また不純物層が薄いため膜中でのキャリアの再結合を抑制することができる。また、間に挿入した真性半導体層は接合間の不純物拡散を抑制し、急峻な不純物プロファイルをもつ接合を形成することができるため、良好な接合界面形成により高い開放電圧を得ることができる。 By forming the impurity doped layer as a thin film, the concentration distribution of the impurity doped layer can be freely set, and since the impurity layer is thin, carrier recombination in the film can be suppressed. In addition, since the intrinsic semiconductor layer inserted between them can suppress impurity diffusion between the junctions and form a junction having a steep impurity profile, a high open-circuit voltage can be obtained by forming a good junction interface.
さらに真性半導体層、不純物ドープ層は200℃程度の低温で形成できるため、基板の厚みが薄くても熱により基板に生じるストレスや、基板の反りを低減することができる。また、熱により劣化しやすい多結晶シリコン基板に対しても基板品質の低下を抑制できることが期待できる。 Further, since the intrinsic semiconductor layer and the impurity doped layer can be formed at a low temperature of about 200 ° C., stress generated in the substrate due to heat and warpage of the substrate can be reduced even if the substrate is thin. In addition, it can be expected that deterioration of the substrate quality can be suppressed even for a polycrystalline silicon substrate that is easily deteriorated by heat.
ヘテロ接合太陽電池の変換効率を向上させる方法としては、太陽電池セルの集電極を形成した後に高温で熱処理することが開示されている(特許文献4、5参照)。
As a method for improving the conversion efficiency of the heterojunction solar cell, it is disclosed that heat treatment is performed at a high temperature after the collector electrode of the solar cell is formed (see
高温で熱処理を行うことにより、シリコン基板と膜の界面や、真性半導体層と不純物層の界面、透明導電膜と不純物層との界面などの、太陽電池セル内部の各界面特性が改善する効果と共に、不純物ドープ層の比抵抗が小さくなり、直列抵抗成分が抑えられて太陽電池の変換効率が向上する効果がある。 Along with the effect of improving each interface property inside the solar cell, such as the interface between the silicon substrate and the film, the interface between the intrinsic semiconductor layer and the impurity layer, the interface between the transparent conductive film and the impurity layer, by performing the heat treatment at a high temperature. The specific resistance of the impurity doped layer is reduced, the series resistance component is suppressed, and the conversion efficiency of the solar cell is improved.
特許文献4では、集電極形成後の熱処理の温度、時間を最適にすることにより太陽電池の特性が改善する方法が開示されている。特許文献5では、裏面電極と接する所定領域の不純物ドープ層とシリコン基板との間に、シリコン酸化膜を挟むことによって、熱処理で変質した不純物ドープ層がシリコン基板へ直接の影響を与えない方法が開示されている。
結晶シリコン基板に薄い真性半導体層を介して不純物ドープシリコン層からなる接合或いはBSF層を形成するヘテロ接合太陽電池に関して、集電極形成後に一括して熱処理を行うと、結晶シリコンと真性半導体層の界面特性を改善する熱処理温度と、不純物ドープ層の耐熱温度が異なるため、一括熱処理では十分な太陽電池の特性が得られなかった。 With respect to a heterojunction solar cell in which a junction made of an impurity-doped silicon layer or a BSF layer is formed on a crystalline silicon substrate through a thin intrinsic semiconductor layer, when a heat treatment is performed after the collector electrode is formed, the interface between the crystalline silicon and the intrinsic semiconductor layer is obtained. Since the heat treatment temperature for improving the characteristics is different from the heat resistance temperature of the impurity-doped layer, sufficient solar cell characteristics cannot be obtained by the collective heat treatment.
これは、結晶シリコンと真性半導体層の界面特性を改善する熱処理温度が、不純物ドープシリコン層の耐熱温度に比べて、高温側に存在するためと思われる。集電極形成後の一括した熱処理温度を、結晶シリコンと真性半導体層の界面特性を改善する熱処理温度に合わせると、不純物ドープシリコン層の耐熱温度に対しては高すぎる温度になるため、不純物ドープ層の膜質が劣化し、良好な太陽電池の特性を十分得ることができない。 This is probably because the heat treatment temperature for improving the interface characteristics between the crystalline silicon and the intrinsic semiconductor layer exists on the higher temperature side than the heat resistance temperature of the impurity-doped silicon layer. When the heat treatment temperature after forming the collector electrode is adjusted to the heat treatment temperature for improving the interface characteristics between the crystalline silicon and the intrinsic semiconductor layer, the temperature becomes too high for the heat resistance temperature of the impurity doped silicon layer. As a result, the quality of the solar cell is deteriorated and sufficient solar cell characteristics cannot be obtained.
また、熱処理温度を不純物ドープ層の耐熱温度に合わせると、結晶シリコンと真性半導体層の界面特性を改善する熱処理温度に対して、低すぎる温度になるため、結晶シリコン基板と真性半導体層の界面特性を十分に改善することができないという問題があった。 In addition, when the heat treatment temperature is adjusted to the heat resistance temperature of the impurity doped layer, the temperature is too low for the heat treatment temperature to improve the interface characteristics between the crystalline silicon and the intrinsic semiconductor layer, and thus the interface characteristics between the crystalline silicon substrate and the intrinsic semiconductor layer. There was a problem that could not be improved sufficiently.
また、集電極形成後に一括して熱処理を行うと、熱処理により真性半導体層から不純物ドープ層への水素の拡散、脱離が起こり、シリコン基板と真性半導体層の界面のパッシベーション効果が低下する問題があった。 Also, if heat treatment is performed collectively after the collector electrode is formed, hydrogen diffuses and desorbs from the intrinsic semiconductor layer to the impurity doped layer due to the heat treatment, and the passivation effect at the interface between the silicon substrate and the intrinsic semiconductor layer is reduced. there were.
さらに、真性半導体層は結晶シリコン基板へエピタキシャル成長し易いため、その後形成する不純物ドープ層もエピタキシャル成長し易く、この場合、粒界形成による欠陥が不純物ドープ層内に形成され、パッシベーション効果が低下する問題があった。 Further, since the intrinsic semiconductor layer is easily grown epitaxially on the crystalline silicon substrate, the impurity doped layer to be formed thereafter is also easily grown epitaxially. In this case, defects due to grain boundary formation are formed in the impurity doped layer, and the passivation effect is lowered. there were.
本発明は、上記に鑑みてなされたものであって、結晶シリコン基板と真性半導体層の界面特性を改善してキャリアの再結合を抑制することで良好な特性を持つ光起電力装置を形成でき、また、真性半導体層製膜が良好な界面特性を得ることができ、さらに、真性半導体層の後に形成する不純物ドープ層の粒界形成による欠陥の形成を防ぐことができる光起電力装置の製造方法を得ることを目的とする。 The present invention has been made in view of the above, and can improve the interface characteristics between a crystalline silicon substrate and an intrinsic semiconductor layer to suppress carrier recombination, thereby forming a photovoltaic device having good characteristics. In addition, it is possible to produce a photovoltaic device in which intrinsic semiconductor layer deposition can obtain good interface characteristics, and furthermore, formation of defects due to grain boundary formation of an impurity doped layer formed after the intrinsic semiconductor layer can be prevented. The purpose is to obtain a method.
上述した課題を解決し、目的を達成するために、本発明は、第1の導電型のシリコン半導体基板の受光面側に第1の導電型とは異なる第2の導電型の第1半導体層を形成する工程と、前記シリコン半導体基板の前記受光面と反対側の面に真性半導体層を形成する工程と、前記真性半導体層の形成後に第1熱処理を行う工程と、前記第1熱処理の後に、前記真性半導体層の前記反対側の面上に前記シリコン半導体基板より不純物濃度が高い第1の導電型の第2半導体層を形成する工程と、前記第2半導体層の形成後に第2熱処理を行う工程とを具備することを特徴とする。 In order to solve the above-described problems and achieve the object, the present invention provides a first semiconductor layer of a second conductivity type different from the first conductivity type on the light receiving surface side of the first conductivity type silicon semiconductor substrate. Forming an intrinsic semiconductor layer on a surface opposite to the light receiving surface of the silicon semiconductor substrate, performing a first heat treatment after the formation of the intrinsic semiconductor layer, and after the first heat treatment Forming a second semiconductor layer of a first conductivity type having an impurity concentration higher than that of the silicon semiconductor substrate on the opposite surface of the intrinsic semiconductor layer, and performing a second heat treatment after the formation of the second semiconductor layer. And performing the process.
本発明によれば、結晶シリコン基板と真性半導体層の界面特性が改善されてキャリアの再結合が抑制されることにより、良好な特性を持つ光起電力装置を形成することができるという効果を奏する。 According to the present invention, the interface characteristic between the crystalline silicon substrate and the intrinsic semiconductor layer is improved and the recombination of carriers is suppressed, so that it is possible to form a photovoltaic device having good characteristics. .
以下に、本発明にかかる光起電力装置の製造方法の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。 Embodiments of a method for manufacturing a photovoltaic device according to the present invention will be described below in detail with reference to the drawings. Note that the present invention is not limited to the embodiments.
実施の形態1.
図1は、本発明の実施の形態1にかかる製造方法で形成した光起電力装置のセル構造を示す断面図である。図2は、本実施の形態にかかる光起電力装置の製造方法のフローチャートである。以下に、本実施の形態にかかる光起電力装置の製造方法を図1及び図2を用いて説明する。
FIG. 1 is a cross-sectional view showing a cell structure of a photovoltaic device formed by the manufacturing method according to the first embodiment of the present invention. FIG. 2 is a flowchart of the method for manufacturing the photovoltaic device according to the present embodiment. Below, the manufacturing method of the photovoltaic apparatus concerning this Embodiment is demonstrated using FIG.1 and FIG.2.
まず、1Ωcmのp型単結晶シリコンを基板(第1の導電型のシリコン半導体基板)1とし、アルカリ溶液中でスライス時のワイヤーソーダメージを除去し、続けてアルカリ溶液による異方性エッチングによりテクスチャーを形成した(図2のステップS100、図1に示さず)。 First, 1Ωcm p-type single crystal silicon is used as the substrate (first conductive silicon semiconductor substrate) 1 to remove wire saw damage at the time of slicing in an alkaline solution, and then textured by anisotropic etching with an alkaline solution. (Step S100 in FIG. 2, not shown in FIG. 1).
その後、POCl3ガス雰囲気下で熱処理することにより基板1と逆導電型であるn型の接合層(第1半導体層)としてリン拡散層(第2の導電型の不純物ドープ層)2を形成し(ステップS101)、表面に形成されたリンガラスを除去した。
Thereafter, a phosphorus diffusion layer (second conductivity type impurity doped layer) 2 is formed as an n-type bonding layer (first semiconductor layer) having a conductivity type opposite to that of the
さらに受光面側に反射防止膜としてシランとアンモニアを原料とするプラズマCVDでSiN反射防止膜3を形成した。その後受光面側のSiN反射防止膜3を保護し、リン拡散層2をもつシリコン基板1の裏面(n型拡散層)を5μm程度フッ硝酸により除去した(ステップS102)。
Further, an
そして受光面側SiN反射防止膜3上にAgの電極ペーストを用いたスクリーン印刷によりくし型電極4を形成し、約800℃で焼成することにより表面電極4を形成した(ステップS103)。
Then, the comb-
その後、シリコン基板1の裏面をRCA洗浄によりクリーニングする(ステップS104)とともに、希フッ酸での酸化膜除去を施し、27.56MHzのVHFプラズマCVDチャンバで約4nmの真性半導体層となるi型非晶質シリコン膜5を形成した(ステップS105)。
Thereafter, the back surface of the
i型非晶質シリコン膜5はRF出力50mW/cm2、基板温度200℃、ガス圧500Paの雰囲気下で、シラン30sccm、および水素500sccmを流して成膜を行なった。
The i-type
その後、酸素を含んだガス雰囲気(酸素20%)中で200℃5分間の熱処理(第1前半熱処理)を行った(ステップS106)後、フォーミングガス(水素5%含有の不活性ガス雰囲気)中で385℃10分間の熱処理(第1後半熱処理)を行った(ステップS107)。第1前半熱処理(ステップS106)と第1後半熱処理(ステップS107)とを合わせて第1熱処理とする。 Thereafter, heat treatment (first first half heat treatment) at 200 ° C. for 5 minutes was performed in a gas atmosphere containing oxygen (oxygen 20%) (step S106), and then in forming gas (inert gas atmosphere containing 5% hydrogen) Then, a heat treatment (first second heat treatment) at 385 ° C. for 10 minutes was performed (step S107). The first first half heat treatment (step S106) and the first second half heat treatment (step S107) are combined to form a first heat treatment.
その後、i型非晶質シリコン膜5の上に(基板1の裏面方向に)、27.56MHzのプラズマCVDチャンバで約100nmのp型微結晶シリコン膜(第1の導電型の高濃度不純物ドープ層)6を形成した(ステップS108)。 Thereafter, on the i-type amorphous silicon film 5 (in the direction of the back surface of the substrate 1), a p-type microcrystalline silicon film (first conductivity type high-concentration impurity doping) of about 100 nm in a 27.56 MHz plasma CVD chamber. Layer) 6 was formed (step S108).
成膜条件は基板温度140℃、ガス圧500Paの雰囲気下で、100mW/cm2、シラン10sccm、水素1000sccm、0.1%に水素希釈したジボラン20sccmとした。ここで形成されたp型微結晶シリコン膜(第2半導体層)6の不純物濃度は、シリコン半導体基板1より高くなっている。
Deposition conditions were 100 mW / cm 2 , 10 sccm of silane, 1000 sccm of hydrogen, and 20 sccm of diborane diluted to 0.1% with hydrogen in an atmosphere of a substrate temperature of 140 ° C. and a gas pressure of 500 Pa. The impurity concentration of the p-type microcrystalline silicon film (second semiconductor layer) 6 formed here is higher than that of the
その後、フォーミングガス(水素5%含有の不活性ガス雰囲気)中で325℃10分間の熱処理(第2熱処理)を行った(ステップS109)。第2熱処理(ステップS109)は、第1熱処理とは異なる温度で行う。即ち、第1熱処理の後半である第1後半熱処理(ステップS107)の温度は、第2熱処理の最高温度である325℃より高い温度になっている。 Thereafter, a heat treatment (second heat treatment) was performed at 325 ° C. for 10 minutes in a forming gas (inert gas atmosphere containing 5% hydrogen) (step S109). The second heat treatment (step S109) is performed at a temperature different from that of the first heat treatment. That is, the temperature of the first second heat treatment (step S107), which is the latter half of the first heat treatment, is higher than the maximum temperature of 325 ° C. of the second heat treatment.
その後、真空蒸着により裏面にAl電極(非受光面側電極)7を形成し(ステップS110)、フォーミングガス(水素5%含有の不活性ガス雰囲気)中で200℃30分間の熱処理を行なった(ステップS111)。 Thereafter, an Al electrode (non-light-receiving surface side electrode) 7 was formed on the back surface by vacuum deposition (Step S110), and heat treatment was performed at 200 ° C. for 30 minutes in a forming gas (inert gas atmosphere containing 5% hydrogen) ( Step S111).
比較のため、上記プロセスにて作製した太陽電池と同じ結晶、同じ特性をもつ基板を用いて、i型非晶質シリコン膜形成後の酸素を含んだガス雰囲気中での熱処理(ステップS106)の有無、及びi型非晶質酸化シリコン膜形成後のフォーミングガス中での熱処理(ステップS107)の有無を変え、それ以外はすべて同じプロセスによって太陽電池を作製した。 For comparison, heat treatment (step S106) in a gas atmosphere containing oxygen after forming the i-type amorphous silicon film using a substrate having the same crystal and the same characteristics as the solar cell manufactured by the above process. The solar cells were fabricated by the same process except for the presence or absence and the presence or absence of the heat treatment (Step S107) in the forming gas after forming the i-type amorphous silicon oxide film.
それらを、図3に示すように比較例1、2として本実施の形態によるプロセスで作成した太陽電池と共に、AM1.5のソーラーシミュレータにて電流−電圧特性を評価した。 As shown in FIG. 3, the current-voltage characteristics were evaluated by a solar simulator of AM1.5 together with the solar cells produced by the process according to the present embodiment as Comparative Examples 1 and 2.
その結果、i型非晶質シリコン膜形成後に酸素を含んだガス雰囲気で熱処理(ステップS106)したのち、フォーミングガス中で熱処理(ステップS107)を施した本実施の形態のサンプルにおいて、標準プロセスである比較例1のサンプルより約4mV高い開放電圧を得ることができた。 As a result, in the sample of this embodiment, after the heat treatment (step S106) in the gas atmosphere containing oxygen after the i-type amorphous silicon film is formed, the sample of this embodiment is subjected to the heat treatment (step S107) in the forming gas. An open circuit voltage about 4 mV higher than that of a sample of Comparative Example 1 could be obtained.
本実施の形態においては、i型非晶質シリコン膜形成(ステップS105)後にp型微結晶シリコン膜形成(ステップS108)後の熱処理温度の最高温度より高い温度で熱処理することにより、シリコン基板とi型非晶質シリコン膜との界面特性の改善が可能となった。 In the present embodiment, after the formation of the i-type amorphous silicon film (step S105), heat treatment is performed at a temperature higher than the maximum heat treatment temperature after the formation of the p-type microcrystalline silicon film (step S108). The interface characteristics with the i-type amorphous silicon film can be improved.
すなわち、p型微結晶膜形成後に界面特性改善を狙った熱処理を一括して行う従来技術の場合、p型微結晶膜の耐熱温度が真性半導体層/基板の界面特性を改善する最適温度より低いため、p型微結晶膜の耐熱温度に合わせる必要がある。その場合、真性半導体層と基板界面のパッシベーション効果が十分得られなかった。 That is, in the case of the conventional technique in which heat treatment aiming at improving the interface characteristics is performed after forming the p-type microcrystalline film, the heat resistance temperature of the p-type microcrystalline film is lower than the optimum temperature for improving the interface characteristics of the intrinsic semiconductor layer / substrate. Therefore, it is necessary to match the heat resistance temperature of the p-type microcrystalline film. In that case, a sufficient passivation effect between the intrinsic semiconductor layer and the substrate interface could not be obtained.
本実施の形態においては、真性半導体層の製膜後とp型微結晶膜の製膜後とで、それぞれ異なる最適な温度で熱処理をすることにより、パッシベーション効果を高めることが可能となる。 In this embodiment, the passivation effect can be enhanced by performing heat treatment at different optimum temperatures after the intrinsic semiconductor layer is formed and after the p-type microcrystalline film is formed.
さらにi型非晶質シリコン膜5形成後に酸素を含んだガス雰囲気で熱処理(ステップS106)することによって、i型非晶質シリコン膜5の最表面に酸化層が形成され、そのあとのより高温な熱処理によるi型非晶質シリコン膜中からの水素の脱理を抑制するキャップ層として機能する。
Further, by performing heat treatment in a gas atmosphere containing oxygen after forming the i-type amorphous silicon film 5 (step S106), an oxide layer is formed on the outermost surface of the i-type
このため、シリコン基板1とi型非晶質シリコン膜5の界面を良好に保つことが可能となる。即ち、界面パッシベーション効果を十分得ることができ太陽電池特性を向上させる。
For this reason, the interface between the
また、i型非晶質シリコン膜5がシリコン基板1に対してエピタキシャル成長している場合でも、酸化層の存在により、その後形成されるp型微結晶シリコン膜6のエピタキシャル成長が抑制されるため、膜中に粒界や転位のない品質の良好なp型微結晶シリコン膜6の形成が可能となる。
Even when the i-type
本実施の形態では、単結晶基板を用いたが、多結晶基板を用いてもよい。また、本実施の形態では酸素を含まない半導体層を用いたが、酸素、窒素、或いは炭素を含む半導体層を用いてもよい。i型非晶質シリコン膜5の場合、酸素が含まれることにより結晶シリコン基板1に対してエピタキシャル成長が抑制され、良好な界面特性が得られる。
Although a single crystal substrate is used in this embodiment mode, a polycrystalline substrate may be used. Further, although a semiconductor layer not containing oxygen is used in this embodiment mode, a semiconductor layer containing oxygen, nitrogen, or carbon may be used. In the case of the i-type
また、本実施の形態においては、フォーミンガス(水素5%含有の不活性ガス)を用いたが、酸素、窒素、アルゴン等を含んだ雰囲気ガスを用いてもよい。ただ、水素を含んだガスは、結晶シリコン基板1とi型非晶質シリコン膜5との界面を水素終端することによりパッシベーション効果を高め、また、膜中の欠陥も水素により修復されるため、水素を含んだガスを用いるのが望ましい。
In this embodiment, foaming gas (inert gas containing 5% hydrogen) is used, but atmospheric gas containing oxygen, nitrogen, argon, or the like may be used. However, since the gas containing hydrogen enhances the passivation effect by terminating the interface between the
また、酸素を含む雰囲気での熱処理(ステップS106)において、酸素濃度が5%より低いと、酸化層の形成が不十分で水素脱理を抑制するキャップ層としての機能が十分得られず、さらにp型微結晶層6のエピタキシャル成長を抑制できない。
In addition, in the heat treatment in an atmosphere containing oxygen (step S106), if the oxygen concentration is lower than 5%, the formation of an oxide layer is insufficient and a function as a cap layer for suppressing hydrogen removal cannot be obtained sufficiently. The epitaxial growth of the p-
逆に、酸素濃度が50%より高いと、i型非晶質シリコン膜5の全体が酸化されるため、導電性が低くなるため直列抵抗が高くなってしまう。従って、上述した効果を適切に得るためには、ステップS106における酸素濃度は5〜50%程度であることが望ましい。
On the contrary, if the oxygen concentration is higher than 50%, the entire i-type
一導電型の結晶シリコンを基板とし、光受光面側に真性半導体層、基板と逆の導電型の不純物ドープシリコン層、透明導電膜、集電極をもつか、或いは光受光面と反対側の基板表面に真性半導体層、基板と同じ導電型の不純物ドープシリコン層、透明導電膜、裏面電極をもつか、或いはその両方の構造をもつ光起電力装置においても、上記と同様な工程が実施可能である。 Crystal substrate of one conductivity type is used as substrate, intrinsic light semiconductor layer on the light receiving surface side, impurity doped silicon layer of opposite conductivity type to substrate, transparent conductive film, collector electrode, or substrate opposite to light receiving surface The same process as above can be carried out in a photovoltaic device having an intrinsic semiconductor layer on the surface, an impurity-doped silicon layer of the same conductivity type as the substrate, a transparent conductive film, a back electrode, or both structures. is there.
すなわち、真性半導体層形成後、不純物ドープシリコン層形成後のそれぞれにおいて、最適な異なる温度で熱処理を行うと同時に、真性半導体層形成後の熱処理においては、最初に酸素を含んだ雰囲気で熱処理をおこなえば、同様な効果が得られる。 That is, after the formation of the intrinsic semiconductor layer and after the formation of the impurity-doped silicon layer, the heat treatment is performed at different optimum temperatures. At the same time, the heat treatment after the formation of the intrinsic semiconductor layer can be performed in an atmosphere containing oxygen first. The same effect can be obtained.
本実施の形態によれば、真性半導体層製膜後、不純物ドープ層製膜後のそれぞれにおいて、最適な異なる温度で熱処理を行うことにより、結晶シリコン基板と真性半導体層の界面特性が改善され、キャリアの再結合が抑制されることにより良好な特性を持つ光起電力装置を形成することができる。 According to the present embodiment, the interface characteristics between the crystalline silicon substrate and the intrinsic semiconductor layer are improved by performing the heat treatment at an optimum different temperature after the intrinsic semiconductor layer deposition and after the impurity doped layer deposition, By suppressing recombination of carriers, a photovoltaic device having good characteristics can be formed.
また、真性半導体層製膜後の熱処理において、最初に酸素を含んだ雰囲気で熱処理を行うことにより、真性半導体層の表面に酸化層が形成されるので、その後の熱処理による水素の膜からの脱離を防ぐキャップ層として機能し良好な界面特性を得ることができる。 In addition, in the heat treatment after the formation of the intrinsic semiconductor layer, an oxide layer is formed on the surface of the intrinsic semiconductor layer by first performing the heat treatment in an atmosphere containing oxygen, so that the hydrogen is removed from the film by the subsequent heat treatment. It functions as a cap layer that prevents separation, and good interface characteristics can be obtained.
さらに、真性半導体層が結晶シリコン基板に対してエピタキシャル成長した場合においても、その後形成する不純物ドープ層は、真性半導体層表面の酸化層によって、真性半導体層へのエピタキシャル成長が抑制され、粒界形成による欠陥の形成を防ぐことができる。 Furthermore, even when the intrinsic semiconductor layer is epitaxially grown on the crystalline silicon substrate, the impurity doped layer to be formed thereafter is suppressed by the oxide layer on the surface of the intrinsic semiconductor layer, so that the epitaxial growth on the intrinsic semiconductor layer is suppressed, and defects due to grain boundary formation occur. Can be prevented.
さらに、本願発明は上記実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施の形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。更に、異なる実施の形態にわたる構成要素を適宜組み合わせてもよい。 Furthermore, the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the invention in the implementation stage. Further, the above embodiments include inventions at various stages, and various inventions can be extracted by appropriately combining a plurality of disclosed constituent requirements. For example, even if some constituent requirements are deleted from all the constituent requirements shown in the embodiment, the problem described in the column of the problem to be solved by the invention can be solved, and is described in the column of the effect of the invention. When an effect is obtained, a configuration from which this configuration requirement is deleted can be extracted as an invention. Furthermore, the constituent elements over different embodiments may be appropriately combined.
以上のように、本発明にかかる光起電力装置の製造方法は、光起電力素子の製造に有用であり、特に、太陽電池の製造に適している。 As described above, the method for manufacturing a photovoltaic device according to the present invention is useful for manufacturing a photovoltaic device, and is particularly suitable for manufacturing a solar cell.
1 第1の導電型のシリコン半導体基板
2 第2の導電型の不純物ドープ層
3 SiN反射防止膜
4 受光面側くし型Ag電極
5 i型アモルファスシリコン層
6 第1の導電型の高濃度不純物ドープ層
7 非受光面側電極
DESCRIPTION OF
Claims (6)
前記シリコン半導体基板の前記受光面と反対側の面に真性半導体層を形成する工程と、
前記真性半導体層の形成後に第1熱処理を行う工程と、
前記第1熱処理の後に、前記真性半導体層の前記反対側の面上に前記シリコン半導体基板より不純物濃度が高い第1の導電型の第2半導体層を形成する工程と、
前記第2半導体層の形成後に第2熱処理を行う工程とを具備する
ことを特徴とする光起電力装置の製造方法。 Forming a first semiconductor layer of a second conductivity type different from the first conductivity type on the light-receiving surface side of the silicon semiconductor substrate of the first conductivity type;
Forming an intrinsic semiconductor layer on a surface opposite to the light receiving surface of the silicon semiconductor substrate;
Performing a first heat treatment after forming the intrinsic semiconductor layer;
Forming a second semiconductor layer of a first conductivity type having an impurity concentration higher than that of the silicon semiconductor substrate on the opposite surface of the intrinsic semiconductor layer after the first heat treatment;
And a step of performing a second heat treatment after the formation of the second semiconductor layer. A method for manufacturing a photovoltaic device, comprising:
ことを特徴とする請求項1に記載の光起電力装置の製造方法。 The method for manufacturing a photovoltaic device according to claim 1, wherein a temperature of the first heat treatment is higher than a maximum temperature of the second heat treatment.
前記第1前半熱処理は、酸素を含む雰囲気で行われる
ことを特徴とする、請求項1または2に記載の光起電力装置の製造方法。 The step of performing the first heat treatment includes a step of performing a first first half heat treatment and a step of performing a first second half heat treatment subsequent thereto,
The method for manufacturing a photovoltaic device according to claim 1, wherein the first first-half heat treatment is performed in an atmosphere containing oxygen.
ことを特徴とする請求項3に記載の光起電力装置の製造方法。 The method for manufacturing a photovoltaic device according to claim 3, wherein a temperature of the first second heat treatment is higher than a maximum temperature of the second heat treatment.
ことを特徴とする請求項3または4に記載の光起電力装置の製造方法。 The method for producing a photovoltaic device according to claim 3 or 4, wherein the oxygen concentration in the atmosphere containing oxygen is 5 to 50%.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010056117A JP5268976B2 (en) | 2010-03-12 | 2010-03-12 | Method for manufacturing photovoltaic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010056117A JP5268976B2 (en) | 2010-03-12 | 2010-03-12 | Method for manufacturing photovoltaic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011192733A JP2011192733A (en) | 2011-09-29 |
JP5268976B2 true JP5268976B2 (en) | 2013-08-21 |
Family
ID=44797364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010056117A Expired - Fee Related JP5268976B2 (en) | 2010-03-12 | 2010-03-12 | Method for manufacturing photovoltaic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5268976B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013168252A1 (en) * | 2012-05-09 | 2013-11-14 | 三菱電機株式会社 | Photovoltaic device and method for producing same |
JP6112942B2 (en) * | 2013-04-03 | 2017-04-12 | 三菱電機株式会社 | Manufacturing method of solar cell |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2614561B2 (en) * | 1991-10-08 | 1997-05-28 | 三洋電機株式会社 | Photovoltaic element |
JP3017425B2 (en) * | 1995-09-25 | 2000-03-06 | キヤノン株式会社 | Method of forming photovoltaic element |
DE69811511T2 (en) * | 1997-03-21 | 2004-02-19 | Sanyo Electric Co., Ltd., Moriguchi | MANUFACTURING METHOD FOR A PHOTOVOLTAIC COMPONENT |
JP4093892B2 (en) * | 2003-03-25 | 2008-06-04 | 三洋電機株式会社 | Photovoltaic device manufacturing method |
JP2005159320A (en) * | 2003-10-27 | 2005-06-16 | Mitsubishi Heavy Ind Ltd | Solar cell and manufacturing method for the same |
JP2006128630A (en) * | 2004-09-29 | 2006-05-18 | Sanyo Electric Co Ltd | Photovoltaic device |
JP2007294830A (en) * | 2005-06-16 | 2007-11-08 | Sanyo Electric Co Ltd | Manufacturing method of solar cell module |
-
2010
- 2010-03-12 JP JP2010056117A patent/JP5268976B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011192733A (en) | 2011-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8872020B2 (en) | Heterojunction solar cell based on epitaxial crystalline-silicon thin film on metallurgical silicon substrate design | |
JP5456168B2 (en) | Method for manufacturing photoelectric conversion device | |
US8852994B2 (en) | Method of fabricating bifacial tandem solar cells | |
JP5611990B2 (en) | Photocell | |
JP5058184B2 (en) | Method for manufacturing photovoltaic device | |
US20110272012A1 (en) | Solar cell with oxide tunneling junctions | |
JP2013030798A (en) | Multi-junction solar cells | |
JP2013239476A (en) | Photovoltaic device and method of manufacturing the same, and photovoltaic module | |
JP2009164544A (en) | Passivation layer structure of solar cell, and fabricating method thereof | |
US20200098945A1 (en) | Process for producing a photovoltaic solar cell having a heterojunction and a diffused-in emitter region | |
WO2019021545A1 (en) | Solar cell and method for manufacturing same | |
JP5183588B2 (en) | Method for manufacturing photovoltaic device | |
JP5052309B2 (en) | Photovoltaic device and manufacturing method thereof | |
JP5938113B1 (en) | Manufacturing method of substrate for solar cell | |
JP5745653B2 (en) | Photovoltaic device, manufacturing method thereof, and photovoltaic module | |
JP5268976B2 (en) | Method for manufacturing photovoltaic device | |
CN111952381A (en) | Silicon heterojunction solar cell and preparation method thereof | |
JP2014072416A (en) | Solar cell and manufacturing method therefor, solar cell module | |
JP5398772B2 (en) | Photovoltaic device, manufacturing method thereof, and photovoltaic module | |
JP2012253091A (en) | Photovoltaic device and method for manufacturing the same | |
JP5748907B2 (en) | Photovoltaic device and manufacturing method thereof | |
CN102737964B (en) | Crystal wafer and diffusion method thereof | |
JP2014011198A (en) | Photovoltaic device and method for manufacturing the same | |
KR20110047828A (en) | Silicon heterojunction solar cell and method for fabricating the same | |
JP4614655B2 (en) | Method for manufacturing photovoltaic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20111018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130507 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5268976 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |