JP5058184B2 - Method for manufacturing photovoltaic device - Google Patents

Method for manufacturing photovoltaic device Download PDF

Info

Publication number
JP5058184B2
JP5058184B2 JP2009013297A JP2009013297A JP5058184B2 JP 5058184 B2 JP5058184 B2 JP 5058184B2 JP 2009013297 A JP2009013297 A JP 2009013297A JP 2009013297 A JP2009013297 A JP 2009013297A JP 5058184 B2 JP5058184 B2 JP 5058184B2
Authority
JP
Japan
Prior art keywords
film
plasma cvd
hydrogen
forming
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009013297A
Other languages
Japanese (ja)
Other versions
JP2010171263A (en
Inventor
剛彦 佐藤
繁 松野
誠 小長井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Tokyo Institute of Technology NUC
Original Assignee
Mitsubishi Electric Corp
Tokyo Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, Tokyo Institute of Technology NUC filed Critical Mitsubishi Electric Corp
Priority to JP2009013297A priority Critical patent/JP5058184B2/en
Publication of JP2010171263A publication Critical patent/JP2010171263A/en
Application granted granted Critical
Publication of JP5058184B2 publication Critical patent/JP5058184B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/546Polycrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/548Amorphous silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)

Description

この発明は、太陽電池などの光起電力装置の製造方法に関するものである。   The present invention relates to a method for manufacturing a photovoltaic device such as a solar cell.

現在、広く用いられているシリコン太陽電池は、一般的に、P型シリコン基板の受光面側に、光吸収率を高める表面テクスチャ、N型拡散層、反射防止膜および表面電極(たとえば、櫛型Ag電極)を順次形成し、また、P型シリコン基板の裏面(非受光面)側に、裏面電極(たとえば、Al電極)をスクリーン印刷によって形成した後、これらを焼成することによって製造されている。このような焼成では、表面電極および裏面電極の溶媒成分が揮発すると共に、シリコン基板の表面側において櫛型Ag電極が反射防止膜を突き破ってN型拡散層に接続され、また、裏面側においてAl電極の一部のAlがシリコン基板に拡散して裏面電界(BSF:Back Surface Field)層を形成する。このBSF層は、シリコン基板との接合面で内部電界を形成してBSF層近傍で発生した少数キャリアをシリコン基板内部へ押し戻し、Al電極近傍でのキャリア再結合を抑制する役割を有し、開放電圧を高くすることができる。   Currently, silicon solar cells that are widely used generally have a surface texture, an N-type diffusion layer, an antireflection film, and a surface electrode (for example, comb-shaped) that increase the light absorption rate on the light-receiving surface side of a P-type silicon substrate. (Ag electrodes) are sequentially formed, and a back electrode (for example, an Al electrode) is formed on the back surface (non-light-receiving surface) side of a P-type silicon substrate by screen printing, and then these are fired. . In such firing, the solvent component of the front electrode and the back electrode volatilizes, and the comb Ag electrode breaks through the antireflection film on the surface side of the silicon substrate and is connected to the N-type diffusion layer. A part of the Al of the electrode diffuses into the silicon substrate to form a back surface field (BSF) layer. This BSF layer has the role of forming an internal electric field at the bonding surface with the silicon substrate to push back minority carriers generated in the vicinity of the BSF layer into the silicon substrate and suppressing carrier recombination in the vicinity of the Al electrode. The voltage can be increased.

また、このようなシリコン基板の裏面の大部分にBSF層を形成する太陽電池よりも再結合速度を小さくすることが可能なパッシベーション膜(絶縁膜)を有する構造の太陽電池(たとえば、特許文献1、非特許文献1参照)や、BSF層として、薄く欠陥の少ない非晶質混合微結晶水素化シリコン膜をプラズマCVD法で形成した構造の太陽電池(たとえば、特許文献2参照)が提案されている。   In addition, a solar cell having a passivation film (insulating film) capable of reducing the recombination rate as compared with a solar cell in which a BSF layer is formed on the majority of the back surface of the silicon substrate (for example, Patent Document 1). Non-Patent Document 1) and a solar cell having a structure in which an amorphous mixed microcrystalline silicon hydride film with a small number of defects is formed by a plasma CVD method as a BSF layer (for example, see Patent Document 2) has been proposed. Yes.

特許文献1に記載の太陽電池は、シリコン基板の裏面側に熱酸化によってシリコン酸化(SiO2)膜からなるパッシベーション層を形成し、このパッシベーション膜に所定の間隔でポイント状やストライプ状の窓を形成し、パッシベーション膜上に裏面電極を形成し、焼成することによって得られる。その結果、窓に埋め込まれた裏面電極がシリコン基板と接触した部分でBSF層が形成されることで、シリコン基板裏面における裏面電極の面積を縮小して、シリコン基板裏面全体としてのキャリア再結合を抑制する。また、非特許文献1では、プラズマCVD(Chemical Vapor Deposition)法で形成したシリコン窒化膜をパッシベーション膜とする場合が示されている。このパッシベーション膜は、BSF層に比べてキャリア再結合をより一層抑制することができるため、太陽電池の開放電圧が増加して光電変換効率を高めることができる。 In the solar cell described in Patent Document 1, a passivation layer made of a silicon oxide (SiO 2 ) film is formed by thermal oxidation on the back side of a silicon substrate, and point-like or stripe-like windows are formed on the passivation film at predetermined intervals. It is obtained by forming, forming a back electrode on the passivation film, and baking it. As a result, the BSF layer is formed at the portion where the back electrode embedded in the window is in contact with the silicon substrate, thereby reducing the area of the back electrode on the back surface of the silicon substrate, and carrier recombination as the entire back surface of the silicon substrate. Suppress. Non-Patent Document 1 shows a case where a silicon nitride film formed by plasma CVD (Chemical Vapor Deposition) is used as a passivation film. Since this passivation film can further suppress carrier recombination compared to the BSF layer, the open-circuit voltage of the solar cell can be increased and the photoelectric conversion efficiency can be increased.

特開平6−169096号公報JP-A-6-169096 特開平10−190033号公報Japanese Patent Laid-Open No. 10-190033 G. Agostinelli, et al., “Screen Printed Large Area Crystalline Silicon Solar Cells on Thin Substrates”, IMEC 20th European Photovoltaic Solar Energy Conference, 6-10 June 2005, p.647-650G. Agostinelli, et al., “Screen Printed Large Area Crystalline Silicon Solar Cells on Thin Substrates”, IMEC 20th European Photovoltaic Solar Energy Conference, 6-10 June 2005, p.647-650

特許文献1に記載の太陽電池においては、品質は良いが高コストな単結晶シリコン基板を用いるとともに、熱酸化によって形成したパッシベーション膜に所定の間隔で窓を形成するために、写真製版プロセスなどの複雑かつ高コストなプロセスが用いられる。そのため、このようにして製造された太陽電池は、高価であり、主として宇宙用太陽電池などの特殊用途向けに用いられてきた。実際に、このような太陽電池におけるパッシベーション膜は、不純物や欠陥が少ない単結晶シリコン基板に対しては有効な再結合抑制効果を示している。また、パッシベーション膜は酸素雰囲気中の高温熱処理で形成しているため、このパッシベーション膜形成後に、BSF層を形成するための不純物拡散プロセスやスクリーン印刷による電極形成プロセスなどの高温プロセスを適用してもパッシベーション効果を保つことができる。   In the solar cell described in Patent Document 1, a high quality but high cost single crystal silicon substrate is used, and a window is formed at a predetermined interval in a passivation film formed by thermal oxidation. Complex and expensive processes are used. Therefore, the solar cell manufactured in this way is expensive and has been mainly used for special applications such as space solar cells. Actually, the passivation film in such a solar cell shows an effective recombination suppressing effect for a single crystal silicon substrate with few impurities and defects. Further, since the passivation film is formed by high-temperature heat treatment in an oxygen atmosphere, a high-temperature process such as an impurity diffusion process for forming a BSF layer or an electrode formation process by screen printing is applied after the formation of the passivation film. The passivation effect can be maintained.

ところで、量産を前提とした太陽電池は、上記のような高コストの単結晶基板を用いるのではなく、低品質であるが低コストの多結晶基板を用いて製造されることが望ましい。しかし、このような多結晶シリコン基板に対して特許文献1に記載の方法を適用して多結晶シリコン太陽電池を製造しても、パッシベーション膜に良好なパッシベーション効果が得られないという問題点があった。それは、多結晶シリコン基板は、通常不純物を多く含む上に結晶欠陥や粒界をもつために、高温での熱酸化プロセスやスクリーン印刷後の電極形成プロセスなどの800〜900℃以上の高温プロセスでは、不純物が粒界やパッシベーション膜との界面に移動したり、酸素などの雰囲気ガスが結晶欠陥を形成したりしてしまうからである。   By the way, it is desirable that a solar cell on the premise of mass production is manufactured using a low-quality but low-cost polycrystalline substrate instead of using the high-cost single crystal substrate as described above. However, even if a polycrystalline silicon solar cell is manufactured by applying the method described in Patent Document 1 to such a polycrystalline silicon substrate, there is a problem that a good passivation effect cannot be obtained for the passivation film. It was. The polycrystalline silicon substrate usually contains a large amount of impurities and has crystal defects and grain boundaries. Therefore, in a high temperature process of 800 to 900 ° C. or higher such as a thermal oxidation process at a high temperature or an electrode formation process after screen printing. This is because the impurities move to the grain boundaries and the interface with the passivation film, or the atmospheric gas such as oxygen forms crystal defects.

また、非特許文献1に記載のプラズマCVD法で形成されたシリコン窒化膜などのパッシベーション膜の熱耐性は、十分ではないという問題点もあった。特に、パッシベーション膜形成後に、BSF層を形成するための不純物拡散プロセスやスクリーン印刷による電極形成プロセスなどの高温プロセスを適用するとパッシベーション特性が低下してしまっていた。さらに、特許文献2に記載のプラズマCVD法で形成された非晶質混合微結晶水素化シリコン膜などのBSF層の熱耐性についても同様の問題点があった。   Further, there is a problem that the thermal resistance of a passivation film such as a silicon nitride film formed by the plasma CVD method described in Non-Patent Document 1 is not sufficient. In particular, if a high temperature process such as an impurity diffusion process for forming a BSF layer or an electrode formation process by screen printing is applied after the formation of the passivation film, the passivation characteristics have been lowered. Furthermore, there is a similar problem with respect to the heat resistance of the BSF layer such as the amorphous mixed microcrystalline silicon hydride film formed by the plasma CVD method described in Patent Document 2.

この発明は、上記に鑑みてなされたもので、光起電力装置において、多結晶半導体基板を用いた場合でも、裏面電極近傍における少数キャリアの再結合を従来の光起電力装置に比して抑えるとともに、耐熱性を改善した裏面電極構造が得られる光起電力装置の製造方法を得ることを目的とする。   The present invention has been made in view of the above. Even in the case where a polycrystalline semiconductor substrate is used in a photovoltaic device, recombination of minority carriers in the vicinity of the back electrode is suppressed as compared with a conventional photovoltaic device. At the same time, it is an object of the present invention to obtain a method for manufacturing a photovoltaic device that can provide a back electrode structure with improved heat resistance.

上記目的を達成するため、この発明にかかる光起電力装置の製造方法は、多結晶の第1の導電型の半導体基板の第1の主面側に第2の導電型の拡散層を形成する拡散層形成工程と、前記拡散層上に反射防止膜を形成する反射防止膜形成工程と、前記反射防止膜上に表面電極形状に導電性ペーストを形成し、800℃以上の温度で、前記導電性ペーストを焼成する焼成工程と、前記半導体基板の第2の主面側に裏面電極構造を形成する裏面電極構造形成工程と、を含む光起電力装置の製造方法において、前記焼成工程の前に、前記半導体基板の第2の主面上にプラズマCVD法によって、水素を含む第1の水素含有プラズマCVD膜を形成するプラズマCVD膜形成工程と、前記焼成工程の後で前記裏面電極構造形成工程の前に、前記第1の水素含有プラズマCVD膜を除去するプラズマCVD膜除去工程と、を含み、前記裏面電極構造形成工程では、プラズマCVD法によって形成された水素を含む第2の水素含有プラズマCVD膜が前記半導体基板の前記第2の主面上に形成されることを特徴とする。   In order to achieve the above object, a method for manufacturing a photovoltaic device according to the present invention forms a second conductive type diffusion layer on the first main surface side of a polycrystalline first conductive type semiconductor substrate. A diffusion layer forming step, an antireflection film forming step of forming an antireflection film on the diffusion layer, and a conductive paste having a surface electrode shape formed on the antireflection film, and the conductive paste is formed at a temperature of 800 ° C. or more. In a method for manufacturing a photovoltaic device, comprising: a baking step of baking a conductive paste; and a back electrode structure forming step of forming a back electrode structure on the second main surface side of the semiconductor substrate, before the baking step A plasma CVD film forming step of forming a first hydrogen-containing plasma CVD film containing hydrogen on the second main surface of the semiconductor substrate by plasma CVD, and the back electrode structure forming step after the baking step Before the first water A plasma CVD film removing step for removing the contained plasma CVD film, wherein in the back electrode structure forming step, a second hydrogen-containing plasma CVD film containing hydrogen formed by plasma CVD is formed on the semiconductor substrate. It is formed on 2 main surfaces.

この発明によれば、半導体基板の裏面側にプラズマCVD法によって、第1の水素含有プラズマCVD膜を形成した後、表面電極を焼成し、その後に第1の水素含有プラズマCVD膜を除去して、再びプラズマCVD法によって形成した第2の水素含有プラズマCVD膜を含む裏面電極構造を形成したので、表面電極焼成時には第1の水素含有プラズマCVD膜によって半導体基板のバルクパッシベーションが行われ、その後、第2の水素含有プラズマCVD膜によって、半導体基板に対し最良な界面パッシベーションが行われる。その結果、半導体基板の裏面電極近傍における少数キャリアの再結合を従来の多結晶半導体基板を用いた光起電力装置と比較して抑えることができ、従来のスクリーン印刷による多結晶シリコンセルプロセスを踏襲しながら良好なパッシベーション特性を有する光起電力装置を得ることができるという効果を有する。   According to this invention, after forming the first hydrogen-containing plasma CVD film on the back surface side of the semiconductor substrate by plasma CVD, the surface electrode is baked, and then the first hydrogen-containing plasma CVD film is removed. Since the back electrode structure including the second hydrogen-containing plasma CVD film formed again by the plasma CVD method is formed, the semiconductor substrate is subjected to bulk passivation by the first hydrogen-containing plasma CVD film at the time of firing the surface electrode, and then The second hydrogen-containing plasma CVD film provides the best interface passivation for the semiconductor substrate. As a result, recombination of minority carriers in the vicinity of the back electrode of the semiconductor substrate can be suppressed as compared with a conventional photovoltaic device using a polycrystalline semiconductor substrate, and the conventional polycrystalline silicon cell process by screen printing is followed. However, it has an effect that a photovoltaic device having good passivation characteristics can be obtained.

以下に添付図面を参照して、この発明にかかる光起電力装置の製造方法の実施の形態を詳細に説明する。なお、これらの実施の形態によりこの発明が限定されるものではない。また、以下の実施の形態で用いられる光起電力装置の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる。   Embodiments of a method for manufacturing a photovoltaic device according to the present invention will be described below in detail with reference to the accompanying drawings. Note that the present invention is not limited to these embodiments. Moreover, sectional views of the photovoltaic devices used in the following embodiments are schematic, and the relationship between the thickness and width of the layers, the ratio of the thicknesses of the layers, and the like are different from the actual ones.

実施の形態1.
最初に、この実施の形態1で用いられる光起電力装置の構成について説明する。図1−1〜図1−3は、この発明の実施の形態1による光起電力装置の全体構成の一例を模式的に示す図であり、図1−1は光起電力装置の上面図であり、図1−2は光起電力装置の裏面図であり、図1−3は図1−2のA−A断面図である。また、図2は、光起電力装置の構成の一部を模式的に示す拡大断面図であり、図1−1のB−B断面図である。なお、図2における貫通孔130の開口部は小さいため図1−3には図示されていないが、実際には図2に示されるように図1−3のパッシベーション膜104には微細な貫通孔130(開口)が形成されている。
Embodiment 1 FIG.
First, the configuration of the photovoltaic device used in the first embodiment will be described. FIGS. 1-1 to 1-3 are diagrams schematically showing an example of the overall configuration of the photovoltaic device according to Embodiment 1 of the present invention, and FIG. 1-1 is a top view of the photovoltaic device. FIG. 1-2 is a back view of the photovoltaic device, and FIG. 1-3 is a cross-sectional view taken along line AA of FIG. 1-2. FIG. 2 is an enlarged sectional view schematically showing a part of the configuration of the photovoltaic device, and is a sectional view taken along the line BB in FIG. 1-1. Although the opening of the through hole 130 in FIG. 2 is small, it is not shown in FIG. 1-3, but actually, as shown in FIG. 2, the passivation film 104 in FIG. 130 (opening) is formed.

この光起電力装置100は、半導体基板としてのP型多結晶シリコン基板101の受光面側(以下、表面側ともいう)に、図示しない微細な凹凸を有するテクスチャ構造が形成され、このテクスチャ構造が形成された表面から所定の深さの範囲にN型の不純物を拡散させたN型拡散層102が形成された構造を有している。これによって、シリコン基板101表面にはPN接合が形成される。また、このN型拡散層102の上面には、シリコン基板101の受光面への入射光の反射を防止する反射防止膜103が形成されている。この反射防止膜103上には、PN接合で生じた電流(電子)を局所的に集電するために櫛歯状に設けられるAg(銀)などからなるグリッド電極111と、グリッド電極111で集電された電流を取り出すために、グリッド電極111にほぼ直交してグリッド電極111間を接続するように設けられるAgなどからなるバス電極112と、からなる表面電極(受光面側電極)110が形成されている。なお、この表面電極110の下部は、反射防止膜103を貫通してN型拡散層102の上面と接続された状態にある。   In this photovoltaic device 100, a texture structure having fine irregularities (not shown) is formed on the light receiving surface side (hereinafter also referred to as a surface side) of a P-type polycrystalline silicon substrate 101 as a semiconductor substrate. The structure has an N-type diffusion layer 102 in which an N-type impurity is diffused within a predetermined depth from the formed surface. As a result, a PN junction is formed on the surface of the silicon substrate 101. Further, an antireflection film 103 for preventing the reflection of incident light on the light receiving surface of the silicon substrate 101 is formed on the upper surface of the N-type diffusion layer 102. On this antireflection film 103, a grid electrode 111 made of Ag (silver) or the like provided in a comb-teeth shape for locally collecting current (electrons) generated in the PN junction, and the grid electrode 111 collects current. In order to take out the electric current, a bus electrode 112 made of Ag or the like provided so as to connect the grid electrodes 111 substantially orthogonal to the grid electrodes 111, and a surface electrode (light receiving surface side electrode) 110 made of Ag or the like is formed. Has been. Note that the lower portion of the surface electrode 110 is in a state of passing through the antireflection film 103 and connected to the upper surface of the N-type diffusion layer 102.

一方、P型シリコン基板101の受光面とは反対側の面(以下、裏面という)には、第2の水素含有プラズマCVD膜としての水素含有シリコン酸化膜105とシリコン炭窒化膜(以下、SiCN膜という)106との積層膜からなり、複数の貫通孔130を有するパッシベーション膜104が形成されている。また、このパッシベーション膜104上には、貫通孔130内を満たすように、P型不純物をシリコン基板101よりも高濃度に含んだ微結晶シリコン膜などからなる裏面電界層107と、PN接合で生じた電流(ホール)を取り出すとともに、入射光の反射を目的としてAl(アルミニウム)などからなる裏面集電電極121と、が順に形成される。また、裏面集電電極121内の所定の位置には、外部に電流を取り出すためのAgなどからなる裏面取出電極122が設けられている。   On the other hand, on the surface opposite to the light receiving surface of the P-type silicon substrate 101 (hereinafter referred to as the back surface), a hydrogen-containing silicon oxide film 105 and a silicon carbonitride film (hereinafter referred to as SiCN) as a second hydrogen-containing plasma CVD film. A passivation film 104 having a plurality of through-holes 130 is formed. Further, on the passivation film 104, a back surface electric field layer 107 made of a microcrystalline silicon film containing a P-type impurity at a higher concentration than the silicon substrate 101 so as to fill the through hole 130 and a PN junction are generated. In addition, a back surface collecting electrode 121 made of Al (aluminum) or the like is formed in order for taking out the current (hole) and reflecting the incident light. Further, a back surface extraction electrode 122 made of Ag or the like for extracting current to the outside is provided at a predetermined position in the back surface current collection electrode 121.

ここで、SiCN膜106は、水素含有シリコン酸化膜105よりも密度が大きく(緻密で)、水素含有シリコン酸化膜105よりもシリコン基板101のエッチングに使用される薬品に対する高い薬品耐性を有する膜からなる。また、貫通孔130は、ポイント状またはストライプ状を有し、パッシベーション膜104に所定の間隔で形成される。さらに、以下では、裏面集電電極121と裏面取出電極122とを合わせて、裏面電極120ともいう。また、パッシベーション膜104、裏面電界層107および裏面集電電極121(裏面電極120)が、裏面電極構造を形成している。   Here, the SiCN film 106 is made of a film having a higher density (dense) than the hydrogen-containing silicon oxide film 105 and having a higher chemical resistance to a chemical used for etching the silicon substrate 101 than the hydrogen-containing silicon oxide film 105. Become. The through holes 130 have a point shape or a stripe shape, and are formed in the passivation film 104 at a predetermined interval. Further, hereinafter, the back surface collecting electrode 121 and the back surface extraction electrode 122 are collectively referred to as a back surface electrode 120. Further, the passivation film 104, the back surface electric field layer 107, and the back surface collecting electrode 121 (back surface electrode 120) form a back surface electrode structure.

このように構成された光起電力装置100では、太陽光が光起電力装置100の受光面側からPN接合面(P型シリコン基板101とN型拡散層102との接合面)に照射されると、ホールと電子が生成する。PN接合面付近の電界によって、生成した電子はN型拡散層102に向かって移動し、ホールは裏面電界層107に向かって移動する。これにより、N型拡散層102に電子が過剰となり、裏面電界層107にホールが過剰となる結果、光起電力が発生する。この光起電力はPN接合を順方向にバイアスする向きに生じ、N型拡散層102に接続した表面電極110がマイナス極となり、裏面電界層107に接続した裏面電極120がプラス極となり、図示しない外部回路に電流が流れる。   In the photovoltaic device 100 configured in this way, sunlight is applied to the PN junction surface (the junction surface between the P-type silicon substrate 101 and the N-type diffusion layer 102) from the light-receiving surface side of the photovoltaic device 100. And holes and electrons are generated. Due to the electric field near the PN junction surface, the generated electrons move toward the N-type diffusion layer 102, and the holes move toward the back surface field layer 107. As a result, an excess of electrons in the N-type diffusion layer 102 and an excess of holes in the back surface field layer 107 result in generation of photovoltaic power. This photovoltaic power is generated in a direction in which the PN junction is biased in the forward direction, the front electrode 110 connected to the N-type diffusion layer 102 becomes a negative pole, and the rear electrode 120 connected to the back surface electric field layer 107 becomes a positive pole. Current flows in the external circuit.

また、シリコン基板101の裏面側では水素含有シリコン酸化膜105によって、シリコン原子の未結合手(再結合中心)が不活性化されるとともに、シリコン基板101よりも禁制帯幅が広い電位障壁が形成される。これによって、シリコン基板101の裏面側近傍で発生した少数キャリアである電子は、シリコン基板101の裏面側表層部のシリコン原子の未結合手に捕獲されることがなく、電位障壁によって水素含有シリコン酸化膜105内に流れ込むこともなく、さらに、シリコン基板101と裏面電界層107との接合面で形成された内部電界によって、シリコン基板101内部へと押し戻される。これによって、シリコン基板101の裏面側で発生した少数キャリアである電子のシリコン基板101の裏面側での再結合が抑制され、上記した光起電力の発生に寄与することとなる。   Further, on the back side of the silicon substrate 101, the hydrogen-containing silicon oxide film 105 inactivates dangling bonds (recombination centers) of silicon atoms and forms a potential barrier having a wider forbidden band than the silicon substrate 101. Is done. As a result, electrons which are minority carriers generated in the vicinity of the back surface side of the silicon substrate 101 are not captured by the dangling bonds of silicon atoms on the surface layer portion on the back surface side of the silicon substrate 101, and the hydrogen-containing silicon oxide is oxidized by the potential barrier. Further, it does not flow into the film 105 but is pushed back into the silicon substrate 101 by an internal electric field formed at the bonding surface between the silicon substrate 101 and the back surface electric field layer 107. This suppresses recombination of electrons, which are minority carriers generated on the back surface side of the silicon substrate 101, on the back surface side of the silicon substrate 101, thereby contributing to the generation of the above-described photovoltaic power.

つぎに、このような構造の光起電力装置100の製造方法について説明する。図3は、この実施の形態1による光起電力装置の製造方法の処理手順の一例を示すフローチャートであり、図4−1〜図4−10は、この実施の形態1による光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である。なお、以下に示すサイズや成膜条件などは一例である。   Next, a method for manufacturing the photovoltaic device 100 having such a structure will be described. FIG. 3 is a flowchart showing an example of a processing procedure of the method for manufacturing the photovoltaic device according to the first embodiment. FIGS. 4-1 to 4-10 are diagrams of the photovoltaic device according to the first embodiment. It is sectional drawing which shows an example of the process sequence of a manufacturing method typically. Note that the sizes and film forming conditions shown below are examples.

まず、多結晶シリコン基板(以下では、単にシリコン基板ということもある)101を用意する(図4−1)。ここでは、1Ωcmの抵抗率を有するP型多結晶シリコン基板を使用するものとする。このシリコン基板101は、多結晶シリコンインゴットからマルチワイヤソーでスライスし、アルカリ溶液を用いたウェットエッチングでスライス時のダメージを除去して製造する。ダメージ除去後のシリコン基板101の厚さは200μmであり、寸法は3cm×3cmである。ついで、水酸化カリウム水溶液や水酸化ナトリウム水溶液などのアルカリ溶液にIPA(イソプロピルアルコール)を添加した溶液を用いる異方性エッチングによって、反射防止構造であるテクスチャ構造をシリコン基板101の一方の主面上に形成する(ステップS11)。なお、ここでは、テクスチャ構造は図示していない。   First, a polycrystalline silicon substrate (hereinafter sometimes simply referred to as a silicon substrate) 101 is prepared (FIG. 4A). Here, a P-type polycrystalline silicon substrate having a resistivity of 1 Ωcm is used. The silicon substrate 101 is manufactured by slicing a polycrystalline silicon ingot with a multi-wire saw and removing damage during slicing by wet etching using an alkaline solution. The thickness of the silicon substrate 101 after removing the damage is 200 μm, and the dimensions are 3 cm × 3 cm. Next, the texture structure as an antireflection structure is formed on one main surface of the silicon substrate 101 by anisotropic etching using a solution obtained by adding IPA (isopropyl alcohol) to an alkaline solution such as an aqueous potassium hydroxide solution or an aqueous sodium hydroxide solution. (Step S11). Here, the texture structure is not shown.

ついで、テクスチャ構造形成後のシリコン基板101を熱拡散炉へ投入し、N型の不純物としてのP(リン)の雰囲気下で加熱し、シリコン基板101表面にPを所定の濃度となるように拡散させ、N型拡散層102を形成する(ステップS12、図4−2)。ここではPの拡散源としてオキシ塩化リン(POCl3)を用いる。これによって、シリコン基板101の上面、下面および側面にN型拡散層102が形成される。続いて、シリコン基板101の表面に形成されたリンガラス層をフッ酸によって除去する。 Next, the silicon substrate 101 after the formation of the texture structure is put into a thermal diffusion furnace and heated in an atmosphere of P (phosphorus) as an N-type impurity to diffuse P on the surface of the silicon substrate 101 to a predetermined concentration. Thus, the N-type diffusion layer 102 is formed (step S12, FIG. 4-2). Here, phosphorus oxychloride (POCl 3 ) is used as a P diffusion source. Thereby, the N-type diffusion layer 102 is formed on the upper surface, the lower surface and the side surface of the silicon substrate 101. Subsequently, the phosphorus glass layer formed on the surface of the silicon substrate 101 is removed with hydrofluoric acid.

その後、シランガスおよびアンモニアガスを原料ガスとするプラズマCVD法を用いて、シリコン窒化(SiN)膜から構成される反射防止膜103を、受光面側、すなわちテクスチャ構造形成側の主面に形成されたN型拡散層102上に形成する(ステップS13、図4−3)。この反射防止膜103の膜厚および屈折率は、光反射を最も抑制する値に設定される。なお、屈折率の異なる2層以上の膜を積層してもよい。   Thereafter, an antireflection film 103 composed of a silicon nitride (SiN) film was formed on the light-receiving surface side, that is, the main surface on the texture structure forming side, using a plasma CVD method using silane gas and ammonia gas as source gases. It is formed on the N-type diffusion layer 102 (step S13, FIG. 4-3). The film thickness and refractive index of the antireflection film 103 are set to values that most suppress light reflection. Note that two or more layers having different refractive indexes may be stacked.

ついで、シランガス、水素ガスおよびアンモニアガスからなる原料ガスを用いたプラズマCVD法によって、シリコン基板101の裏面に形成されたN型拡散層102上に、第1の水素含有プラズマCVD膜としての水素含有シリコン窒化膜(以下、水素含有SiN膜という)131を形成する(ステップS14、図4−4)。このとき、プラズマの生成には、400kHz以下の周波数の電力を印加することが望ましい。これは、400kHz以下の周波数の電力を印加すると、成膜中とこの後の表面電極110の焼成工程で、水素がシリコン基板101に拡散しやすくなるからである。ここでは、この水素含有SiN膜131は、400kHzのプラズマCVD法を用いて、基板温度450℃、ガス圧0.5Torrの条件下で作製される。厚さとしては、100nm程度が望ましい。   Next, hydrogen is contained as a first hydrogen-containing plasma CVD film on the N-type diffusion layer 102 formed on the back surface of the silicon substrate 101 by a plasma CVD method using a source gas composed of silane gas, hydrogen gas, and ammonia gas. A silicon nitride film (hereinafter referred to as a hydrogen-containing SiN film) 131 is formed (step S14, FIG. 4-4). At this time, it is desirable to apply power having a frequency of 400 kHz or less for plasma generation. This is because when electric power having a frequency of 400 kHz or less is applied, hydrogen easily diffuses into the silicon substrate 101 during film formation and in the subsequent baking process of the surface electrode 110. Here, the hydrogen-containing SiN film 131 is produced using a 400 kHz plasma CVD method under conditions of a substrate temperature of 450 ° C. and a gas pressure of 0.5 Torr. The thickness is preferably about 100 nm.

ついで、受光面側の反射防止膜103上に、Agペーストを櫛型のグリッド電極形状に印刷し、また、図示していないが、複数のグリッド電極を接続するようにAgペーストをバス電極状に印刷した後、850℃で焼成することによりグリッド電極111とバス電極を含む表面電極110を形成する(ステップS15、図4−5)。   Next, Ag paste is printed in the shape of a comb-shaped grid electrode on the antireflection film 103 on the light receiving surface side. Although not shown, the Ag paste is formed in a bus electrode shape so as to connect a plurality of grid electrodes. After printing, the surface electrode 110 including the grid electrode 111 and the bus electrode is formed by baking at 850 ° C. (step S15, FIG. 4-5).

その後、裏面側の水素含有SiN膜131と裏面側および側面のN型拡散層102を、水素ガスを用いたプラズマエッチングにより除去する(ステップS16、図4−6)。この水素ガスを用いた水素含有SiN膜131の除去プロセスは、表面電極110を形成した表面構造に影響を与えずに水素含有SiN膜131とN型拡散層102とを除去できるとともに、低周波プラズマ中で生じた水素活性種が膜を介してシリコン基板101の欠陥を終端、修復する効果も持ち合わせている。なお、水素ガスを用いたプラズマエッチングの代わりにSF6などのフッ素系ガスによるRIE(Reactive Ion Etching)により水素含有SiN膜131を除去してもよい。また、濃フッ酸による片面ウェットエッチング処理で水素含有SiN膜131を除去してもよい。ただし、濃フッ酸による片面処理の場合には、水素含有SiN膜131を除去した後に、アルカリ溶液またはフッ酸と硝酸の混合液による裏面および側面のN型拡散層102を除去する処理も行う必要がある。この裏面側および側面のN型拡散層102の除去は、ステップS14の水素含有SiN膜131形成前に同様の方法で予め除去してもよい。 Thereafter, the hydrogen-containing SiN film 131 on the back surface side and the N-type diffusion layers 102 on the back surface side and side surfaces are removed by plasma etching using hydrogen gas (step S16, FIGS. 4-6). The removal process of the hydrogen-containing SiN film 131 using the hydrogen gas can remove the hydrogen-containing SiN film 131 and the N-type diffusion layer 102 without affecting the surface structure on which the surface electrode 110 is formed, and low-frequency plasma. The active hydrogen species generated therein has the effect of terminating and repairing defects in the silicon substrate 101 through the film. Note that the hydrogen-containing SiN film 131 may be removed by RIE (Reactive Ion Etching) using a fluorine-based gas such as SF 6 instead of plasma etching using hydrogen gas. Alternatively, the hydrogen-containing SiN film 131 may be removed by a one-side wet etching process using concentrated hydrofluoric acid. However, in the case of one-side treatment with concentrated hydrofluoric acid, it is also necessary to remove the hydrogen-containing SiN film 131 and then remove the N-type diffusion layer 102 on the back and side surfaces with an alkali solution or a mixture of hydrofluoric acid and nitric acid. There is. The removal of the N-type diffusion layer 102 on the back surface and the side surface may be performed in advance by a similar method before forming the hydrogen-containing SiN film 131 in step S14.

ついで、シランガスおよび炭酸ガスからなる原料ガスを用いたプラズマCVD法によって、第2の水素含有プラズマCVD膜としての水素含有シリコン酸化膜105を、シリコン基板101の裏面上の全面に形成する(ステップS17、図4−7)。この水素含有シリコン酸化膜105は、60MHzのVHF(Very High Frequency)プラズマCVD法を用いて、基板温度170℃、ガス圧0.5Torrの条件下で作製される。厚さとして、60nm程度が望ましい。   Next, a hydrogen-containing silicon oxide film 105 as a second hydrogen-containing plasma CVD film is formed on the entire back surface of the silicon substrate 101 by plasma CVD using a source gas consisting of silane gas and carbon dioxide gas (step S17). 4-7). This hydrogen-containing silicon oxide film 105 is produced using a 60 MHz VHF (Very High Frequency) plasma CVD method under conditions of a substrate temperature of 170 ° C. and a gas pressure of 0.5 Torr. The thickness is preferably about 60 nm.

なお、第2の水素含有プラズマCVD膜を構成する材料として、半導体基板がP型の場合には、正の固定電荷が小さい酸化シリコンのほかに、有効なパッシベーション効果を示す負の固定電荷をもつ酸化アルミニウムなどを用いることができる。これらの膜は熱耐性が悪く、高温焼成が必要な電極の焼成前に形成すると、焼成により劣化して良好なパッシベーション特性を示さないが、印刷焼成後に形成し、その後のプロセスを低温プロセスのみで形成することで、良好な熱耐性を持たせるができる。その結果、これらの材料からなる第2の水素含有プラズマCVD膜を用いることによって、第1の水素含有プラズマCVD膜による水素パッシベーション効果とあいまって良好なパッシベーション特性をもつ裏面構造の形成が可能となる。   As a material constituting the second hydrogen-containing plasma CVD film, when the semiconductor substrate is P-type, in addition to silicon oxide having a small positive fixed charge, it has a negative fixed charge exhibiting an effective passivation effect. Aluminum oxide or the like can be used. These films have poor heat resistance, and if formed before firing electrodes that require high-temperature firing, they do not show good passivation properties due to firing, but they are formed after printing firing, and the subsequent processes can be performed only by low-temperature processes. By forming, good heat resistance can be given. As a result, by using the second hydrogen-containing plasma CVD film made of these materials, it becomes possible to form a back surface structure having good passivation characteristics combined with the hydrogen passivation effect of the first hydrogen-containing plasma CVD film. .

続いて、水素含有シリコン酸化膜105上に、ホットワイヤCVD法を用いて、炭素と窒素を含むシリコン系の膜(SiCN膜)106を形成する(ステップS18、図4−8)。ここで、ホットワイヤCVD法とは、高温に加熱した金属にシリコンを含む原料ガスを接触させることによって形成した活性種を基板に堆積して膜を形成する膜堆積方法のことをいう。このホットワイヤCVD法によって形成される膜は、一般的にプラズマCVD法で形成される膜よりも密度が高く緻密な構造の膜となる。また、ここではホットワイヤフィラメントとしてたとえばレニウムワイヤを用い、温度を1400℃とし、基板温度を150℃とし、ガス圧を0.75Torrとする条件下で、ヘキサメチルジシラザンを流量1.75sccmで流し、水素を流量100sccmで流すことによって、60nmのSiCN膜106を形成する。これによって、水素含有シリコン酸化膜105上に、水素含有シリコン酸化膜105よりも緻密な構造を有するSiCN膜106が形成される。以上によって、水素含有シリコン酸化膜105とSiCN膜106との積層体からなるパッシベーション膜104が形成される。   Subsequently, a silicon-based film (SiCN film) 106 containing carbon and nitrogen is formed on the hydrogen-containing silicon oxide film 105 by using a hot wire CVD method (step S18, FIG. 4-8). Here, the hot wire CVD method refers to a film deposition method in which active species formed by bringing a source gas containing silicon into contact with a metal heated to a high temperature are deposited on a substrate to form a film. A film formed by this hot wire CVD method is generally a film having a higher density and a dense structure than a film formed by the plasma CVD method. Here, for example, rhenium wire is used as the hot wire filament, the temperature is set to 1400 ° C., the substrate temperature is set to 150 ° C., and the gas pressure is set to 0.75 Torr, and hexamethyldisilazane is supplied at a flow rate of 1.75 sccm. Then, a 60 nm SiCN film 106 is formed by flowing hydrogen at a flow rate of 100 sccm. As a result, a SiCN film 106 having a denser structure than the hydrogen-containing silicon oxide film 105 is formed on the hydrogen-containing silicon oxide film 105. Thus, the passivation film 104 made of a stacked body of the hydrogen-containing silicon oxide film 105 and the SiCN film 106 is formed.

なお、ホットワイヤCVD法によって形成されるシリコン化合物は、シラン系材料に炭素や窒素などを含むガスおよび水素を導入することによって形成することもできるが、Si−N、Si−C結合をもつジシラザン系材料を原料とすることによって、シラン系材料に炭素や窒素を原料とする材料を別途導入する場合に比して、緻密な膜を形成することができる。   Note that the silicon compound formed by the hot wire CVD method can be formed by introducing a gas containing carbon or nitrogen and hydrogen into a silane-based material, but a disilazane having a Si—N or Si—C bond. By using a system material as a raw material, a dense film can be formed as compared with a case where a material using carbon or nitrogen as a material is separately introduced into a silane material.

ついで、ビーム径を100μm×100μmの大きさに絞った波長355nmのYAG(Yttrium Aluminum Garnet)レーザ光を500μmの間隔でパッシベーション膜104(SiCN膜106)上に照射し、パッシベーション膜104を貫通し、シリコン基板101の裏面側の上面を露出させるように貫通孔130を形成する(ステップS19、図4−9)。この貫通孔130の底部で露出したシリコン基板101の部分が、後に形成する裏面電界層107とのコンタクト部となる。ここで、シリコン基板101上のレーザ照射部位に生じたレーザによるダメージや除去部分のシリコン基板101の表面の汚れを、フッ酸:硝酸=1:10の比率で混合したフッ硝酸溶液などを用いて除去する(ステップS20)。これによって、シリコン基板101の貫通孔130形成位置で露出した領域では、ダメージのない良好な表面となる。また、パッシベーション膜104中のSiCN膜106は緻密な構造を有するので、このクリーニングの際に除去されることがない。   Next, a YAG (Yttrium Aluminum Garnet) laser beam having a wavelength of 355 nm with a beam diameter reduced to a size of 100 μm × 100 μm is irradiated on the passivation film 104 (SiCN film 106) at intervals of 500 μm, penetrating the passivation film 104, A through hole 130 is formed so as to expose the upper surface on the back surface side of the silicon substrate 101 (step S19, FIG. 4-9). The portion of the silicon substrate 101 exposed at the bottom of the through hole 130 becomes a contact portion with the back surface electric field layer 107 to be formed later. Here, the damage caused by the laser generated at the laser irradiation portion on the silicon substrate 101 and the surface contamination of the silicon substrate 101 at the removed portion are mixed using a hydrofluoric acid solution mixed with a ratio of hydrofluoric acid: nitric acid = 1: 10. Remove (step S20). As a result, the region exposed at the position where the through hole 130 is formed on the silicon substrate 101 has a good surface without damage. In addition, since the SiCN film 106 in the passivation film 104 has a dense structure, it is not removed during this cleaning.

ついで、貫通孔130を形成したSiCN膜106上にプラズマCVD法を用いて、シリコン基板101のP型不純物濃度よりも高い濃度のP型不純物を有する微結晶シリコン膜からなる裏面電界層107を形成する(ステップS21、図4−10)。ここでは、60MHzのVHFプラズマCVD法を用いて、基板温度を200℃とし、ガス圧を0.3Torrとする条件下で、シランガスを1.0sccm、水素ガスを30sccm、炭酸ガスを0.5sccm、および水素希釈したジボランガスを1.5sccmの流量でそれぞれ流して、シリコン基板101の裏面側のSiCN膜106上に、B濃度がシリコン基板101のP型不純物濃度よりも高い微結晶シリコン酸化膜を形成する。このとき、前の工程で形成された貫通孔130内にも微結晶シリコン酸化膜が形成される。   Next, a back surface electric field layer 107 made of a microcrystalline silicon film having a P-type impurity concentration higher than the P-type impurity concentration of the silicon substrate 101 is formed on the SiCN film 106 in which the through hole 130 is formed by using a plasma CVD method. (Step S21, FIG. 4-10). Here, using a 60 MHz VHF plasma CVD method, under conditions where the substrate temperature is 200 ° C. and the gas pressure is 0.3 Torr, silane gas is 1.0 sccm, hydrogen gas is 30 sccm, carbon dioxide gas is 0.5 sccm, Then, diborane gas diluted with hydrogen is supplied at a flow rate of 1.5 sccm to form a microcrystalline silicon oxide film having a B concentration higher than the P-type impurity concentration of the silicon substrate 101 on the SiCN film 106 on the back surface side of the silicon substrate 101. To do. At this time, a microcrystalline silicon oxide film is also formed in the through hole 130 formed in the previous step.

その後、真空蒸着法などによって、裏面電界層107上の全面にAlなどからなる裏面集電電極121を形成し、フォーミングガス(たとえば、水素を5%含むArガス)雰囲気下の275℃で30分間アニール処理を行い、裏面電極120を形成する(ステップS22)。なお、このとき行われるアニール処理は、水素含有シリコン酸化膜105のパッシベーション効果を落とさない温度(800℃よりも低い温度)で行われるので、裏面電極120の形成後も、水素含有シリコン酸化膜105はパッシベーション効果を有する。以上によって、図1−1〜図2に示されるような光起電力装置が得られる。   Thereafter, a back surface collecting electrode 121 made of Al or the like is formed on the entire surface of the back surface field layer 107 by vacuum deposition or the like, and is formed at 275 ° C. for 30 minutes in a forming gas (for example, Ar gas containing 5% hydrogen) atmosphere. Annealing is performed to form the back electrode 120 (step S22). The annealing process performed at this time is performed at a temperature (a temperature lower than 800 ° C.) that does not deteriorate the passivation effect of the hydrogen-containing silicon oxide film 105, so that the hydrogen-containing silicon oxide film 105 is formed even after the back electrode 120 is formed. Has a passivation effect. As described above, the photovoltaic device as shown in FIGS.

以上の製造処理手順で説明したように、表面電極110の焼成前に、シリコン基板101の裏面に第1の水素含有プラズマCVD膜をプラズマCVD法によって形成したので、表面電極110の焼成雰囲気によるシリコン基板101の劣化が抑制される。また、第1の水素含有プラズマCVD膜の水素含有量を最適化することで、第1の水素含有プラズマCVD膜の形成プロセス中または形成後の表面電極焼成時に第1の水素含有プラズマCVD膜中の水素がシリコン基板101に拡散して、シリコン基板101中の欠陥を補修し、シリコン基板101の劣化(結晶品質の低下)が抑制されるというバルクパッシベーション効果が得られる。   As described in the above manufacturing process procedure, the first hydrogen-containing plasma CVD film is formed on the back surface of the silicon substrate 101 by the plasma CVD method before the surface electrode 110 is fired. Deterioration of the substrate 101 is suppressed. Further, by optimizing the hydrogen content of the first hydrogen-containing plasma CVD film, the first hydrogen-containing plasma CVD film is formed during the process of forming the first hydrogen-containing plasma CVD film or during firing of the surface electrode after the formation. This diffuses hydrogen into the silicon substrate 101, repairs defects in the silicon substrate 101, and provides a bulk passivation effect in which deterioration of the silicon substrate 101 (decrease in crystal quality) is suppressed.

また、表面電極110の焼成後に、裏面側の第1の水素含有プラズマCVD膜を除去した後、プラズマCVD法によって第2の水素含有プラズマCVD膜を含むパッシベーション膜104を形成したので、シリコン基板101の裏面表層付近の欠陥が、プラズマCVD法によるプロセス中で発生したプラズマによって分解された水素活性種によって終端される。その結果、裏面電極120の焼成中に、シリコン基板101の裏面表層付近での欠陥の形成を抑制することができる。   In addition, after firing the front surface electrode 110, the first hydrogen-containing plasma CVD film on the back side is removed, and then the passivation film 104 including the second hydrogen-containing plasma CVD film is formed by the plasma CVD method. Defects in the vicinity of the surface layer of the back surface are terminated by hydrogen active species decomposed by plasma generated in the plasma CVD process. As a result, it is possible to suppress the formation of defects near the back surface layer of the silicon substrate 101 during the baking of the back electrode 120.

さらに、第2の水素含有プラズマCVD膜は、シリコン基板101よりも禁制帯幅が広いので、シリコン基板101との間に電位障壁を形成することによって、シリコン基板101の裏面側近傍で発生した少数キャリアである電子が第2の水素含有プラズマCVD膜内に流れることがない。このように、第2の水素含有プラズマCVD膜は界面パッシベーション効果を発揮する。   Furthermore, since the second hydrogen-containing plasma CVD film has a wider forbidden band than the silicon substrate 101, a small number of occurrences occur in the vicinity of the back side of the silicon substrate 101 by forming a potential barrier with the silicon substrate 101. Electrons that are carriers do not flow into the second hydrogen-containing plasma CVD film. Thus, the second hydrogen-containing plasma CVD film exhibits an interfacial passivation effect.

なお、第2の水素含有プラズマCVD膜を形成した後に、裏面電極120のアニール処理を行うが、このときのアニール温度は第2の水素含有プラズマCVD膜の界面パッシベーション効果が低下しない温度(800℃)以下であるので、裏面電極120のアニール処理後も、第2の水素含有プラズマCVD膜は界面パッシベーション効果を有する。   The back electrode 120 is annealed after the second hydrogen-containing plasma CVD film is formed. The annealing temperature at this time is a temperature at which the interface passivation effect of the second hydrogen-containing plasma CVD film is not lowered (800 ° C. Therefore, the second hydrogen-containing plasma CVD film has an interface passivation effect even after the annealing treatment of the back electrode 120.

以上のようにして製造された光起電力装置100について、AM(Air Mass)1.5の擬似太陽光を照射しながら、電流、電圧特性を評価したところ、同じ基板を用いた場合のAlの裏面全面スクリーン印刷による従来型の光起電力装置に対して、開放電圧が5mV向上し、短絡電流が1mA/cm2向上する。 The photovoltaic device 100 manufactured as described above was evaluated for current and voltage characteristics while irradiating pseudo solar light of AM (Air Mass) 1.5. The open circuit voltage is improved by 5 mV and the short-circuit current is improved by 1 mA / cm 2 with respect to the conventional photovoltaic device using the entire back surface screen printing.

さらに、上述した説明では、第2の水素含有プラズマCVD膜としてプラズマCVD法で形成した酸化シリコンを用いる場合を示したが、第2の水素含有プラズマCVD膜としてプラズマCVD法で形成した酸化アルミニウムを用いた場合でも同等の特性向上がみられる。   Further, in the above description, the case where silicon oxide formed by the plasma CVD method is used as the second hydrogen-containing plasma CVD film is shown, but aluminum oxide formed by the plasma CVD method is used as the second hydrogen-containing plasma CVD film. Even when used, the same improvement in characteristics can be seen.

この実施の形態1によれば、シリコン基板101の裏面側に第1の水素含有プラズマCVD膜を形成して、表面電極110の焼成処理を行うようにしたので、焼成処理中に第1の水素含有プラズマCVD膜中の水素が、シリコン基板101内に拡散して、欠陥を補修するとともに、裏面側の結晶品質の低下(シリコン基板101の劣化)を抑制するバルクパッシベーション効果を得ることができる。   According to the first embodiment, since the first hydrogen-containing plasma CVD film is formed on the back surface side of the silicon substrate 101 and the surface electrode 110 is baked, the first hydrogen is added during the baking process. Hydrogen in the contained plasma CVD film diffuses into the silicon substrate 101, repairs the defects, and obtains a bulk passivation effect that suppresses deterioration of the crystal quality on the back side (deterioration of the silicon substrate 101).

また、裏面電極120を形成する前に、シリコン基板101の裏面側の第1の水素含有プラズマCVD膜を除去し、第2の水素含有プラズマCVD膜を含むパッシベーション膜104を形成したので、シリコン基板101の裏面側表層部の欠陥を補修するとともに、シリコン基板101との間に形成される電位障壁によって、少数キャリアである電子が第2の水素含有プラズマCVD膜内に流れず、再結合損失を抑制する界面パッシベーション効果を得ることができる。また、高温プロセスにさらされ、パッシベーション効果が低下した第1の水素含有プラズマCVD膜をパッシベーション膜として用いずに除去して、新たに第2の水素含有プラズマCVD膜をパッシベーション膜104として用いるので、表面電極110形成後も有効な界面パッシベーション効果が得られるという効果を有する。   Further, since the first hydrogen-containing plasma CVD film on the back surface side of the silicon substrate 101 is removed and the passivation film 104 including the second hydrogen-containing plasma CVD film is formed before the back electrode 120 is formed, the silicon substrate In addition to repairing defects on the surface layer on the back surface side of 101, electrons which are minority carriers do not flow into the second hydrogen-containing plasma CVD film due to a potential barrier formed between the silicon substrate 101 and recombination loss. The interface passivation effect to suppress can be acquired. Further, since the first hydrogen-containing plasma CVD film exposed to a high-temperature process and having a reduced passivation effect is removed without being used as a passivation film, a second hydrogen-containing plasma CVD film is newly used as the passivation film 104. Even after the surface electrode 110 is formed, an effective interface passivation effect can be obtained.

実施の形態2.
図5は、光起電力装置の構成の一部を模式的に示す拡大断面図である。この図5は、実施の形態1の図1−1のB−B断面図に対応する図である。この光起電力装置100Aの表面側の構造は実施の形態1で説明したものと同じ構造を有している。一方、P型シリコン基板101の裏面上の全面には、P型不純物をシリコン基板101よりも高濃度に含んだ微結晶シリコン膜からなる第2の水素含有プラズマCVD膜としての裏面電界層107と、PN接合で生じた電流(ホール)を取り出すとともに、入射光の反射を目的としてAlなどからなる裏面集電電極121と、が順に積層形成される。ここで、微結晶シリコン膜からなる裏面電界層107は、プラズマCVD法によって形成され、シリコン基板101の裏面側の表層部での再結合損失を抑制する機能を有する膜である。なお、実施の形態1と同一の構成要素には同一の符号を付して、その説明を省略している。また、裏面電界層107と裏面集電電極121(裏面電極120)は、裏面電極構造を形成している。
Embodiment 2. FIG.
FIG. 5 is an enlarged cross-sectional view schematically showing a part of the configuration of the photovoltaic device. FIG. 5 is a diagram corresponding to the BB cross-sectional view of FIG. 1-1 of the first embodiment. The structure on the surface side of the photovoltaic device 100A has the same structure as that described in the first embodiment. On the other hand, on the entire surface on the back surface of the P-type silicon substrate 101, a back surface field layer 107 as a second hydrogen-containing plasma CVD film made of a microcrystalline silicon film containing P-type impurities in a higher concentration than the silicon substrate 101 In addition to taking out the current (hole) generated in the PN junction, a back surface collecting electrode 121 made of Al or the like is sequentially laminated for the purpose of reflecting incident light. Here, the back surface electric field layer 107 made of a microcrystalline silicon film is a film formed by a plasma CVD method and having a function of suppressing recombination loss in the surface layer portion on the back surface side of the silicon substrate 101. In addition, the same code | symbol is attached | subjected to the component same as Embodiment 1, and the description is abbreviate | omitted. Moreover, the back surface electric field layer 107 and the back surface current collection electrode 121 (back surface electrode 120) form the back surface electrode structure.

つぎに、このような構造の光起電力装置100Aの製造方法について説明する。図6は、この実施の形態2による光起電力装置の製造方法の処理手順の一例を示すフローチャートであり、図7−1〜図7−2は、この実施の形態2による光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である。なお、以下に示すサイズや成膜条件などは一例である。   Next, a manufacturing method of the photovoltaic device 100A having such a structure will be described. FIG. 6 is a flowchart showing an example of the processing procedure of the manufacturing method of the photovoltaic device according to the second embodiment, and FIGS. 7-1 to 7-2 show the photovoltaic device according to the second embodiment. It is sectional drawing which shows an example of the process sequence of a manufacturing method typically. Note that the sizes and film forming conditions shown below are examples.

まず、実施の形態1の図3のステップS11〜S16および図4−1〜図4−6に示される処理と同様の処理を行う。つまり、所定の大きさに切りだしたP型多結晶シリコン基板101の受光面側表面にテクスチャ構造を形成し、シリコン基板101表面にN型拡散層102を形成した後、表面側にはプラズマCVD法によってSiN膜からなる反射防止膜103を形成し、裏面側にはプラズマCVD法によって第1の水素含有プラズマCVD膜である水素含有SiN膜131を形成する。ついで、表面側の反射防止膜103上にAgペーストをグリッド電極111とバス電極112の形状(櫛型)に印刷し、850℃で焼成することにより表面電極110を形成した後、裏面の水素含有SiN膜131とN型拡散層102とを、たとえば水素ガスを用いたプラズマエッチングにより除去する(ステップS31〜S36)。   First, processing similar to that shown in steps S11 to S16 of FIG. 3 and FIGS. 4-1 to 4-6 of the first embodiment is performed. That is, a texture structure is formed on the light-receiving surface side surface of the P-type polycrystalline silicon substrate 101 cut out to a predetermined size, and after forming the N-type diffusion layer 102 on the surface of the silicon substrate 101, plasma CVD is performed on the surface side. An antireflection film 103 made of a SiN film is formed by the method, and a hydrogen-containing SiN film 131 which is a first hydrogen-containing plasma CVD film is formed by a plasma CVD method on the back side. Next, Ag paste is printed on the shape of the grid electrode 111 and the bus electrode 112 (comb shape) on the antireflection film 103 on the front surface side, and the surface electrode 110 is formed by baking at 850 ° C. Then, the hydrogen content on the back surface The SiN film 131 and the N-type diffusion layer 102 are removed by plasma etching using, for example, hydrogen gas (Steps S31 to S36).

その後、シランガス、水素ガス、炭酸ガスおよび水素希釈したジボランガスからなる原料ガスを用いたプラズマCVD法によって、シリコン基板101のP型不純物濃度よりも高い濃度のP型不純物を有し、水素を含有する微結晶シリコン酸化膜からなる第2の水素含有プラズマCVD膜としての裏面電界層107を、シリコン基板101の裏面全面に形成する(ステップS37、図7−1)。ここでは、60MHzのVHFプラズマCVD法を用いて、基板温度を200℃とし、ガス圧を0.3Torrとする条件下で、シランガスを1.0sccm、水素ガスを30sccm、炭酸ガスを0.5sccm、および水素希釈したジボランガスを1.5sccmの流量でそれぞれ流して、シリコン基板101の裏面の全面に裏面電界層107を形成する。この微結晶シリコン酸化膜による裏面電界層107は低ストレスなためシリコン基板101に反りが生じることはなく、また良好な裏面BSF効果を示す。   Thereafter, the plasma CVD method using a source gas composed of silane gas, hydrogen gas, carbon dioxide gas and hydrogen-diluted diborane gas has a P-type impurity concentration higher than the P-type impurity concentration of the silicon substrate 101 and contains hydrogen. A back surface electric field layer 107 as a second hydrogen-containing plasma CVD film made of a microcrystalline silicon oxide film is formed on the entire back surface of the silicon substrate 101 (step S37, FIG. 7-1). Here, silane gas is 1.0 sccm, hydrogen gas is 30 sccm, carbon dioxide gas is 0.5 sccm, using a 60 MHz VHF plasma CVD method under conditions where the substrate temperature is 200 ° C. and the gas pressure is 0.3 Torr. Then, diborane gas diluted with hydrogen is supplied at a flow rate of 1.5 sccm to form the back surface electric field layer 107 on the entire back surface of the silicon substrate 101. Since the back surface electric field layer 107 made of this microcrystalline silicon oxide film is low in stress, the silicon substrate 101 is not warped and exhibits a good back surface BSF effect.

ついで、真空蒸着法などによって、裏面電界層107上の全面にAlなどからなる裏面集電電極121を形成し、フォーミングガス(たとえば、水素を5%含むArガス)雰囲気下の275℃で30分間アニール処理を行い、裏面電極120を形成する(ステップS38、図7−2)。以上によって、図5に示されるような光起電力装置100Aが得られる。   Next, a back surface collecting electrode 121 made of Al or the like is formed on the entire surface of the back surface electric field layer 107 by vacuum deposition or the like, and is formed at 275 ° C. for 30 minutes in a forming gas (eg, Ar gas containing 5% hydrogen) atmosphere. Annealing is performed to form the back electrode 120 (step S38, FIG. 7-2). As described above, a photovoltaic device 100A as shown in FIG. 5 is obtained.

以上の製造処理手順で説明したように、表面電極110の焼成後に、裏面側の第1の水素含有プラズマCVD膜である水素含有SiN膜131を除去した後、プラズマCVD法によって第2の水素含有プラズマCVD膜として微結晶シリコン酸化膜である裏面電界層107を形成したので、シリコン基板101の裏面表層付近の欠陥が、プラズマCVD法によるプロセス中で発生したプラズマによって分解された水素活性種によって終端される。その結果、裏面電極120の焼成中に、シリコン基板101の裏面表層付近での欠陥の形成を抑制することができる。また、シリコン基板101の結晶品質の低下も防ぐことができる。   As explained in the above manufacturing process procedure, after firing the front surface electrode 110, after removing the hydrogen-containing SiN film 131 which is the first hydrogen-containing plasma CVD film on the back surface side, the second hydrogen-containing film is formed by plasma CVD. Since the back surface field layer 107, which is a microcrystalline silicon oxide film, is formed as the plasma CVD film, defects near the back surface layer of the silicon substrate 101 are terminated by hydrogen active species decomposed by plasma generated in the plasma CVD process. Is done. As a result, it is possible to suppress the formation of defects near the back surface layer of the silicon substrate 101 during the baking of the back electrode 120. In addition, deterioration of the crystal quality of the silicon substrate 101 can be prevented.

また、第2の水素含有プラズマCVD膜である裏面電界層107は、シリコン基板101よりもP型不純物濃度が高く、禁制帯幅がP型シリコン基板101よりも広いので、P型シリコン基板101との間に内部電界を形成する。この内部電界よって、シリコン基板101の裏面側近傍で発生し、裏面電極120側に流れだそうとする少数キャリアである電子がP型シリコン基板101の内部に押し戻される。これによって、裏面電極近傍での再結合を抑制することが可能となる。   Further, the back surface electric field layer 107 which is the second hydrogen-containing plasma CVD film has a higher P-type impurity concentration than the silicon substrate 101 and a forbidden band width wider than that of the P-type silicon substrate 101. An internal electric field is formed between the two. Due to this internal electric field, electrons that are minority carriers that are generated near the back surface side of the silicon substrate 101 and are about to flow to the back electrode 120 side are pushed back into the P-type silicon substrate 101. This makes it possible to suppress recombination near the back electrode.

このようにして製造された光起電力装置100Aについて、AM1.5の擬似太陽光を照射しながら、電流、電圧特性を評価したところ、同じ基板を用いた場合のAlの裏面全面スクリーン印刷による従来型の光起電力装置に対して、開放電圧が3mV向上し、短絡電流が0.7mA/cm2向上する。 The photovoltaic device 100A thus manufactured was evaluated for current and voltage characteristics while irradiating AM1.5 pseudo-sunlight. Conventionally, the same substrate was used for the entire surface of the back surface of the back surface of Al. The open circuit voltage is improved by 3 mV and the short-circuit current is improved by 0.7 mA / cm 2 with respect to the type photovoltaic device.

この実施の形態2によれば、シリコン基板101の裏面側に第1の水素含有プラズマCVD膜を形成した後に、表面電極110の焼成処理を行うようにしたので、焼成処理中に第1の水素含有プラズマCVD膜中の水素が、シリコン基板101内に拡散して、欠陥を補修するとともに、裏面側の結晶品質の低下を抑制するバルクパッシベーション効果を得ることができる。   According to the second embodiment, after the first hydrogen-containing plasma CVD film is formed on the back surface side of the silicon substrate 101, the surface electrode 110 is baked, so that the first hydrogen is baked during the baking process. Hydrogen in the contained plasma CVD film diffuses into the silicon substrate 101 to repair defects and obtain a bulk passivation effect that suppresses deterioration of crystal quality on the back surface side.

また、裏面電極120を形成する前に、シリコン基板101の裏面側の第1の水素含有プラズマCVD膜を除去して、第2の水素含有プラズマCVD膜である裏面電界層107をプラズマCVD法で形成したので、シリコン基板101の裏面側表層部の欠陥を補修するとともに、シリコン基板101との間に形成される内部電界によって、少数キャリアである電子がシリコン基板101の内部へと押し戻され、裏面側表層部での再結合損失を抑制することができる。さらに、高温プロセスにさらされ、パッシベーション効果が低下した第1の水素含有プラズマCVD膜をパッシベーション膜として用いず、第1の水素含有プラズマCVD膜を除去した後に新たに形成した第2の水素含有プラズマCVD膜として微結晶シリコン酸化膜を裏面電界層107として用いるので、表面電極110形成後も有効な再結合抑制効果が得られる。   Further, before the back electrode 120 is formed, the first hydrogen-containing plasma CVD film on the back surface side of the silicon substrate 101 is removed, and the back surface electric field layer 107 which is the second hydrogen-containing plasma CVD film is formed by plasma CVD. Since the silicon substrate 101 is formed, the defects on the surface layer on the back surface side of the silicon substrate 101 are repaired, and the electrons that are minority carriers are pushed back into the silicon substrate 101 by the internal electric field formed between the silicon substrate 101 and the back surface. Recombination loss at the side surface layer can be suppressed. Further, the second hydrogen-containing plasma newly formed after removing the first hydrogen-containing plasma CVD film without using the first hydrogen-containing plasma CVD film exposed to a high temperature process and having a reduced passivation effect as the passivation film. Since the microcrystalline silicon oxide film is used as the back surface electric field layer 107 as the CVD film, an effective recombination suppressing effect can be obtained even after the surface electrode 110 is formed.

さらにまた、裏面電極120のアニール温度は、裏面電界層107を形成するための高温での不純物拡散プロセスが必要ない800℃よりも低い温度(275℃)であるので、アニール処理後に裏面電界層107が劣化せず、その結果、再結合抑制効果も低下することがない。このように、表面電極110の印刷焼成前にシリコン基板101の裏面側に形成した第1の水素含有プラズマCVD膜によって水素パッシベーション効果が得られ、また、その後の第2の水素含有プラズマCVD膜としての裏面電界層107への置き換えによって、良好なBSF効果を有する裏面構造の形成が可能となる。   Furthermore, the annealing temperature of the back surface electrode 120 is lower than 800 ° C. (275 ° C.), which does not require an impurity diffusion process at a high temperature for forming the back surface electric field layer 107. Does not deteriorate, and as a result, the recombination suppressing effect does not decrease. As described above, a hydrogen passivation effect is obtained by the first hydrogen-containing plasma CVD film formed on the back surface side of the silicon substrate 101 before the printing and baking of the front electrode 110, and as a subsequent second hydrogen-containing plasma CVD film. By substituting with the back surface electric field layer 107, it becomes possible to form a back surface structure having a good BSF effect.

なお、上述した説明では、P型多結晶シリコン基板の受光面側にN型拡散層を形成した場合を説明したが、N型多結晶シリコン基板の受光面側にP型拡散層を形成した場合も同様の効果を得ることができる。また、シリコン基板以外の他の半導体材料を用いた多結晶シリコン基板に対しても同様の効果を得ることができる。   In the above description, the case where the N-type diffusion layer is formed on the light-receiving surface side of the P-type polycrystalline silicon substrate has been described, but the case where the P-type diffusion layer is formed on the light-receiving surface side of the N-type polycrystalline silicon substrate. The same effect can be obtained. The same effect can be obtained for a polycrystalline silicon substrate using a semiconductor material other than the silicon substrate.

以上のように、この発明にかかる光起電力装置の製造方法は、多結晶シリコン基板を用いて光起電力装置を製造する場合に有用である。   As described above, the method for manufacturing a photovoltaic device according to the present invention is useful when manufacturing a photovoltaic device using a polycrystalline silicon substrate.

この発明の実施の形態1による光起電力装置の全体構成の一例を模式的に示す上面図である。It is a top view which shows typically an example of the whole structure of the photovoltaic apparatus by Embodiment 1 of this invention. 光起電力装置の裏面図である。It is a reverse view of a photovoltaic apparatus. 図1−2のA−A断面図である。It is AA sectional drawing of FIGS. 1-2. 光起電力装置の構成の一部を模式的に示す拡大断面図であり、図1−1のB−B断面図である。It is an expanded sectional view showing a part of composition of a photovoltaic device typically, and is a BB sectional view of Drawing 1-1. この実施の形態1による光起電力装置の製造方法の処理手順の一例を示すフローチャートである。It is a flowchart which shows an example of the process sequence of the manufacturing method of the photovoltaic apparatus by this Embodiment 1. この実施の形態1による光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である(その1)。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the photovoltaic apparatus by this Embodiment 1 (the 1). この実施の形態1による光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である(その2)。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the photovoltaic apparatus by this Embodiment 1 (the 2). この実施の形態1による光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である(その3)。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the photovoltaic apparatus by this Embodiment 1 (the 3). この実施の形態1による光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である(その4)。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the photovoltaic apparatus by this Embodiment 1 (the 4). この実施の形態1による光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である(その5)。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the photovoltaic apparatus by this Embodiment 1 (the 5). この実施の形態1による光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である(その6)。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the photovoltaic apparatus by this Embodiment 1 (the 6). この実施の形態1による光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である(その7)。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the photovoltaic apparatus by this Embodiment 1 (the 7). この実施の形態1による光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である(その8)。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the photovoltaic apparatus by this Embodiment 1 (the 8). この実施の形態1による光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である(その9)。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the photovoltaic apparatus by this Embodiment 1 (the 9). この実施の形態1による光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である(その10)。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the photovoltaic apparatus by this Embodiment 1 (the 10). 光起電力装置の構成の一部を模式的に示す拡大断面図である。It is an expanded sectional view showing typically a part of composition of a photovoltaic device. この実施の形態2による光起電力装置の製造方法の処理手順の一例を示すフローチャートである。It is a flowchart which shows an example of the process sequence of the manufacturing method of the photovoltaic apparatus by this Embodiment 2. この実施の形態2による光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である(その1)。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the photovoltaic apparatus by this Embodiment 2 (the 1). この実施の形態2による光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である(その2)。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the photovoltaic apparatus by this Embodiment 2 (the 2).

100,100A 光起電力装置
101 P型多結晶シリコン基板
102 N型拡散層
103 反射防止膜
104 パッシベーション膜
105 水素含有シリコン酸化膜
106 SiCN膜
107 裏面電界層
110 表面電極
111 グリッド電極
112 バス電極
120 裏面電極
121 裏面集電電極
122 裏面取出電極
130 貫通孔
131 水素含有SiN膜
100, 100A Photovoltaic device 101 P-type polycrystalline silicon substrate 102 N-type diffusion layer 103 Antireflection film 104 Passivation film 105 Hydrogen-containing silicon oxide film 106 SiCN film 107 Back surface electric field layer 110 Surface electrode 111 Grid electrode 112 Bus electrode 120 Back surface Electrode 121 Back surface collecting electrode 122 Back surface extraction electrode 130 Through hole 131 Hydrogen-containing SiN film

Claims (6)

多結晶の第1の導電型の半導体基板の第1の主面側に第2の導電型の拡散層を形成する拡散層形成工程と、
前記拡散層上に反射防止膜を形成する反射防止膜形成工程と、
前記反射防止膜上に表面電極形状に導電性ペーストを形成し、800℃以上の温度で、前記導電性ペーストを焼成する焼成工程と、
前記半導体基板の第2の主面側に裏面電極構造を形成する裏面電極構造形成工程と、
を含む光起電力装置の製造方法において、
前記焼成工程の前に、前記半導体基板の第2の主面上にプラズマCVD法によって、水素を含む第1の水素含有プラズマCVD膜を形成するプラズマCVD膜形成工程と、
前記焼成工程の後で前記裏面電極構造形成工程の前に、前記第1の水素含有プラズマCVD膜を除去するプラズマCVD膜除去工程と、
を含み、
前記裏面電極構造形成工程では、プラズマCVD法によって形成された水素を含む第2の水素含有プラズマCVD膜が前記半導体基板の前記第2の主面上に形成されることを特徴とする光起電力装置の製造方法。
A diffusion layer forming step of forming a second conductivity type diffusion layer on the first main surface side of the polycrystalline first conductivity type semiconductor substrate;
An antireflection film forming step of forming an antireflection film on the diffusion layer;
A baking step of forming a conductive paste in the shape of a surface electrode on the antireflection film and baking the conductive paste at a temperature of 800 ° C. or higher;
A back electrode structure forming step of forming a back electrode structure on the second main surface side of the semiconductor substrate;
In a method of manufacturing a photovoltaic device including:
Before the firing step, a plasma CVD film forming step of forming a first hydrogen-containing plasma CVD film containing hydrogen on the second main surface of the semiconductor substrate by plasma CVD,
A plasma CVD film removing step for removing the first hydrogen-containing plasma CVD film after the baking step and before the back electrode structure forming step;
Including
In the back electrode structure forming step, a second hydrogen-containing plasma CVD film containing hydrogen formed by a plasma CVD method is formed on the second main surface of the semiconductor substrate. Device manufacturing method.
前記裏面電極構造形成工程は、
プラズマCVD法によって形成された、パッシベーション効果を有する前記第2の水素含有プラズマCVD膜を含むパッシベーション膜を、前記半導体基板の前記第2の主面上に形成するパッシベーション膜形成工程と、
前記パッシベーション膜に複数の貫通孔を周期的に形成する貫通孔形成工程と、
前記貫通孔内を埋めるように、前記パッシベーション膜上に、前記半導体基板よりも前記第1の導電型の不純物濃度が高い半導体膜からなる裏面電界層を形成する裏面電界層形成工程と、
前記裏面電界層上に裏面電極となる導電性材料膜を形成する裏面電極形成工程と、
を含むことを特徴とする請求項1に記載の光起電力装置の製造方法。
The back electrode structure forming step includes
A passivation film forming step of forming a passivation film including the second hydrogen-containing plasma CVD film having a passivation effect, formed by a plasma CVD method, on the second main surface of the semiconductor substrate;
A through hole forming step of periodically forming a plurality of through holes in the passivation film;
A back surface field layer forming step of forming a back surface field layer made of a semiconductor film having a higher impurity concentration of the first conductivity type than the semiconductor substrate on the passivation film so as to fill the through hole;
A back electrode forming step of forming a conductive material film to be a back electrode on the back surface field layer;
The method for manufacturing a photovoltaic device according to claim 1, comprising:
前記裏面電極構造形成工程は、
前記半導体基板よりも前記第1の導電型の不純物濃度が高い半導体膜からなる裏面電界層を前記第2の水素含有プラズマCVD膜として、前記半導体基板の前記第2の主面上にプラズマCVD法によって形成する裏面電界層形成工程と、
前記裏面電界層上に裏面電極となる導電性材料膜を形成する裏面電極形成工程と、
を含むことを特徴とする請求項1に記載の光起電力装置の製造方法。
The back electrode structure forming step includes
A back surface electric field layer made of a semiconductor film having a higher impurity concentration of the first conductivity type than the semiconductor substrate is used as the second hydrogen-containing plasma CVD film, and plasma CVD is performed on the second main surface of the semiconductor substrate. A back surface field layer forming step formed by:
A back electrode forming step of forming a conductive material film to be a back electrode on the back surface field layer;
The method for manufacturing a photovoltaic device according to claim 1, comprising:
前記プラズマCVD膜形成工程で、前記第1の水素含有プラズマCVD膜は、成膜中に印加される電力の周波数が400kHz以下であるプラズマCVD法によって形成されるシリコン窒化膜であることを特徴とする請求項1〜3のいずれか1つに記載の光起電力装置の製造方法。   In the plasma CVD film forming step, the first hydrogen-containing plasma CVD film is a silicon nitride film formed by a plasma CVD method in which a frequency of power applied during film formation is 400 kHz or less. The manufacturing method of the photovoltaic apparatus as described in any one of Claims 1-3. 前記プラズマCVD膜除去工程では、前記第1の水素含有プラズマCVD膜をプラズマエッチングで除去することを特徴とする請求項1〜4のいずれか1つに記載の光起電力装置の製造方法。   5. The method of manufacturing a photovoltaic device according to claim 1, wherein, in the plasma CVD film removing step, the first hydrogen-containing plasma CVD film is removed by plasma etching. 前記第1の水素含有プラズマCVD膜除去工程では、水素ガスを用いたプラズマエッチングが行われることを特徴とする請求項5に記載の光起電力装置の製造方法。   The method for manufacturing a photovoltaic device according to claim 5, wherein plasma etching using hydrogen gas is performed in the first hydrogen-containing plasma CVD film removal step.
JP2009013297A 2009-01-23 2009-01-23 Method for manufacturing photovoltaic device Expired - Fee Related JP5058184B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009013297A JP5058184B2 (en) 2009-01-23 2009-01-23 Method for manufacturing photovoltaic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009013297A JP5058184B2 (en) 2009-01-23 2009-01-23 Method for manufacturing photovoltaic device

Publications (2)

Publication Number Publication Date
JP2010171263A JP2010171263A (en) 2010-08-05
JP5058184B2 true JP5058184B2 (en) 2012-10-24

Family

ID=42703091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009013297A Expired - Fee Related JP5058184B2 (en) 2009-01-23 2009-01-23 Method for manufacturing photovoltaic device

Country Status (1)

Country Link
JP (1) JP5058184B2 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5430773B2 (en) * 2010-10-20 2014-03-05 三菱電機株式会社 Photovoltaic device and manufacturing method thereof
JPWO2012132766A1 (en) * 2011-03-28 2014-07-28 三洋電機株式会社 Photoelectric conversion device and method of manufacturing photoelectric conversion device
DE102011018324A1 (en) * 2011-04-20 2012-10-25 Forschungszentrum Jülich GmbH Hot wire method for depositing semiconductor material on a substrate and apparatus for carrying out the method
JPWO2013103141A1 (en) * 2012-01-06 2015-05-11 日立化成株式会社 Semiconductor substrate with passivation film and method for producing the same, solar cell element and method for producing the same
WO2013103140A1 (en) * 2012-01-06 2013-07-11 日立化成株式会社 Composition for forming passivation film, semiconductor substrate provided with passivation film and method for producing same, and solar cell element and method for producing same
US9735293B2 (en) 2012-03-30 2017-08-15 Kyocera Corporation Solar cell element
US10892376B2 (en) 2013-06-26 2021-01-12 Universität Konstanz Method and device for producing a photovoltaic element with stabilised efficiency
KR101630526B1 (en) * 2014-09-05 2016-06-14 엘지전자 주식회사 Solar cell
JP6832615B2 (en) * 2015-02-05 2021-02-24 シャープ株式会社 Photoelectric conversion element and manufacturing method of photoelectric conversion element
CN111052401B (en) * 2017-12-14 2023-03-21 株式会社钟化 Photoelectric conversion element and photoelectric conversion device
CN116581174A (en) 2023-02-22 2023-08-11 浙江晶科能源有限公司 Solar cell, preparation method thereof and photovoltaic module

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3203076B2 (en) * 1992-11-30 2001-08-27 シャープ株式会社 Silicon solar cells for space
JP3141827B2 (en) * 1997-11-20 2001-03-07 日本電気株式会社 Method for manufacturing semiconductor device
JP2999985B2 (en) * 1997-11-25 2000-01-17 シャープ株式会社 Solar cell
JP2005159171A (en) * 2003-11-27 2005-06-16 Kyocera Corp Solar cell element and its manufacturing method
JP2008034543A (en) * 2006-07-27 2008-02-14 Kyocera Corp Photoelectric conversion element, and manufacturing method thereof
JP5025184B2 (en) * 2006-07-28 2012-09-12 京セラ株式会社 Solar cell element, solar cell module using the same, and manufacturing method thereof

Also Published As

Publication number Publication date
JP2010171263A (en) 2010-08-05

Similar Documents

Publication Publication Date Title
JP5058184B2 (en) Method for manufacturing photovoltaic device
US8916768B2 (en) Surface passivation of silicon based wafers
JP5197760B2 (en) Method for manufacturing solar battery cell
CN101567408B (en) Method for manufacturing photoelectric conversion device
US8664015B2 (en) Method of manufacturing photoelectric device
JP5490231B2 (en) SOLAR CELL DEVICE, ITS MANUFACTURING METHOD, AND SOLAR CELL MODULE
JP2013239476A (en) Photovoltaic device and method of manufacturing the same, and photovoltaic module
JP2008034543A (en) Photoelectric conversion element, and manufacturing method thereof
JP5183588B2 (en) Method for manufacturing photovoltaic device
WO2024066207A1 (en) New solar cell and fabrication method therefor
KR20130082066A (en) Photovoltaic device
JPWO2017208729A1 (en) Photovoltaic element and manufacturing method thereof
JP4486622B2 (en) Manufacturing method of solar cell
KR20120062224A (en) Method for fabricating solar cell
JP6426486B2 (en) Method of manufacturing solar cell element
JP5014263B2 (en) Photovoltaic device and manufacturing method thereof
CN114937706B (en) Laminated passivation film for crystalline silicon solar cell and preparation method thereof
JP2005167291A (en) Solar cell manufacturing method and semiconductor device manufacturing method
TWI650872B (en) Solar cell and its manufacturing method, solar cell module and solar cell power generation system
JP5645734B2 (en) Solar cell element
KR101115195B1 (en) Silicon heterojunction solar cell and method for fabricating the same
KR101223061B1 (en) Method of preparing solar cell and solar cell prepared by the same
JP5268976B2 (en) Method for manufacturing photovoltaic device
Ng et al. Development of p+/n+ polysilicon tunnel junctions compatible for industrial screen printing
CN220604704U (en) Double-sided doped polycrystalline silicon passivation contact battery

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120731

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5058184

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees