JP6426486B2

JP6426486B2 - Method of manufacturing solar cell element

Info

Publication number: JP6426486B2
Application number: JP2015015483A
Authority: JP
Inventors: 高橋　宏明; 宏明高橋; 良太手島
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2015-01-29
Filing date: 2015-01-29
Publication date: 2018-11-21
Anticipated expiration: 2035-01-29
Also published as: JP2016139762A

Description

本発明は太陽電池素子の製造方法に関する。 The present invention relates to a method of manufacturing a solar cell element.

結晶シリコン基板を用いた高効率の太陽電池素子として、ＰＥＲＣ（Passivated Emitter and Rear Cell）構造が研究されている（例えば、特許文献１、２参照）。ＰＥＲＣ構造では、シリコン基板の一表面に酸化膜、窒化膜などの絶縁膜またはそれらの積層膜からなるパッシベーション膜と、パッシベーション膜上に配置された電極とを備えている。このパッシベーション膜には、例えばレーザー照射などの方法でコンタクトホールとなる貫通部が形成されている。そして、パッシベーション膜の上に、アルミニウムペーストなどを塗布、焼成することによって、この貫通部を通じてシリコン基板と電気的に接続する電極が形成される。 As a highly efficient solar cell element using a crystalline silicon substrate, a PERC (Passivated Emitter and Rear Cell) structure has been studied (see, for example, Patent Documents 1 and 2). In the PERC structure, a passivation film made of an insulating film such as an oxide film or a nitride film or a laminated film thereof is provided on one surface of a silicon substrate, and an electrode disposed on the passivation film. In the passivation film, a penetration portion to be a contact hole is formed by a method such as laser irradiation. Then, an aluminum paste or the like is applied and baked on the passivation film to form an electrode electrically connected to the silicon substrate through the through portion.

特開２０１２−２５３３５６号公報JP 2012-253356 A 特開２００５−１５０６０９号公報JP 2005-150609 A

上述の貫通部の下部に位置するシリコン基板上には、レーザー照射による貫通部形成時における熱などによって酸化膜が生成され得る。このような酸化膜が生成されると、貫通部に形成された電極とシリコン基板の接触抵抗が増大し、太陽電池素子の光電変換効率が低下する場合があった。 An oxide film may be generated on the silicon substrate located below the above-mentioned penetration part by the heat etc. at the time of penetration part formation by laser irradiation. When such an oxide film is generated, the contact resistance between the electrode formed in the through portion and the silicon substrate may be increased, and the photoelectric conversion efficiency of the solar cell element may be reduced.

本発明の１つの目的は、光電変換効率の低下を低減した太陽電池素子の製造方法を提供することにある。 One object of the present invention is to provide a method of manufacturing a solar cell element in which a decrease in photoelectric conversion efficiency is reduced.

本発明の実施形態に係る太陽電池素子の製造方法は、第１表面を有するｎ型半導体領域
と第２表面を有するｐ型半導体領域とを備えたシリコン基板に対して、前記第１表面および前記第２表面に酸化物を含むパッシベーション膜を形成するパッシベーション膜形成工程と、前記パッシベーション膜のうち前記第２表面上に位置する部分に保護膜を形成する保護膜形成工程と、前記パッシベーション膜および前記保護膜を貫通する貫通部を形成する貫通部形成工程と、前記貫通部を形成することによって前記シリコン基板の表面に生成された酸化膜および前記パッシベーション膜のうち前記第１表面上に位置する部分を除去する酸化膜除去工程と、前記貫通部に電極を形成する電極形成工程と、を備える。 In a method of manufacturing a solar cell element according to an embodiment of the present invention, an n-type semiconductor region having a first surface is provided.
When the silicon substrate having a p-type semiconductor region having a second surface, and the passivation film forming step of forming a passivation film containing an oxide on the first surface and the second surface, of the passivation layer By forming a protective film on a portion located on the second surface , forming a protective film on the second surface , forming a penetrating portion on the passivation film and a penetrating portion penetrating the protective film, and forming the penetrating portion comprising an oxide film removal step of removing a portion located on the first surface of the oxide film and the passivation film formed on the surface of the silicon substrate, and an electrode forming step of forming an electrode on the through portion .

本実施形態に係る太陽電池素子の製造方法によれば、貫通部の形成によってシリコン基板の表面に生成された酸化膜を除去する酸化膜除去工程を備えたことによって、高効率の太陽電池素子を提供できる。 According to the method of manufacturing a solar cell element according to the present embodiment, the solar cell element having high efficiency is provided by including the oxide film removing step of removing the oxide film formed on the surface of the silicon substrate by forming the penetrating portion. Can be provided.

図１は、本発明の実施形態に係る太陽電池素子の第１主面側の外観を模式的に示す平面図である。FIG. 1 is a plan view schematically showing an appearance of a first main surface side of a solar cell element according to an embodiment of the present invention. 図２は、本発明の実施形態に係る太陽電池素子の第２主面側の外観を模式的に示す平面図である。FIG. 2: is a top view which shows typically the external appearance by the side of the 2nd main surface of the solar cell element which concerns on embodiment of this invention. 図３は、図１のｘ−ｘ線における切断面を模式的に示す端面図である。FIG. 3 is an end view schematically showing a cut surface at line x-x in FIG. 図４（ａ）〜（ｄ）は、本発明の実施形態に係る太陽電池素子の製造方法を説明するための断面模式図である。Fig.4 (a)-(d) is a cross-sectional schematic diagram for demonstrating the manufacturing method of the solar cell element which concerns on embodiment of this invention. 図５（ａ）〜（ｄ）は、本発明の実施形態に係る太陽電池素子の製造方法を説明するための断面模式図である。Fig.5 (a)-(d) is a cross-sectional schematic diagram for demonstrating the manufacturing method of the solar cell element which concerns on embodiment of this invention. 図６（ａ），（ｂ）は、図５（ａ）のＡ部を拡大した断面模式図であり、（ａ）は貫通部形成工程後の状態を示し、（ｂ）は酸化膜除去工程後の状態を示すものでる。6 (a) and 6 (b) are enlarged cross-sectional schematic views of part A in FIG. 5 (a), where (a) shows the state after the penetrating portion forming step, and (b) is the oxide film removing step It indicates the later state.

以下、本発明の実施形態について図面を参照して説明する。まず、本発明の実施形態に係る太陽電池素子の製造方法で製造される太陽電池素子の一例について図１乃至図３を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. First, an example of a solar cell element manufactured by a method of manufacturing a solar cell element according to an embodiment of the present invention will be described with reference to FIGS. 1 to 3.

＜太陽電池素子＞
太陽電池素子１０は、図１乃至図３に示すように、主として光が入射する受光面である第１主面１０ａと、この第１主面１０ａの反対側に位置する第２主面１０ｂとを有する。 <Solar cell element>
As shown in FIGS. 1 to 3, the solar cell element 10 mainly includes a first major surface 10 a which is a light receiving surface on which light is mainly incident, and a second major surface 10 b located on the opposite side of the first major surface 10 a. Have.

また、太陽電池素子１０に用いられるシリコン基板１は、第１主面１０ａに対応する第１表面１ａと、この第１表面１ａの反対側に位置する第２表面１ｂとを有する。また、シリコン基板１は、図３に示すように、第２表面２ａ側に位置する一導電型（例えばｐ型半導体）の半導体領域である第１半導体層２と、第１半導体層２における第１表面１ａ側に設けられた逆導電型（例えばｎ型半導体）の半導体領域である第２半導体層３とを有する。すなわち、本実施形態では、第２表面１ａがｐ型半導体を含み、第２表面１ｂがｎ型半導体を含む。 Moreover, the silicon substrate 1 used for the solar cell element 10 has the 1st surface 1a corresponding to 1st main surface 10a, and the 2nd surface 1b located in the other side of this 1st surface 1a. In addition, as shown in FIG. 3, the silicon substrate 1 has a first semiconductor layer 2 which is a semiconductor region of one conductivity type (for example, a p-type semiconductor) located on the second surface 2 a side and a first semiconductor layer 2. And a second semiconductor layer 3 which is a semiconductor region of the opposite conductivity type (for example, an n-type semiconductor) provided on the first surface 1a side. That is, in the present embodiment, the second surface 1a contains a p-type semiconductor, and the second surface 1b contains an n-type semiconductor.

以下、シリコン基板１（または第１半導体層２）としてｐ型のシリコン基板を用いる太陽電池素子を例として説明する。 Hereinafter, a solar cell element using a p-type silicon substrate as the silicon substrate 1 (or the first semiconductor layer 2) will be described as an example.

ｐ型の多結晶または単結晶のシリコン基板１としては、例えば厚みが１００〜２５０μｍ程度のもので、その形状は、特に限定されるものではないが平面視で１辺が１５０〜２００ｍｍ程度の略四角形状であれば、複数の太陽電池素子１０を並べて太陽電池モジュールを作製する場合において都合がよい。シリコン基板１からなる第１半導体層２をｐ型にする場合には、ドーパント元素として、ボロン、ガリウム等のドナー不純物をシリコン基板に含有させる。 The p-type polycrystalline or single crystal silicon substrate 1 has a thickness of, for example, about 100 to 250 μm, and the shape is not particularly limited, but one side is about 150 to 200 mm in plan view If it is square shape, it is convenient when arranging a plurality of solar cell elements 10 and producing a solar cell module. When the first semiconductor layer 2 made of the silicon substrate 1 is p-type, donor impurities such as boron and gallium are contained in the silicon substrate as a dopant element.

第２半導体層３は、第１半導体層２における第１主面１ａ側に、例えば積層されて設けられる。また、第２半導体層３は、第１半導体層２に対して逆の導電型（本実施形態の場合はｎ型）の半導体層であり、第１半導体層２と第２半導体層３との間でｐｎ接合部が形成される。第２半導体層３は、例えば、シリコン基板１の第１表面１ａ側にドーパント元素として、リン等のアクセプタ不純物を含有させることによって形成できる。 The second semiconductor layer 3 is provided, for example, stacked on the side of the first major surface 1 a of the first semiconductor layer 2. In addition, the second semiconductor layer 3 is a semiconductor layer of the opposite conductivity type (n-type in this embodiment) to the first semiconductor layer 2, and the second semiconductor layer 3 may be formed of the first semiconductor layer 2 and the second semiconductor layer 3. A pn junction is formed between them. The second semiconductor layer 3 can be formed, for example, by containing an acceptor impurity such as phosphorus as a dopant element on the side of the first surface 1 a of the silicon substrate 1.

図３に示すように、シリコン基板１の第１表面１ａ側には、照射された光の反射率を低減するための微細な凹凸構造（テクスチャ）が設けられていてもよい。テクスチャの凸部の高さは０．１〜１０μｍ程度であり、凸部の幅は０．１〜２０μｍ程度である。 As shown in FIG. 3, on the first surface 1 a side of the silicon substrate 1, a fine concavo-convex structure (texture) for reducing the reflectance of the irradiated light may be provided. The height of the convex portion of the texture is about 0.1 to 10 μm, and the width of the convex portion is about 0.1 to 20 μm.

太陽電池素子１０は、第１主面１０ａ側に反射防止層５および表面電極６を備えている。また、太陽電池素子１０は、第２主面１０ｂ側に裏面電極７、保護膜８およびパッシベーション膜９を備えている。 The solar cell element 10 includes the antireflective layer 5 and the surface electrode 6 on the side of the first major surface 10a. In addition, the solar cell element 10 includes the back surface electrode 7, the protective film 8, and the passivation film 9 on the second main surface 10 b side.

反射防止層５は、太陽電池素子１０の第１主面１０ａに照射された光の反射率を低減す
ることによって、太陽電池素子１０の光電変換効率を向上する効果を有する。反射防止層５は、例えば、酸化シリコン、酸化アルミニウム、窒化シリコン層等の絶縁膜、またはこれらの積層膜からなる。反射防止層５の屈折率および厚みは、太陽光のうち、シリコン基板１に吸収されて発電に寄与し得る波長範囲の光に対して低反射条件を実現できる屈折率および厚みを適宜採用すればよい。例えば、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法によって窒化シリコンから成る反射防止層５を成膜する場合では、屈折率は１．８〜２．５程度とし、厚みは６０〜１２０ｎｍ程度とすることができる。 The antireflection layer 5 has an effect of improving the photoelectric conversion efficiency of the solar cell element 10 by reducing the reflectance of the light irradiated to the first major surface 10 a of the solar cell element 10. The antireflective layer 5 is made of, for example, an insulating film such as silicon oxide, aluminum oxide or silicon nitride layer, or a laminated film of these. If the refractive index and thickness of the antireflective layer 5 are appropriately adopted, the refractive index and thickness capable of realizing low reflection conditions for light in a wavelength range that can be absorbed by the silicon substrate 1 and contribute to power generation among sunlight Good. For example, in the case of forming the antireflection layer 5 made of silicon nitride by PECVD (Plasma Enhanced Chemical Vapor Deposition) method, the refractive index may be about 1.8 to 2.5 and the thickness may be about 60 to 120 nm. it can.

表面電極６は、図１に示すように、シリコン基板１の第１表面１ａ側に設けられた電極である。表面電極６は、数本（例えば、図１では３本）のバスバー電極６ａと、複数の線状のフィンガー電極６ｂとを有する。バスバー電極６ａは、シリコン基板１の第１表面１ａにおいて、光電変換によって得られた電力を太陽電池素子１０の外部に取り出すための電極であり、例えば、１〜３ｍｍ程度の幅を有している。バスバー電極６ａの少なくとも一部は、フィンガー電極６ｂと略垂直に交わるように電気的に接続されている。フィンガー電極６ｂは、シリコン基板１での光発生キャリアを集電し、バスバー電極６ａに伝えるための電極である。フィンガー電極６ｂは複数の線状であって、例えば３０〜２００μｍ程度の幅を有し、互いに１〜３ｍｍ程度の間隔を空けて設けられている。このような表面電極６は、例えば、銀を主成分とする金属ペーストをスクリーン印刷等によって所望の形状に塗布した後、焼成することによって形成することができる。表面電極６の厚みは、１０〜４０μｍ程度である。なお、本実施形態において、主成分とは、全体の成分に対して含有される比率が５０質量％以上であることを示し、以下の記述においても同様とする。また、フィンガー電極６ｂと同様な形状のサブフィンガー電極６ｃをシリコン基板１の周縁部に設けて、フィンガー電極６ｂ同士を電気的に接続するようにしてもよい。 The front surface electrode 6 is an electrode provided on the first surface 1 a side of the silicon substrate 1 as shown in FIG. The surface electrode 6 has several (for example, three in FIG. 1) bus bar electrodes 6 a and a plurality of linear finger electrodes 6 b. The bus bar electrode 6a is an electrode for taking out the electric power obtained by photoelectric conversion to the outside of the solar cell element 10 on the first surface 1a of the silicon substrate 1, and has a width of, for example, about 1 to 3 mm. . At least a portion of the bus bar electrode 6a is electrically connected to intersect the finger electrode 6b substantially perpendicularly. The finger electrode 6b is an electrode for collecting the light generation carrier in the silicon substrate 1 and transmitting it to the bus bar electrode 6a. The finger electrodes 6 b have a plurality of linear shapes, for example, have a width of about 30 to 200 μm, and are provided at an interval of about 1 to 3 mm. Such a surface electrode 6 can be formed, for example, by applying a metal paste containing silver as a main component to a desired shape by screen printing or the like, and then baking it. The thickness of the surface electrode 6 is about 10 to 40 μm. In the present embodiment, the term "main component" means that the ratio of the content to the total components is 50% by mass or more, and the same applies to the following description. Further, sub finger electrodes 6c having the same shape as the finger electrodes 6b may be provided on the peripheral portion of the silicon substrate 1 so that the finger electrodes 6b are electrically connected to each other.

パッシベーション膜９は、図３に示すように、シリコン基板１の第２表面１ｂに形成される。このパッシベーション膜９は、第２表面１ｂの略全面に形成される。パッシベーション膜９は、シリコン基板１の第２表面１ｂ（シリコン基板１とパッシベーション膜９との界面）において、キャリア再結合の原因となる欠陥凖位を低減することができる。これにより、光発生キャリアの再結合を低減できる。パッシベーション膜９は、例えば、酸化シリコン、酸化アルミニウム、窒化シリコン層等の絶縁膜、またはこれらの積層膜からなる。パッシベーション膜９の厚みは、１０〜２００ｎｍ程度である。本実施形態のように、第１半導体層２がｐ型層であれば、パッシベーション膜９として、ＡＬＤ（Atomic Layer Deposition）法で形成した酸化アルミニウム層等、負の固定電荷を有する膜を用いるとよい。このような負の固定電荷を有する膜では、電界効果によって少数キャリアである電子がシリコン基板１とパッシベーション膜９との界面から遠ざけられるために、キャリアの再結合がより低減される。同様に、第２半導体層３がｎ型半導体層であれば、反射防止層５として、ＰＥＣＶＤ法でなどで形成した窒化シリコン等、正の固定電荷を有する膜を用いるとよい。 Passivation film 9 is formed on second surface 1b of silicon substrate 1 as shown in FIG. The passivation film 9 is formed on substantially the entire surface of the second surface 1b. Passivation film 9 can reduce the defect level which causes carrier recombination on second surface 1 b of silicon substrate 1 (the interface between silicon substrate 1 and passivation film 9). This can reduce the recombination of photogenerated carriers. The passivation film 9 is made of, for example, an insulating film such as silicon oxide, aluminum oxide or silicon nitride layer, or a laminated film of these. The thickness of the passivation film 9 is about 10 to 200 nm. If the first semiconductor layer 2 is a p-type layer as in the present embodiment, a film having a negative fixed charge such as an aluminum oxide layer formed by ALD (Atomic Layer Deposition) method is used as the passivation film 9. Good. In a film having such negative fixed charge, recombination of carriers is further reduced because electrons, which are minority carriers, are moved away from the interface between the silicon substrate 1 and the passivation film 9 by the field effect. Similarly, if the second semiconductor layer 3 is an n-type semiconductor layer, a film having positive fixed charge, such as silicon nitride formed by PECVD method, may be used as the antireflective layer 5.

保護膜８は、図３に示すように、パッシベーション膜９上に形成される。保護膜８は、湿度などの影響によるパッシベーション膜９の変質を低減する機能を有する。また、保護膜８は、後述する裏面電極７の形成時においてパッシベーション膜９を保護する機能を有する。具体的に、保護膜８は、裏面電極７の形成時の熱等によって発生する裏面電極７の金属成分等のパッシベーション膜９内への拡散を低減することができる。これにより、パッシベーション膜９の特性を維持することができる。保護膜８は、酸化シリコンの他、ＰＥＣＶＤ法などで膜厚５０〜８００ｎｍ程度に形成した窒化シリコン膜などを用いることができる。 The protective film 8 is formed on the passivation film 9 as shown in FIG. The protective film 8 has a function of reducing the deterioration of the passivation film 9 due to the influence of humidity or the like. Further, the protective film 8 has a function of protecting the passivation film 9 when the back surface electrode 7 described later is formed. Specifically, the protective film 8 can reduce the diffusion of metal components and the like of the back surface electrode 7 into the passivation film 9 which are generated by heat and the like when the back surface electrode 7 is formed. Thereby, the characteristics of passivation film 9 can be maintained. The silicon nitride film etc. which were formed in film thickness of about 50-800 nm by PECVD method etc. can be used for the protective film 8 other than a silicon oxide.

また、太陽電池素子１０には、パッシベーション膜９および保護膜８を貫通してシリコン基板１の第２表面１ｂに達する貫通部１１を有する。つまり、貫通部１１が位置する領
域には、シリコン基板１の第２表面１ｂ上においてパッシベーション膜９および保護膜８が設けられていない。このような貫通部１１の形状は、複数の孔状（ドット状）であってもよいし、複数の溝状（ライン状）であってもよい。貫通部１１の径（幅）は１０〜１５０μｍ、ピッチは０．０５〜２ｍｍ程度であればよい。また、このよう貫通部１１は、例えば、レーザービーム照射やフォトリソグラフィ法を用いたエッチングなどの方法で形成される。なお、上述のエッチングよりもＹＡＧレーザーを用いる方法の方が簡便であるため、好適に使用できる。この貫通部１１内部には、後述する第３電極７ｃが形成される。 In addition, the solar cell element 10 has a penetrating portion 11 which penetrates the passivation film 9 and the protective film 8 and reaches the second surface 1 b of the silicon substrate 1. That is, the passivation film 9 and the protective film 8 are not provided on the second surface 1 b of the silicon substrate 1 in the region where the through portion 11 is located. The shape of such a through portion 11 may be a plurality of holes (dots) or a plurality of grooves (lines). The diameter (width) of the penetrating portion 11 may be about 10 to 150 μm, and the pitch may be about 0.05 to 2 mm. Further, the through portion 11 is formed by, for example, laser beam irradiation, etching using a photolithography method, or the like. In addition, since the method of using a YAG laser is simpler than the above-mentioned etching, it can be used suitably. Inside the through portion 11, a third electrode 7c to be described later is formed.

裏面電極７は、シリコン基板１の第２表面１ｂ側に設けられる電極であり、図２、図３に示すように、第１電極７ａ、第２電極７ｂおよび第３電極７ｃを有する。 The back surface electrode 7 is an electrode provided on the second surface 1b side of the silicon substrate 1, and has a first electrode 7a, a second electrode 7b, and a third electrode 7c, as shown in FIGS.

第１電極７ａは、シリコン基板１の第２表面１ｂにおいて、光電変換によって得られた電力を太陽電池素子１０の外部に取り出すための電極である。第１電極７ａの厚みは１０〜３０μｍ程度であり、その幅は１〜７ｍｍ程度である。第１電極７ａは、主成分として銀を含んでいる。このような第１電極７ａは、例えば、銀を主成分とする金属ペーストをスクリーン印刷等によって所望の形状に塗布した後、焼成することによって形成することができる。 The first electrode 7 a is an electrode for extracting the power obtained by photoelectric conversion to the outside of the solar cell element 10 on the second surface 1 b of the silicon substrate 1. The thickness of the first electrode 7a is about 10 to 30 μm, and the width thereof is about 1 to 7 mm. The first electrode 7a contains silver as a main component. Such a first electrode 7a can be formed, for example, by applying a metal paste containing silver as a main component to a desired shape by screen printing or the like and then baking it.

第２電極７ｂは、第１電極７ａと第３電極７ｃとを電気的に接続するように設けられている。これにより、第２電極７ｂは、第３電極７ｃによって集電された電力を第１電極７ａに伝えることができる。このため、第２電極７ｂは、すべての第３電極７ｃに電気的に接続されている。よって、第２電極７ｂは、第２表面１ｂ上において第３電極７ｃを覆うように設けられる。それゆえ、第２電極７ｂは、例えばシリコン基板１の第２表面１ｂの第１電極７ａが形成された領域の一部を除く略全面に形成されてもよい。また、第２電極７ｂの厚みは１５〜５０μｍ程度であればよい。 The second electrode 7 b is provided to electrically connect the first electrode 7 a and the third electrode 7 c. Thus, the second electrode 7b can transmit the power collected by the third electrode 7c to the first electrode 7a. Thus, the second electrode 7b is electrically connected to all the third electrodes 7c. Therefore, the second electrode 7b is provided to cover the third electrode 7c on the second surface 1b. Therefore, the second electrode 7b may be formed, for example, on substantially the entire surface of the second surface 1b of the silicon substrate 1 excluding a part of the region where the first electrode 7a is formed. The thickness of the second electrode 7 b may be about 15 to 50 μm.

第２電極７ｂおよび第３電極７ｃは、同一の材質で構成すればよい。この場合、貫通部１１を形成後に、電極材料のアルミニウムを主成分とするアルミニウムペーストを、貫通部１１の内部に充填しつつ第２表面１ｂ上に塗布することができる。そして、アルミニウムペーストの塗布後に所定の温度プロファイルで焼成することによって、第２電極７ｂおよび第３電極７ｃを同時に形成することができる。 The second electrode 7 b and the third electrode 7 c may be made of the same material. In this case, after forming the penetrating portion 11, an aluminum paste mainly composed of aluminum of the electrode material can be applied onto the second surface 1b while being filled in the penetrating portion 11. Then, the second electrode 7b and the third electrode 7c can be simultaneously formed by baking with a predetermined temperature profile after the application of the aluminum paste.

第３電極７ｃは、貫通部１１の内部を充填するように設けられる。第３電極７ｃは、その一端部がシリコン基板１の第２表面１ｂ上に設けられている。これにより、シリコン基板１で生成された光発生キャリアを取り出すことができる。また、第３電極７ｃの形成にアルミニウムペーストを用いれば、貫通部１１の底部に位置する第２表面１ｂ（貫通部１１内に位置する第２表面１ｂ）にＢＳＦ層１２を形成することができる。ＢＳＦ層１２は、アルミニウムペーストをアルミニウムの融点以上の最高温度を有する所定の温度プロファイルで焼成することによって、アルミニウムペースト中のアルミニウムとシリコン基板１との間で相互拡散が起こって形成される。これにより、貫通部１１の底部に位置するシリコン基板１の第２表面１ｂが、シリコン基板１中の第１半導体層２よりもアルミニウム濃度が高くなり、ＢＳＦ層１２が形成される。アルミニウムは、ｐ型ドーパントとなりうるので、ＢＳＦ層１２が含有するドーパントの濃度は、第１半導体層２が含有するドーパントの濃度よりも高くなる。そのため、ＢＳＦ層１２中には、第１半導体層２において一導電型にするためにドープされるドーパント元素の濃度よりも高い濃度でドーパント元素が存在する。ＢＳＦ層１２では、シリコン基板１の第２表面１ｂ側において内部電界を形成して、シリコン基板１における第２表面１ｂの表面近傍で、少数キャリアの再結合による光電変換効率の低下を低減させる役割を有している。ＢＳＦ層１２は、例えば、シリコン基板１の第２表面１ｂ側に、ボロンまたはアルミニウムなどのドーパント元素を拡散させることによって形成してもよい。第１半導体層２およびＢＳＦ層１２が含有するドーパント元素の濃度は、それぞれ５×１０^１５〜１×１０^１７ａｔｏｍｓ／ｃｍ^３、１×１０^１８〜５×１０^２１ａｔｏｍｓ／ｃｍ^３程度とすることができる。 The third electrode 7 c is provided to fill the inside of the through portion 11. One end of the third electrode 7 c is provided on the second surface 1 b of the silicon substrate 1. Thereby, the photogenerated carriers generated in the silicon substrate 1 can be taken out. Further, if aluminum paste is used to form the third electrode 7c, the BSF layer 12 can be formed on the second surface 1b located at the bottom of the through portion 11 (the second surface 1b located inside the through portion 11). . The BSF layer 12 is formed by causing interdiffusion between aluminum in the aluminum paste and the silicon substrate 1 by firing the aluminum paste at a predetermined temperature profile having a maximum temperature not lower than the melting point of aluminum. As a result, the second surface 1 b of the silicon substrate 1 located at the bottom of the through portion 11 has a higher aluminum concentration than the first semiconductor layer 2 in the silicon substrate 1, and the BSF layer 12 is formed. Since aluminum can be a p-type dopant, the concentration of the dopant contained in the BSF layer 12 is higher than the concentration of the dopant contained in the first semiconductor layer 2. Therefore, in the BSF layer 12, the dopant element is present at a concentration higher than the concentration of the dopant element to be doped to have one conductivity type in the first semiconductor layer 2. In the BSF layer 12, an internal electric field is formed on the second surface 1 b side of the silicon substrate 1 to reduce the decrease in photoelectric conversion efficiency due to the recombination of minority carriers near the surface of the second surface 1 b in the silicon substrate 1 have. The BSF layer 12 may be formed, for example, by diffusing a dopant element such as boron or aluminum on the second surface 1 b side of the silicon substrate 1. The concentrations of the dopant elements contained in the first semiconductor layer 2 and the BSF layer 12 are respectively about 5 × 10 ¹⁵ to 1 × 10 ¹⁷ atoms / cm ³ and 1 × 10 ^{18 to} 5 × 10 ²¹ atoms / cm ^3. Can.

＜太陽電池素子の製造方法＞
次に、本発明の実施形態に係る太陽電池素子の製造方法の各工程について説明する。 <Method of manufacturing solar cell element>
Next, each process of the manufacturing method of the solar cell element concerning embodiment of this invention is demonstrated.

まず、図４（ａ）に示すようにシリコン基板１を用意する。シリコン基板１は、単結晶シリコンであっても多結晶シリコンであってもよい。シリコン基板１は、例えば、既存のＣＺ法または鋳造法などによって形成される。以下では、シリコン基板１として、ｐ型多結晶シリコン基板を用いた例について説明する。例えば鋳造法によって多結晶シリコンのインゴットを作製する。インゴットの抵抗率は１〜５Ω・ｃｍ程度であればよい。ドーパント元素としては、例えばボロンを添加すればよい。次いで、そのインゴットを例えば１辺約１６０ｍｍ角の正方形状で、厚さ２００μｍ程度の厚みにスライスしてシリコン基板１を作製する。その後、シリコン基板１の切断面の機械的ダメージ層および汚染層を清浄にするために、シリコン基板１の表面をＮａＯＨ、ＫＯＨ、フッ酸またはフッ硝酸などの水溶液でごく微量エッチングしてもよい。 First, as shown in FIG. 4A, a silicon substrate 1 is prepared. The silicon substrate 1 may be single crystal silicon or polycrystalline silicon. The silicon substrate 1 is formed by, for example, the existing CZ method or casting method. Hereinafter, an example in which a p-type polycrystalline silicon substrate is used as the silicon substrate 1 will be described. For example, a polycrystalline silicon ingot is manufactured by a casting method. The resistivity of the ingot may be about 1 to 5 Ω · cm. As a dopant element, for example, boron may be added. Then, the ingot is sliced into, for example, a square having a side of about 160 mm square to a thickness of about 200 μm to produce the silicon substrate 1. Thereafter, in order to clean the mechanically damaged layer and the contaminated layer of the cut surface of the silicon substrate 1, the surface of the silicon substrate 1 may be etched by a very small amount with an aqueous solution such as NaOH, KOH, hydrofluoric acid or hydrofluoric-nitric acid.

また、シリコン基板１の第１表面１ａには、光の反射を低減するためにテクスチャを形成してもよい。テクスチャの形成方法としては、ＮａＯＨ等のアルカリ溶液もしくはフッ硝酸等の酸溶液を使用したウエットエッチング方法、またはＲＩＥ（Reactive Ion Etching）法等を使用したドライエッチング方法を用いることができる。なお、図４において、テクスチャの記載は省略している。 Further, a texture may be formed on the first surface 1 a of the silicon substrate 1 in order to reduce the reflection of light. As a method of forming the texture, a wet etching method using an alkaline solution such as NaOH or an acid solution such as hydrofluoric-nitric acid, or a dry etching method using an RIE (Reactive Ion Etching) method or the like can be used. In addition, description of the texture is abbreviate | omitted in FIG.

次に、図４（ｂ）に示すように、シリコン基板１の第１表面１ａ側に、ｎ型の第２半導体層３を形成する。第２半導体層３は、ペースト状にしたＰ_２Ｏ_５をシリコン基板１の表面に塗布して熱拡散させる塗布熱拡散法、ガス状にしたＰＯＣｌ_３（オキシ塩化リン）を拡散源とした気相熱拡散法などによって形成される。この第２半導体層３は０．１〜２μｍ程度の厚み、４０〜２００Ω／□程度のシート抵抗値を有するように形成される。例えば、気相熱拡散法では、ＰＯＣｌ_３等からなる拡散ガスを有する雰囲気中で６００〜８００℃程度の温度においてシリコン基板１を５〜３０分程度熱処理してリンシリコンガラス（ＰＳＧ）をシリコン基板１の表面に形成する。その後、アルゴンや窒素等の不活性ガス雰囲気中で８００〜９００℃程度の高い温度において、シリコン基板１を１０〜４０分間程度熱処理することによって、ＰＳＧからシリコン基板１にリンが拡散して、シリコン基板１の第１表面１ａ側に第２半導体層３が形成される。 Next, as shown in FIG. 4B, the n-type second semiconductor layer 3 is formed on the first surface 1 a side of the silicon substrate 1. Feel second semiconductor layer 3, in which the P ₂ O ₅ with a paste coating thermal diffusion method in which thermal diffusion is applied to the surface of the silicon substrate 1, a diffusion source to POCl 3 _(phosphorous oxychloride) that gaseous It is formed by a phase thermal diffusion method or the like. The second semiconductor layer 3 is formed to have a thickness of about 0.1 to 2 μm and a sheet resistance of about 40 to 200 Ω / □. For example, in the vapor phase thermal diffusion method, the silicon substrate 1 is heat treated for about 5 to 30 minutes at a temperature of about 600 to 800 ° C. in an atmosphere having a diffusion gas of POCl ₃ or the like to make a phosphorus silicon glass (PSG) a silicon substrate Form on the surface of 1. Then, phosphorus is diffused from the PSG to the silicon substrate 1 by heat treating the silicon substrate 1 for about 10 to 40 minutes at a high temperature of about 800 to 900 ° C. in an inert gas atmosphere such as argon or nitrogen. The second semiconductor layer 3 is formed on the first surface 1 a side of the substrate 1.

なお、上記第２半導体層３の形成工程において、第２表面１ｂ側にも第２半導体層３が形成された場合には、第２表面１ｂ側に形成された第２半導体層３のみをエッチングして除去する。これによって、第２表面１ｂ側にｐ型の第１半導体層２を露出させる。このエッチング処理は、例えば、シリコン基板１における第２表面１ｂ側のみをフッ酸硝酸混合溶液に浸して第２表面１ｂ側に形成された第２半導体層３を除去すればよい。その後、第２半導体層３を形成する際にシリコン基板１の第１表面１ａ側に付着したＰＳＧをエッチングして除去する。この時、シリコン基板１の側面に形成された第２半導体層３も合わせて除去してもよい。 In the step of forming the second semiconductor layer 3, when the second semiconductor layer 3 is also formed on the second surface 1b side, only the second semiconductor layer 3 formed on the second surface 1b side is etched. And remove. Thus, the p-type first semiconductor layer 2 is exposed on the second surface 1 b side. In this etching process, for example, only the second surface 1b side of the silicon substrate 1 may be immersed in the hydrofluoric acid / nitrate mixed solution to remove the second semiconductor layer 3 formed on the second surface 1b side. Thereafter, when forming the second semiconductor layer 3, PSG attached to the first surface 1 a side of the silicon substrate 1 is removed by etching. At this time, the second semiconductor layer 3 formed on the side surface of the silicon substrate 1 may be removed together.

次に、パッシベーション膜形成工程について説明する。パッシベーション膜形成工程は、図４（ｃ）に示すように第１半導体層２の第２表面１ｂ上に、酸化アルミニウムからなるパッシベーション膜９を形成する。パッシベーション膜９の形成方法としては、例えばＡＬＤ法、ＰＥＣＶＤ法などを用いることができる。とりわけ、シリコン基板１の表面のカバレッジに優れたＡＬＤ法を用いることによって、パッシベーション効果をより大きくできる。 Next, the passivation film forming process will be described. In the passivation film forming step, as shown in FIG. 4C, a passivation film 9 made of aluminum oxide is formed on the second surface 1b of the first semiconductor layer 2. As a method of forming the passivation film 9, for example, an ALD method, a PECVD method, or the like can be used. Above all, the passivation effect can be further increased by using the ALD method which is excellent in the coverage of the surface of the silicon substrate 1.

なお、以下では、ＡＬＤ法によるパッシベーション膜９の形成工程について説明する。まず、成膜装置のチャンバー内に第２半導体層３が形成されたシリコン基板１を載置する。次に、シリコン基板１が１００℃〜２５０℃の温度域で加熱された状態で、アルミニウム原料の供給、アルミニウム原料の排気除去、酸化剤の供給、酸化剤の排気除去の各工程を複数回繰り返して酸化アルミニウムからなるパッシベーション膜９を形成する。アルミニウム原料として、例えばトリメチルアルミニウム（ＴＭＡ）、トリエチルアルミニウム（ＴＥＡ）等、酸化剤として、例えば、水、オゾンガス等を用いることができる。ＡＬＤ法を用いることによって第１半導体層２の第１表面１ａおよびシリコン基板１の側面を含む全周囲にパッシベーション膜９が形成される。 In the following, the process of forming the passivation film 9 by the ALD method will be described. First, the silicon substrate 1 on which the second semiconductor layer 3 is formed is placed in the chamber of the film forming apparatus. Next, in a state where the silicon substrate 1 is heated in a temperature range of 100 ° C. to 250 ° C., each process of supply of aluminum raw material, exhaust removal of aluminum raw material, supply of oxidant, exhaust gas removal of oxidant is repeated several times. A passivation film 9 made of aluminum oxide is formed. As an aluminum raw material, for example, trimethylaluminum (TMA), triethylaluminum (TEA) or the like can be used, and as an oxidizing agent, for example, water, ozone gas or the like can be used. A passivation film 9 is formed on the entire periphery including the first surface 1 a of the first semiconductor layer 2 and the side surface of the silicon substrate 1 by using the ALD method.

次に、保護膜形成工程について説明する。保護膜形成工程は、図４（ｄ）に示すように、第２表面１ｂに形成された酸化アルミニウムから成るパッシベーション膜９の上に保護膜８を形成する。保護膜８は、例えば膜厚が５０〜８００ｎｍ程度の窒化シリコン膜である。また、保護膜８は、例えばＰＥＣＶＤ法またはスパッタリング法を用いて形成される。ＰＥＣＶＤ法を用いる場合であれば、シリコン基板１にシラン（ＳｉＨ_４）とアンモニア（ＮＨ_３）との混合ガスを窒素（Ｎ_２）で希釈して供給し、反応圧力を５０〜２００Ｐａにしてグロー放電分解でプラズマ化させて反応、堆積させることで保護膜８を形成できる。また、グロー放電に必要な高周波電源の周波数としては１０〜５００ｋＨｚの周波数を使用する。また、ガス流量は反応室の大きさ等によって適宜決定されるが、例えばガスの流量としては、１５０〜６０００ｓｃｃｍの範囲とすればよい。また、シランの流量Ａとアンモニアの流量Ｂとの流量比Ｂ／Ａは０．５〜１５であればよい。 Next, the protective film forming step will be described. In the protective film forming step, as shown in FIG. 4D, the protective film 8 is formed on the passivation film 9 made of aluminum oxide formed on the second surface 1b. The protective film 8 is, for example, a silicon nitride film having a film thickness of about 50 to 800 nm. In addition, the protective film 8 is formed by using, for example, a PECVD method or a sputtering method. In the case of using the PECVD method, a mixed gas of silane (SiH ₄ ) and ammonia (NH ₃ ) is diluted with nitrogen (N ₂ ) and supplied to the silicon substrate 1 to make the reaction pressure 50 to 200 Pa and glow The protective film 8 can be formed by plasmatization, reaction, and deposition by discharge decomposition. In addition, a frequency of 10 to 500 kHz is used as the frequency of the high frequency power source required for the glow discharge. The gas flow rate is appropriately determined depending on the size of the reaction chamber and the like, and for example, the flow rate of the gas may be in the range of 150 to 6000 sccm. Further, the flow ratio B / A of the flow rate A of the silane to the flow rate B of the ammonia may be 0.5 to 15.

次に、貫通部形成工程について説明する。貫通部形成工程は、図５（ａ）に示すように、パッシベーション膜９および保護膜８を部分的に一部除去して、貫通部１１を形成する。この貫通部１１は、裏面電極７とシリコン基板１との電気的接続を得るために設けられる。このような貫通部１１は、例えば、ＹＡＧ（イットリウム・アルミニウム・ガーネット）レーザーを用いたレーザービームの照射で形成される。 Next, a penetration part formation process is demonstrated. In the through portion forming step, as shown in FIG. 5A, the passivation film 9 and the protective film 8 are partially removed to form the through portion 11. The through portion 11 is provided to obtain an electrical connection between the back electrode 7 and the silicon substrate 1. Such penetration part 11 is formed by irradiation of the laser beam which used YAG (yttrium aluminum garnet) laser, for example.

このとき、図６（ａ）に示すように、レーザービームの照射によってシリコン基板１の表面が高温になるため、貫通部１１の底部に位置するシリコン基板１の表面や貫通部１１の内壁部分に酸化膜１３が形成されてしまう。このような酸化膜１３が存在した場合、第３電極７ｃとシリコン基板１との接触抵抗が増大する。さらに、貫通部１１の底部にＢＳＦ層１２を設ける場合には、酸化膜１３によってＢＳＦ層の形成が阻害される場合がある。このような場合、ＢＳＦ層１２が不均一に形成されるため、十分なＢＳＦ効果を得ることができなくなり、完成した太陽電池素子１０の光電変換効率が低下する場合がある。 At this time, as shown in FIG. 6A, since the surface of the silicon substrate 1 is heated by the laser beam irradiation, the surface of the silicon substrate 1 located at the bottom of the through portion 11 and the inner wall portion of the through portion 11 are The oxide film 13 is formed. When such an oxide film 13 is present, the contact resistance between the third electrode 7c and the silicon substrate 1 is increased. Furthermore, in the case where the BSF layer 12 is provided at the bottom of the through portion 11, the formation of the BSF layer may be inhibited by the oxide film 13. In such a case, since the BSF layer 12 is formed unevenly, a sufficient BSF effect can not be obtained, and the photoelectric conversion efficiency of the completed solar cell element 10 may be lowered.

このため、本実施形態では、貫通部形成工程後に酸化膜１３を除去する酸化膜除去工程を備えている。酸化膜除去工程では、図５（ｂ）および図６（ｂ）に示すように、貫通部１１の底部や内壁部分に形成された酸化膜１３を除去している。酸化膜除去工程は、例えば第２表面１ｂの貫通部１１を除く部分にフォトリソグラフィ法などを用いてレジスト膜を形成した後に三フッ化窒素ガスなどを利用したドライエッチング法を用いればよい。また、他の方法としては、フッ化水素水溶液に貫通部１１を形成したシリコン基板１を浸漬する浸漬法を用いることができる。フッ化水素水溶液に浸漬する方法では、保護膜８をレジスト膜として利用することができる。窒化シリコンからなる保護膜８は、フッ化水素水溶液に対するエッチング速度が酸化シリコンを含む酸化膜１３や酸化アルミニウムから成るパッシベーション膜９に比べて著しく遅いため、ほとんど膜厚が変化しない。このため保護膜８をエッチングマスクとして使用することが可能となり、新たにフォトリソグラフィ法などを用いたレジスト膜を形成する工数が削減できる。 For this reason, in the present embodiment, the oxide film removing step of removing the oxide film 13 after the through portion forming step is provided. In the oxide film removing step, as shown in FIGS. 5B and 6B, the oxide film 13 formed on the bottom portion or the inner wall portion of the through portion 11 is removed. In the oxide film removing step, for example, a dry etching method using nitrogen trifluoride gas or the like may be used after a resist film is formed on a portion of the second surface 1b excluding the penetrating portion 11 using a photolithography method or the like. As another method, it is possible to use an immersion method in which the silicon substrate 1 in which the penetrating portion 11 is formed in a hydrogen fluoride aqueous solution is immersed. In the method of immersing in a hydrogen fluoride aqueous solution, the protective film 8 can be used as a resist film. The film thickness of the protective film 8 made of silicon nitride is hardly changed because the etching rate with respect to the hydrogen fluoride aqueous solution is extremely slow compared to the oxide film 13 containing silicon oxide and the passivation film 9 made of aluminum oxide. Therefore, the protective film 8 can be used as an etching mask, and the number of steps for newly forming a resist film using a photolithography method or the like can be reduced.

なお、保護膜８が酸化シリコン等のフッ化水素水溶液に対するエッチング速度が速い材料を用いる場合には、酸化膜除去工程で除去される保護膜８の厚みを考慮して厚く形成すればよい。上記方法によって、保護膜８の全てが除去されることを低減し、貫通部１１の底部や内壁部分の酸化膜１３と第１表面１ａの酸化アルミニウムから成るパッシベーション膜９を除去することができる。なお、酸化膜１３を除去する水溶液は、酸化膜１３を除去することができれば、フッ化水素水溶液以外の水溶液を用いても構わない。 When the protective film 8 is made of a material having a high etching rate with respect to a hydrogen fluoride aqueous solution such as silicon oxide, the protective film 8 may be formed thick in consideration of the thickness of the protective film 8 removed in the oxide film removing step. By the above method, removal of all of the protective film 8 can be reduced, and the passivation film 9 made of the oxide film 13 at the bottom or inner wall portion of the penetrating portion 11 and aluminum oxide at the first surface 1a can be removed. The aqueous solution for removing the oxide film 13 may be an aqueous solution other than the hydrogen fluoride aqueous solution as long as the oxide film 13 can be removed.

このような酸化膜除去工程としてのフッ化水素水溶液へのシリコン基板１の浸漬は、例えば液温１０〜１５℃程度のフッ化水素濃度０．１〜３％程度の水溶液に１０〜９０秒程度浸漬することで可能である。 The immersion of the silicon substrate 1 in a hydrogen fluoride aqueous solution as such an oxide film removing step is carried out, for example, for about 10 to 90 seconds in an aqueous solution having a hydrogen concentration of about 0.1 to 3% at a solution temperature of about 10 to 15 ° C. It is possible by soaking.

また、貫通部１１の近傍部分には、図６（ａ）に示すように、レーザー照射によって除去された部分が変質したレーザー屑１４が付着する。レーザー屑１４が付着すると、保護膜８と第２電極７ｂの接着強度が低下して、第２電極７ｂが剥離し、完成した太陽電池素子１０の信頼性が低下する可能性がある。しかしながら、上述の酸化膜除去工程では、レーザー屑１４も除去することができ、太陽電池素子１０の信頼性を向上させることができる。 Further, as shown in FIG. 6A, the laser debris 14 in which the portion removed by the laser irradiation is altered adheres to the vicinity of the penetrating portion 11. When the laser waste 14 adheres, the adhesion strength of the protective film 8 and the second electrode 7b may be reduced, the second electrode 7b may be peeled off, and the reliability of the completed solar cell element 10 may be reduced. However, in the above-described oxide film removing step, the laser chips 14 can also be removed, and the reliability of the solar cell element 10 can be improved.

また、本実施形態における酸化膜除去工程では、第２表面１ｂのみを保護膜８で覆うようにすれば、パッシベーション膜形成工程で形成された第１表面１ａ上のパッシベーション膜９も除去できる。これにより、太陽電池素子１０を用いた太陽電池モジュールのＰＩＤ（Potential Induced Degradation ）現象の発生の低減を図ることができる。ＰＩＤ現象とは、１ＭＷ以上の発電能力を有する大規模太陽光発電所等の高電圧下で運用した場合に発現する劣化現象である。このＰＩＤ現象の発生メカニズムは未だ解明されてはいないが、高温高湿の条件下で、太陽電池モジュールに高電圧がかかると、ガラス中のナトリウムが遊離することによって、太陽電池素子の電荷の動きが妨げられて、太陽電池素子の光電変換効率が低下し、太陽電池モジュールの出力が低下すると考えられている。 Further, in the oxide film removing step in the present embodiment, if only the second surface 1b is covered with the protective film 8, the passivation film 9 on the first surface 1a formed in the passivation film forming step can be removed. As a result, it is possible to reduce the occurrence of the PID (Potential Induced Degradation) phenomenon of the solar cell module using the solar cell element 10. The PID phenomenon is a degradation phenomenon that occurs when operated under high voltage of a large scale solar power plant or the like having a power generation capacity of 1 MW or more. Although the generation mechanism of this PID phenomenon has not been elucidated yet, movement of charge of the solar cell element by release of sodium in the glass when high voltage is applied to the solar cell module under high temperature and high humidity conditions It is considered that the photoelectric conversion efficiency of the solar cell element is reduced and the output of the solar cell module is reduced.

通常、ＡＬＤ法を用いることによりパッシベーション膜９を形成すると、パッシベーション膜９が第１半導体層２の第１表面１ａとシリコン基板１の側面を含む全周囲にも形成されてしまう。そのため、シリコン基板１の第１表面１ａ上に反射防止膜５を形成する場合には、パッシベーション膜９を介して反射防止膜５が形成されることになる。このとき、反射防止膜５を窒化シリコンで形成した場合、パッシベーション膜９を構成する酸化アルミニウムが比較的強い負の固定電荷を持つため、反射防止膜５においてパッシベーション膜９の酸化アルミニウムと当接する面側がプラス側に、反対側がマイナス側に分極する。この分極により太陽電池モジュールのガラスから遊離したナトリウムイオンが集積しやすくなり、ＰＩＤ現象の発生を促すことになる。このため、第１表面１ａのパッシベーション膜９を除去することによって反射防止膜５の分極が無くなり、太陽電池モジュールのＰＩＤ現象の発生の低減を図ることができると考えられる。 In general, when the passivation film 9 is formed by using the ALD method, the passivation film 9 is also formed on the entire periphery including the first surface 1 a of the first semiconductor layer 2 and the side surface of the silicon substrate 1. Therefore, when the antireflective film 5 is formed on the first surface 1 a of the silicon substrate 1, the antireflective film 5 is formed through the passivation film 9. At this time, when the antireflective film 5 is formed of silicon nitride, the surface of the antireflective film 5 in contact with the aluminum oxide of the passivation film 9 is because the aluminum oxide constituting the passivation film 9 has relatively strong fixed negative charge. The side is polarized to the positive side and the opposite side is polarized to the negative side. This polarization facilitates the accumulation of sodium ions released from the glass of the solar cell module, and promotes the occurrence of the PID phenomenon. Therefore, it is considered that the polarization of the antireflective film 5 is eliminated by removing the passivation film 9 on the first surface 1a, and the occurrence of the PID phenomenon of the solar cell module can be reduced.

さらに、第１表面１ａに形成された酸化アルミニウムを含むパッシベーション膜９を除去したことによって、ｎ型である第２半導体層３の上に正の固定電荷を持つ窒化シリコン膜からなる反射防止層５を形成することができる。その結果、太陽電池素子１０の光電変換効率をより向上させることができる。 Furthermore, by removing the passivation film 9 including aluminum oxide formed on the first surface 1a, an antireflective layer 5 made of a silicon nitride film having a positive fixed charge on the n-type second semiconductor layer 3 Can be formed. As a result, the photoelectric conversion efficiency of the solar cell element 10 can be further improved.

次に、反射防止膜形成工程について説明する。反射防止膜形成工程は、図５（ｃ）に示すように、シリコン基板１の第１表面１ａ側に窒化シリコン膜からなる反射防止層５を形成する。反射防止層５は、例えばＰＥＣＶＤ法またはスパッタリング法を用いて形成される。ＰＥＣＶＤ法を用いる場合であれば、事前にシリコン基板１を成膜中の温度よりも高い温度で加熱する。その後、加熱したシリコン基板１にシラン（ＳｉＨ_４）とアンモニア
（ＮＨ_３）との混合ガスを窒素（Ｎ_２）で希釈して供給し、反応圧力を５０〜２００Ｐａにしてグロー放電分解でプラズマ化させて反応、堆積させることで反射防止層５が形成される。このときの成膜温度は、３５０〜６５０℃程度とする。また、グロー放電に必要な高周波電源の周波数としては１０〜５００ｋＨｚの周波数を使用する。また、ガス流量は反応室の大きさ等によって適宜決定されるが、例えばガスの流量としては、１５０〜６０００ｓｃｃｍの範囲とすることが望ましく、シランの流量Ａとアンモニアの流量Ｂとの流量比Ｂ／Ａは０．５〜１５であればよい。 Next, the antireflective film forming step will be described. In the anti-reflection film formation step, as shown in FIG. 5C, the anti-reflection layer 5 made of a silicon nitride film is formed on the first surface 1 a side of the silicon substrate 1. The antireflective layer 5 is formed by using, for example, a PECVD method or a sputtering method. In the case of using the PECVD method, the silicon substrate 1 is heated in advance at a temperature higher than the temperature during film formation. Thereafter, a mixed gas of silane (SiH ₄ ) and ammonia (NH ₃ ) is diluted with nitrogen (N ₂ ) and supplied to the heated silicon substrate 1, and the reaction pressure is set to 50 to 200 Pa and glow plasma decomposition is performed. The anti-reflection layer 5 is formed by reacting, depositing. The film forming temperature at this time is about 350 to 650.degree. In addition, a frequency of 10 to 500 kHz is used as the frequency of the high frequency power source required for the glow discharge. Also, the gas flow rate is appropriately determined depending on the size of the reaction chamber etc. For example, the flow rate of gas is preferably in the range of 150 to 6000 sccm, and the flow ratio B of silane flow A to ammonia flow B / A may be 0.5 to 15.

次に、電極形成工程について説明する。電極形成工程は、図５（ｄ）に示すように、表面電極６（バスバー電極６ａ、フィンガー電極６ｂおよびサブフィンガー電極６ｃ）と、裏面電極７（第１電極７ａ、第２電極７ｂおよび第３電極７ｃ）とを以下のようにして形成する。 Next, the electrode forming step will be described. In the electrode forming step, as shown in FIG. 5D, the front surface electrode 6 (the bus bar electrode 6a, the finger electrode 6b and the sub finger electrode 6c) and the back surface electrode 7 (the first electrode 7a, the second electrode 7b and the third) The electrodes 7c) are formed as follows.

表面電極６は、例えば主成分として銀を含む金属粉末、有機ビヒクルおよびガラスフリットを含有する金属ペースト（第１金属ペースト１６）を用いて作製される。まず、この第１金属ペースト１６を、スクリーン印刷を用いて、シリコン基板１の第１表面１ａに塗布する。この塗布後、所定の温度で溶剤を蒸散させて乾燥させる。 The surface electrode 6 is produced using, for example, a metal powder containing silver as a main component, an organic vehicle, and a metal paste (first metal paste 16) containing a glass frit. First, the first metal paste 16 is applied to the first surface 1 a of the silicon substrate 1 using screen printing. After this application, the solvent is evaporated and dried at a predetermined temperature.

裏面電極７である第１電極７ａは、主成分として銀を含む金属粉末と、有機ビヒクルおよびガラスフリット等を含有する金属ペースト（第２金属ペースト１７）を用いて作製される。この第２金属ペースト１７を、スクリーン印刷を用いて、保護層８上に塗布する。この塗布後、所定の温度で溶剤を蒸散させて乾燥させる。 The first electrode 7a which is the back surface electrode 7 is manufactured using a metal powder containing silver as a main component, and a metal paste (second metal paste 17) containing an organic vehicle, a glass frit and the like. The second metal paste 17 is applied on the protective layer 8 using screen printing. After this application, the solvent is evaporated and dried at a predetermined temperature.

第２電極７ｂおよび第３電極７ｃは、主成分としてアルミニウムを含む金属粉末、有機ビヒクルおよびガラスフリットを含有する金属ペースト（アルミニウムペースト１８）を用いて作製される。このアルミニウムペースト１８を、すでに塗布された第２金属ペースト１７の一部に接触するように第２表面１ｂ側に塗布する。このとき、第１電極７ａが形成されない部位のほぼ全面に塗布すれば、厳密な位置合わせをすることなく貫通部１１にアルミニウムペースト１８を充填させることができる。また、塗布法としては、スクリーン印刷法などを用いることができる。この塗布後、所定の温度で溶剤を蒸散させて乾燥させてもよい。 The second electrode 7b and the third electrode 7c are produced using a metal powder (aluminum paste 18) containing a metal powder containing aluminum as a main component, an organic vehicle and a glass frit. This aluminum paste 18 is applied to the second surface 1 b side so as to be in contact with a part of the second metal paste 17 already applied. At this time, if it is applied to almost the entire surface of the portion where the first electrode 7a is not formed, the aluminum paste 18 can be filled in the penetrating portion 11 without strict alignment. Moreover, as the application method, a screen printing method can be used. After this application, the solvent may be evaporated and dried at a predetermined temperature.

第１金属ペースト１６、第２金属ペースト１７、アルミニウムペースト１８が塗布されたシリコン基板１は、焼成炉にて最高温度が６００〜８５０℃の条件で数十秒〜数十分間程度焼成する。これによって、第２電極７ｂがシリコン基板１の第２表面１ｂ側に形成される。また、第３電極７ｃの形成時にアルミニウムペースト１８のアルミニウム成分がシリコン基板１の第２表面１ｂに拡散することによって、ＢＳＦ層１２が形成される。 The silicon substrate 1 to which the first metal paste 16, the second metal paste 17, and the aluminum paste 18 have been applied is fired in a firing furnace for several tens of seconds to several tens of minutes under the conditions of a maximum temperature of 600 to 850 ° C. Thus, the second electrode 7 b is formed on the second surface 1 b side of the silicon substrate 1. Further, the BSF layer 12 is formed by the aluminum component of the aluminum paste 18 being diffused to the second surface 1 b of the silicon substrate 1 when the third electrode 7 c is formed.

なお、本発明は上記形態に限定されるものではなく、本発明の範囲内で多くの修正および変更を加えることができる。例えば電極形成工程の焼成は、成分が類似した表面電極６（バスバー電極６ａとフィンガー電極６ｂ、サブフィンガー電極６ｃ）と裏面電極７の第１電極７ａ形成のための焼成を行った後に、第２電極７ｂおよび第３電極７ｃを形成するための焼成を別途行ってもよい。 The present invention is not limited to the above embodiment, and many modifications and changes can be made within the scope of the present invention. For example, the baking in the electrode forming step is performed after baking for forming the first electrode 7 a of the surface electrode 6 (the bus bar electrode 6 a and the finger electrode 6 b, the sub finger electrode 6 c) and the back surface electrode 7 having similar components. Firing for forming the electrode 7 b and the third electrode 7 c may be separately performed.

１：シリコン基板
１ａ：第１表面
１ｂ：第２表面
２：第１半導体層（ｐ型半導体層）
３：第２半導体層（ｎ型半導体層）
５：反射防止層
６：表面電極
６ａ：バスバー電極
６ｂ：フィンガー電極
６ｃ：サブフィンガー電極
７：裏面電極
７ａ：第１電極
７ｂ：第２電極
７ｃ：第３電極
８：保護膜
９：パッシベーション膜
１０：太陽電池素子
１０ａ：第１主面
１０ｂ：第２主面
１１：貫通部
１２：ＢＳＦ層
１３：酸化膜
１４：レーザー屑
１６：第１金属ペースト
１７：第２金属ペースト
１８：アルミニウムペースト 1: Silicon substrate 1a: First surface 1b: Second surface 2: First semiconductor layer (p-type semiconductor layer)
3: second semiconductor layer (n-type semiconductor layer)
5: Antireflection layer 6: Surface electrode 6a: Bus bar electrode 6b: Finger electrode 6c: Sub finger electrode 7: Back electrode 7a: First electrode 7b: Second electrode 7c: Third electrode 8: Protective film 9: Passivation film 10 Solar cell element 10a: first main surface 10b: second main surface 11: penetrating portion 12: BSF layer
13: oxide film 14: laser scrap 16: first metal paste 17: second metal paste 18: aluminum paste

Claims

A passivation film for forming a passivation film containing an oxide on the first surface and the second surface for a silicon substrate provided with an n-type semiconductor region having a first surface and a p-type semiconductor region having a second surface Forming process,
Forming a protective film on a portion of the passivation film located on the second surface ;
A penetrating portion forming step of forming a penetrating portion penetrating the passivation film and the protective film;
An oxide film removing step of removing the oxide film formed on the surface of the silicon substrate by forming the penetrating portion and a portion of the passivation film located on the first surface;
And an electrode forming step of forming an electrode in the penetrating portion.

The method according to claim 1 , further comprising an antireflective film forming step of forming an antireflective film containing silicon nitride on the first surface after removing the passivation film formed on the first surface in the oxide film removing step. The manufacturing method of the solar cell element of description.

The electrode forming step includes a step of forming a heavily doped layer on the second surface located in the through portion, the manufacturing method of the solar cell element according to claim 1 or claim 2.

The method for manufacturing a solar cell element according to any one of claims 1 to 3 , wherein the oxide film removing step is performed by immersing the silicon substrate in a hydrogen fluoride aqueous solution.

The method for manufacturing a solar cell element according to any one of claims 1 to 4 , wherein the penetrating portion forming step is performed by irradiating the passivation film and the protective film with a laser.