JP2006128630A - Photovoltaic device - Google Patents
Photovoltaic device Download PDFInfo
- Publication number
- JP2006128630A JP2006128630A JP2005257818A JP2005257818A JP2006128630A JP 2006128630 A JP2006128630 A JP 2006128630A JP 2005257818 A JP2005257818 A JP 2005257818A JP 2005257818 A JP2005257818 A JP 2005257818A JP 2006128630 A JP2006128630 A JP 2006128630A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- silicon layer
- layer
- thin film
- semiconductor thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Landscapes
- Photovoltaic Devices (AREA)
Abstract
Description
この発明は、ヘテロ半導体接合を有する光起電力装置に関する。 The present invention relates to a photovoltaic device having a hetero semiconductor junction.
近年、光起電力装置として、単結晶シリコンや多結晶シリコン等の結晶系半導体を用いた太陽電池の研究および実用化が盛んに行なわれている。中でも、非晶質シリコンと結晶系シリコンとを組合せることにより構成されたヘテロ半導体接合を有する太陽電池は、その接合を200℃以下のプラズマCVD法などの低温プロセスで形成することができ、かつ、高い変換効率が得られることから、注目を集めている。このような光起電力素子において、光電変換効率を向上させるためには、高い短絡電流(Isc)および開放電圧(Voc)を維持しつつ曲線因子(F.F.)を向上させる必要がある。 In recent years, as photovoltaic devices, research and practical application of solar cells using crystalline semiconductors such as single crystal silicon and polycrystalline silicon have been actively conducted. Among them, a solar cell having a hetero semiconductor junction constituted by combining amorphous silicon and crystalline silicon can form the junction by a low temperature process such as a plasma CVD method at 200 ° C. or less, and Because of its high conversion efficiency, it has attracted attention. In such a photovoltaic device, in order to improve the photoelectric conversion efficiency, it is necessary to improve the fill factor (FF) while maintaining a high short circuit current (Isc) and an open circuit voltage (Voc).
そこで、n型単結晶シリコン基板と水素を含有したp型非晶質シリコン層との間に、水素を含有した実質的に真性な非晶質シリコン層(i型非晶質シリコン層)が挿入された所謂H.I.T.(Heterojunction with Intrinsic Thin−layer)構造を有する太陽電池が開発されている。H.I.T.構造を有する太陽電池装置において、光生成キャリアの再結合を更に低減し、光電変換効率を向上させるために、i型非晶質シリコン層の光学的バンドギャップをp型非晶質シリコン層と接する側において広く構成したものが提案されている(例えば、特許文献1参照)。 Therefore, a substantially intrinsic amorphous silicon layer containing hydrogen (i-type amorphous silicon layer) is inserted between the n-type single crystal silicon substrate and the p-type amorphous silicon layer containing hydrogen. So-called H. I. T.A. Solar cells having a (Heterojunction with Intrinsic Thin-layer) structure have been developed. H.I.T. In the solar cell device having the structure, the optical band gap of the i-type amorphous silicon layer is in contact with the p-type amorphous silicon layer in order to further reduce the recombination of photogenerated carriers and improve the photoelectric conversion efficiency. A wide configuration has been proposed on the side (see, for example, Patent Document 1).
上記したH.I.T.構造を有する太陽電池装置においては、光入射側に位置するp型非晶質シリコン層は導電性と光透過性の両方を考慮して水素濃度やボロン(B)などのp型不純物のドープ量等の組成が最適化された層に構成されている。また、i型非晶質シリコン層も界面特性を向上すべく水素濃度などの組成が最適化された層に構成されている。このように、単にp型非晶質シリコン層、i型非晶質シリコン層をそれぞれを最適化した従来のH.I.T.構造の太陽電池においては、水素濃度がp型非晶質シリコン層よりi型非晶質シリコン層の方が高くなっている。
ところで、プラズマCVD法で形成した非晶質シリコン層を有する各種太陽電池は200℃以上の高温で長時間加熱すると出力特性が低下してしまう。このため、非晶質シリコン層形成後の電極形成やラミネート工程はなるべくCVD工程の温度を超えないように管理されている。 By the way, when various solar cells having an amorphous silicon layer formed by plasma CVD are heated at a high temperature of 200 ° C. or higher for a long time, the output characteristics deteriorate. For this reason, the electrode formation and lamination process after the formation of the amorphous silicon layer is managed so as not to exceed the temperature of the CVD process as much as possible.
高温加熱による特性低下の原因としては、(1)水素を含有した荷電子制御された非晶質系半導体薄膜への電極材料の拡散、(2)水素を含有した実質的に真性な非晶質系半導体薄膜層へのドーパントの拡散、(3)水素の拡散、等が考えられる。このうち(3)が最も低温でその影響が現れる。 The causes of the characteristic deterioration due to high temperature heating are (1) diffusion of electrode material into hydrogen-containing valence-controlled amorphous semiconductor thin film, and (2) substantially intrinsic amorphous material containing hydrogen. The diffusion of the dopant into the semiconductor thin film layer, (3) the diffusion of hydrogen, etc. can be considered. Of these, (3) shows the effect at the lowest temperature.
特に、i型非晶質シリコン層からp型非晶質シリコン層への水素拡散により、ドーパントであるボロン(B)の活性化率が低下して内蔵電界が低下して太陽電池の出力特性が低下してしまうという問題があった。 In particular, due to hydrogen diffusion from the i-type amorphous silicon layer to the p-type amorphous silicon layer, the activation rate of boron (B), which is a dopant, is lowered, the built-in electric field is lowered, and the output characteristics of the solar cell are reduced. There was a problem of being lowered.
この発明は、上記した問題点に鑑み、プラズマCVD法による非晶質系半導体薄膜層を形成した以降の加熱工程で太陽電池の出力特性の低下を抑制することを課題とするものである。 This invention makes it a subject to suppress the fall of the output characteristic of a solar cell in the heating process after forming the amorphous type semiconductor thin film layer by plasma CVD method in view of the above-mentioned problem.
この発明は、結晶系半導体基板と、この結晶系基板上に設けられる水素を含有する実質的に真性な非晶質系半導体薄膜層と、この真性な非晶質系半導体薄膜上に設けられる水素を含有する荷電子制御された非晶質系半導体薄膜層と、前記荷電子制御された非晶質系半導体薄膜層と前記真性な非晶質系半導体薄膜層との間に設けられ、前記真性な非晶質系半導体薄膜層から前記荷電子制御された非晶質系半導体薄膜層への水素拡散を抑制する水素拡散抑制領域と、を備えてなる。 The present invention relates to a crystalline semiconductor substrate, a substantially intrinsic amorphous semiconductor thin film layer containing hydrogen provided on the crystalline substrate, and hydrogen provided on the intrinsic amorphous semiconductor thin film. An amorphous semiconductor thin film layer controlled by valence electrons, and the amorphous semiconductor thin film layer controlled by valence electrons and the intrinsic amorphous semiconductor thin film layer. And a hydrogen diffusion suppression region that suppresses hydrogen diffusion from the amorphous semiconductor thin film layer to the valence electron controlled amorphous semiconductor thin film layer.
上記のように、この発明は、水素拡散抑制領域により、真性な非晶質系半導体薄膜層から前記荷電子制御された非晶質系半導体薄膜層への水素拡散を抑制することができる。この結果、非晶質系半導体薄膜層の形成以降の加熱工程で太陽電池の出力特性の低下を抑制することができる。 As described above, according to the present invention, hydrogen diffusion from the intrinsic amorphous semiconductor thin film layer to the valence electron controlled amorphous semiconductor thin film layer can be suppressed by the hydrogen diffusion suppression region. As a result, it is possible to suppress a decrease in output characteristics of the solar cell in the heating process after the formation of the amorphous semiconductor thin film layer.
前記水素拡散抑制領域は、前記荷電子制御された非晶質系半導体薄膜層と前記真性な非晶質系半導体薄膜層との界面近傍において、前記真性な非晶質系半導体薄膜層の水素濃度より水素濃度が高濃度な領域で形成することができる。 The hydrogen diffusion suppression region has a hydrogen concentration in the intrinsic amorphous semiconductor thin film layer in the vicinity of the interface between the valence-controlled amorphous semiconductor thin film layer and the intrinsic amorphous semiconductor thin film layer. It can be formed in a region having a higher hydrogen concentration.
上記のように、前記真性な非晶質系半導体薄膜層より水素濃度が高濃度な領域を設けることで、水素拡散抑制領域を構成することができる。そして、水素濃度が高濃度な領域により、真性な非晶質系半導体薄膜層から前記荷電子制御された非晶質系半導体薄膜層への水素拡散を抑制することができる。 As described above, by providing a region having a higher hydrogen concentration than the intrinsic amorphous semiconductor thin film layer, a hydrogen diffusion suppression region can be configured. The region having a high hydrogen concentration can suppress hydrogen diffusion from the intrinsic amorphous semiconductor thin film layer to the amorphous semiconductor thin film layer controlled by valence electrons.
また、前記水素拡散抑制領域は、前記荷電子制御された非晶質系半導体薄膜層と前記真性な非晶質系半導体薄膜層との界面近傍において、前記真性な非晶質系半導体薄膜層の水素濃度より水素濃度が高濃度で且つ前記荷電子制御された非晶質系半導体薄膜層と同型の荷電子制御用の不純物がドープされた領域で形成することができる。 The hydrogen diffusion suppression region is formed in the vicinity of the interface between the valence electron controlled amorphous semiconductor thin film layer and the intrinsic amorphous semiconductor thin film layer. It can be formed in a region where the hydrogen concentration is higher than the hydrogen concentration and is doped with impurities for controlling valence electrons of the same type as the amorphous semiconductor thin film layer controlled for valence electrons.
上記のように、前記真性な非晶質系半導体薄膜層より水素濃度が高濃度で且つ前記荷電子制御された非晶質系半導体薄膜層と同型の荷電子制御用の不純物がドープされた領域を設けることで、水素拡散抑制領域を構成することができる。そして、前記領域により、真性な非晶質系半導体薄膜層から前記荷電子制御された非晶質系半導体薄膜層への水素拡散を抑制することができる。 As described above, a region having a hydrogen concentration higher than that of the intrinsic amorphous semiconductor thin film layer and doped with impurities for controlling valence electrons of the same type as the amorphous semiconductor thin film layer controlled by valence electrons By providing this, a hydrogen diffusion suppression region can be configured. The region can suppress hydrogen diffusion from the intrinsic amorphous semiconductor thin film layer to the amorphous semiconductor thin film layer controlled by valence electrons.
また、前記水素拡散抑制領域は、前記荷電子制御された非晶質系半導体薄膜層と前記真性な非晶質系半導体薄膜層との界面近傍において、前記真性な非晶質系半導体薄膜層の水素濃度より水素濃度が低いトラップ層で形成することができる。 The hydrogen diffusion suppression region is formed in the vicinity of the interface between the valence electron controlled amorphous semiconductor thin film layer and the intrinsic amorphous semiconductor thin film layer. It can be formed with a trap layer having a hydrogen concentration lower than the hydrogen concentration.
上記のように、前記真性な非晶質系半導体薄膜層より水素濃度より水素濃度が低いトラップ層を設けることで、水素拡散抑制領域を構成することができる。そして、前記トラップ層により、真性な非晶質系半導体薄膜層から前記荷電子制御された非晶質系半導体薄膜層への水素拡散を抑制することができる。 As described above, by providing a trap layer having a hydrogen concentration lower than that of the intrinsic amorphous semiconductor thin film layer, a hydrogen diffusion suppression region can be configured. The trap layer can suppress hydrogen diffusion from the intrinsic amorphous semiconductor thin film layer to the amorphous semiconductor thin film layer controlled by valence electrons.
前記トラップ層は、実質的に真性な非晶質系半導体薄膜層で構成することができる。 The trap layer may be formed of a substantially intrinsic amorphous semiconductor thin film layer.
前記トラップ層は、前記荷電子制御された非晶質系半導体薄膜層と同型の荷電子制御用の不純物がドープされていてもよい。 The trap layer may be doped with impurities for controlling valence electrons of the same type as the amorphous semiconductor thin film layer controlled for valence electrons.
また、この発明は、n型単結晶シリコン基板と、この単結晶シリコン基板上に設けられる水素を含有する実質的に真性な非晶質シリコン層と、この真性な非晶質シリコン層上に設けられる水素を含有するp型非晶質シリコン層と、前記p型非晶質シリコン層と前記真性な非晶質シリコン層との間に設けられ、前記真性な非晶質シリコン層から前記p型非晶質シリコン層への水素拡散を抑制する水素拡散抑制領域と、を備えたことを特徴とする。 The present invention also provides an n-type single crystal silicon substrate, a substantially intrinsic amorphous silicon layer containing hydrogen provided on the single crystal silicon substrate, and the intrinsic amorphous silicon layer. A hydrogen-containing p-type amorphous silicon layer, and the p-type amorphous silicon layer is provided between the p-type amorphous silicon layer and the intrinsic amorphous silicon layer. And a hydrogen diffusion suppressing region that suppresses hydrogen diffusion into the amorphous silicon layer.
上記のように、この発明は、水素拡散抑制領域により、真性な非晶質シリコン層から前記p型非晶質シリコン層への水素拡散を抑制することができる。この結果、非晶質シリコン層の形成以降の加熱工程で太陽電池の出力特性の低下を抑制することができる。 As described above, according to the present invention, hydrogen diffusion from the intrinsic amorphous silicon layer to the p-type amorphous silicon layer can be suppressed by the hydrogen diffusion suppression region. As a result, it is possible to suppress a decrease in output characteristics of the solar cell in the heating process after the formation of the amorphous silicon layer.
前記水素拡散抑制領域は、前記p型非晶質シリコン層と前記真性な非晶質シリコン層との界面近傍において、前記真性な非晶質シリコン層の水素濃度より水素濃度が高濃度な領域で形成することができる。 The hydrogen diffusion suppression region is a region whose hydrogen concentration is higher than the hydrogen concentration of the intrinsic amorphous silicon layer in the vicinity of the interface between the p-type amorphous silicon layer and the intrinsic amorphous silicon layer. Can be formed.
上記のように、前記真性な非晶質シリコン層より水素濃度が高濃度な領域を設けることで、水素拡散抑制領域を構成することができる。そして、水素濃度が高濃度な領域により、真性な非晶質シリコン層から前記p型非晶シリコン層への水素拡散を抑制することができる。 As described above, a hydrogen diffusion suppression region can be configured by providing a region having a higher hydrogen concentration than the intrinsic amorphous silicon layer. Then, hydrogen diffusion from the intrinsic amorphous silicon layer to the p-type amorphous silicon layer can be suppressed by the region having a high hydrogen concentration.
また、前記水素拡散抑制領域は、前記p型非晶質シリコン層と前記真性な非晶質シリコン層との界面近傍において、前記真性な非晶質シリコン層の水素濃度より水素濃度が高濃度で且つ前記p型の不純物がドープされた領域で形成することができる。 The hydrogen diffusion suppression region has a hydrogen concentration higher than the hydrogen concentration of the intrinsic amorphous silicon layer in the vicinity of the interface between the p-type amorphous silicon layer and the intrinsic amorphous silicon layer. In addition, it can be formed in a region doped with the p-type impurity.
上記のように、前記真性な非晶質シリコン層より水素濃度が高濃度且つ前記p型の不純物がドープされた領域を設けることで、水素拡散抑制領域を構成することができる。そして、前記領域により、真性な非晶質シリコン層から前記p型非晶質シリコン層への水素拡散を抑制することができる。 As described above, by providing a region having a higher hydrogen concentration than the intrinsic amorphous silicon layer and doped with the p-type impurity, a hydrogen diffusion suppression region can be configured. The region can suppress hydrogen diffusion from the intrinsic amorphous silicon layer to the p-type amorphous silicon layer.
前記水素拡散抑制領域は、前記p型非晶質シリコン半導体薄膜層と前記真性な非晶質シリコン層との界面近傍において、前記真性な非晶質シリコン層の水素濃度より水素濃度が低いトラップ層で形成してもよい。 The hydrogen diffusion suppression region is a trap layer having a hydrogen concentration lower than the hydrogen concentration of the intrinsic amorphous silicon layer in the vicinity of the interface between the p-type amorphous silicon semiconductor thin film layer and the intrinsic amorphous silicon layer. May be formed.
上記のように、前記真性な非晶質シリコン層の水素濃度より水素濃度が低いトラップ層を設けることで、水素拡散抑制領域を構成することができる。そして、前記トラップ層により、真性な非晶質シリコン層から前記p型非晶質シリコン層への水素拡散を抑制することができる。 As described above, by providing a trap layer having a hydrogen concentration lower than that of the intrinsic amorphous silicon layer, a hydrogen diffusion suppression region can be configured. The trap layer can suppress hydrogen diffusion from the intrinsic amorphous silicon layer to the p-type amorphous silicon layer.
前記トラップ層は、実質的に真性な非晶質シリコン層で形成することができる。そして、この場合、トラップ層の膜厚は1nm以上5nm以下、好ましくは1nm以上2nm以下にするとよい。 The trap layer may be formed of a substantially intrinsic amorphous silicon layer. In this case, the thickness of the trap layer is 1 nm to 5 nm, preferably 1 nm to 2 nm.
前記トラップ層はp型の不純物がドープされた非晶質シリコン層で構成することができる。そして、この場合、トラップ層の膜厚は0.1nm以上3nm未満、好ましくは0.3nm以上2nm以下にするとよい。 The trap layer may be composed of an amorphous silicon layer doped with p-type impurities. In this case, the thickness of the trap layer is 0.1 nm or more and less than 3 nm, preferably 0.3 nm or more and 2 nm or less.
以下、この発明の実施形態につき、図面を参照して説明する。まず、この発明が適用されるH.I.T.構造の光起電力装置につき図1に従い説明する。図1は、この発明が適用されるH.I.T.構造の光起電力装置を示す概略断面図である。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. First, a photovoltaic device having an H.I.T. structure to which the present invention is applied will be described with reference to FIG. FIG. 1 shows an H.I.T. It is a schematic sectional drawing which shows the photovoltaic apparatus of a structure.
この光電変換装置は、図1に示すように、結晶系半導体基板として、約1Ω・cmの抵抗率と約300μmの厚みとを有するとともに、(100)面を有するn型単結晶シリコン(C−Si)基板1(以下、n型単結晶シリコン基板1という)を備えている。n型単結晶シリコン基板1の表面には、数μmから数十μmの高さを有する光閉じ込めのためのピラミッド状凹凸が形成されている。このn型単結晶シリコン基板1上には、RFプラズマCVD法により水素を含有する実質的に真性な非晶質半導体薄膜層として、3nm〜250nmの厚みを有する実質的に真性のi型非晶質シリコン(a−Si:H)層2が形成されている。また、i型非晶質シリコン層2上には、水素を含有する荷電子制御された非晶質半導体薄膜層として、約5nmの厚みを有するp型非晶質シリコン層3が形成されている。
As shown in FIG. 1, this photoelectric conversion device has a resistivity of about 1 Ω · cm and a thickness of about 300 μm as a crystalline semiconductor substrate and an n-type single crystal silicon (C−) having a (100) plane. (Si) substrate 1 (hereinafter referred to as n-type single crystal silicon substrate 1). On the surface of the n-type single
そして、p型非晶質シリコン層3上には、約100nmの厚みを有する酸化物透明導電膜として、この実施形態では、ITO(Indiume thin Oxicide)膜4がマグネトロンスパッタ法により形成されている。このITO膜4は、SnO2(酸化錫)を添加したIn2O3(インジウム酸化物)によって形成されている。
In this embodiment, an ITO (Indium Thin Oxide)
このITO膜4の上面の所定領域には銀ペーストからなる櫛形状の集電極5が形成されている。
A comb-shaped
また、n型単結晶シリコン基板1の下面上には、約5nmの厚みを有する実質的に真性のi型非晶質シリコン層6が形成されている。i型非晶質シリコン層6上には、約20nmの厚みを有するn型非晶質シリコン層7が形成されている。このようにn型単結晶シリコン基板1の下面上に、i型非晶質シリコン層6およびn型非晶質シリコン層7が順番に形成されることにより、いわゆるBSF(Back Surface Field)構造が形成されている。更に、n型非晶質シリコン層7上には、約100nmの厚みを有する酸化物透明導電膜として、この実施形態ではITO膜8がマグネトロンスパッタ法により形成されている。このITO膜8は、SnO2を添加したIn2O3によって形成されている。
A substantially intrinsic i-type
このITO膜8の上面の所定領域には銀ペーストからなる櫛形状の集電極9が形成されている。
A comb-shaped collecting electrode 9 made of silver paste is formed in a predetermined region on the upper surface of the
上記した光起電力装置の製造例について以下に述べる。洗浄したn型の単結晶シリコン基板1を真空チャンバーに導入し、適度な温度(200℃以下)に加熱し、基板表面に付着する水分を極力除去する。次に、水素ガスを導入し、プラズマ放電により基板表面のクリーニングを行う。
A manufacturing example of the above-described photovoltaic device will be described below. The cleaned n-type single
その後、シラン(SiH4)ガス及び水素ガスを導入してノンドープのi型非晶質シリコン層2を形成する。続いて、SiH4ガス、水素ガス、およびドーピングガスとしてジボラン(B2H6)ガスを導入してp型の非晶質シリコン層3を形成してpn接合が完成される。さらに、表面電極4として酸化インジウム錫層をスパッタ法による、集電極5として銀電極をスクリーン印刷法にて形成し、この銀電極を焼成して集電極5が形成される。
Thereafter, silane (SiH 4 ) gas and hydrogen gas are introduced to form a non-doped i-type
なお、基板1の反対側にノンドープのi型非晶質シリコン層6、n型の非晶質シリコン層7、および裏面電極層8,9を形成していわゆるBSF構造を形成してもよい。このとき、p型層を作成する順序については裏面側(n型側)から作成してもよいし、表側(p側)から作成してもよい。
Note that a non-doped i-type
また、基板をp型とし、表側にノンドープの非晶質シリコン層、n型の非晶質シリコン層、および酸化インジウム錫層、銀集電極を、裏側にノンドープの非晶質シリコン層、p型の非晶質シリコン層および裏面電極層を作成する場合も全く同様に取り扱える。表1に光起電力装置としての太陽電池作成時の各非晶質シリコン層の形成条件を示す。 The substrate is p-type, the front side is a non-doped amorphous silicon layer, the n-type amorphous silicon layer, the indium tin oxide layer, the silver collector electrode, the back side is the non-doped amorphous silicon layer, the p-type When the amorphous silicon layer and the back electrode layer are formed, they can be handled in the same manner. Table 1 shows the conditions for forming each amorphous silicon layer at the time of producing a solar cell as a photovoltaic device.
上述したように、p型非晶質シリコン層3、i型非晶質シリコン層2をそれぞれを最適化した従来のH.I.T.構造の太陽電池においては、水素濃度がp型非晶質シリコン層3よりi型非晶質シリコン層2の方が高くなっている。
As described above, the conventional H.264, which optimized the p-type amorphous silicon layer 3 and the i-type
図2は、従来のH.I.T.構造の太陽電池のp型非晶質シリコン層3とi型非晶質シリコン層2との界面近傍の水素濃度プロファイルを模式的に示したものである。p型非晶質シリコン層3よりもi型非晶質シリコン層2の方が水素濃度が高く、p型非晶質シリコン層3とi型非晶質シリコン層2との界面近傍には、i型非晶質シリコン層(i層)2からp型非晶質シリコン層(p層)3に向かって負の水素濃度勾配が形成されている。このため、p型非晶質シリコン層3とi型非晶質シリコン層2との界面も形成後に行われる集電極形成のための焼成やモジュール化の際のラミネート工程などの高温加熱によって、膜中の水素はi型非晶質シリコン層2からp型非晶質シリコン層3へ拡散し易くなっている。
FIG. I. T.A. 2 schematically shows a hydrogen concentration profile in the vicinity of an interface between a p-type amorphous silicon layer 3 and an i-type
図3は、この発明の第1の実施形態におけるH.I.T.構造の太陽電池のp型非晶質シリコン層とi型非晶質シリコン層との界面近傍の水素濃度プロファイルを模式的に示したものである。この図3に示すように、この発明の第1の実施形態においては、従来とは逆に、i型非晶質シリコン層2からp型非晶質シリコン層3に向かって水素濃度が高くなるように、正の水素濃度勾配を持たせている。すなわち、i型非晶質シリコン層2の水素濃度よりp型非晶質シリコン層3の水素濃度を高くして水素拡散抑制領域を形成している。このように構成することで、p型非晶質シリコン層3中への水素拡散を防止するように構成している。
FIG. 3 shows the H.264 in the first embodiment of the present invention. I. T.A. 2 schematically shows a hydrogen concentration profile in the vicinity of an interface between a p-type amorphous silicon layer and an i-type amorphous silicon layer of a solar cell having a structure. As shown in FIG. 3, in the first embodiment of the present invention, the hydrogen concentration increases from the i-type
p型非晶質シリコン層3中の水素濃度をi型非晶質シリコン層2よりも高くするには、以下の方法を用いて形成すればよい。
(1)p型非晶質シリコン層3の形成時の基板温度をi型非晶質シリコン層2の形成時よりも低くする。(2)p型非晶質シリコン層3の形成時の水素希釈量をi型非晶質シリコン層2の形成時よりも高くする。(3)p型非晶質シリコン層3の形成時の成膜圧力をi型非晶質シリコン層2の形成時よりも高くする。(4)p型非晶質シリコン層3の形成時のRF投入電力をi型非晶質シリコン層2の形成時よりも高くする。
In order to make the hydrogen concentration in the p-type amorphous silicon layer 3 higher than that in the i-type
(1) The substrate temperature at the time of forming the p-type amorphous silicon layer 3 is set lower than that at the time of forming the i-type
p型非晶質シリコン層3の形成時の水素希釈量をi型非晶質シリコン層2の形成時よりも高くして形成してこの発明の第1の実施形態を作成した。表2に表側のp型非晶質シリコン層3とi型非晶質シリコン層2の具体的形成条件を示す。裏面側の条件は表1に示す条件により作成した。また、i型非晶質シリコン層2は膜厚10nm、p型非晶質シリコン層3は膜厚5nmにしてそれぞれの膜を形成した。
The first embodiment of the present invention was created by forming the p-type amorphous silicon layer 3 with a higher amount of hydrogen dilution than when forming the i-type
表2に従いこの発明の第1の実施形態をp型非晶質シリコン層の形成時の水素希釈量をi型非晶質シリコン層の形成時よりも高くして形成した。図4に、この発明の第1の実施形態と従来装置とを用意し、SIMSにより、膜中の水素濃度プロファイル測定した結果を示す。従来装置は同じ水素の希釈量で形成した以外は第1の実施形態と同じ条件で形成した。図4は、第1の実施形態におけるH.I.T.構造の太陽電池をSIMSで測定したp型非晶質シリコン層3とi型非晶質シリコン層2との界面部分の水素濃度プロファイルを示す図である。
According to Table 2, the first embodiment of the present invention was formed with the hydrogen dilution amount at the time of forming the p-type amorphous silicon layer being higher than that at the time of forming the i-type amorphous silicon layer. FIG. 4 shows the results of measuring the hydrogen concentration profile in the film by SIMS using the first embodiment of the present invention and the conventional apparatus. The conventional apparatus was formed under the same conditions as in the first embodiment except that it was formed with the same hydrogen dilution amount. FIG. 4 shows the H.264 in the first embodiment. I. T.A. It is a figure which shows the hydrogen concentration profile of the interface part of the p-type amorphous silicon layer 3 and the i-type
測定に用いたSIMS装置と、水素(H)とフッ素(F)の測定条件を以下に記載する。測定はサンプルにセシウムプラスイオン(Cs+)を照射してたたき出された水素マイナスイオン(H-)、フッ素マイナスイオン(F-)、シリコンマイナスイオン(Si-)の2次イオン数をカウントし、水素濃度は[H-]/[Si-]、フッ素濃度は[F-]/[Si-]として定量している。ただし、シリコン濃度は5.0×1022/cm3である。また、測定装置は、ULVAC−PHI(Physical electronic Incorporation)社製のADEPT1010を用い、イオン照射エネルギ1keVで行った。 The SIMS apparatus used for the measurement and the measurement conditions of hydrogen (H) and fluorine (F) are described below. The measurement is performed by counting the number of secondary ions of hydrogen negative ions (H − ), fluorine negative ions (F − ), and silicon negative ions (Si − ) that are emitted by irradiating the sample with cesium positive ions (Cs + ). The hydrogen concentration is quantified as [H − ] / [Si − ] and the fluorine concentration is [F − ] / [Si − ]. However, the silicon concentration is 5.0 × 10 22 / cm 3 . Moreover, the measurement apparatus was ADEPT1010 made from ULVAC-PHI (Physical electronic Information), and ion irradiation energy was 1 keV.
図4に示すSIMSで測定した水素濃度プロファイルから、図2と図3の模式図と同様の水素濃度プロファイルを確認でき、この発明の第1の実施形態においては、i型非晶質シリコン層2からp型非晶質シリコン層3に向かって正の水素濃度勾配を持ち、p型非晶質シリコン層3がi型非晶質シリコン層2より水素濃度が高くなっていることが分かる。
From the hydrogen concentration profile measured by SIMS shown in FIG. 4, a hydrogen concentration profile similar to the schematic diagram of FIGS. 2 and 3 can be confirmed. In the first embodiment of the present invention, the i-type
なお、第1の実施形態は、光入射側の窓層にあたるp型非晶質シリコン層3の水素濃度が高いために水素拡散を防止する効果に加えて、p型非晶質シリコン層3での光吸収損失が小さくなり発電電流が増加する効果もある。 In the first embodiment, in addition to the effect of preventing hydrogen diffusion due to the high hydrogen concentration of the p-type amorphous silicon layer 3 corresponding to the window layer on the light incident side, the p-type amorphous silicon layer 3 This also has the effect of reducing the light absorption loss and increasing the generated current.
次に、この発明の第2の実施形態につき図5及び図6を参照して説明する。図5は、この発明の第2の実施形態におけるH.I.T.構造の太陽電池のp型非晶質シリコン層とi型非晶質シリコン層との界面近傍の水素濃度プロファイルを模式的に示したものである。 Next, a second embodiment of the present invention will be described with reference to FIGS. FIG. 5 shows an H.264 operation according to the second embodiment of the present invention. I. T.A. 2 schematically shows a hydrogen concentration profile in the vicinity of an interface between a p-type amorphous silicon layer and an i-type amorphous silicon layer of a solar cell having a structure.
図5に示すように、第2の実施形態は、p型非晶質シリコン層3の構成を変更している。第1の実施形態では、p型非晶質シリコン層3全体の水素濃度を高めたのに対して、この第2の実施形態では、p型非晶質シリコン層3のi型非晶質シリコン2に近い側の前半部31のみ高水素濃度として、後半部32は従来装置と同等の水素濃度に戻している。
As shown in FIG. 5, in the second embodiment, the configuration of the p-type amorphous silicon layer 3 is changed. In the first embodiment, the hydrogen concentration of the entire p-type amorphous silicon layer 3 is increased, whereas in the second embodiment, the i-type amorphous silicon of the p-type amorphous silicon layer 3 is used. Only the
この第2の実施形態の構造は、前半部のp型非晶質シリコン層31のボロン(B)ドープ濃度が比較的低く(<1.0at.%)、後半部32のボロン(B)ドープ濃度が比較的高い(>2.0at.%)場合に有効である。なぜなら、この第2の実施形態の構造は第1の実施形態と同様にi型非晶質シリコン層からp型非晶質シリコン層への水素拡散を防止できるが、前半部のp型非晶質シリコン層31から後半部の非晶質シリコン層32への水素の拡散が生じてしまう。しかし、後半部の非晶質シリコン層32はボロン(B)濃度が高いので、微量の拡散水素によるボロン(B)の一部が不活性化してもデバイス特性への影響は比較的小さくできる。
In the structure of the second embodiment, the boron (B) doping concentration of the p-type
第2の実施形態の形成条件を表3に示す。この表から分かるように、p型シリコン層31と、p型シリコン層32のB2H6流量を異ならして膜を形成している。B2H6流量をp型非晶質シリコン層31よりp型非晶質シリコン層32の方が多くし、更に、水素希釈量はp型非晶質シリコン層31の方を高くした。裏面側の条件は表1に示す条件により作成した。また、i型非晶質シリコン層2は膜厚10nm、p型非晶質シリコン層31、32はそれぞれ膜厚4nmにして膜を形成した。
Table 3 shows the formation conditions of the second embodiment. As can be seen from this table, the p-
そして、第2の実施形態と従来装置とを用意し、SIMSにより、膜中の水素濃度プロファイル測定した。その結果を図6に示す。図6は、第2の実施形態におけるH.I.T.構造の太陽電池をSIMSで測定したp型非晶質シリコン層31、32とi型非晶質シリコン層2との界面部分の水素濃度プロファイルを示す図である。測定等の条件は第1の実施形態と同じである。
Then, the second embodiment and a conventional apparatus were prepared, and the hydrogen concentration profile in the film was measured by SIMS. The result is shown in FIG. FIG. 6 shows the H.I.T. It is a figure which shows the hydrogen concentration profile of the interface part of the p-type amorphous silicon layers 31 and 32 and the i-type
図6のSIMSで測定した水素濃度プロファイルから、図2と図5の模式図と同様の濃度プロファイルを確認でき、p型非晶質シリコン層のi型非晶質シリコン層に近い側の前半部31のみ高水素濃度として、後半部32は従来装置と同等の水素濃度の勾配を持たせていることが分かる。
From the hydrogen concentration profile measured by SIMS in FIG. 6, a concentration profile similar to the schematic diagram in FIGS. 2 and 5 can be confirmed, and the first half of the p-type amorphous silicon layer on the side close to the i-type amorphous silicon layer. It can be seen that only
次に、この発明の第3の実施形態につき、図7及び図8を参照して説明する。図7は、この発明の第3の実施形態におけるH.I.T.構造の太陽電池のp型非晶質シリコン層とi型非晶質シリコン層との界面近傍の水素濃度プロファイルを模式的に示したものである。 Next, a third embodiment of the present invention will be described with reference to FIGS. FIG. 7 schematically shows a hydrogen concentration profile in the vicinity of the interface between the p-type amorphous silicon layer and the i-type amorphous silicon layer of the solar cell having the HIT structure according to the third embodiment of the present invention. is there.
第3の実施形態は、p型非晶質シリコン層3とi型非晶質シリコン層2との界面近傍に、水素拡散抑制領域として、膜厚2nm程度の低水素濃度のi型トラップ層33を設置したものである。この第3の実施形態では、i型非晶質シリコン層2からi型トラップ層33への水素拡散は生じるが、その影響はp型非晶質シリコン層までは及ばない。
In the third embodiment, a low hydrogen concentration i-type trap layer 33 having a thickness of about 2 nm is provided as a hydrogen diffusion suppression region in the vicinity of the interface between the p-type amorphous silicon layer 3 and the i-type
第3の実施形態の形成条件を表4に示す。裏面側の条件は表1に示す条件と同じである。また、i型トラップ層33を含めたi型非晶質シリコン層2は膜厚10nm、i型トラップ層33は2nm、p型非晶質シリコン層3は膜厚8nmにして膜を形成した。
Table 4 shows the formation conditions of the third embodiment. The conditions on the back side are the same as the conditions shown in Table 1. The i-type
i型トラップ層33中の水素濃度をi型非晶質シリコン層よりも低くするため、この第3の実施形態では、i型トラップ層33の水素希釈を無くしたが、そのほかにも以下の方法がある。 In order to make the hydrogen concentration in the i-type trap layer 33 lower than that in the i-type amorphous silicon layer, the i-type trap layer 33 is not diluted with hydrogen in the third embodiment. There is.
(1)p型非晶質シリコン層の形成時の基板温度をi型非晶質シリコン層の形成時よりも高くする。(2)p型非晶質シリコン層の形成時の水素希釈量をi型非晶質シリコン層の形成時よりも低くする。(3)p型非晶質シリコン層の形成時の成膜圧力をi型非晶質シリコン層の形成時よりも低くする。(4)p型非晶質シリコン層の形成時のRF投入電力をi型非晶質シリコン層の形成時よりも低くする。 (1) The substrate temperature at the time of forming the p-type amorphous silicon layer is set higher than that at the time of forming the i-type amorphous silicon layer. (2) The hydrogen dilution amount at the time of forming the p-type amorphous silicon layer is made lower than that at the time of forming the i-type amorphous silicon layer. (3) The film forming pressure at the time of forming the p-type amorphous silicon layer is made lower than that at the time of forming the i-type amorphous silicon layer. (4) RF input power at the time of forming the p-type amorphous silicon layer is made lower than that at the time of forming the i-type amorphous silicon layer.
第3の実施形態と従来装置とを用意し、SIMSにより、膜中の水素濃度プロファイル測定した。その結果を図8に示す。図8は、第3の実施形態におけるH.I.T.構造の太陽電池をSIMSで測定したp型非晶質シリコン層3、i型トラップ層33とi型非晶質シリコン層2との界面部分の水素濃度プロファイルを示す図である。測定等の条件は第1の実施形態と同じである。測定等の条件は第1の実施形態と同じである。
A third embodiment and a conventional apparatus were prepared, and the hydrogen concentration profile in the film was measured by SIMS. The result is shown in FIG. FIG. 8 shows the H.264 in the third embodiment. I. T.A. It is a figure which shows the hydrogen concentration profile of the interface part of the p-type amorphous silicon layer 3, the i-type trap layer 33, and the i-type
図8のSIMSで測定した水素濃度プロファイルから、図2と図7の模式図と同様の濃度プロファイルを確認でき、i型非晶質シリコン層2からの水素拡散はトラップ層33で捕獲できることがわかる。
From the hydrogen concentration profile measured by SIMS in FIG. 8, a concentration profile similar to the schematic diagram in FIGS. 2 and 7 can be confirmed, and it can be seen that hydrogen diffusion from the i-type
次に、この発明の第4の実施形態につき、図9及び図10を参照して説明する。図9は、この発明の第4の実施形態におけるH.I.T.構造の太陽電池のp型非晶質シリコン層とi型非晶質シリコン層との界面近傍の水素濃度プロファイルを模式的に示したものである。 Next, a fourth embodiment of the present invention will be described with reference to FIGS. FIG. 9 schematically shows the hydrogen concentration profile in the vicinity of the interface between the p-type amorphous silicon layer and the i-type amorphous silicon layer of the solar cell having the HIT structure according to the fourth embodiment of the present invention. is there.
p型非晶質シリコン層3とi型非晶質シリコン層2との界面近傍のi型非晶質シリコン層2の水素濃度はH.I.T.太陽電池の発電電圧に影響を及ぼす。i型非晶質シリコン層2の後半部(p型非晶質シリコン層3側)の水素濃度を高くすることで出力電圧を向上できることが分かっている。上記した第3の実施形態はこれとは逆の方向であり、p型非晶質シリコン層3への水素拡散を防止することができるが、出力電圧はやや低下してしまう。そこで、この第4の実施形態では、膜厚2nm程度のトラップ層34にボロン(B)をドープした。これにより、出力電圧を低下させることなくp型非晶質シリコン層3への水素拡散を防止することができる。
The hydrogen concentration of the i-type
第4の実施形態の形成条件を表5に示す。裏面側の条件は表1に示す条件と同じである。また、i型非晶質シリコン層2は膜厚10nm、トラップ層34は0.5nm、p型非晶質シリコン層3は膜厚6nmにして膜を形成した。
Table 5 shows the formation conditions of the fourth embodiment. The conditions on the back side are the same as the conditions shown in Table 1. The i-type
第4の実施形態と従来装置とを用意し、SIMSにより、膜中の水素濃度プロファイル測定した。その結果を図10に示す。図10は、第4の実施形態におけるH.I.T.構造の太陽電池をSIMSで測定したp型非晶質シリコン層3、トラップ層34とi型非晶質シリコン層2との界面部分の水素濃度プロファイルを示す図である。測定等の条件は第1の実施形態と同じである。測定等の条件は第1の実施形態と同じである。
The fourth embodiment and a conventional apparatus were prepared, and the hydrogen concentration profile in the film was measured by SIMS. The result is shown in FIG. FIG. 10 shows H.264 in the fourth embodiment. I. T.A. It is a figure which shows the hydrogen concentration profile of the interface part of the p-type amorphous silicon layer 3, the trap layer 34, and the i-type
図10のSIMSで測定した水素濃度プロファイルから、図2と図9の模式図と同様の濃度プロファイルを確認でき、i型非晶質シリコン層2からの水素拡散はトラップ層34で捕獲できることがわかる。
From the hydrogen concentration profile measured by SIMS in FIG. 10, the same concentration profile as in the schematic diagrams in FIGS. 2 and 9 can be confirmed, and it can be seen that hydrogen diffusion from the i-type
次に、上記したこの発明の第1から第4の実施形態によるH.I.T.構造の太陽電池装置と従来の太陽電池装置を用意し、大気中で250℃、3時間の熱アニールを行い、その特性変化を測定した結果を表6に示す。 Next, the H.264 according to the first to fourth embodiments of the present invention described above will be described. I. T.A. Table 6 shows the results obtained by preparing a solar cell device having a structure and a conventional solar cell device, performing thermal annealing at 250 ° C. for 3 hours in the atmosphere, and measuring the change in characteristics.
表6から分かるように、この発明の第1から第4の実施形態のように、p型非晶質シリコン層とi型非晶質シリコン層との間に水素拡散抑制領域を設けることで、高温加熱による出力特性の低下を大幅に抑制できたことが確認できた。また、高温加熱を行っても出力特性の低下が抑制できることから、集電極として高温焼成の材料を使用することが可能となり、電極抵抗が低減できる。 As can be seen from Table 6, by providing a hydrogen diffusion suppression region between the p-type amorphous silicon layer and the i-type amorphous silicon layer as in the first to fourth embodiments of the present invention, It was confirmed that the degradation of output characteristics due to high temperature heating could be greatly suppressed. In addition, since the deterioration of output characteristics can be suppressed even when high-temperature heating is performed, a high-temperature fired material can be used as the collector electrode, and the electrode resistance can be reduced.
次に、トラップ層33、トラップ層44の膜厚を変化させ、特性の変化を調べた。まず、第3の実施形態におけるi型トラップ層33の膜厚を種々変化させてサンプルとなる太陽電池装置を形成した。i型トラップ層33の膜厚を変化させた以外は上記した形成条件でサンプルを作成した。そして、各サンプルを大気中で250℃、3時間の熱アニールを行い、その初期特性、変化率、アニール後特性を調べた。その結果を表7及び図11ないし図13に示す。特性はトラップ層33を設けていない従来例の出力を1としてそれぞれ規格化した。図11は、膜厚と初期特性との関係を示す特性図、図12は、変化率として熱処理後の特性と初期特性の相対出力を求め、その膜厚との関係で示した特性図、図13は、熱処理後の相対出力をその膜厚との関係で示した特性図である。 Next, the film thickness of the trap layer 33 and the trap layer 44 was changed, and the change in characteristics was examined. First, a solar cell device as a sample was formed by varying the film thickness of the i-type trap layer 33 in the third embodiment. A sample was prepared under the above-described formation conditions except that the film thickness of the i-type trap layer 33 was changed. Each sample was thermally annealed at 250 ° C. for 3 hours in the atmosphere, and the initial characteristics, change rate, and post-anneal characteristics were examined. The results are shown in Table 7 and FIGS. The characteristics were normalized by setting the output of the conventional example without the trap layer 33 as 1. FIG. 11 is a characteristic diagram showing the relationship between the film thickness and the initial characteristics, and FIG. 12 is a characteristic diagram showing the relative output of the characteristics after the heat treatment and the initial characteristics as the rate of change, and the relationship with the film thickness. 13 is a characteristic diagram showing the relative output after heat treatment in relation to the film thickness.
表6及び図11ないし図13より、i型トラップ層33を設ける場合、その膜厚を1nm以上5nm以下にすると、アニール後特性が従来例より向上していることが分かる。よって、i型トラップ層33の膜厚は、1nm以上5nm以下にすると良く、更に好ましくは1nm以上2nm以下である。なお、この膜厚は、所定の膜厚を有する膜を成膜した形成時間で求め、各サンプルを形成時間に基づいて算出した値である。 From Table 6 and FIGS. 11 to 13, it can be seen that when the i-type trap layer 33 is provided, the post-annealing characteristics are improved as compared with the conventional example when the film thickness is 1 nm or more and 5 nm or less. Therefore, the film thickness of the i-type trap layer 33 may be 1 nm or more and 5 nm or less, and more preferably 1 nm or more and 2 nm or less. In addition, this film thickness is a value calculated by forming time for forming a film having a predetermined film thickness and calculating each sample based on the forming time.
次に、第4の実施形態におけるボロン(B)をドープしたトラップ層34の膜厚を種々変化させてサンプルとなる太陽電池装置を形成した。トラップ層34の膜厚を変化させた以外は上記した形成条件でサンプルを作成した。そして、各サンプルを大気中で250℃、3時間の熱アニールを行い、その初期特性、変化率、アニール後特性を調べた。その結果を表8及び図14ないし図16に示す。特性はトラップ層34を設けていない従来例の出力を1としてそれぞれ規格化した。図14は、膜厚と初期特性との関係を示す特性図、図15は、変化率として熱処理後の特性と初期特性の相対出力を求め、その膜厚との関係で示した特性図、図16は、熱処理後の相対出力をその膜厚との関係で示した特性図である。 Next, a solar cell device as a sample was formed by variously changing the film thickness of the trap layer 34 doped with boron (B) in the fourth embodiment. A sample was prepared under the above-described formation conditions except that the thickness of the trap layer 34 was changed. Each sample was thermally annealed at 250 ° C. for 3 hours in the atmosphere, and the initial characteristics, change rate, and post-anneal characteristics were examined. The results are shown in Table 8 and FIGS. The characteristics were normalized by setting the output of the conventional example without the trap layer 34 to 1. FIG. 14 is a characteristic diagram showing the relationship between the film thickness and the initial characteristics, and FIG. 15 is a characteristic diagram showing the relative output of the characteristics after the heat treatment and the initial characteristics as the rate of change, and the relationship with the film thickness. 16 is a characteristic diagram showing the relative output after the heat treatment in relation to the film thickness.
表8及び図14ないし図16より、トラップ層34を設ける場合、その膜厚を0.1nm以上3nm未満にすると、アニール後特性が向上していることが分かり、更に0.3nm以上2nm以下になるとより特性が向上することが分かる。よって、トラップ層34の膜厚は、0.1nm以上3nm未満にすると良く、更に好ましくは0.3nm以上2nm以下である。なお、この膜厚は、所定の膜厚を有する膜を成膜した形成時間で求め、各サンプルを形成時間に基づいて算出した値である。 From Table 8 and FIGS. 14 to 16, when the trap layer 34 is provided, it can be seen that when the film thickness is 0.1 nm or more and less than 3 nm, the post-annealing characteristics are improved, and further 0.3 nm or more and 2 nm or less. It can be seen that the characteristics are further improved. Therefore, the thickness of the trap layer 34 is preferably 0.1 nm or more and less than 3 nm, and more preferably 0.3 nm or more and 2 nm or less. In addition, this film thickness is a value calculated by forming time for forming a film having a predetermined film thickness and calculating each sample based on the forming time.
なお、上記した実施形態においては、結晶系半導体基板として、単結晶シリコン基板を用いたが、多結晶シリコン基板などの多結晶半導体基板を用いても同様の効果が得られる。また、上記した実施形態においては、水素を含有する非晶質系半導体膜として、非晶質シリコン層を用いたが、これに限られず、非晶質シリコンカーバイト、非晶質シリコンゲルマニウム非晶質シリコン系合金や膜中に微少な結晶粒を含む半導体薄膜を用いても同様の効果が得られる。 In the above-described embodiment, the single crystal silicon substrate is used as the crystalline semiconductor substrate. However, the same effect can be obtained by using a polycrystalline semiconductor substrate such as a polycrystalline silicon substrate. In the above-described embodiment, an amorphous silicon layer is used as the amorphous semiconductor film containing hydrogen. However, the present invention is not limited thereto, and amorphous silicon carbide, amorphous silicon germanium amorphous Similar effects can be obtained by using a silicon-based alloy or a semiconductor thin film containing minute crystal grains in the film.
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and is intended to include meanings equivalent to the scope of claims for patent and all modifications within the scope.
1 n型単結晶シリコン基板
2 i型非晶質シリコン層
3 p型非晶質シリコン層
4 ITO膜
5 集電極
6 i型非晶質シリコン層
7 n型非晶質シリコン層
8 ITO膜
9 集電極
1 n-type single crystal silicon substrate 2 i-type amorphous silicon layer 3 p-type
Claims (16)
The photovoltaic device according to claim 14, wherein the trap layer has a thickness of 0.3 nm to 2 nm.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005257818A JP2006128630A (en) | 2004-09-29 | 2005-09-06 | Photovoltaic device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004284569 | 2004-09-29 | ||
JP2005257818A JP2006128630A (en) | 2004-09-29 | 2005-09-06 | Photovoltaic device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010108816A Division JP5348066B2 (en) | 2004-09-29 | 2010-05-10 | Method for manufacturing photovoltaic device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006128630A true JP2006128630A (en) | 2006-05-18 |
Family
ID=36722929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005257818A Pending JP2006128630A (en) | 2004-09-29 | 2005-09-06 | Photovoltaic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006128630A (en) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009116580A1 (en) * | 2008-03-19 | 2009-09-24 | 三洋電機株式会社 | Solar cell and method for manufacturing the same |
JP2010514183A (en) * | 2006-12-20 | 2010-04-30 | ソントル・ナショナル・ドゥ・ラ・ルシェルシュ・サイエンティフィーク(シーエヌアールエス) | Heterojunctions with intrinsic amorphous interfaces |
JP2010521824A (en) * | 2007-03-16 | 2010-06-24 | ビーピー・コーポレーション・ノース・アメリカ・インコーポレーテッド | Solar cell |
JP2010239139A (en) * | 2004-09-29 | 2010-10-21 | Sanyo Electric Co Ltd | Photovoltaic device |
JP2011003848A (en) * | 2009-06-22 | 2011-01-06 | Kaneka Corp | Crystal silicon-based solar cell |
JP2011192733A (en) * | 2010-03-12 | 2011-09-29 | Mitsubishi Electric Corp | Method of manufacturing photovoltaic device |
JP2012525006A (en) * | 2009-04-21 | 2012-10-18 | テトラサン インコーポレイテッド | High efficiency solar cell structure and manufacturing method |
JPWO2013061637A1 (en) * | 2011-10-27 | 2015-04-02 | 三菱電機株式会社 | Photoelectric conversion device and manufacturing method thereof |
US9443994B2 (en) | 2010-03-26 | 2016-09-13 | Tetrasun, Inc. | Shielded electrical contact and doping through a passivating dielectric layer in a high-efficiency crystalline solar cell, including structure and methods of manufacture |
US9673341B2 (en) | 2015-05-08 | 2017-06-06 | Tetrasun, Inc. | Photovoltaic devices with fine-line metallization and methods for manufacture |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040182433A1 (en) * | 2003-03-20 | 2004-09-23 | Sanyo Electric Co., Ltd. | Photovoltaic device |
-
2005
- 2005-09-06 JP JP2005257818A patent/JP2006128630A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040182433A1 (en) * | 2003-03-20 | 2004-09-23 | Sanyo Electric Co., Ltd. | Photovoltaic device |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010239139A (en) * | 2004-09-29 | 2010-10-21 | Sanyo Electric Co Ltd | Photovoltaic device |
JP2010514183A (en) * | 2006-12-20 | 2010-04-30 | ソントル・ナショナル・ドゥ・ラ・ルシェルシュ・サイエンティフィーク(シーエヌアールエス) | Heterojunctions with intrinsic amorphous interfaces |
JP2010521824A (en) * | 2007-03-16 | 2010-06-24 | ビーピー・コーポレーション・ノース・アメリカ・インコーポレーテッド | Solar cell |
WO2009116580A1 (en) * | 2008-03-19 | 2009-09-24 | 三洋電機株式会社 | Solar cell and method for manufacturing the same |
JP5279814B2 (en) * | 2008-03-19 | 2013-09-04 | 三洋電機株式会社 | Solar cell and manufacturing method thereof |
KR101444980B1 (en) | 2008-03-19 | 2014-09-29 | 산요덴키가부시키가이샤 | Solar cell and method for manufacturing the same |
US9130074B2 (en) | 2009-04-21 | 2015-09-08 | Tetrasun, Inc. | High-efficiency solar cell structures and methods of manufacture |
US9666732B2 (en) | 2009-04-21 | 2017-05-30 | Tetrasun, Inc. | High-efficiency solar cell structures and methods of manufacture |
JP2012525006A (en) * | 2009-04-21 | 2012-10-18 | テトラサン インコーポレイテッド | High efficiency solar cell structure and manufacturing method |
JP2014207475A (en) * | 2009-04-21 | 2014-10-30 | テトラサン インコーポレイテッド | High-efficiency solar cell structure and manufacturing method |
JP2011003848A (en) * | 2009-06-22 | 2011-01-06 | Kaneka Corp | Crystal silicon-based solar cell |
JP2011192733A (en) * | 2010-03-12 | 2011-09-29 | Mitsubishi Electric Corp | Method of manufacturing photovoltaic device |
US9443994B2 (en) | 2010-03-26 | 2016-09-13 | Tetrasun, Inc. | Shielded electrical contact and doping through a passivating dielectric layer in a high-efficiency crystalline solar cell, including structure and methods of manufacture |
US9966481B2 (en) | 2010-03-26 | 2018-05-08 | Tetrasun, Inc. | Shielded electrical contact and doping through a passivating dielectric layer in a high-efficiency crystalline solar cell, including structure and methods of manufacture |
JPWO2013061637A1 (en) * | 2011-10-27 | 2015-04-02 | 三菱電機株式会社 | Photoelectric conversion device and manufacturing method thereof |
US9673341B2 (en) | 2015-05-08 | 2017-06-06 | Tetrasun, Inc. | Photovoltaic devices with fine-line metallization and methods for manufacture |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5348066B2 (en) | Method for manufacturing photovoltaic device | |
JP5762552B2 (en) | Photoelectric conversion device and manufacturing method thereof | |
JP2006128630A (en) | Photovoltaic device | |
JP5774204B2 (en) | Photovoltaic element, manufacturing method thereof, and solar cell module | |
US9153730B2 (en) | Solar cell front contact doping | |
JP5526461B2 (en) | Photovoltaic device | |
JPS5929157B2 (en) | Amorphous silicon photodetector | |
WO2013001863A1 (en) | Photo voltaic device | |
EP2822042B1 (en) | Photovoltaic device | |
CN111477720A (en) | Passivated contact N-type back junction solar cell and preparation method thereof | |
US20100240170A1 (en) | Method of fabricating solar cell | |
JP4711851B2 (en) | Photovoltaic device | |
JP5232362B2 (en) | A manufacturing method of an integrated thin film photoelectric conversion device, and an integrated thin film photoelectric conversion device obtainable by the manufacturing method. | |
JP5975841B2 (en) | Manufacturing method of photovoltaic device and photovoltaic device | |
JP4215697B2 (en) | Photoelectric conversion device and manufacturing method thereof | |
JPWO2006049003A1 (en) | Method for manufacturing thin film photoelectric conversion device | |
WO2012046606A1 (en) | Method for manufacturing photoelectric conversion device | |
JP5763411B2 (en) | Stacked photoelectric conversion device | |
JP2014053544A (en) | Photoelectric conversion element and manufacturing method of the same | |
CN112838134B (en) | Copper indium gallium selenium thin film solar cell and preparation method thereof | |
Plotnikov | Fabrication of ultra thin cadmium sulfide/cadmium telluride solar cells by magnetron sputtering | |
JP5339294B2 (en) | Method for manufacturing photoelectric conversion device | |
Monga | Development of Thin Heterojunction Solar Cells with High Open Circuit Voltage | |
JP2013074038A (en) | Method of manufacturing photoelectric conversion device and photoelectric conversion device | |
JP5307280B2 (en) | Thin film photoelectric conversion element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060703 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091005 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091119 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100510 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100514 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100709 |