JP5260830B2 - 一次元半導体基板の製造方法 - Google Patents

一次元半導体基板の製造方法 Download PDF

Info

Publication number
JP5260830B2
JP5260830B2 JP2005514117A JP2005514117A JP5260830B2 JP 5260830 B2 JP5260830 B2 JP 5260830B2 JP 2005514117 A JP2005514117 A JP 2005514117A JP 2005514117 A JP2005514117 A JP 2005514117A JP 5260830 B2 JP5260830 B2 JP 5260830B2
Authority
JP
Japan
Prior art keywords
dimensional
manufacturing
substrate
semiconductor substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005514117A
Other languages
English (en)
Other versions
JPWO2005029591A1 (ja
Inventor
肇宏 中村
伸昭 折田
久 小相澤
堅吉 鈴木
浩志 倉世古
道雄 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Publication of JPWO2005029591A1 publication Critical patent/JPWO2005029591A1/ja
Application granted granted Critical
Publication of JP5260830B2 publication Critical patent/JP5260830B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • C23C16/545—Apparatus specially adapted for continuous coating for coating elongated substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0475—PV cell arrays made by cells in a planar, e.g. repetitive, configuration on a single semiconductor substrate; PV cell microarrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/50—Photovoltaic [PV] devices
    • H10K30/53—Photovoltaic [PV] devices in the form of fibres or tubes, e.g. photovoltaic fibres
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/29—Coated or structually defined flake, particle, cell, strand, strand portion, rod, filament, macroscopic fiber or mass thereof
    • Y10T428/2913—Rod, strand, filament or fiber
    • Y10T428/2933—Coated or with bond, impregnation or core

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nanotechnology (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Sustainable Development (AREA)
  • Molecular Biology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Surface Treatment Of Glass Fibres Or Filaments (AREA)

Description

半導体回路基板としての一次元半導体基板とその製造方法、および該一次元半導体基板を用いた素子、素子アレー、モジュール、ディスプレイ、太陽電池及び太陽電池モジュールとその製造方法に関する。
通常、シリコン、ガリウム砒素（ＧａＡｓ）及び窒化ガリウム（ＧａＮ）等の半導体基板、並びにディスプレイ用のガラス基板など一般的に使用される基板は、二次元の平板基板である。
シリコンやＧａＡｓ等の半導体基板は、溶融した原料を種結晶を用いて引き上げることで単結晶のインゴットを作製し、これを切断して研削・研磨を施して鏡面の半導体基板として用いている。
また、二次元のガラス基板上に半導体薄膜を形成する液晶用のＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）の場合は、多成分系二次元（平面）ガラス基板にプラズマＣＶＤ（以下ＰＣＶＤと略す）等の真空プロセスで多結晶シリコン（以下ｐ−Ｓｉと略す）、またはアモルファスシリコン（以下ａ−Ｓｉと略す）を堆積させている。ｐ−Ｓｉの場合、ＴＦＴの性能を向上させるために、結晶粒子を成長させて大きな粒子径とすることが行われる。この場合、レーザを用いてｐ−Ｓｉの局所加熱を行い、レーザを移動させながらｐ−Ｓｉを溶融させつつ凝固させることで、基板水平面方向に結晶を成長させている（Ｌａｔｅｒａｌ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈと呼ばれている）。これにより、レーザを移動させた線上に再結晶して成長したｐ−Ｓｉが形成される。この処理を所定の幅に達するまで繰り返し行う必要がある。
なお、二次元基板の製造コストを下げるために、これまで基板の大型化が進められてきた。２００２年の第４世代では７３０×９２０ｍｍ、２００３年の第５世代では１１００×１３００ｍｍと基板の大型化が進められてきており、２００４〜２００５年の第６世代では１５００×１８００ｍｍと予想されている。
液晶ディスプレイや太陽電池に用いられる基板は、フロート法などで作られた板ガラスを研削・研磨し、これを所定のサイズに切断して使用されている。用途によっては、研削・研磨を行わないで、切断だけして使用される場合もある。
一方、ディスプレイに関しては、矩形や円形等の断面を持つファイバに発光素子を集積化し、集積化したファイバをアレー化して平面状のディスプレイとする発明が、米国の「サーノフ コーポレイション」から出願されている「特願２０００−６０１６９９（Ｐ２０００−６０１６９９）」。
従来の二次元基板を用いた場合には、ディスプレイを大型化すると画素数は画面の大きさの２乗に比例して多くなる。その結果、画素の不良発生率が同じ場合には、画面を大型化することにより歩留まりは著しく低下してしまう。また、１枚あたりの製造コストも当然高くなるので、歩留まりに逆比例して製造コストが著しく上がってしまうという問題があった。これは、画面上の一箇所でも素子に不良があると、その部分あるいはその周辺だけを交換して修理するということができないからである。
サーノフ コーポレーションによる上記の発明では、不良素子の集積したファイバのみを交換することで修理可能なため、歩留まりを大幅に改善できるという利点があった。上記の特許文献では、素子を集積させたファイバの製造方法についても開示されている。
また、上記の特許文献で開示されたファイバ基板（一次元基板）を用いる方法によれば、従来の二次元基板を用いる方法よりもディスプレイの製造装置を小型化にできる。さらに、一次元基板の幅を素子の幅に一致させることにより加工面のサイズを小さくでき、高精度で微細加工が行えることから、設備投資、製造歩留まりの面において有利である。
上記の特許文献による方法では、多数の一次元基板を作る必要があることから、一次元基板の製造に係わる各種プロセスの生産性が高くなければならない。上記の特許文献では、円柱状マグネトロンプラズマ源を用いることで、高レートのＣＶＤとスパッタ堆積が可能となると説明されている。また、ファイバの供給リールから巻取りリール間に複数のチャンバーを設け、クリーニング、透明電極（ＩＴＯ、ＳｎＯ２，ＺｎＯ等）、導電体（ＣｕやＡｌ）、ＯＬＥＤ（有機ＥＬ）、電極（Ｍｇ／ＡｇやＣａ／Ａｌ）及び保護膜（酸化膜、窒化膜等）等の処理を連続的または断続的に行う。
透明電極（ＩＴＯ、ＳｎＯ２，ＺｎＯ等）と導電体（ＣｕやＡｌ）は、一次元基板の長手方向に連続的に処理することから、一次元基板に前加工されたものを使うことができ、この場合にはそれらの工程を除いた処理プロセスとなる。前加工ファイバの製造方法としては、石英ファイバを線引した直後にＩＴＯ層や導電体あるいはその他所望の層でコーティングして前加工ファイバとすることが開示されている。
次に、太陽電池の従来技術について説明する。太陽電池は、実質的に無尽蔵な太陽エネルギーを直接電気に変換でき、クリーンなエネルギーである。このことから、環境問題を引き起こすことのないエネルギーとして、化石燃料を使用する火力発電の代替として注目を浴びているエネルギーの一つである。但し、太陽電池の製造コストが高いため、日本における太陽電池の発電電力料金はおおよそ７０円／ｋＷｈ程度（２００３年）であり、商用電力料金の２５円／ｋＷｈよりも３倍程度高いのが現状である。
現在は、変換効率の良い単結晶シリコン基板または多結晶シリコン基板を用いた太陽電池が主に利用されている。この場合、一般に基板にはＰ型を用い、その基板の表面にリン（Ｐ）をドープして表面をＮ型の半導体とすることにより、基板の厚さ方向にＰＮ接合を形成する。そして、基板の裏面と表面に電極を形成し、更に表面を二酸化珪素（ＳｉＯ２）や窒化珪素（Ｓｉ３Ｎ４）の保護膜で覆ったものを太陽電池としている。これらの太陽電池をパネルに集積化したものを太陽電池モジュールとし、更に前記モジュールを集積化したものを太陽電池アレーとしている。この太陽電池アレーを充放電コントローラ、バッテリー、インバータ等と組み合わせたものを太陽電池システムとしている。
一方、シリコン基板を用いない太陽電池の技術も開示されている。これは、基板に多成分系のガラス基板（青板ガラスや白板ガラス等）を用いたものである。スパッタや蒸着あるいはＣＶＤ法を用いて、３００℃程度の比較的低温でガラス基板上にＳｉＯ２の膜を形成し、その上にＩＴＯ（ＩｎＳｎＯ２）、ＳｎＯ２あるいはＺｎＯ等の透明導電性膜をスパッタ法で形成する。さらに、透明導電性膜の上にアモルファスシリコン（以下ａ−Ｓｉと略す）をＰＣＶＤ法で成膜する。素子の構造は、例えばＰ型、Ｉ型、Ｎ型の３層からなるＰＩＮダイオードの構造とする。さらに、ａ−Ｓｉの上に裏面電極を蒸着やスパッタ等の方法で成膜させる。ａ−Ｓｉは低温で成膜できるため、透明なフィルムに形成することができる。以上説明した太陽電池では、サイズが１ｍ２で厚さが４ｍｍの基板が使用されている。その結果、重量はおおよそ９ｋｇと非常に重いものとなっている。
上記で説明した他に、ＧａＡｓ、ＩｎＰ、ＣｄＳまたはＣｄＴｅ等の二元系化合物半導体、あるいはＣｕＩｎＳｅ２のような三元系の化合物半導体も検討されている。また、多孔質ＴｉＯ２に色素を含浸させた色素含浸太陽電池も開発されている。さらに、有機半導体を用いた太陽電池も開発されている。これらの太陽電池にも、半導体基板またはガラス基板が使用されている。
また、米国特許ＵＳ００５４３７７３６Ａ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｂｅｒ Ｓｏｌａｒ Ｃｅｌｌｓ ａｎｄ Ｍｏｄｕｌｅｓ）では、曲面を持つ光ファイバの表面にモリブデン（Ｍｏ）などの導電層をコーティングし、第１、第２の半導体層がアーチ状に光ファイバ上に部分的に形成した太陽電池を平面状に配列して太陽電池モジュールを形成する発明がなされている。この発明では、線引工程でＭｏを成膜することが前記特許の図１４、１７で示されている。スプールに巻かれた前記ファイバ上に別工程で半導体膜を２層成膜し、さらに透明電極を成膜し太陽電池としている。
特願２０００−６０１６９９ ＵＳ００５４３７７３６Ａ
シリコン単結晶基板の厚さはφ４”では約０．３ｍｍ、φ１２”では約０．８ｍｍであるが、例えばＬＳＩやＶＬＳＩで主流に使われているＭＯＳＦＥＴ（金属酸化膜半導体電解効果トランジスタ）の場合、デバイスとして機能している部分は表面の数１００ｎｍから１μｍ程度までである。またゲート用の熱酸化膜の厚さは１００ｎｍ以下である。従って、シリコン単結晶基板の場合、デバイスとしての機能を持っている部分は、表面の０．１から０．３％程度であり、大部分が単なる構造体として機能しているのみである。
また、Ｓｉ基板の製造工程では、融点以上に加熱されて溶融したシリコンの溶液から種結晶の先端に結晶を成長させ、引き上げ法で結晶を成長させてインゴットを作製している。その後、インゴットの外周を円筒研削し、さらに基板に切断し、表面を研削・研磨（ポリッシュ）してウエハを作製している。これらの工程の間に、引き上げたインゴットの重量の約１／２から１／３は削除されてしまう。その後、デバイス化した後のチップ化の工程でさらに２０％から３０％が削除されてしまう。従って、シリコンが有効に活用される割合は、最後のチップ工程の段階で初期の５０％程度となり、高純度のシリコンが有効に活用されているとは言えない。
また、二次元のガラス基板上に半導体薄膜を形成する液晶用のＴＦＴの場合は、レーザを用いてｐ−Ｓｉの結晶粒子を成長させることが行われるが、二次元基板が価格面より安い素材しか使えないために一般には多成分ガラスでありその融点がＳｉの融点よりも低い（６００℃程度）ため、基板を局所的にしか加熱できない。そのため、成膜速度の遅いＰＣＶＤ法やスパッタ法でｐ−Ｓｉやａ−Ｓｉを形成し、レーザアニールにより結晶粒子を成長させる必要があった。またレーザアニールによる再結晶化を行う場合、レーザビームをシート状に広げる必要がありバワーの大きな、高価なＹＡＧやエキシマレーザを使用しなければならないという課題がある。またレーザシートやビームで溶融した周囲にはｐ−Ｓｉが存在するために、核となる結晶流が沢山あるために、大きな結晶粒界を得る事が本質的に難しい課題がある。
二次元基板の低コスト化を図るために、現在は基板の大型化が進められている。しかし基板の制約より低温プロセスを使う必要があるので、高価な真空装置を使う必要があり設備コストは大型化に伴い大幅に上昇する。一方、従来の二次元基板の製法では、基板サイズの拡大と同時に各プロセスの精度向上が要求され、その為に製造装置も大型化とともにより精密化が要求されることから、基板サイズの拡大に伴い莫大な設備投資が必要となっている。
ディスプレイに関する特許文献１の発明では、リール・ツー・リール方式を用いているため、高価な真空装置を用いる割には生産性が低いという課題がある。また、ガラスファイバを用いる場合、ガラスファイバがガイドロールやマスクに接触する構造となっており、さらに前記ファイバをまっすぐに張るためにテンションをかける必要がある。ファイバがガイドロール等との接触により微細なクラックが発生すると、前記クラックからファイバが破断してしまう恐れがある。一旦破断が発生すると、真空装置を停止する必要があるため、稼働率が著しく低下するばかりでなく、大気に曝されるために大気ガスと吸着や反応が起こり、正常なプロセスが行えなくなる可能性が高い。
また、特許文献１の発明では、ファイバを製造する線引プロセスの過程でＩＴＯ等の透明導電性膜や金属等の導電性膜を連続的に製造することが記載されているが、製造中に例えば石英ファイバが伸ばされた直後に，ＩＴＯ層や導電体層その他適切な層でコーティングされる」と記載されているだけでその製造方法については開示されていない。さらに、半導体基板等に関しては一切記載されていない。
太陽電池に関しては、電力料金を下げるために製造原価を低減する必要があるが、シリコン基板を用いた方法では原料費（基板代）が高く非常に困難となっている。また、ガラス基板を用いる方法では、基板の大型化とスループットの向上により製造コストを下げることが検討されている。現状では、ａ−Ｓｉを用いた太陽電池が低コスト化に最も有望であるが、ａ−Ｓｉの成膜は低温で行われるため、成膜レートの改善が難しく膜厚を厚くできないという課題がある。また、ａ−Ｓｉの吸収波長帯が０．８μｍ以下であり、単結晶あるいは多結晶シリコンの１．１μｍよりも小さいために、ａ−Ｓｉを用いた太陽電池の変換効率が低くなるという課題もある。さらに、低コスト化のためにガラス基板の大型化を図ろうとすると、前述の通り製造装置も大型化が必要となり、設備コストが大幅に高くなるという課題がある。さらに、基板の大型化により重量も大きくなるため、搬送コストや据付けコスト等も増大するといった副次的な課題もある。
特許文献２では、光ファイバやファイバ上の表面に導電性膜をコーティングする事は開示されているが、その製法については全く開示されていない。また半導体を成膜する工程は、線引と別工程であり、成膜方法も蒸着法であり、成膜速度が遅く生産性が低く、また結晶粒径も小さく、結晶性も余り良好でない半導体膜しかえられない課題がある。
上記課題を解決するために、本発明は次のような構成をもって課題を解決するための手段としている。
すなわち、この発明の一次元基板の第１の態様は、幅又は厚さ、あるいは径に対して１０倍以上の長さを持つ線状の基材（以下では一次元基材と呼ぶ）に所望の薄膜を１層以上形成したことを特徴とする一次元基板である。
この発明の第２の態様は、前記薄膜が半導体薄膜であることを特徴とする一次元半導体基板である。
この発明の第３の態様は、前記一次元基材として石英ガラス、多成分ガラス、サファイヤ、アルミナ、カーボン、炭化珪素等のセラミックスの高融点材料を用いることを特徴とする一次元半導体基板である。
この発明の第４の態様は、断面の形状が矩形又は多角形であることを特徴とする一次元半導体基板である。
この発明の第５の態様は、前記断面の角のＲと直線部の長さの比（＝（Ｒ／直線部の長さ）×１００）が１０％から５０％であることを特徴とする一次元半導体基板である。
この発明の第６の態様は、前記半導体薄膜の表面上にＳｉＯ２またはＳｉ３Ｎ４が成膜されていることを特徴とする一次元半導体基板である。
この発明の第７の態様は、ＳｉＯ２が熱酸化膜または熱ＣＶＤ法で形成されたものであることを特徴とする一次元半導体基板である。
この発明の第８の態様は、前記半導体薄膜の厚さが１０ｎｍ以上１μｍ以下であることを特徴とする一次元半導体基板である。
この発明の第９の態様は、前記半導体薄膜の粒界が１０μｍ以上１０００μｍ以下であることを特徴とする一次元半導体基板である。
この発明の第１０の態様は、前記半導体薄膜の上あるいは前記半導体薄膜上に成膜された絶縁体膜の上にレジスト剤、ＵＶ硬化樹脂あるいは電子線架橋樹脂等で被覆されたことを特徴とする記載の一次元半導体基板である。
この発明の第１１の態様は、側面（長手方向の表面）が前記半導体薄膜で覆われていることを特徴とする一次元半導体基板である。
この発明の第１２の態様は、ダイオード、ＩＣ、ＬＳＩ等の電子素子及びＬＤ、ＰＤ、ＬＥＤ等の光素子をを単独あるいは複数、または組み合わせて配線や回路を形成しチップ化した半導体素子あるいはそれらを組み込んだモジュールにおいて、前記素子を作成する基板として、前記一次元基板を用いることを特徴とする半導体素子及びモジュールである。
この発明の第１３の態様は、前記一次元基板として、ほぼ矩形あるいはほぼ多角形の断面を有する前記一次元基板を用い、複数の面に素子や回路または配線を３次元的に形成することを特徴とする半導体立体素子（以下では三次元素子と呼ぶ）及び該三次元素子を用いたモジュールである。
この発明の第１４の態様は、前記三次元素子の一面または二面を、該三次元素子の電気的コンタクト部とすることを特徴とする三次元素子及び該三次元素子を用いたモジュールである。
この発明の第１５の態様は、少なくとも素子部が同一面上に形成されていることを特徴とする三次元素子及び該三次元素子を用いたモジュールである。
この発明の第１６の態様は、前記一次元基板に形成された多結晶半導体膜の粒界の大きさが、１０μｍから１，０００μｍであることを特徴とする三次元素子及び該三次元素子を用いたモジュールである。
この発明の第１７の態様は、前記一次元基材の長手方向に所定のピッチで前記半導体素子を形成することを特徴とする半導体素子アレーである。
この発明の第１８の態様は、前記一次元半導体基板の複数の面に同一あるいは異なる前記半導体素子または前記半導体素子アレーを形成することを特徴とする半導体素子・半導体素子アレーである。
この発明の第１９の態様は、前記１次元半導体基板において、少なくとも堆積した前記半導体薄膜の一つが導電性膜であり、さらに別の前記半導体薄膜が樹脂を被覆した液状の樹脂か樹脂を被覆硬化させた樹脂であることを特徴とする一次元導電性基板である。
この発明の第２０の態様は、前記導電性膜がインジュウム錫酸化物（ＩＴＯ）、酸化錫（ＳｎＯ２）あるいは酸化亜鉛（ＺｎＯ）等の可視光域で実質的に透明な前記半導体薄膜であることを特徴とする一次元導電性基板である。
この発明の第２１の態様は、被覆する前記樹脂が、レジスト、またはＵＶ硬化樹脂、またはシリコン、またはフッソオイルあるいは鉱物オイル等のオイル類、または前記オイル類のグリスであることを特徴とする一次元導電性基板である。
この発明の一次元基板の第２２の態様は、前記ファイバに形成する前記薄膜が１種類以上の金属あるいは酸化膜、又はそれらの混在した膜であることを特徴とする一次元基板である。
この発明の第２３の態様は、前記金属または前記酸化膜は少なくとも比抵抗が１０−４Ωｃｍから１０−８Ωｃｍの範囲に含まれることを特徴とする一次元基板である。
この発明の第２４の態様は、金属をダイスにて引き抜くかまたは圧延して線材化したものを一次元基材とすることを特徴とする一次元基板である。
この発明の第２５の態様は、前記一次元基材に更に酸化膜又は金属膜を一層以上形成することを特徴とする一次元基板である。
この発明の第２６の態様は、所望の形状に加工されたガラス母材を加熱炉で溶融紡糸するか又は加熱した坩堝でガラス原料を溶融紡糸し、紡糸して生成されたファイバの外径が一定となる様に引き取り速度あるいは母材の送り速度又はその両方を制御しつつ引き取り機で引き取り、巻取機で巻取る線引の方法において、前記線引中に前記ファイバに少なくとも１層以上の前記薄膜を形成することにより前記一次元基板を製造することを特徴とする一次元基板製造方法である。
この発明の第２７の態様は、前記ファイバに形成される前記薄膜が前記半導体薄膜であることを特徴とする一次元半導体基板製造方法である。
この発明の第２８の態様は、前記ファイバが固体物体に触れる前に前記半導体薄膜を形成することを特徴とする一次元半導体基板製造方法である。
この発明の第２９の態様は、前記ファイバに、前記加熱炉または前記坩堝と前記引き取り機の間で前記薄膜の少なくとも一部を形成することを特徴とする一次元基板製造方法である。
この発明の第３０の態様は、前記半導体薄膜を熱、電磁誘導や光を用いたＣＶＤ法を利用して形成することを特徴とする一次元半導体基板製造方法である。
この発明の第３１の態様は、線引された前記ファイバの熱を利用した熱ＣＶＤ法を利用して前記半導体薄膜を形成することを特徴とする一次元半導体基板製造方法である。
この発明の第３２の態様は、前記半導体薄膜の形成を前記加熱炉と一体となった反応炉または前記加熱炉とは別の反応炉にて行うことを特徴とする一次元半導体基板製造方法である。
この発明の第３３の態様は、前記半導体薄膜の形成をほぼ大気圧から加圧状態で行うことを特徴とする一次元半導体基板製造方法である。
この発明の第３４の態様は、線引後の前記ファイバに成膜粒子を含む樹脂また液状体を被覆して加熱炉で焼成あるいは融解し所望の前記半導体薄膜を形成することを特徴とする一次元半導体基板製造方法である。
この発明の第３５の態様は、成膜する材料を融点以上に加熱して溶融液体としたものを前記ファイバに被覆して前記半導体薄膜を形成することを特徴とする一次元半導体基板製造方法である。
この発明の第３６の態様は、成膜された前記ファイバが引き取り機に引取られる前に、成膜して出来た結晶粒の粒子径を光、熱、電磁誘導等のエネルギーを与えることにより成長させる工程を設けることを特徴とする一次元半導体基板製造方法である。
この発明の第３７の態様は、前記線引後にレーザ光を照射して再結晶化させる工程を設けることを特徴とする一次元半導体基板製造方法である。
この発明の第３８の態様は、前記結晶粒を成長させる前記工程において、成膜された前記半導体薄膜の融点以上の温度より線引方向に温度を下げる温度分布を形成した雰囲気を通過させることを特徴とする一次元半導体基板製造方法である。
この発明の第３９の態様は、形成した前記半導体薄膜の前記結晶粒を線引工程中あるいは別工程で拡大する処理を行い、前記結晶粒の粒子径をφ４０ミクロン以上とすることを特徴とする１次元半導体基板製造方法である。
この発明の第４０の態様は、２層目にＳｉＯ２膜かＳｉ３Ｎ４膜を形成することを特徴とする請求項５０から請求項６３のいずれか１項に記載の一次元半導体基板製造方法。
この発明の第４１の態様は、２層目、３層目がＳｉＯ２膜とＳｉ３Ｎ４膜の組み合わせであることを特徴とする一次元半導体基板製造方法である。
この発明の第４２の態様は、所望の形状に加工されたガラス母材を加熱炉で溶融紡糸するか又は加熱した坩堝でガラス原料を溶融紡糸し、紡糸した前記ファイバの外径が一定となる様に引き取り速度あるいは母材の送り速度又はその両方を制御しつつ引き取り機で引き取り、巻取機で巻取る線引の方法において、前記紡糸したファイバの表面を還元してシリコンの前記半導体薄膜を形成することを特徴とする一次元半導体基板製造方法である。
この発明の第４３の態様は、前記半導体薄膜を形成した前記シリコンの粒子を成長させる工程を追加することを特徴とする一次元半導体基板製造方法である。
この発明の第４４の態様は、前記シリコンの粒子を成長させる前記工程は、核発生と結晶成長の工程を含む２工程以上からなることを特徴とする一次元半導体基板製造方法である。
この発明の第４５の態様は、前記核発生の工程においては加熱温度を４００℃から１０００℃の範囲とし、前記結晶成長の工程においては１０００℃から１５００℃の範囲で行うことを特徴とする一次元半導体基板製造方法である。
この発明の第４６の態様は、前記工程は、成膜速度を長手方向位置に変えることを特徴とする一次元半導体基板製造方法である。
この発明の第４７の態様は、前記引き取り機で前記ファイバが引き取られる前に被覆工程を設けたことを特徴とする一次元半導体基板製造方法である。
この発明の第４８の態様は、半導体素子または前記半導体素子を組み合わせた複合素子をデバイス化する方法であって、前記一次元半導体基板を平面状あるいは円筒状等に集積化して集積化基板とし、前記集積化基板に対してクリーニング、エッチング、成膜、パターニング等の各種デバイス化の処理の全てまたはその一部を行うことを特徴とするデバイス化方法である。
この発明の第４９の態様は、前記集積化基板を形成する工程が、ボビンに巻かれ被覆された前記一次元半導体基板を一定のテンションで繰り出す手段と、前記一次元半導体基板を集積化基板ホルダーに固定する手段と、前記集積化基板ホルダーを移動させ、所定の間隔で前記一次元半導体基板を配列するようにする集積化基板ホルダー移動手段と、前記一次元半導体基板を切断する手段とから構成されることを特徴とするデバイス化方法である。
この発明の第５０の態様は、ガラス母材を加熱炉で溶融紡糸するかまたは加熱した坩堝でガラス原料を溶解して紡糸し、引き取り機で紡糸したファイバの外形が一定となる様に制御しつつ引出し、巻き取り機で巻き取る線引の方法において、前記加熱炉または前記坩堝と前記引き取り機の間で内部電極および太陽電池となる半導体層の一部または全てを形成することを特徴とする一次元太陽電池製造方法である。
この発明の第５１の態様は、前記ファイバと前記内部電極との間に中間層を形成する工程を設けることを特徴とする一次元太陽電池製造方法である。
この発明の第５２の態様は、前記半導体層を、半導体膜堆積用の加熱炉に半導体原料ガスを供給して形成することを特徴とする一次元太陽電池製造方法である。
この発明の第５３の態様は、前記半導体層の少なくとも一部を、溶媒に分散させた半導体粒子を走行する前記ファイバに被覆して乾燥・加熱させて堆積させることを特徴とする一次元太陽電池製造方法である。
この発明の第５４の態様は、線状の基材（ファイバ、ワイヤー）に太陽電池となる半導体層を形成し、電極形成素子分離、素子間の配線の処理を適宜行い、一次元基材の長手方向に１つ以上の素子を形成し太陽電池とするファイバ型太陽電池の製造方法である。
この発明の第５５の態様は、ファイバ状のガラス基材に内部電極、又は・更に太陽電池となるＮ型又はＰ型の半導体層が形成された一次元基板を用いて、前記一次元基板に逆の極性の半導体を成膜する処理、あるいは比較的高抵抗の半導体を形成し更に一次元基板と逆の極性の半導体を成膜又はドープして素子を形成する処理、素子分離する処理、素子間に電極を形成する処理を少なくとも行い一次元基板を太陽電池とするプロセスを行うファイバ型太陽電池の製造方法である。
この発明の第５６の態様は、一次元基材に太陽電池素子構成する電極や半導体膜の一部または全てを形成した一次元基板を用いて太陽電池の処理を進め一次元太陽電池を作製する事を特徴とするファイバ型太陽電池の製造方法である。
この発明の第５７の態様は、太陽電池を作成する工程が、一次元基材（ファイバ、ワイヤー）または一次元基板を作る工程と、一次元基材または基板を所定の長さに切断して集積して集積基板とする工程と、集積基板に太陽電池素子を作るための必要な処理を行う工程にて太陽電池を作製する、ファイバ型太陽電池の製造方法である。
本発明によれば、一次元基板の概念を半導体基板に初めて導入したことにより、半導体層の厚みを必要最小限まで削減することが可能となり、半導体基板の原料コストを大幅に低減できた。また、一次元基材に石英ガラス等の高融点の基材を使用することで、常圧または加圧状態での熱プロセスが使用可能となり、一次元半導体基板の製造の高速化かつ量産化が同時に実現でき、製造コストを低減できた。さらに、一次元半導体基板の断面形状を矩形や多角形等とすることで、複数の面に素子や回路あるいは配線を立体的に形成できるようにしたため、チップの集積化が大幅に向上できた。（立体チップ、または３次元チップ）
また本発明によれば、一次元基板をセグメント化した上でデバイス化を行う工程としたことで、高スループットでのデバイスの生産が可能となり、セグメント基板が非常に小型化（１／５から１／２０の基板サイズ）できるので設備コストが大幅に低減できた。
さらに本発明によれば、一次元半導体基板を太陽電池に適用したことにより、シリコンの結晶粒径を従来よりも大きくでき、かつ一次元半導体基板内での光の多重反射を実現したことにより、最大２０％程度の発電効率を実現できた。また、一次元半導体基板を用いることにより、太陽電池の重量を大幅（約１／１０）に軽減できた。
図１は、本発明の第１実施形態に係る一次元基板の断面図を示す。 図２は、本発明の第２実施形態の一次元半導体基板の断面図を示す。 図３は、本発明の第３実施形態の一次元半導体基板の断面図を示す。 図４は、本発明の第４実施形態の一次元半導体基板を用いた半導体素子及び素子アレーを示す。 図５は、本発明の一次元基板の複数の表面に半導体素子等が形成された素子又は素子アレーを示す。図５（ａ）は一次元基板の断面が６面の例を示し、図５（ｂ）は一次元基板の断面が８面の例を示す。 図６は、本発明の第５実施形態の一次元太陽電池の概要を示す。図６（ａ）は第５実施形態の一次元太陽電池の構造を示す。図６（ｂ）は一次元太陽電池の断面図である。 図７は、本発明の第６実施形態の一次元太陽電池の概要を示す。図７（ａ）は第６実施形態の一次元太陽電池の構造を示す。図７（ｂ）は一次元太陽電池の断面図である。 図８は、本発明の太陽電池モジュールの構造を示す図である。 図９は、本発明の第７実施形態の一次元基板を用いた太陽電池システムの概要を示す図である。図９（ａ）は、太陽電池モジュールの一例を示す図であり、図９（ｂ）は、太陽電池モジュールを交流用電源として用いたときの太陽電池システムの構成を示す図である。 図１０は、本発明の太陽電池の一実施例である簾状の太陽電池の構成を示す図である。 図１１は、本発明の一次元半導体基板の製造方法を説明する図である。 図１２は、線引用の炉と反応用の炉を分離した本発明の一次元半導体基板の製造方法を説明する図である。 図１３は、本発明の一次元半導体基板の別の製造方法を説明する図である。 図１４は、太陽電池となるＰ型多結晶シリコンとＮ型多結晶シリコンの２層の薄膜を形成する本発明の一次元半導体基板の製造方法を説明する図である。 図１５は、本発明のさらに別の一次元半導体基板の製造方法を説明する図である。 図１６は、本発明の一次元基板を用いた二次元あるいは曲面のモジュールの製造方法を説明する図である。 図１７は、本発明の一次元基板を用いた二次元あるいは曲面の別のモジュール製造方法を説明する図である。 図１８は、反応炉内の原料ガスの供給方法を説明する図である。 図１９は、反応炉内の原料ガスの別の供給方法を説明する図である。 図２０は、反応炉のガス噴出・吸引部の詳細を説明する図である。
符号の説明
１、２、５，６、８，９…一次元半導体基板
３、２２、４１、５１…石英ガラス（ファイバ）
４、１０，１１、２３…多結晶シリコン
７…薄膜
２１…半導体素子
２４…ゲート絶縁膜
２５…層間絶縁膜
２６…電流供給線
２７…信号線
３１…シリコン素子
３２、５８…絶縁膜
３３…保護膜
３４、４５、５５…電極
３５、４７、５７…配線
３６…マウント基板
３７…マウントの配線
４２、５３…Ｐ型多結晶シリコン
４３、５２…Ｐ＋型多結晶シリコン
４４、５４…Ｎ＋型多結晶シリコン
４６、５６…太陽電池素子
６１、７２、７９…一次元太陽電池
６２、７３…反射板
６３…反射防止膜
７１…太陽電池モジュール
７４…充放電コントローラ
７５…インバータ
７６…バッテリー
７７…負荷
７８…太陽電池
１０１…プリフォーム
１０２…第一のヒータ
１０３…第二のヒータ
１０４…第三のヒータ
１０５…第四のヒータ
１０６…炉心管
１０７、１０８…排気口
１０９…冷却装置
１１０…レジスト塗布部
１１１…レジスト硬化部
１１２…キャプスタン
１１３…ダブルスプーラ
１２１…線引用の炉
１２２…反応用の炉
１２３…連結筒
１３１、１３２、１３３…供給口
１４１…被覆装置
１４２…溶融・凝固部
１５１…一次元基板製造工程
１５２…セグメント化工程
１５３、１６２…デバイス化工程
１５４、１６３…モジュール化工程
１５５…ローラ基板
１６１…一次元基板・基材製造工程
１６４…一次元基材サプライボビン
１６５…被覆除去工程
１６６…半導体成膜工程
１６７…ドーピング工程
１６８…素子分離工程
１６９…電極形成工程
１７０…切断工程
以下、本発明の好ましい実施の形態を図面に基づいて説明する。
（第１実施形態）
まず、第１実施形態に係る一次元基板について、図面を参照しながら説明する。図１は、第１実施形態に係る一次元基板の断面図を示す図である。本発明の一次元基板は、幅又は厚さ、あるいは径に対して１０倍以上の長さを持つ線状の基材に所望の薄膜を１層以上形成されたものである。図１では、一次元基板の断面図のみを示したが、本発明の一次元基板の長さは図示した断面の幅又は厚さ、あるいは径に対して１０倍を超える十分な長さを持っている。
第一実施形態では、一次元基板のうち半導体基板として用いられる一次元半導体基板を説明する。図１において、一次元半導体基板１および２は、石英ガラス基材３の表面に半導体薄膜として多結晶シリコン（ｐ−Ｓｉ）４が堆積されている。また、一次元半導体基板１及び２は、断面の形状がそれぞれ矩形及び円形となっている例である。
一次元半導体基板の断面形状は円形、正方形や長方形などの矩形または多角形で角にＲのある形状、あるいは半円と矩形を合成した形状、あるいは曲面と矩形を合成した形状等が可能である。矩形または多角形で角にＲのある形状では、前記角のＲと直線部の長さとの比（＝（Ｒ／直線部の長さ）×１００）は、１０％から５０％とするのが望ましい。さらには中心に穴があいているものも可能である。矩形や多角形の形状では、各面に素子や回路を形成できるので平面基板よりも集積率を向上させることが可能である。
本発明の一次元半導体基板は、従来の二次元半導体基板である高価なシリコンウエハの代替として用いることができる。この場合、多結晶シリコン４は１０ｎｍ（好ましくは５０ｎｍ以上）から１０００ｎｍの範囲で堆積されていることが好ましく、結晶粒径は１０μｍ以上１０００μｍ以下であることが望ましい。
一つの粒界の中にデバイスや回路を形成する場合、デバイスの種類によって必要な粒界の大きさは異なるが、デバイスのサイズとアライメントの精度を考慮すると、必要な粒界の大きさは最低でも１０μｍ以上が必要である。デバイスサイズより大きな粒界を持つ基板を用いると、粒界内にデバイスや回路を形成できるので、粒界による影響を低減できる。特にＦＥＴ素子では、ゲート部に界面があると高周波特性や耐圧特性を著しく劣化させることになる。
一次元半導体基板１あるいは２は太陽電池用の基板にも好適であり、その場合にはＰ型又はＮ型の多結晶シリコン４の厚さを０．５μｍ（好ましくは３μｍ以上）から５０μｍ、結晶粒径を１０μｍ（好ましくは５０μｍ以上）から数ｍｍとするのが望ましい。本発明の一次元半導体基板を太陽電池の基板に用いた場合、１０％から２０％の変換効率が得られた。
本発明の一次元基板の一次元基材としては、石英ガラス以外に、多成分ガラス、サファイヤ、アルミナ、カーボン、または炭化珪素等のセラミックス等の高融点材料、あるいはアルミニウム、銅、鋼、タングステン、モリブデンまたはそれらの合金等の金属材料を用いることができる。好ましくは、成膜に用いられる材料の融点以上の融点を持つ材料を一次元基材とするのがよい。金属材料を用いる場合は、半導体材料との反応が高温で起こるので、酸化膜や半導体と反応しない中間層を形成する必要がある。また、太陽電池用の基板に用いる場合には、一次元基材として太陽光に対して透明な材料が好ましい。
石英系のガラスの場合、半導体基板との熱膨張係数の差を調整するために、ボロン（Ｂ）、アルミ（Ａｌ）、フッ素、ゲルマニュウム（Ｇｅ）、チタン（Ｔｉ）やリン（Ｐ）などの網目形成材料をドーピングした石英系ガラスを用いることができる。これらの母材は、光ファイバ母材を製造する気相軸付け法（ＶＡＤ法）や気相外付け方（ＯＶＤ法）を用いて製造できる。もちろんこ以外の方法でも製造は可能である。
さらに、半導体薄膜としては、シリコン以外にＧａＡｓ、ＩｎＰ、ＧａＮ等の化合物半導体でもよいし、酸化物半導体やいわゆるワイドバンドギャップ半導体でもよい。これらの半導体を用いた一次元半導体基板の用途は、電子デバイス、ＩＣや発光、受光デバイス用の基板等が考えられる。
（第２実施形態）
第２実施形態の一次元半導体基板の断面図を図２に示す。第２実施形態の一次元半導体基板５及び６は、それぞれ第１実施形態の一次元半導体基板１及び２の表面上にさらに別の薄膜７を形成したものである。薄膜７は、酸化膜、熱酸化膜あるいは窒化膜等を数ｎｍから１００ｎｍの範囲で堆積させたものであり、内部の半導体薄膜４を保護するためのものである。薄膜７の例として、ＳｉＯ２やＳｉ３Ｎ４等がある。前記ＳｉＯ２は、熱酸化膜あるいは熱ＣＶＤ法で形成される。
（第３実施形態）
第３実施形態の一次元半導体基板の断面図を図３に示す。第３実施形態の一次元半導体基板８及び９は、石英ガラス基材３の表面に多結晶シリコン１０の半導体薄膜が堆積され、さらに多結晶シリコン１０の半導体薄膜の上に別の多結晶シリコン１１の半導体薄膜が形成されている。また、第一の半導体薄膜である多結晶シリコン１０にはＰ型のドーパントとしてボロン（Ｂ）やアルミ（Ａｌ）がドープされ、第二の半導体薄膜である多結晶シリコン１１にはＮ型のドーパントとしてリン（Ｐ）またはビスマス（Ｂｉ）がドープされている。本発明の一次元半導体基板は太陽電池用の基板に用いることができ、第一の半導体薄膜である多結晶シリコン１０薄膜の厚さが２μｍ、第二の半導体薄膜である多結晶シリコン１１の厚さが０．２μｍの時、１２％から１５％の変換効率が得られた。
第１実施形態から第３実施形態では、一次元基材である石英ガラス基材３の表面上に形成される薄膜が半導体薄膜である例を説明したが、前記薄膜は半導体薄膜に限らない。
前記薄膜として透明導電膜（ＩＴＯ、ＺｎＯ、ＳｎＯ２）を５０ｎｍから数１００ｎｍの範囲で全周に堆積させ、シート抵抗を５０Ω／□以下とした一次元基板は、主に有機ＥＬやファイバ型の有機ＥＬランプ用の基板として好適である。
また、前記薄膜として金属（Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｐｔ等）を０．１μｍから１０μｍの範囲で堆積させた一次元基板が考えられる。この場合、基材と金属の密着性を向上させるために、ＴｉやＣｒを界面に堆積させてから金属を被覆する。本発明の一次元基板は、主として高温での熱膨張を下げかつ導電性が必要な箇所に使用できる。あるいは、基板としての使用でなく補強材として使用することも可能である。
さらに、堆積した前記半導体薄膜の少なくとも一つが導電性膜であり、さらに別の半導体薄膜が液状の樹脂を被覆硬化させて形成した一次元導電性基板も考えられる。被覆する前記樹脂として、レジスト、またはＵＶ硬化樹脂、またはシリコン、またはフッソオイルあるいは鉱物オイル等のオイル類、または前記オイル類のグリス等がある。
前記一次元太陽電池の一次元基材の表面に酸化膜が形成されている場合は、前記酸化膜を除去してから太陽電池となる半導体層を形成するのが望ましい。
（第４実施形態）
第４実施形態の一次元半導体基板を用いた半導体素子及び素子アレーの例を図４に示す。図４に示す半導体素子２１は、熱酸化膜を有する一次元半導体基板を用いた一例である。基材となる石英ガラス２２は１００μｍ×１００μｍの矩形ファイバ（角部のＲは１５μｍ）で、ｐ−Ｓｉ膜２３の厚さは５０μｍで結晶粒径は５０μｍである。ゲート絶縁膜２４はＳｉ薄膜を熱酸化させたＳｉＯ２膜で、厚さは５０ｎｍである。また、層間絶縁膜２５は熱酸化ＳｉＯ２膜とＳｉ３Ｎ４膜の組み合わせからなり、厚さは１００ｎｍである。半導体素子２１のｐ−Ｓｉ膜２３に形成されるＳｉ回路部分の面積は３０×３０μｍであり、素子間を所定のピッチ幅としたとき、素子アレーの長さは１２００ｍｍである。本発明の素子アレーは、主にディスプレイ用のＴＦＴに用いられる。
本発明の一次元基板は、ダイオード、ＩＣ、ＬＳＩ等の電子素子及びＬＤ、ＰＤ、ＬＥＤ等の光素子をを単独あるいは複数、または組み合わせて配線や回路を形成しチップ化した半導体素子あるいはそれらを組み込んだモジュールの基板として、用いることができる。
上記で説明したもの以外の半導体素子・半導体素子アレーとして、一次元半導体基板の複数の面に同一あるいは異なる半導体素子または半導体素子アレーを形成することにより、半導体素子または半導体素子アレーの集積度を高めたものがある。
本発明の一次元基板として、ほぼ矩形あるいはほぼ多角形の断面を有する前記一次元基板を用い、複数の面に素子や回路または配線を３次元的に形成する半導体立体素子（以下では三次元素子と呼ぶ）及び該三次元素子を用いたモジュールを提供することが可能である。ここで、前記三次元素子の一面または二面を、該三次元素子の電気的コンタクト部とすることが可能である。前記半導体立体素子の実施例を図５に示す。図５では、マウント基板の電極部に基板の配線が落ちている、このように一次元基板を用いた素子では配線を一つの面に集積できるので、半田や導電ペーストを用いて一括して配線の接続が行える。基板は一次元であるが、素子化したときには３次元化され、３倍以上の集積化が実現できる。
一次元基板に素子を直接形成しない場合には、素子マウントして使用することも可能である。この場合には、基板のＳｉとは異なる材料、ＧａＡｓ、ＩｎＰあるいはＧａＮ等の素子を一次元基板上に集積することも可能である。
また、前記三次元素子及び該三次元素子を用いた前記モジュールでは、少なくとも素子部が同一面上に形成されている。
さらに、前記三次元素子及び該三次元素子を用いた前記モジュールでは、前記一次元基板に形成された多結晶半導体膜の粒界の大きさが、１０μｍから１，０００μｍであることが好ましい。
本発明の一次元基板の別の実施例として、一次元基材である前記ファイバに形成する前記薄膜を１種類以上の金属あるいは酸化膜、又はそれらの混在した膜とすることが可能である。ここで、前記金属または前記酸化膜は少なくとも比抵抗がΩｃｍから１０−８Ωｃｍの範囲に含まれることが好ましい。
また、本発明の一次元基板の別の実施例として、金属をダイスにて引き抜くかまたは圧延して線材化したものを一次元基材とすることが可能である。前記金属を前記一次元基材に使用した場合、酸化膜又は金属膜を一層以上形成した一次元基板が考えられる。
本発明の一次元太陽電池では、半導体としてシリコンの他にＧａＡｓ等の２元系、又はＣｕＩｎＳ２等の３元系半導体、又はＺｎＯやＴｉＯ２等の色素増感された半導体を用いることも可能である。
（第５実施形態）
第５実施形態の一次元太陽電池の概要を図６に示す。図６（ａ）は第５実施形態の一次元太陽電池の構造を示す図であり、図６（ｂ）は一次元太陽電池の断面図である。一次元基材の石英ガラス４１にＰ型の多結晶シリコン４２が成膜されている。その上にはＰ＋の多結晶シリコン４３とＮ＋の多結晶シリコン４４が長手方向の別の位置に形成されている。これは電極４５との抵抗を低減するためである。更にそれぞれの膜の上には電極４５が形成されている。このように構成された太陽電池素子４６が長手方向に複数形成されており、各太陽電池素子４６は分離されて配線４７で直列に接続されている。太陽電池モジュールの設計によっては、各太陽電池素子４６は並列接続と直列接続を組み合わせて構成されていてもよい。配線４７は、周方向の一部に形成してありしかも長手方向にほぼ一直線状に並んで形成されている。
多結晶シリコン４２の厚さを０．５μｍ以上、好ましくは３μｍ以上５０μｍ以下とし、結晶粒径を１００μｍ以上好ましくは５００μｍ以上に成長させて一次元太陽電池に用いると、太陽電池が太陽光を効率よく吸収でき、変換効率も１０％程度から１５％ないし１８％程度まで向上できる。
半導体薄膜である４２，４３及び４４がシリコンで形成されている場合、発電により発生する電圧は太陽電池素子１個当り約０．５Ｖが得られた。よって、該太陽電池素子を２００個直列に接続することで１００Ｖが達成できた。さらに、１００Ｖの一次元太陽電池を２組直列に接続すれば２００Ｖ発生することも確認できた。現状の家庭用太陽電池システムでは、１００Ｖ以上が使われている。
（第６実施形態）
第６実施形態として、第５実施形態とは別構造の一次元太陽電池の概要を図７に示す。図７（ａ）は第６実施形態の一次元太陽電池の構造を示す図であり、図７（ｂ）は一次元太陽電池の断面図である。一次元基材（石英ガラス）５１の上にＰ＋型多結晶シリコン５２またはＷ（タングステン）金属を成膜し電極とする。
次にＰ型多結晶シリコン５３を成膜し、さらにその上にＮ＋型多結晶シリコン５４を成膜してダイオードの構造とする。Ｐ＋型多結晶シリコン５２とＮ＋型多結晶シリコン５４のそれぞれに金属電極５５を形成し厚み方向にダイオードの構造を持つ太陽電池素子５６を形成する。配線５７がシュートしないように太陽電池素子５６間を分離した側壁にはＳｉＯ２やＳｉ３Ｎ４で形成された絶縁膜５８を設ける。このように構成された太陽電池素子５６を一次元基板方向に複数作製し、配線５７で接続して一次元太陽電池とする。
第５実施形態の一次元太陽電池と同様に第６実施形態の一次元太陽電池でも、一次元基材５１の径が０．０７、０．１、０．２ｍｍのそれぞれのファイバを用いて６μｍの厚さで１ｍの長さの一次元太陽電池を作製した。１本の太陽電池には太陽電池素子５６を２００個形成し、これを１００本並列に接続することで約１００Ｖの電圧が得られた。一次元基材５１の径が０．０７ｍｍ、膜厚が２μｍの場合には平均で約０．０１Ｗ、同様に膜厚が６μｍの場合には平均で約０．０１４Ｗが得られた。一次元基材５１の径が０．１ｍｍ、膜厚が２μｍの場合には平均で約０．０１５Ｗ、同様に膜厚が６μｍの場合には０．０２Ｗが得られた。さらに、一次元基材５１の径が０．２ｍｍ、膜厚が２μｍの場合には平均で約０．０３Ｗ、同様に膜厚が６μｍの場合には０．０４Ｗが得られた。なお、上記の結果は、配線を受光面の裏側に布設し、アルミニウムの鏡板を反射板に用いた構成の太陽電池システムにより確認したものである。
上記では、前記薄膜の厚さ方向にＰＮ接合またはＰＩＮ接合の一次元太陽電池を説明したが、同様にＮＰ接合またはＮＩＰ接合の一次元太陽電池も形成できる。
第５実施形態の一次元太陽電池あるいは第６実施形態の一次元太陽電池断面では、一次元基材４１または５１に断面が円形の石英ガラスを用いているが、このように断面が円形の透明な一次元基材を用いると、入射した光が表面の半導体膜で吸収されるとともに、半導体膜が薄いため一部が透過する。透過した光は、透明な一次元基材と半導体膜との界面で一部は反射し、一部は一次元基材内を透過し半導体膜に吸収される。このように一次元基材と半導体膜との界面で反射と吸収を繰り返すことにより、半導体膜の膜厚が薄いにもかかわらず効率的に光を吸収できるという一次元基板の大きなメリットが得られる。従来の二次元基板を用いた太陽用電池の場合には、２０μｍの膜圧が必要であった。
前記一次元太陽電池の断面形状は、図６、図７に示す円形以外にも、多角形、矩形、円弧と矩形の合成した形状等が考えられる。
図８に太陽電池モジュールの一例を示す。一次元太陽電池６１を並べた太陽電池アレーをアルミ製の反射板６２で支持している構造とした。一次元太陽電池６１には、ＳｉＯ２またはＳｉ３Ｎ４の膜で反射防止膜６３を形成している。このような構成とすることにより、発電効率が１２から１５％であったものを１７から２０％まで向上させることができた．さらに、１次元太陽電池６１の配列やハンドリングを考慮して、１次元太陽電池６１の断面の形状を矩形等の多角形あるいは断面の一部に平面が形成されている形状とすることも可能である。
（第７実施形態）
第７実施形態の一次元基板を用いた太陽電池システムの概要を図９に示す。図９（ａ）は、一次元太陽電池７２を反射板７３の上に並べて構成された太陽電池モジュール７１の一例を示す。また図９（ｂ）は、太陽電池モジュール７１を交流用電源として用いたときの太陽電池システムの構成を示す図である。太陽電池モジュール７１に充放電コントローラ７４及びインバータ７５が接続され、電気機器等の負荷７７に電源が供給される構成になっている。また、昼間に発電した電力を蓄えるためにバッテリー７６も接続されている。
太陽電池モジュール７１の反射板７３を除いた厚さは、０．０４ｍｍ以上１０ｍｍ以下であるのが望ましい。
本発明の一次元基板を用いた太陽発電システムでは、太陽電池モジュールを非常に軽量に製造できる。例えば、１ｍ２の太陽電池に必要な素子は、二次元のガラス基板を用いた場合（厚さ４ｍｍとする）には約９ｋｇとなるが、本発明の一次元基板の場合には約７００ｇとなり、１／１０以下に軽量化できる。よって、太陽電池モジュールも同様に大幅な軽量化を図ることができ、輸送費、据付費、工事費等を２０％から３０％低減できるという大きな経済的効果が得られる。
本発明の一次元太陽電池アレーは、架台にパッケージされ、配線を接続する端子が架台に設けられている。
本発明の一次元基板を用いた太陽発電システムでは、軽量化できると同時に、可とう性がすぐれているため、例えば図１０に示す様な簾状の太陽電池７８、あるいは折りたたみ可能な太陽電池モジュール（図示せず）等を構成することも可能である。図１０では、各一次元太陽電池７９の間を接続する配線等の詳細は省略している。本発明の太陽電池７８は、一次元太陽電池７９を配列して配線接続したものを、透明なシート（ＰＥＴやアクリル系樹脂、塩化ビニル系樹脂、ポリカーボネート系の樹脂等）で挟み、さらにラミネートして接着剤あるいは熱融着することで製造できる。応用例として、自動車内の日よけシートに用い、空車中に太陽電池の発電により小さなファンを回転させたり、ペルチェ素子を接続することにより車内を冷房するといった応用が考えられる。さらに、室内のブラインドや簾として使用し、発電した電力で扇風機を駆動したり、パソコンの電源あるいは携帯電話の充電等に用いることも可能である。
次に、本発明の一次元基板の製造方法を図面に基づいて説明する。
（第８実施形態）
第８実施形態として、本発明の一次元基板の製造方法について、図１１を用いて説明する。本発明では、高スループットを実現するために光ファイバの製造技術である線引技術を応用する。図１１において、第一のヒータ１０２はプリフォーム（石英ガラス母材）１０１を加熱溶融するためのもので、他のヒータ１０３〜１０５は原料ガスを加熱したり雰囲気の温度を調整するためのものである。ヒータ１０２〜１０５の設置部とプリフォーム１０１のある場所とは、それぞれの雰囲気が炉心管１０６で区切られている。炉心管１０６としては、通常カーボンが用いられる。また、低温部では石英やＳｉＣまたはカーボンあるいはＳｉＣにＳｉＣコーティング（熱ＣＶＤで成膜されたもの）を施した炉心管を使うことができる。
炉心管１０６内の圧力を大気圧以上に保つために、必要によっては加圧雰囲気とするために、ＡｒやＨｅ等の不活性ガスあるいはそれらの混合ガスを炉心管１０６内に供給する。不活性ガスの供給はまた、炉心管１０６内に大気が入らないようにすると同時に、有害な原料ガスや反応ガスを炉心管外に出さないようにする効果がある。なお、化合物半導体を成膜する場合には、蒸気圧の高い原料の蒸気や前記原料成分を含むガス、あるいはＡｒやＨｅ等の不活性ガスとの混合ガスを供給する。
炉心管１０６内に供給されたＡｒやＨｅ等の不活性ガスは、主に炉心管上部の排気口１０７から排気され、原料ガスや反応して発生したガスは、炉心管下部にある排気口１０８から排気される。好ましくは、炉心管１０６内に雰囲気ガスと原料ガスを分離する遮蔽手段を設けることにより、両ガスの混合を防止するのが望ましい。炉心管１０６の出口には図示しないシャッターが設けられ、出口をしぼっている。
図１１において、第二のヒータ１０３は反応用に設けられたヒータであり、一次元基材である石英ガラスファイバの温度がシリコンの融点１４１２℃よりも高い１４３０℃から１６００℃の範囲の温度のときに原料ガスを供給する構成としている。従って、ファイバ表面では堆積したシリコンが液状になっているものと考えられる。従来の成膜方法では、ＰＣＶＤまたはスパッタ法を用いて真空中で成膜するが、本発明の一次元基板の製造方法では常圧又は加圧状態で熱ＣＶＤ（または電磁誘導や光を用いたＣＶＤ）を用いて成膜する点が大きく異なる。このために、成膜速度を大幅に向上できる。
図１１において、下段の二つのヒータ１０４及び１０５は、一次元基材である石英ガラスファイバ上に形成されたシリコンの結晶粒径を成長させるために設けられている。適切な温度勾配で冷却することにより、溶融しているシリコンを冷却しながら結晶粒径を成長させることができる。熱ＣＶＤ法では、粒界のサイズを２０〜１００μｍ程度まで成長させることが可能である。石英ガラスファイバを線引する速度や多結晶シリコンの成膜厚さに対応して前記温度勾配を制御することで、線引する速度の変動や成膜厚さの変動に適切に対応することができる。また、成膜速度を長手方向位置に変えることも可能である。なお、前記シリコンの結晶粒径を成長させる工程は、核発生と結晶成長の工程を含む２工程以上からなる。図１１に示す第三のヒータ１０４と第四のヒータ１０５は、それぞれ前記核発生の工程及び前記結晶成長の工程に対応する。前記核発生には温度依存性があるため、前記核発生の工程においては加熱温度を４００℃から１０００℃の範囲とするのが好ましい。また、結晶を成長させるためにはより高温が望ましく、前記結晶成長の工程においては１０００℃から１５００℃の範囲で行うのが好ましい。
上記で説明した本実施形態の一次元基板の製造方法において、光ファイバの線引と異なる点は、炉の上部を密閉型としている点、加熱炉内にＡｒやＨｅガス等でバブリングするか直接原料を加熱させてその蒸気圧により原料ガス（シリコンの原料ガスＳｉＣｌ４、ＳｉＨＣｌ３等、太陽電池用ではさらにドーピングガスＰＣｌ３やＢＣｌ３等）を供給する点、常圧または加圧状態で成膜する点、および複数のヒータにより線引の長手方向に温度分布を設けている点があげられる。
第８実施形態の炉心管には４つのヒータが設けられているが、ヒータの設計を変更することにより、一つのヒータで上記のすべての作用を行わせることも可能である。
図１１において、線引炉を出たファイバは、冷却装置１０９で冷却され、レジスト塗布部１１０で樹脂やデバイス化の工程で使用するレジスト等を被覆し、レジスト硬化部１１１で硬化させる。冷却装置１０９では、Ｈｅガスを用いて冷却が行われる。また、レジスト塗布部１１０で樹脂やレジスト等を塗布するのは、石英ガラスファイバ上に形成された成膜を保護するためである。望ましくは、前記樹脂として紫外線硬化樹脂または電子線硬化樹脂を用いる。前記成膜の厚さは、０．５μｍから３０μｍの範囲が適切であり、好ましくは１μｍから１０μｍが好ましい。樹脂やレジスト等が被覆された一次元半導体基板は、キャプスタン１１２で引き出され、ダブルスプーラ１１３で巻取が行われる。ここでダブルスプーラ１１３は、巻取中のボビンが満杯になったときに、満巻きボビンから空ボビンへの切替を線引速度を落とすことなく行える巻取機である。ボビン一台当りの巻取長さは５０ｋｍから２００ｋｍであり、１０００ｋｍの一次元半導体基板を製造すると、前記ボビンは５本から２０本程度になる。線引速度は、５ｍ／ｓから３０ｍ／ｓが可能である。
本発明の一次元半導体基板の断面形状は、プリフォーム１０１をあらかじめ所望の形状に加工しておくことで設定できる。例えば、図１の石英ガラス基材３の断面形状は角にＲのある矩形をしているが、これはプリフォーム１０１の断面形状を同様の角にＲのある矩形にしておくことで実現できる。但し、線引によって角が多少丸まってＲ部が大きくなる可能性がある。線引時の温度を２０００℃以下とすることで、断面形状の変化を小さくすることができる。線引時の温度を下げる方法として、線引用のヒータ１０２を線引方向に長くすることや、線引用のヒータ１０２を複数設置する、あるいは反応用のヒータ１０３の温度を高めに制御する等の方法で１８００℃程度まで低温化することが可能である。
さらに、本発明の一次元半導体基板の断面形状を制御する方法として、通常の光ファイバの線引技術を適用することが可能である。即ち、所望の形状に加工された石英ガラスのプリフォーム１０１を線引用のヒータ１０２で加熱して溶融し、これを紡糸してキャプスタン１１２で引き出されたファイバの形状を外径測定器または形状測定器で測定し、形状が一定となる様に引き取り速度あるいはプリフォーム１０１の送り速度又はその両方を制御しつつキャプスタン１１２で引き出し、巻取機１１３で巻取ることで一次元半導体基板の断面形状を制御することが可能である。一次元半導体基板の断面が円形の場合、外径の変動を±１μｍ以下にすることが可能である。
図１１に示した本発明の一次元基板の製造方法では、線引用の炉と反応用の炉が一体となっているが、これらはは別々の炉であってもよい。線引用の炉と反応用の炉を分離した実施例を図１２に示す。本実施例では、線引用の炉１２１と反応用の炉１２２が分離されている。また、線引用の炉１２１と反応用の炉１２２の内部に大気等が入らないよう両炉間の連結部の気密性を確保する必要があり、本実施例では線引用の炉１２１と反応用の炉１２２の間に連結筒１２３を設けて連結している。あるいは、各炉内を不活性ガス等の雰囲気とし、炉内の圧力を大気圧よりも高めにすることで、大気が進入しない構造とするのが望ましい。
図１１に示した下段の二つのヒータ１０４及び１０５によってシリコンの結晶粒径を成長させる代わりに、光、熱、電磁誘導等のエネルギーを与えることにより成長させる工程を設ける、あるいはレーザ光を照射して再結晶化させる工程を設けることも可能である。レーザアニール法を用いて一次元基板を照射すると、レーザビームの走査方向にほぼ選択的に結晶成長が進む（一次元的な結晶成長）ことにより、粒界を大きくすることが可能である。
また、形成した前記半導体薄膜の前記結晶粒を線引工程中あるいは別工程で拡大する処理を行い、前記結晶粒の粒子径をφ４０μｍ以上とすることも可能である。
また、反応炉を延長するか、更にアニール用の炉を追加する事で、堆積した膜のアニールをする事が出来る。温度としては母材のガラスの歪点以下とする事が好ましい。石英ガラスの場合はおおよそ１１００℃でドーパントの入った石英系ガラスの場合は、ドーパント濃度によるが６００℃から１０００℃程度である。
さらに、プリフォーム１０１から紡糸したファイバの表面を還元することにより、シリコンの前記半導体薄膜を形成することも可能である。
（第９実施形態）
第９実施形態として、本発明の一次元基板の製造方法について、図１３を用いて説明する。図１３に示す本発明の製造方法は、図２において説明した酸化膜等の別の薄膜７を形成した一次元半導体基板の製造方法に関するものである。本実施形態の一次元基板の製造方法は、図１１で説明した第８実施形態の製造方法とほぼ同様であるが、第一の薄膜である多結晶シリコン４の上にさらに別の薄膜７を形成するために、図１３において供給口１３１からＳｉＣｌ４等のシリコン原料、及び供給口１３２から酸素Ｏ２を供給している。これにより、ヒータ１０５を通過する間に熱酸化膜が第一の薄膜である多結晶シリコン４の上に形成される。
図１３に示す本発明の製造方法により製造した一次元半導体基板の例として、断面が４０ｃｍ×４０ｃｍの矩形の石英ガラスプリフォーム１０１を第１ヒータ１０２で溶融紡糸し、８０μｍ×８０μｍの矩形ファイバ（角部のＲは１０μｍ）を製造した。線引きした前記ファイバの表面に、第２ヒータ部１０３で厚さ５５ｎｍのＳｉ膜を堆積させ、第３ヒータ部１０４でアニール処理して結晶粒を成長させながら、第４ヒータ部１０５で厚さ５０ｎｍのＳｉＯ２膜を堆積させた。さらに、レジスト塗布部１１０でレジスト膜を塗布し、熱硬化部１１１で熱硬化させた後、キャプスタン１１２で前記ファイバを引き取り、巻取機１１３に巻取った。得られた一次元半導体基板の多結晶シリコン薄膜の結晶粒径は５５μｍ、電子移動度は１０５ｃｍ２／Ｖｓであった。なお、第４ヒータ部１０５ではＳｉＯ２膜を堆積させるかわりにＳｉ３Ｎ４膜を堆積させてもよい。
熱酸化膜の厚みが薄い場合には、酸素や水蒸気を供給し石英ガラス基材３の上に形成された多結晶シリコン４と反応させることにより、熱酸化膜を形成することも可能である。
熱ＣＶＤ法以外の方法で半導体薄膜を形成する場合も、前記半導体薄膜の上に酸化膜を形成する場合には、前記酸化膜を形成するための加熱炉を設ける。
また、熱酸化膜の代わり、あるいは熱酸化膜の上にさらに窒化珪素（Ｓｉ３Ｎ４）の膜を形成することも可能である。窒化珪素の膜を形成する場合には、熱酸化膜を形成する場合と同様に、線引中に線引加熱炉と同じ加熱炉内または別の加熱炉内に原料ガスと窒素ガスまたはアンモニアガスを供給して数ｎｍから数１００ｎｍの酸化膜を形成する。
（第１０実施形態）
図１４に示す第１０実施形態に基づき、太陽電池となるＰ型多結晶シリコンとＮ型多結晶シリコンの２層の薄膜を形成する一次元半導体基板の製造方法について説明する。図１３に示した第９実施形態とほぼ同様の構成であるが、図１４に示す本実施形態では、まずＰ型多結晶シリコンを形成するために、供給口１３３からシリコン原料（ＳｉＣｌ４やＳｉＣｌ３Ｈ等）に加えてＰ型のドーパントとなるボロン（Ｂ）あるいはアルミニウム（Ａｌ）原料等を供給する点が異なる。さらに、Ｎ型多結晶シリコンを形成するために、供給口１３１から前記シリコン原料に加えてＮ型のドーパントとなるリン（Ｐ）やビスマス（Ｂｉ）原料筒を供給する点が異なる。なお、成膜した半導体のキャリア濃度は、供給するドーパントの濃度により制御が可能である。
図１３および図１４において、ゲルマヌウム（Ｇｅ）をドープした多孔質母材をカーボン、Ｓｉ、ＣＯ（一酸化炭素）あるいはＳｉＣ等の還元雰囲気で処理して表面に非晶質シリコン又は多結晶シリコンを形成したものをプリフォーム１０１とする、あるいは石英母材の上にシリコンを堆積させたものをプリフォーム１０１とすることで、シリコンが表面に形成されたファイバに更にシリコンを成膜すると石英ガラスとの密着性が向上する。これにより、厚膜が５μｍのシリコン膜が容易に形成できた。また、３０ｍ／ｓ以上の線引速度での製造が可能となった。成膜した半導体粒子の粒子成長を行うと、変換効率の高い太陽電池の一次元基板が実現できた。
図１３および図１４に示した線引の方法により、前記加熱炉と前記キャプスタン１１２の間で内部電極および太陽電池となる半導体層の一部または全てを形成することが可能である。また、前記ファイバと前記内部電極との間に中間層を形成する工程を設けることも可能である。
（第１１実施形態）
図１５に示す第１１実施形態に基づき、本発明の別の一次元半導体基板の製造方法を説明する。本発明の製造方法は、プリフォーム１０１を第一のヒータ１０２を経由して線引きし、前記線引したファイバを冷却装置１０９で冷却し、被覆装置１４１において半導体粒子含有液体を被覆し、さらに溶融・凝固部１４２において乾燥・溶融・凝固あるいは固相焼結させることにより半導体薄膜を形成する製造方法である。本発明の製造方法では、炉心管１０６には半導体薄膜の原料ガスを供給しない。
また、所望の半導体を溶融して一次元基材のファイバに直接被覆して半導体膜を形成することも可能である。
図１５に示す本実施形態の製造方法を適用した一例として、断面が４０ｃｍ×４０ｃｍの矩形をなす石英プリフォーム１０１をヒータ１０２で溶融し、１５０μｍ×１５０μｍの矩形ファイバ（角部のＲは１５μｍ）となるよう紡糸した。線引きしたファイバを冷却装置１０９で冷却した後、被覆装置１４１においてシリコン微粒子をけん濁させたペースト状の液体をコーティングダイで塗布し、これを溶融・凝固部１４２で１５００℃まで加熱焼成して冷却した。さらに、レジスト塗布部１１０でレジスト膜を塗布し、熱硬化部１１１で熱硬化させた後、巻き取り機１１３に巻き取った。本発明の製造方法で製造された一次元半導体基板は、多結晶シリコン膜の厚さが６０ｎｍで結晶粒径が５０μｍであり、電子移動度は１００ｃｍ２／Ｖｓであった。
一次元基材である石英ガラス基材の表面上に透明導電膜が形成された一次元基板に関し、前記透明導電膜をＩＴＯで形成した一次元ＩＴＯ基板の製造方法は、図１１あるいは図１３で説明した実施形態とほぼ同様であるが、薄膜の原料が異なる点と、半導体の場合のような結晶を成長させるプロセスが不要となることから、ヒートゾーンがプリフォームを加熱溶融する場所と、薄膜の原料を反応させる場所の２箇所ですむ点が異なる。
また、ＩＴＯをファイバに被覆させた後に焼結させて成膜する図１５に示す製造方法では、炉心管１０６内に原料ガスをを流すことはせず、溶融紡糸されたファイバを冷却装置１０９で冷却後、被覆装置１４１で液体の原料を被覆し、溶融・凝固部１４２で加熱焼成して保護膜を被覆した後に巻取機１１３に巻取る。基材との密着性を向上させるために、ベース樹脂を被覆してから前記原料を被覆するのが好ましい。
次に、図１６に基づいて本発明の一次元基板を用いた二次元あるいは曲面のモジュールの製造方法を説明する。本発明のモジュール製造方法は、工程全体を大きく４工程に分類することができる。第１工程は本発明の一次元基板を製造する一次元基板製造工程１５１、第２工程は一次元基板を集積化してセグメント化あるいはアレー化するセグメント化工程１５２、第３工程はデバイスを形成するデバイス化工程１５３、最後の第４工程は二次元平面あるいは曲面に配列するモジュール化工程１５４からなる。
図１６では、セグメント化工程１５２で一次元基板をセグメント化し集積化してローラ基板１５５あるいは図示しない平面基板にすることでコンパクト化を図ることができ、次のデバイス化工程１５３の装置を小型化することができる。これにより、デバイス化工程１５３の設備コストを大幅に下げられるとともに、スループットを数十倍から数百倍あるいは数千倍に高めることができる。また、一次元基板に過度のテンションをかける必要がなく、さらに非接触でプロセスを進めることが可能である。
図１６に基づいて説明した本発明の一次元基板を用いた二次元あるいは曲面のモジュールの製造方法は、一次元基板が一次元太陽電池の場合にもそのまま適用できる。
図１６で説明した製造方法とは異なる二次元あるいは曲面のモジュール製造方法を図１７を用いて説明する。図１７では、太陽電池モジュールを例に製造方法を図示している。本発明の製造方法は、３工程に分類できる。第１工程は、一次元基板または一次元基材を製造する一次元基板・基材製造工程１６１、第２工程は、巻き取られた線材に太陽電池素子を形成するデバイス化工程１６２、最後の第３工程は、二次元平面あるいは曲面に配列するモジュール化工程１６３からなる。
第２工程のデバイス化工程１６２はさらに、被膜（保護膜）除去工程１６５、半導体成膜工程１６６、ドーピング工程１６７、素子分離工程１６８、電極形成工程１６９、切断工程１７０からなる。各製造工程の設計によっては、工程ごとに一次元基板又は一次元基材をボビンで供給し、工程の最後にボビンに巻き取りするようにしてもよい。この場合、好ましくは各処理を行った膜に損傷を与えないようにするために、保護膜を形成した後にボビンに巻き取った方が望ましい。また、生産性を高めるために数本から数十本の一次元基板を同時処理するのが好ましい。
また、図１６のデバイス化工程１５３、あるいは図１７のデバイス化工程１６２では、差動排気を行って真空プロセスで処理してもよいが、生産性及びメンテナンス性を考慮すると大気圧プロセスを用いるのが好ましい。例えば、大気圧プラズマによる被覆除去、半導体膜の成膜、エッチングや電極形成、ウェットエッチングによる保護膜除去、インクジェットやディスペンサあるいは印刷技術による配線、レーザによるエッチング等のプロセスが考えられる。
図１６に示したセグメント化工程１５２の一例として、ボビンに巻かれ被覆された前記一次元半導体基板を一定のテンションで繰り出す手段と、前記一次元半導体基板を集積化基板ホルダーに固定する手段と、前記集積化基板ホルダーを移動させ、所定の間隔で前記一次元半導体基板を配列するようにする集積化基板ホルダー移動手段と、前記一次元半導体基板を切断する手段とから構成されるものが考えられる。
本発明の一次元太陽電池の別の製造方法として、ファイバ状のガラス基材に内部電極、又は／さらに太陽電池となるＮ型又はＰ型の半導体層が形成された一次元基板を用いて、前記一次元基板に逆の極性の半導体を成膜する処理、あるいは比較的高抵抗の半導体を形成し、更に一次元基板と逆の極性の半導体を成膜又はドープして素子を形成する処理、素子分離する処理、素子間に電極を形成する処理を少なくとも行う方法がある。
また、太陽電池素子を構成する電極や半導体膜の一部または全てを一次元基材に形成した一次元基板を用いて太陽電池のプロセス処理を進め、一次元太陽電池を作製することができる。
本発明の一次元基板の製造方法では、光ファイバの線引技術を応用することで、高速で高温プロセス（熱ＣＶＤ法や高温プラズマ法）が適用できる。そのため、従来の真空プロセスに比べて高速で成膜が形成できるとともに、その後の工程も高速で処理できるため低コストで一次元半導体基板を製造できる。
また、基材を石英ガラスとすることで、半導体ウエハ基板よりも半導体部の膜厚を大幅に薄くできる。本発明の一次元半導体基板では高価な石英ガラスを用いているが、一次元基板とすることにより石英ガラスの使用量を大幅に低減でき、さらに光ファイバの合成技術を活用して石英ガラスを比較的安価に入手できる。これにより、基材のコストを従来の多成分系ガラス基板と同等以下に低減することが可能である。
本発明の一次元基板の製造方法では、光ファイバの線引技術を使うため製造設備の建屋を高くする必要があるが、製造装置自体は半導体製造装置や液晶用等のガラス基板の研削・研磨製造装置と比較すると大幅に低価格であり、設備投資の抑制が可能である。また線引されたファイバは表面が清浄でかつ素子のサイズ内では粗さが数ｎｍから数十ｎｍと小さいので、成膜前の洗浄や研磨が不要となるこのことも、製造原価を低減できる要因となる。
本発明のいずれの製造方法も、真空法で成膜する速度と比較して１０倍から１００倍以上の高速で成膜が実現できるとともに、ハイスループット（２０ｍ／ｓ以上の高速）かつ低コストで一次元半導体基板を製造できる。たとえば、１ｍ２の基板の重量は２次元基板では約９ｋｇであるが、一次元基板を配列したものは７００ｇであり、基材の使用量を１／１０以下とすることが可能である。またこの方法では、一次元基材に形成された半導体膜が必要な厚さに成膜されるまでの間に何らかの固体物に触れることはなく、保護膜で被覆された後にキャプスタンで引き取られ巻取機に巻取られる。従って、成膜した半導体膜を損傷させる恐れがなく、高速で製造することが可能である。
本発明の製造方法では、半導体粒子を成長させるプロセスも線引プロセスの過程でオンラインで行う方法を用いている。このプロセスは、線引方向に適正な温度分布を形成することで実現できる。この方法は、二次元基板のＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）で確立されたＳＯＩ（Ｓｉ Ｏｎ Ｉｎｓｕｌａｔｏｒ）技術を一次元基板に適用しようとするものであるが、従来の二次元基板では低温で堆積させた多結晶シリコンを、別工程で局部的にレーザで加熱して一次元方向に溶融させ冷却させて結晶粒を成長させていた。レーザの操作速度を調整することで、溶融したシリコンの冷却速度を制御している。一次元半導体基板は、基板の幅、奥行き方向、あるいは径方向が十分に小さいため、実質的に均一な温度分布が得られる。また、加熱炉等の加熱手段でファイバの長手方向に温度分布を制御することで、精密な温度制御が行える。さらに、基材には成膜する材料の融点以上の耐熱性を持つ材料を用いており、成膜する材料の融点以上の温度で成膜が行えるので、高速で成膜を形成することができる。
本発明では半導体（ＳＯＩ）用の基材として石英ガラスを用いていることから、成膜材料の融点に対する耐熱性は十分である。酸化物（ＴｉＯ２等）半導体や炭化物（ＳｉＣ等）半導体に対しても高温プロセス（高温での化学反応）が使用できることから、従来の真空プロセスを用いる方式より良好な膜質が得られる。化合物半導体の場合には、蒸気圧の違いにより化学量論的な組成が得られず、また欠陥が多くなる恐れがある。この場合には、蒸発しやすい成分を含むガスまたは不活性ガスとの混合ガス等で雰囲気の圧力を上昇させることが有効である。但し、装置としては複雑になるが適用可能である。
図１１や１２で四塩化珪素（ＳｉＣｌ４）を用いる場合、反応が進むと塩素（Ｃｌ２）や塩化水素（ＨＣｌ）は生成しエッチング反応が起こり、やがて成膜よりもエッチングが支配的となる、それを防止するために、原料ガスを流れ方向にある間隔で噴出する孔を配置し供給する事で、成膜の条件（原料濃度が前記反応生成物の濃度よりも十分に高くすることができ成膜出来る区間を長く出来る（図１８、１９、２０）。また、間隔を少し長くするとエッチング雰囲気にも曝されるので、エッチングされやすい方位は成長し難く出来る、従って少尉の制御もある程度できる。本発明では、５０ｍｍから３００ｍｍ間隔で供給孔と排気孔を設けた、間隔は線引速度や反応炉の温度あるいは、ファイバの温度により調整し設定した供給孔で一番早い成膜速度となるように調整した。
幅又は厚さ、あるいは径に対して１０倍以上の長さを持つ線状の基材３に所望の薄膜４を１層以上形成して一次元半導体基板を形成することにより、該一次元半導体基板を用いた素子、素子アレー、モジュール、ディスプレイ、太陽電池及び太陽電池モジュールに容易に適用できる。

Claims (21)

  1. 所望の形状に加工されたガラス母材を加熱炉で溶融紡糸するか又は加熱した坩堝でガラス原料を溶融紡糸し、紡糸して生成されたファイバの外径が一定となる様に引き取り速度あるいは母材の送り速度又はその両方を制御しつつ引き取り機で引き取り、巻取機で巻取る線引の方法において、
    前記線引中に前記ファイバに少なくとも１層以上の半導体薄膜を直接形成することにより一次元半導体基板を製造することを特徴とする一次元半導体基板の製造方法。
  2. 前記ファイバが固体物体に触れる前に前記半導体薄膜を形成することを特徴とする請求項１に記載の一次元半導体基板の製造方法。
  3. 前記ファイバに、前記加熱炉または前記坩堝と前記引き取り機の間で前記半導体薄膜の少なくとも一部を形成することを特徴とする請求項１又は請求項２に記載の一次元半導体基板の製造方法。
  4. 前記半導体薄膜を熱、電磁誘導や光を用いたＣＶＤ法を利用して形成することを特徴とする請求項１から請求項３のいずれか１項に記載の一次元半導体基板の製造方法。
  5. 線引された前記ファイバの熱を利用した熱ＣＶＤ法を利用して前記半導体薄膜を形成することを特徴とする請求項１から請求項４のいずれか１項に記載の一次元半導体基板の製造方法。
  6. 前記半導体薄膜の形成を前記加熱炉と一体となった反応炉または前記加熱炉とは別の反応炉にて行うことを特徴とする請求項１から請求項５のいずれか１項に記載の一次元半導体基板の製造方法。
  7. 前記半導体薄膜の形成をほぼ大気圧から加圧状態で行うことを特徴とする請求項１から請求項６のいずれか１項に記載の一次元半導体基板の製造方法。
  8. 前記半導体薄膜はシリコンの多結晶膜であり、前記シリコン多結晶膜を成膜する工程は、核発生と結晶成長の工程を含む２工程以上からなることを特徴とする請求項１から請求項７のいずれか１項に記載の一次元半導体基板の製造方法。
  9. 前記核発生の工程においては加熱温度を400℃から1000℃の範囲とし、前記結晶成長の工程においては1000℃から1500℃の範囲で行うことを特徴とする請求項８に記載の一次元半導体基板の製造方法。
  10. 前記成膜工程は、成膜速度を前記ファイバの長手方向位置で変えることを特徴とする請求項１から請求項９のいずれか１項に記載の一次元半導体基板の製造方法。
  11. 線引後の前記ファイバに成膜粒子を含む樹脂また液状体を被覆して加熱炉で焼成あるいは融解し所望の半導体薄膜を形成することを特徴とする請求項１から請求項３のいずれか１項に記載の一次元半導体基板の製造方法。
  12. 成膜する材料を融点以上に加熱して溶融液体としたものを前記ファイバに被覆して前記半導体薄膜を形成することを特徴とする請求項１から請求項３のいずれか１項に記載の一次元半導体基板の製造方法。
  13. 前記線引後に前記半導体薄膜にレーザ光を照射して再結晶化させる工程を設けることを特徴とする請求項８から請求項１２のいずれか１項に記載の一次元半導体基板の製造方法。
  14. 成膜された前記ファイバが引き取り機に引取られる前に、前記半導体薄膜中の結晶粒の粒子径を光、熱、電磁誘導等のエネルギーを与えることにより成長させる工程を設けることを特徴とする請求項８から請求項１３のいずれか１項に記載の一次元半導体基板の製造方法。
  15. 前記結晶粒を成長させる前記工程において、成膜された前記半導体薄膜の融点以上の温度より線引方向に温度を下げる温度分布を形成した雰囲気を通過させることを特徴とする請求項１４に記載の一次元半導体基板の製造方法。
  16. 線引工程中あるいは別工程で、前記半導体薄膜中の結晶粒の粒子径を成長させる工程を設け、前記結晶粒を成長させる前記工程において、前記結晶粒の粒子径をφ４０ミクロン以上とすることを特徴とする請求項１から請求項１５のいずれか１項に記載の１次元半導体基板の製造方法。
  17. ２層目にSiO2膜かSi3N4膜を形成することを特徴とする請求項１から請求項１６のいずれか１項に記載の一次元半導体基板の製造方法。
  18. ２層目、３層目がSiO2膜とSi3N4膜の組み合わせであることを特徴とする請求項１から請求項１７のいずれか１項に記載の一次元半導体基板の製造方法。
  19. 所望の形状に加工されたガラス母材を加熱炉で溶融紡糸するか又は加熱した坩堝でガラス原料を溶融紡糸し、紡糸した前記ファイバの外径が一定となる様に引き取り速度あるいは母材の送り速度又はその両方を制御しつつ引き取り機で引き取り、巻取機で巻取る線引の方法において、前記紡糸したファイバの表面を還元してシリコンの半導体薄膜を形成することを特徴とする一次元半導体基板の製造方法。
  20. 前記半導体薄膜を形成した後、前記シリコンの粒子を成長させる工程を追加することを特徴とする請求項１９に記載の一次元半導体基板の製造方法。
  21. 前記引き取り機で前記ファイバが引き取られる前に被覆工程を設けたことを特徴とする請求項１から請求項２０のいずれか１項に記載の一次元半導体基板の製造方法。
JP2005514117A 2003-09-23 2004-09-24 一次元半導体基板の製造方法 Expired - Fee Related JP5260830B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US50540503P 2003-09-23 2003-09-23
US60/505405 2003-09-23
PCT/JP2004/013961 WO2005029591A1 (ja) 2003-09-23 2004-09-24 一次元半導体基板、並びに、該一次元半導体基板を用いた素子、素子アレー、及びモジュール

Publications (2)

Publication Number Publication Date
JPWO2005029591A1 JPWO2005029591A1 (ja) 2007-11-15
JP5260830B2 true JP5260830B2 (ja) 2013-08-14

Family

ID=34375572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005514117A Expired - Fee Related JP5260830B2 (ja) 2003-09-23 2004-09-24 一次元半導体基板の製造方法

Country Status (3)

Country Link
US (2) US8039927B2 (ja)
JP (1) JP5260830B2 (ja)
WO (1) WO2005029591A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080210290A1 (en) * 2006-04-14 2008-09-04 Dau Wu Plasma inside vapor deposition apparatus and method for making multi-junction silicon thin film solar cell modules and panels
JP2009123269A (ja) 2007-11-13 2009-06-04 Furukawa Electric Co Ltd:The ガラス基板および磁気ディスク装置
WO2010077132A1 (en) 2008-12-31 2010-07-08 Draka Comteq B.V. Uvled apparatus for curing glass-fiber coatings
US20110171399A1 (en) * 2010-01-08 2011-07-14 General Electric Company Process and apparatus for continuous coating of fibrous materials
EP2388239B1 (en) 2010-05-20 2017-02-15 Draka Comteq B.V. Curing apparatus employing angled UV-LEDs
US8871311B2 (en) 2010-06-03 2014-10-28 Draka Comteq, B.V. Curing method employing UV sources that emit differing ranges of UV radiation
DK2418183T3 (en) 2010-08-10 2018-11-12 Draka Comteq Bv Method of curing coated glass fibers which provides increased UVLED intensity
TW201234419A (en) * 2011-01-13 2012-08-16 Shibaura Inst Technology METHOD FOR FORMING POLYCRYSTALLINE THIN FILM OF Si AND/OR Ge ON SUBSTRATE
DE102011013370A1 (de) * 2011-03-09 2012-09-13 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil
DE102011122188A1 (de) * 2011-12-27 2013-06-27 Recaro Aircraft Seating Gmbh & Co. Kg Fahrzeuginterieurvorrichtung
US9245671B2 (en) 2012-03-14 2016-01-26 Ut-Battelle, Llc Electrically isolated, high melting point, metal wire arrays and method of making same
TWI577791B (zh) * 2012-04-27 2017-04-11 福吉米股份有限公司 合金材料用洗淨劑及合金材料之製造方法
US20130298984A1 (en) * 2012-05-11 2013-11-14 Nazir Pyarali KHERANI Passivation of silicon surfaces using intermediate ultra-thin silicon oxide layer and outer passivating dielectric layer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5726476A (en) * 1980-07-23 1982-02-12 Takenori Soma Linear photoelectromotive force element
JPS6135547A (ja) * 1984-07-27 1986-02-20 Nec Corp 三次元実装回路モジユ−ル
JPS63232467A (ja) * 1987-01-13 1988-09-28 ヘルムート・ヘーグル 太陽電池
JPH06252429A (ja) * 1993-02-22 1994-09-09 Shin Etsu Chem Co Ltd 太陽電池素子、太陽電池セルおよび太陽電池セルの製造方法
JP2003174171A (ja) * 2001-12-06 2003-06-20 Sharp Corp 機能線、それを用いたトランジスタアレイ、アクティブマトリクス基板、表示装置、半導体装置並びにトランジスタアレイおよびアクティブマトリクス基板の製造方法
JP2004258206A (ja) * 2003-02-25 2004-09-16 Kenkichi Suzuki アクティブマトリクス型ｌｅｄ表示装置およびその要素

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2796167B2 (ja) * 1990-03-19 1998-09-10 株式会社フジクラ 光ファイバの製造装置
JPH076960A (ja) * 1993-06-16 1995-01-10 Fuji Electric Co Ltd 多結晶半導体薄膜の生成方法
US5838868A (en) * 1995-06-30 1998-11-17 Syracuse University Semiconductor fiber light amplifier
TWI292583B (en) * 2000-08-22 2008-01-11 Harvard College Doped elongated semiconductor articles, growing such articles, devices including such articles and fabicating such devices
JP3946062B2 (ja) * 2002-03-18 2007-07-18 シャープ株式会社 表示装置およびその製造方法
US20060257074A1 (en) * 2004-09-21 2006-11-16 The Furukawa Electric Co., Ltd. Semiconductor device, display device and device fabricating method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5726476A (en) * 1980-07-23 1982-02-12 Takenori Soma Linear photoelectromotive force element
JPS6135547A (ja) * 1984-07-27 1986-02-20 Nec Corp 三次元実装回路モジユ−ル
JPS63232467A (ja) * 1987-01-13 1988-09-28 ヘルムート・ヘーグル 太陽電池
JPH06252429A (ja) * 1993-02-22 1994-09-09 Shin Etsu Chem Co Ltd 太陽電池素子、太陽電池セルおよび太陽電池セルの製造方法
JP2003174171A (ja) * 2001-12-06 2003-06-20 Sharp Corp 機能線、それを用いたトランジスタアレイ、アクティブマトリクス基板、表示装置、半導体装置並びにトランジスタアレイおよびアクティブマトリクス基板の製造方法
JP2004258206A (ja) * 2003-02-25 2004-09-16 Kenkichi Suzuki アクティブマトリクス型ｌｅｄ表示装置およびその要素

Also Published As

Publication number Publication date
US20120034728A1 (en) 2012-02-09
WO2005029591A1 (ja) 2005-03-31
JPWO2005029591A1 (ja) 2007-11-15
US8778719B2 (en) 2014-07-15
US8039927B2 (en) 2011-10-18
US20060263921A1 (en) 2006-11-23

Similar Documents

Publication Publication Date Title
US8039927B2 (en) Linear semiconductor substrate, and device, device array and module, using the same
JP5442044B2 (ja) 太陽電池
JP5543350B2 (ja) Ｉｖ族ナノ粒子接合およびそれを用いたデバイス
TWI557921B (zh) 顯示裝置和具有該顯示裝置的電子裝置，和其製造方法
US7741647B2 (en) Utilizing nanowire for different applications
CN101978101B (zh) 薄膜太阳能电池中改进的背接触
CN104975272A (zh) 扩散头装置和气体分布方法
US9560754B2 (en) Solution processed nanoparticle-nanowire composite film as a transparent conductor for opto-electronic devices
JP4609856B2 (ja) 一次元太陽電池、太陽電池モジュール、および、太陽電池発電システム
US20100279458A1 (en) Process for making partially transparent photovoltaic modules
Yang et al. Towards micro-PeLED displays
CN101315884A (zh) 半导体装置及显示装置的制造方法
CN101339905A (zh) 半导体装置的制造方法
Lin et al. Growth and characterization of ZnO/ZnTe core/shell nanowire arrays on transparent conducting oxide glass substrates
JP2010067801A (ja) 光電変換装置、電子機器、光電変換装置の製造方法および電子機器の製造方法
JP2010067803A (ja) 光電変換装置、電子機器、光電変換装置の製造方法および電子機器の製造方法
US8148192B2 (en) Transparent solar cell method of fabrication via float glass process
JP6164939B2 (ja) 太陽電池およびその製造方法、ならびに太陽電池モジュール
US8168467B2 (en) Solar cell method of fabrication via float glass process
JP5880629B2 (ja) 光電変換装置、電子機器、光電変換装置の製造方法および電子機器の製造方法
CN102468453A (zh) 激光结晶系统及使用该系统制造显示装置的方法
JPH1012908A (ja) 半導体装置及び微粒子半導体膜の製造方法及び光電変換素子
Mirershadi et al. Efficiency enhancement of silicon-based solar cells by solar energy harvesting in WS2 nano-flake/perovskite layer
Sethi et al. Cost Boundary in Silicon Solar Panel
KR20080045322A (ko) 태양전지 및 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070921

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20081031

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100818

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100818

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110711

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110829

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120229

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130426

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5260830

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees