JP5248300B2 - 誤り訂正復号装置および誤り訂正復号方法 - Google Patents

Description

この発明は、誤り訂正符号系列の復号装置および復号方法に関するものである。

従来、数Ｇｂｐｓ以上の高速光通信伝送における誤り訂正符号の復号処理では、複数の誤り訂正符号系列を複数の誤り訂正復号回路によって同時に処理していた（例えば、特許文献１参照）。複数の誤り訂正復号回路はそれぞれ、シンドローム演算手段、誤り位置多項式・数値多項式演算手段、およびチェンサーチ演算手段を有し、パイプラインで処理を行なっていた（例えば、特許文献２参照）。また、１誤り訂正符号系列の複数シンボルを並列に同時処理することにより、シンドローム演算処理およびチェンサーチ演算処理の処理時間を１／並列数に短縮して、高速伝送での誤り訂正符号の復号処理を行なっていた（例えば、特許文献３参照）。

特許第３５４９７８８号（７頁〜８頁、図１） 特許第２８５５９８８号（３頁、図５） 特許第３２８８８８３号（８頁〜９頁、図５、図７）

従来の誤り訂正復号装置および誤り訂正復号方法は以上のように構成されているので、符号系列単位で並列処理することにより高速伝送における誤り訂正処理を行なっていたが、並列処理に供する回路数の増大により全体の回路規模が大きくなってしまうという課題があった。

また、シンドローム演算手段およびチェンサーチ演算手段は、誤り訂正符号系列の符号長に応じて、複数シンボル単位の同時処理を行なうことによって高速伝送に対応することはできるが、誤り位置多項式・数値多項式演算手段での最大演算処理時間は誤り訂正符号系列の最大訂正能力に依存するため、誤り位置多項式・数値多項式演算手段での最大演算処理時間がシンボル入力時間より長くかかる場合、誤り位置多項式・数値多項式演算手段での最大演算処理時間だけシンドローム演算手段の入力側で待ち時間が発生し、スループットが低下してしまった。また、符号長が長く最大訂正能力が小さい場合には、符号系列単位での並列処理において、シンドローム演算処理での演算時間が長く、誤り位置多項式・数値多項式演算手段がわずかの時間しか演算処理動作を行なわずに次のシンドローム演算処理結果の入力を待つだけであった。そのため、誤り位置多項式・数値多項式演算手段の処理が回路量的に大きくなるだけでなく、非効率となってしまう課題があった。

この発明は、上記のような課題を解決するためになされたもので、高速伝送速度と誤り訂正符号系列の訂正能力に応じて、最適な復号装置および復号方法を提供することを目的とする。

この発明に係る誤り訂正復号装置は、符号系列ごとに固まって連続入力される複数の誤り訂正符号系列に対して、１つのシンドローム演算回路と、複数の誤り位置多項式・数値多項式演算回路とを有し、シンドローム演算回路の個数に対する誤り位置多項式・数値多項式演算回路の個数を、シンドローム演算回路の処理クロック数に対する誤り位置多項式・数値多項式演算回路の処理クロック数の割合を超える最小整数もしくはそれを超える任意の整数とするようにした。
また、この発明に係る誤り訂正復号装置は、符号系列ごとに固まって連続入力される複数の誤り訂正符号系列に対して、複数のシンドローム演算回路と、１つの誤り位置多項式・数値多項式演算回路とを有し、誤り位置多項式・数値多項式演算回路の個数に対するシンドローム演算回路の個数を、誤り位置多項式・数値多項式演算回路の処理クロック数に対するシンドローム演算回路の処理クロック数の割合を超える最小整数もしくはそれを超える任意の整数とするようにした。

この発明に係る誤り訂正復号方法は、符号系列ごとに固まって連続入力される複数の誤り訂正符号系列に対して、１つのシンドローム演算回路が１つのシンドローム演算ステップを処理すると共に、複数の誤り位置多項式・数値多項式演算回路が複数の誤り位置多項式・数値多項式演算ステップを並列に処理し、シンドローム演算ステップの並列数に対する誤り位置多項式・数値多項式演算ステップの並列数を、シンドローム演算回路の処理クロック数に対する誤り位置多項式・数値多項式演算回路の処理クロック数の割合を超える最小整数もしくはそれを超える任意の整数とするようにした。
また、この発明に係る誤り訂正復号方法は、符号系列ごとに固まって連続入力される複数の誤り訂正符号系列に対して、複数のシンドローム演算回路が複数のシンドローム演算ステップを並列に処理すると共に、１つの誤り位置多項式・数値多項式演算回路が１つの誤り位置多項式・数値多項式演算ステップを処理し、誤り位置多項式・数値多項式演算ステップの並列数に対するシンドローム演算ステップの並列数を、誤り位置多項式・数値多項式演算回路の処理クロック数に対するシンドローム演算回路の処理クロック数の割合を超える最小整数もしくはそれを超える任意の整数とするようにした。

この発明によれば、複数の誤り位置多項式・数値多項式演算回路がシンドローム演算回路から途切れることなくシンドロームを受け取ると共に、計算結果をチェンサーチ演算回路へ途切れることなく受け渡すことができ、よって、高速伝送速度および誤り訂正符号系列の誤り訂正能力に応じて、最適な復号装置を提供することが可能となる。または、１つの誤り位置多項式・数値多項式演算回路が複数のシンドローム演算回路から途切れることなくシンドロームを受け取ると共に、計算結果をチェンサーチ演算回路へ途切れることなく受け渡すことができ、よって、高速伝送速度および誤り訂正符号系列の誤り訂正能力に応じて、最適な復号装置を提供することが可能となる。

この発明によれば、複数の誤り位置多項式・数値多項式演算回路がシンドローム演算回路から途切れることなくシンドロームを受け取ると共に、計算結果をチェンサーチ演算回路へ途切れることなく受け渡すことができ、よって、高速伝送速度および誤り訂正符号系列の誤り訂正能力に応じて、最適な復号方法を提供することが可能となる。または、１つの誤り位置多項式・数値多項式演算回路が複数のシンドローム演算回路から途切れることなくシンドロームを受け取ると共に、計算結果をチェンサーチ演算回路へ途切れることなく受け渡すことができ、よって、高速伝送速度および誤り訂正符号系列の誤り訂正能力に応じて、最適な復号方法を提供することが可能となる。

実施の形態１．
図１は、この発明の実施の形態１に係る誤り訂正復号装置の構成を示すブロック図である。図１において、誤り訂正復号装置は、シンドローム演算回路１、チェンサーチ演算回路３および訂正回路４を１つずつ有し、シンドローム演算回路１およびチェンサーチ演算回路３とは異なる数の誤り位置多項式・数値多項式演算回路２ａ，２ｂ，２ｃを有する。また、誤り訂正復号装置は遅延バッファ５のメモリを有する。

シンドローム演算回路１は、符号長ｎシンボルの１誤り訂正符号系列をＰシンボル並列に入力しながらシンドロームを計算する。誤り位置多項式・数値多項式演算回路２ａ，２ｂ，２ｃは、シンドローム演算回路１の計算したシンドロームから誤り位置多項式および数値多項式の係数を求める。チェンサーチ演算回路３は、誤り位置多項式・数値多項式演算回路２ａ，２ｂ，２ｃそれぞれで求めた誤り位置多項式の係数および数値多項式の係数からＰシンボル並列に誤り位置があるかを確認し、誤り位置があればその位置に対する誤り数値、即ち誤りパターンを求める。訂正回路４は、Ｐシンボル並列に、各誤り位置に対して誤りを訂正する。遅延バッファ５は、Ｐシンボル並列に入力された誤り訂正符号系列を、訂正回路４で訂正するまでの所定時間保持しておく。

図２は、実施の形態１に係る誤り訂正復号装置に入力する誤り訂正符号系列の一例を示す説明図であり、並列数Ｐ＝８シンボルを並列に入力する例を示す。ここでは、誤り訂正符号系列として符号長２５５シンボル、パリティ３２シンボル、１シンボル８ビットのリードソロモン（ＲＳ）符号を例に用いる。誤り訂正符号系列の先頭の「０」は、８ビットまたは一部のビットが０であることを示す。また、「Ｉ０」〜「Ｉ２２１」は情報シンボルであり、「Ｉ０」は最上位ビットＭＳＢの一部が０であることを示す。また、「Ｐ０」〜「Ｐ３１」はパリティシンボルを示す。

次に、誤り訂正復号装置の動作を説明する。図３は実施の形態１に係る誤り訂正復号装置による演算処理を示すタイミングチャートであり、横軸の時間軸に対する各部の動作状況を示す。ここでは、誤り訂正復号装置が、Ｘｂｐｓの高速伝送で連続的に誤り訂正符号系列の復号演算を実現する場合を想定する。この場合において、シンドローム演算回路１には、符号長ｎの誤り訂正符号系列を、入力クロック周波数ｆＭＨｚで、１シンボル当たりのビット数ｂビットのシンボルを、Ｐシンボル並列に入力する。シンドローム演算回路１はＸ≦（ｆ×ｂ×Ｐ）Ｍｂｐｓの伝送速度を満たしながらシンドロームを求める。同時に、遅延バッファ５は誤り訂正符号系列をＰシンボル並列の状態で記憶する。このとき、シンドローム演算回路１は、１符号系列に対してシンドロームを求めるためにｎ／Ｐクロックを要する。

なお、誤り訂正復号装置は、１符号系列の符号長ｎが並列数Ｐで割り切れない場合に、図２で示すように１符号系列の先頭に０データを割り当てる前処理を行なって、並列数Ｐで割り切れる状態でシンドローム演算回路１へ入力する。図２のＲＳ符号においては、Ｐ＝８で割り切れるよう、先頭に１シンボル、誤り訂正符号系列外の０フィルシンボルが追加され、さらに情報シンボル系列もＲＳ符号系列としては１シンボルと、Ｉ０シンボル内の数ビットについて０フィルが追加されている。

シンドローム演算回路１によって得られた誤り訂正符号系列＃０のシンドロームは、誤り位置多項式・数値多項式演算回路２ａ，２ｂ，２ｃのいずれかに入力される。そして、シンドローム演算回路１は、続けて次の誤り訂正符号系列＃１のシンドローム演算処理を行なう。

誤り位置多項式・数値多項式演算回路２ａ，２ｂ，２ｃは、例えばユークリッド演算により、１符号系列の誤り位置多項式および数値多項式の係数を求める。このとき、係数が得られるまでの動作クロックは、符号長ｎではなく、誤り訂正符号系列の最大訂正能力ｔに依存する最大処理クロック数Ｌとなる。よって、シンドローム演算回路１と誤り位置多項式・数値多項式演算回路２ａ，２ｂ，２ｃとが同じ入力クロック周波数ｆで動作すると仮定すると、例えば３×（ｎ／Ｐ）≧Ｌ＞２×（ｎ／Ｐ）の場合、図３に示すように、シンドローム演算回路１は誤り訂正符号系列＃０のシンドロームを誤り位置多項式・数値多項式演算回路２ａに出力する。続いて、シンドローム演算回路１に連続して次の誤り訂正符号系列＃１が入力されると、シンドローム演算回路１において誤り訂正符号系列＃１のシンドロームが得られた時点では、誤り位置多項式・数値多項式演算回路２ａは誤り訂正符号系列＃０の演算処理を実行中であるため、誤り訂正符号系列＃１のシンドロームはシンドローム演算回路１から誤り位置多項式・数値多項式演算回路２ｂへ出力される。同様に、誤り訂正符号系列＃２のシンドロームは、演算処理を実行していない誤り位置多項式・数値多項式演算回路２ｃへ出力される。このように、誤り位置多項式・数値多項式演算回路２ａ，２ｂ，２ｃはそれぞれ独立に１符号系列の誤り位置多項式および数値多項式の係数を求める。

なお、誤り位置多項式・数値多項式演算回路２ａ，２ｂ，２ｃは、各符号系列の誤りの状態によってはＬクロック以下で誤り位置多項式および数値多項式の係数を計算できる可能性もあるが、少なくともシンドローム入力時点からＬクロックの間は、誤り位置多項式および数値多項式の係数を保持する。なお、シンドローム演算回路１で誤り訂正符号系列＃３のシンドロームが求まるまでに、誤り位置多項式・数値多項式演算回路２ａが誤り訂正符号系列＃０の誤り位置多項式および数値多項式の係数を得て次のチェンサーチ演算回路３へ出力しているので、誤り訂正符号系列＃３のシンドロームは誤り位置多項式・数値多項式演算回路２ａへ入力される。

誤り位置多項式・数値多項式演算回路２ａ，２ｂ，２ｃによって得られた誤り位置多項式および数値多項式の係数は、チェンサーチ演算回路３に順次入力される。チェンサーチ演算回路３は、Ｐシンボル並列で誤り位置の検出を行い、検出した誤り位置における誤り数値を求める。このとき、各誤り位置多項式・数値多項式演算回路２ａ，２ｂ，２ｃから出力される各係数は、誤り訂正符号系列入力順（＃０〜）に沿って、１符号系列入力クロックと同数のｎ／Ｐクロック周期でチェンサーチ演算回路３に入力される。なお、図２の入力例のように、符号系列の先頭に０フィルがある場合、チェンサーチ演算回路３は符号系列外のシンボルに対しての誤り検出は行なわない。また、誤り訂正符号系列内での０フィル部分については、チェンサーチ演算回路３が誤り検出および誤り数値計算を行い、本来の情報系列（Ｉ０〜Ｉ２２１）またはパリティ系列（Ｐ０〜Ｐ３１）以外で誤りを検出した場合には、訂正不可能な誤り状態であると判定することができる。チェンサーチ演算回路３はさらに、誤り位置多項式の次数と誤り検出したシンボル数とが不一致の場合も、訂正不可能な誤り状態であると判定することができる。

訂正回路４は、チェンサーチ演算回路３によって得られた１誤り訂正符号系列の誤り位置、誤り数値、および訂正可能かどうかの判定情報に基づき、遅延バッファ５から出力されるＰシンボル並列の誤り訂正符号列に対して訂正を行なう。

なお、チェンサーチ演算回路３で１符号系列入力クロックと同数のｎ／Ｐクロック周期で誤り訂正符号系列の先頭から順に誤り位置検出および誤り数値演算を行い、直ちに訂正回路４で訂正処理を開始するように構成してもよい。

以上のように、実施の形態１によれば、１誤り訂正符号系列に対して、Ｐシンボル並列でシンドローム演算回路１に１誤り訂正符号系列を入力し、チェンサーチ演算回路３および訂正回路４でそれぞれ演算を行なって計算結果を出力すると共に、誤り位置多項式・数値多項式演算回路２ａ，２ｂ，２ｃがシンドローム演算回路１から途切れることなくシンドロームを受け取り、誤り位置多項式および数値多項式の係数をチェンサーチ演算回路３に途切れることなく受け渡すように構成した。そのため、１誤り訂正符号系列のまま回路規模を削減した高速伝送の誤り訂正復号処理が実現できると共に、Ｐシンボル並列処理により復号処理遅延時間の削減を実現することができる。

なお、上記実施の形態１では、全回路を入力クロック周波数ｆで動作させることを前提としたが、誤り位置多項式・数値多項式演算回路２ａ，２ｂ，２ｃおよびチェンサーチ演算回路３を入力クロック周波数ｆより高速なクロック周波数で動作させることによって誤り位置多項式・数値多項式演算回路２ａ，２ｂ，２ｃの並列数を削減したり、チェンサーチ演算回路３の並列数Ｐをより小さくすることによって回路規模を小さくしたりすることも可能である。

また、上記実施の形態１では、誤り位置多項式・数値多項式演算回路２ａ，２ｂ，２ｃの３並列の例を示したが、シンドローム演算回路１の処理時間および１誤り訂正符号系列の訂正能力に応じて、誤り位置多項式・数値多項式演算回路の並列数が異なる場合でも同様に、誤り訂正復号装置を構築できることは言うまでもない。

実施の形態２．
上記実施の形態１では、１誤り訂正符号系列がＰシンボル並列に入力される構成としたが、本実施の形態２では、複数の誤り訂正符号系列間でインタリーブ処理がなされている誤り訂正符号系列を想定し、高速伝送において複数の誤り訂正符号系列が同時に入力される場合に最適な誤り訂正復号装置を示す。

図４は、この発明の実施の形態２に係る誤り訂正復号装置の構成を示すブロック図である。図４において、誤り訂正復号装置は、２つの誤り訂正符号系列それぞれに対してシンドローム演算回路１ａ，１ｂ、チェンサーチ演算回路３ａ，３ｂおよび訂正回路４ａ，４ｂを有し、シンドローム演算回路１ａ，１ｂが出力するシンドロームを選択して入力する１つの誤り位置多項式・数値多項式演算回路２を有する。誤り訂正復号装置はさらに、遅延バッファ５ａ，５ｂ、シンドロームバッファ６ｂおよび誤り位置多項式・数値多項式バッファ７ａの各メモリを有する。なお、図４において図１と同一または相当の部分については同一の符号を付す。

シンドローム演算回路１ａ、チェンサーチ演算回路３ａ、訂正回路４ａ、遅延バッファ５ａおよび誤り位置多項式・数値多項式バッファ７ａを第１の処理ラインとし、シンドローム演算回路１ｂ、チェンサーチ演算回路３ｂ、訂正回路４ｂ、遅延バッファ５ｂおよびシンドロームバッファ６ｂを第２の処理ラインとする。シンドローム演算回路１ａに入力された誤り訂正符号系列は、そのまま第１の処理ラインで処理されるため、チェンサーチ演算回路３ａ、訂正回路４ａ等へ入力される。シンドローム演算回路１ｂに入力された誤り訂正符号系列は、そのまま第２の処理ラインで処理されるため、チェンサーチ演算回路３ｂ、訂正回路４ｂ等へ入力される。誤り位置多項式・数値多項式演算回路２は、第１および第２の処理ラインで共有する。

シンドローム演算回路１ａ，１ｂは、符号長ｎシンボルの、例えば２つの誤り訂正符号系列を並列に入力しながらそれぞれのシンドロームを計算する。誤り位置多項式・数値多項式演算回路２は、シンドローム演算回路１ａ，１ｂの計算したシンドロームを順次入力して、いずれかのシンドロームから誤り位置多項式および数値多項式の係数を求める。シンドローム演算回路１ａ，１ｂから並列して出力されたシンドロームは誤り位置多項式・数値多項式演算回路２へ順次入力されるため、誤り位置多項式・数値多項式演算回路２が第１の処理ラインの誤り位置多項式および数値多項式の係数を出力するまでの間、シンドロームバッファ６ｂが第２の処理ラインのシンドロームを一時的に記憶しておく。

チェンサーチ演算回路３ａ，３ｂは、誤り位置多項式・数値多項式演算回路２の計算した係数が並列に入力されると、誤り位置多項式の係数および数値多項式の係数から誤り位置があるかを確認し、誤り位置があればその位置に対する誤り数値を求める。誤り位置多項式・数値多項式演算回路２は２つの誤り訂正符号系列の誤り位置多項式および数値多項式の係数を順次求めて出力するため、誤り位置多項式・数値多項式演算回路２が第２の処理ラインの係数を出力するまでの間、誤り位置多項式・数値多項式バッファ７ａが第１の処理ラインの係数を一時的に記憶しておく。

訂正回路４ａ，４ｂは、２つの誤り訂正符号系列の誤り位置に対して誤りを訂正する。遅延バッファ５ａは訂正回路４ａが誤り訂正符号系列を訂正するまでの所定時間、その誤り訂正符号系列を保持し、遅延バッファ５ｂは訂正回路４ｂが誤り訂正符号系列を訂正するまでの所定時間、その誤り訂正符号系列を保持する。

次に、誤り訂正復号装置の動作を説明する。図５は実施の形態２に係る誤り訂正復号装置による演算処理を示すタイミングチャートである。ここでは、誤り訂正復号装置が、Ｘｂｐｓの高速伝送で、誤り訂正符号系列間でインタリーブ処理がされた複数の誤り訂正符号系列が連続的に同時に入力されるような誤り訂正符号系列の復号演算を実現する場合を想定する。この場合において、シンドローム演算回路１ａ，１ｂには、符号長ｎの誤り訂正符号系列に対して、入力クロック周波数ｆＭＨｚで、１シンボル当たりのビット数ｂビットのシンボルを、Ｑ個並列（本実施の形態では２個並列）に入力する。シンドローム演算回路１ａ，１ｂはＸ≦（ｆ×ｂ×Ｑ）Ｍｂｐｓの伝送速度を満たしながら、それぞれシンドロームを求める。同時に、遅延バッファ５ａ，５ｂはそれぞれの誤り訂正符号列を記憶する。このとき、シンドローム演算回路１ａ，１ｂは、１符号系列に対して１シンボル毎に入力されるシンドロームを求めるためにｎクロックを要する。

図５では、誤り訂正符号系列＃０が１シンボルずつシンドローム演算回路１ａに入力され、誤り訂正符号系列＃１が１シンボルずつシンドローム演算回路１ｂに入力される。シンドローム演算回路１ａ，１ｂによって得られた複数のシンドローム符号系列、誤り訂正符号系列＃０のシンドロームおよび誤り訂正符号系列＃１のシンドロームは、例えば先ず誤り訂正符号系列＃０のシンドロームが誤り位置多項式・数値多項式演算回路２に入力され、残りの誤り訂正符号系列＃１のシンドロームについてはシンドロームバッファ６ｂに記憶される。そして、シンドローム演算回路１ａ，１ｂは続けて次の誤り訂正符号系列＃２，＃３のシンドローム計算を行なう。

誤り位置多項式・数値多項式演算回路２は、例えばユークリッド演算により１符号系列の誤り位置多項式および数値多項式の係数を求める。このとき、係数が得られるまでの動作クロックは、符号長ｎではなく、誤り訂正符号系列の最大訂正能力ｔに依存する最大処理クロック数Ｌとなる。よって、シンドローム演算回路１ａ，１ｂと誤り位置多項式・数値多項式演算回路２とが同じ入力クロック周波数ｆで動作すると仮定すると、例えばＬ＜ｎ／２の場合、図５に示す誤り訂正符号系列＃０のシンドロームが誤り位置多項式・数値多項式演算回路２に入力されて、誤り位置多項式および数値多項式の係数がｎ／２クロック以内で求められる。得られた誤り訂正符号系列＃０の係数は誤り位置多項式・数値多項式バッファ７ａに記憶される。続いて、誤り位置多項式・数値多項式演算回路２にはシンドロームバッファ６ｂに記憶されている誤り訂正符号系列＃１のシンドロームが入力されて、誤り位置多項式および数値多項式の係数がｎ／２クロック以内で求められる。

次に、誤り位置多項式・数値多項式バッファ７ａに記憶されている誤り訂正符号系列＃０の係数がチェンサーチ演算回路３ａに、誤り位置多項式・数値多項式演算回路２で得られた誤り訂正符号系列＃１の係数がチェンサーチ演算回路３ｂに、同時に入力される。チェンサーチ演算回路３ａ，３ｂは、誤り訂正符号系列の先頭から順にそれぞれ誤り位置の検出と、検出した誤り位置における誤り数値を求め、直ちに訂正回路４ａ，４ｂに誤り位置および誤り数値を出力する。訂正回路４ａ，４ｂは、チェンサーチ演算回路３ａ，３ｂから順次出力される誤り位置および誤り数値に基づいて、遅延バッファ５ａ，５ｂから出力されるそれぞれの誤り訂正符号系列に対して訂正を行なう。

以上のように、実施の形態２によれば、複数の誤り訂正符号系列を同時にシンドローム演算回路１ａ，１ｂに入力し、チェンサーチ演算回路３ａ，３ｂで誤り位置および誤り数値をそれぞれ求め、訂正回路４ａ，４ｂからそれぞれ誤り訂正符号系列を出力する場合においても、誤り位置多項式・数値多項式演算回路２の最大処理時間が符号長ｎに対してｎ／２以下であれば、シンドロームバッファ６ｂおよび誤り位置多項式・数値多項式バッファ７ａを設けることにより、１つの誤り位置多項式・数値多項式演算回路２を有効に活用することができる。また、シンドロームバッファ６ｂおよび誤り位置多項式・数値多項式バッファ７ａを合わせた回路規模は、１つの誤り位置多項式・数値多項式演算回路２の回路規模より小さいため、回路規模を削減した高速伝送の誤り訂正復号処理が実現できる。

なお、上記実施の形態２では、誤り訂正符号系列を１シンボル毎に入力する例を示したが、誤り訂正符号系列をＰシンボル並列入力した場合であっても、誤り位置多項式・数値多項式演算回路２の最大処理クロック数がＬ＜ｎ／２Ｐであれば同様の構成で回路規模を削減した高速伝送の誤り訂正復号装置が実現できる。

また、上記実施の形態２では、２つの誤り訂正符号系列を並列入力する例を示したが、３つ以上の誤り訂正符号系列の並列入力する場合でも同様に、誤り訂正復号装置を構築できることは言うまでもない。

実施の形態３．
上記実施の形態２では、１つの誤り位置多項式・数値多項式演算回路２を共有にして、誤り位置多項式・数値多項式演算回路２から順次出力された複数の誤り訂正符号系列を複数のチェンサーチ演算回路３ａ，３ｂに同時に入力する構成とした。他方、本実施の形態３では、上記誤り位置多項式・数値多項式演算回路２と同様に１つのチェンサーチ演算回路３を共用して、並列に入力された複数の誤り訂正符号系列の演算処理を行なう。

図６は、この発明の実施の形態３に係る誤り訂正復号装置の構成を示すブロック図である。図６において、誤り訂正復号装置は、２つの誤り訂正符号系列それぞれに対してシンドローム演算回路１ａ，１ｂおよび訂正回路４ａ，４ｂを有し、シンドローム演算回路１ａ，１ｂが出力するシンドロームを選択して入力する１つの誤り位置多項式・数値多項式演算回路２およびチェンサーチ演算回路３を有する。

誤り訂正復号装置はさらに、遅延バッファ５ａ，５ｂ、シンドロームバッファ６ｂおよび誤り位置・誤り数値バッファ８ａの各メモリを有する。誤り位置・誤り数値バッファ８ａは、チェンサーチ演算回路３により得られた、第１の処理ラインのシンドローム演算回路１ａに入力された誤り訂正符号系列の誤り位置とその位置における誤り数値を一時的に記憶しておく。なお、図６において図１および図４と同一または相当の部分については同一の符号を付し説明を省略する。

次に、誤り訂正復号装置の動作を説明する。誤り位置多項式・数値多項式演算回路２で誤り位置多項式および数値多項式の係数を求めるまでの一連の動作は、上記実施の形態２と同様であるため、説明を省略する。第１の処理ラインに入力された誤り訂正符号系列＃０の誤り位置多項式および数値多項式の係数はチェンサーチ演算回路３に入力され、チェンサーチ演算回路３がQ（≧２）並列で誤り位置の検出と、検出された誤り位置における誤り数値をｎ／２クロック以内で求める。

チェンサーチ演算回路３で得られた誤り訂正符号系列＃０の誤り位置と、検出された誤り位置における誤り数値は、誤り位置・誤り数値バッファ８ａに記憶される。続いて、チェンサーチ演算回路３には、誤り位置多項式・数値多項式演算回路２から誤り訂正符号系列＃１の誤り位置多項式および数値多項式の係数が入力されて、誤り訂正符号系列＃１の誤り位置の検出と、検出された誤り位置における誤り数値が求められる。

チェンサーチ演算回路３において誤り訂正符号系列＃１の誤り位置の検出と誤り数値が求まった時点で、誤り位置・誤り数値バッファ８ａに記憶されている誤り訂正符号系列＃０の誤り位置および誤り数値が、訂正回路４ａに入力される。他方の訂正回路４ｂには、チェンサーチ演算回路３から誤り訂正符号系列＃１の誤り位置および誤り数値が入力される。訂正回路４ａ，４ｂは、誤り位置・誤り数値バッファ８ａおよびチェンサーチ演算回路３から出力されたそれぞれの誤り位置および誤り数値に基づいて、遅延バッファ５ａ，５ｂから出力されるそれぞれの誤り訂正符号系列に対して訂正を行なう。

なお、チェンサーチ演算回路３は、上記実施の形態１のチェンサーチ演算回路３と同様に、誤り位置検出の結果に基づいて訂正不可能な誤り状態であるか否かを判定して、訂正可能かどうかの判定情報を出力するようにしてもよい。この場合、チェンサーチ演算回路３は、誤り位置多項式の次数と誤り検出したシンボル数とが不一致の場合も訂正不可能な誤り状態であると判定することができ、訂正回路４ａ，４ｂの処理に反映することができる。あるいは、チェンサーチ演算回路３で訂正可能かどうかの判定を行なわず、誤り訂正符号系列の先頭から順に誤り位置検出および誤り数値演算を行い、直ちに訂正回路４ａ，４ｂで訂正処理を開始するように構成してもよい。

以上のように、実施の形態３によれば、シンドローム演算回路１ａ，１ｂに対して、並列処理によりｎ／２以下のクロック周波数で誤り位置と誤り数値を求めるチェンサーチ演算回路３と、誤り位置・誤り数値バッファ８ａとを設けるように構成した。そのため、１つのチェンサーチ演算回路３を有効に活用できる。また、誤り位置・誤り数値バッファ８ａの回路規模は、１つのチェンサーチ演算回路３の回路規模より小さいため、回路規模を削減した高速伝送の誤り訂正復号処理が実現できる。

なお、上記実施の形態１〜３を、ＲＳ符号を前提とした演算処理に基づく構成の誤り訂正復号装置を例に説明したが、誤り訂正復号装置をビット誤り訂正符号であるＢＣＨ符号に適用可能であることは言うまでもない。この場合には、ＢＣＨ符号は誤り検出位置が訂正ビットそのものであるため、チェンサーチ演算回路において誤り数値を求める必要がないだけで、その他は上記誤り訂正復号装置と同様の構成とすることが可能である。

また、上記実施の形態２では第２の処理ラインにシンドロームバッファ６ｂを、第１の処理ラインに誤り位置多項式・数値多項式バッファ７ａを設ける構成とし、上記実施の形態３では第２の処理ラインにシンドロームバッファ６ｂを、第１の処理ラインに誤り位置・誤り数値バッファ８ａを設ける構成としたが、これに限定されるものではなく、各回路の演算タイミングを調整可能であればどのようにバッファを設けてもよい。

この発明の実施の形態１に係る誤り訂正復号装置の構成を示すブロック図である。 この発明の実施の形態１に係る誤り訂正復号装置に入力する誤り訂正符号系列の一例を示す説明図である。 この発明の実施の形態１に係る誤り訂正復号装置による演算処理を示すタイミングチャートである。 この発明の実施の形態２に係る誤り訂正復号装置の構成を示すブロック図である。 この発明の実施の形態２に係る誤り訂正復号装置による演算処理を示すタイミングチャートである。 この発明の実施の形態３に係る誤り訂正復号装置の構成を示すブロック図である。

符号の説明

１，１ａ，１ｂ シンドローム演算回路、２，２ａ，２ｂ 誤り位置多項式・数値多項式演算回路、３，３ａ，３ｂ チェンサーチ演算回路、４，４ａ，４ｂ 訂正回路、５，５ａ，５ｂ 遅延バッファ、６ｂ シンドロームバッファ、７ａ 誤り位置多項式・数値多項式バッファ、８ａ 誤り位置・誤り数値バッファ。

Claims (7)

1. 符号系列ごとに固まって連続入力される複数の誤り訂正符号系列に対して、所定の処理クロック数ごとに１誤り訂正符号系列の所定誤り訂正シンボル数のシンドロームを算出するシンドローム演算回路と、
   前記シンドローム演算回路で算出したシンドロームを用いて、１誤り訂正符号系列ごとの誤り位置多項式および数値多項式の係数を算出する複数の誤り位置多項式・数値多項式演算回路と、
   前記複数の誤り位置多項式・数値多項式演算回路で算出したいずれか１つの誤り位置多項式および数値多項式の係数を用いて、誤り位置を検出すると共に、前記誤り位置における誤り数値を算出するチェンサーチ演算回路と、
   前記チェンサーチ演算回路で検出した誤り位置および誤り数値を用いて、前記誤り訂正符号系列に対して訂正を行なう訂正回路とを備える誤り訂正復号装置において、
   前記シンドローム演算回路の個数に対する前記誤り位置多項式・数値多項式演算回路の個数を、前記シンドローム演算回路の処理クロック数に対する前記誤り位置多項式・数値多項式演算回路の処理クロック数の割合を超える最小整数もしくはそれを超える任意の整数とすることを特徴とする誤り訂正復号装置。
2. 符号系列ごとに固まって連続入力される複数の誤り訂正符号系列に対して、所定の処理クロック数ごとに１誤り訂正符号系列の所定誤り訂正シンボル数のシンドロームを算出する複数のシンドローム演算回路と、
   前記複数のシンドローム演算回路で算出したいずれか１つのシンドロームを用いて、誤り位置多項式および数値多項式の係数を算出する誤り位置多項式・数値多項式演算回路と、
   前記誤り位置多項式・数値多項式演算回路で算出した誤り位置多項式および数値多項式の係数を用いて、誤り位置を検出すると共に、前記誤り位置における誤り数値を算出するチェンサーチ演算回路と、
   前記チェンサーチ演算回路で検出した誤り位置および誤り数値を用いて、前記誤り訂正符号系列に対して訂正を行なう訂正回路とを備える誤り訂正復号装置において、
   前記誤り位置多項式・数値多項式演算回路の個数に対する前記シンドローム演算回路の個数を、前記誤り位置多項式・数値多項式演算回路の処理クロック数に対する前記シンドローム演算回路の処理クロック数の割合を超える最小整数もしくはそれを超える任意の整数とすることを特徴とする誤り訂正復号装置。
3. 符号系列ごとに固まって連続入力される複数の誤り訂正符号系列に対して、１つのチェンサーチ演算回路と、１つの訂正回路とを有し、
   前記１つのチェンサーチ演算回路は、複数の誤り位置多項式・数値多項式演算回路が並行して算出した各誤り位置多項式および数値多項式の係数を選択して入力し、誤り位置および誤り数値を順次算出し、
   前記１つの訂正回路は、前記１つのチェンサーチ演算回路が順次算出した前記誤り位置および誤り数値を用いて、前記１誤り訂正符号系列に対して訂正を行なうことを特徴とする請求項１記載の誤り訂正復号装置。
4. 符号系列ごとに固まって連続入力される複数の誤り訂正符号系列に対して、複数のチェンサーチ演算回路と、複数の訂正回路とを有し、
   前記複数のチェンサーチ演算回路は、１つの誤り位置多項式・数値多項式演算回路が順次算出した互いに異なる符号系列の誤り位置多項式および数値多項式の係数を用いて、並行して各誤り位置および誤り数値を算出し、
   前記複数の訂正回路は、前記複数のチェンサーチ演算回路が並行して算出した前記各誤り位置および誤り数値を用いて、前記複数の１誤り訂正符号系列に対して並行して訂正を行なうことを特徴とする請求項２記載の誤り訂正復号装置。
5. 符号系列ごとに固まって連続入力される複数の誤り訂正符号系列に対して、１つのチェンサーチ演算回路と、複数の訂正回路とを有し、
   前記１つのチェンサーチ演算回路は、１つの誤り位置多項式・数値多項式演算回路が順次算出した誤り位置多項式および数値多項式の係数を用いて、誤り位置および誤り数値を算出し、
   前記複数の訂正回路は、前記１つチェンサーチ演算回路が順次算出した互いに異なる符号系列の誤り位置および誤り数値を用いて、前記複数の１誤り訂正符号系列に対して並行して訂正を行うことを特徴とする請求項２記載の誤り訂正復号装置。
6. シンドローム演算回路が、符号系列ごとに固まって連続入力される複数の誤り訂正符号系列に対して、所定の処理クロック数ごとに１誤り訂正符号系列の所定誤り訂正シンボル数のシンドロームを算出するシンドローム演算ステップと、
   複数の誤り位置多項式・数値多項式演算回路が、前記シンドローム演算ステップで算出したシンドロームを用いて、１誤り訂正符号系列ごとの誤り位置多項式および数値多項式の係数を並列に算出する誤り位置多項式・数値多項式演算ステップと、
   チェンサーチ演算回路が、前記誤り位置多項式・数値多項式演算ステップで並列に算出したいずれか１つの誤り位置多項式および数値多項式の係数を用いて、誤り位置を検出すると共に、前記誤り位置における誤り数値を算出するチェンサーチ演算ステップと、
   訂正回路が、前記チェンサーチ演算ステップで検出した誤り位置および誤り数値を用いて、前記誤り訂正符号系列に対して訂正を行なう訂正ステップとを備える誤り訂正復号方法において、
   前記シンドローム演算ステップの並列数に対する前記誤り位置多項式・数値多項式演算ステップの並列数を、前記シンドローム演算回路の処理クロック数に対する前記誤り位置多項式・数値多項式演算回路の処理クロック数の割合を超える最小整数もしくはそれを超える任意の整数とすることを特徴とする誤り訂正復号方法。
7. 複数のシンドローム演算回路が、符号系列ごとに固まって連続入力される複数の誤り訂正符号系列に対して、所定の処理クロック数ごとに１誤り訂正符号系列の所定誤り訂正シンボル数のシンドロームを並列に算出するシンドローム演算ステップと、
   誤り位置多項式・数値多項式演算回路が、前記シンドローム演算ステップで並列に算出したいずれか１つのシンドロームを用いて、誤り位置多項式および数値多項式の係数を算出する誤り位置多項式・数値多項式演算ステップと、
   チェンサーチ演算回路が、前記誤り位置多項式・数値多項式演算ステップで算出した誤り位置多項式および数値多項式の係数を用いて、誤り位置を検出すると共に、前記誤り位置における誤り数値を算出するチェンサーチ演算ステップと、
   訂正回路が、前記チェンサーチ演算ステップで検出した誤り位置および誤り数値を用いて、前記誤り訂正符号系列に対して訂正を行なう訂正ステップとを備える誤り訂正復号方法において、
   前記誤り位置多項式・数値多項式演算ステップの並列数に対する前記シンドローム演算ステップの並列数を、前記誤り位置多項式・数値多項式演算回路の処理クロック数に対する前記シンドローム演算回路の処理クロック数の割合を超える最小整数もしくはそれを超える任意の整数とすることを特徴とする誤り訂正復号方法。

Images