TWI446728B - 一種用以處理循環碼之方法及裝置 - Google Patents
一種用以處理循環碼之方法及裝置 Download PDFInfo
- Publication number
- TWI446728B TWI446728B TW099135609A TW99135609A TWI446728B TW I446728 B TWI446728 B TW I446728B TW 099135609 A TW099135609 A TW 099135609A TW 99135609 A TW99135609 A TW 99135609A TW I446728 B TWI446728 B TW I446728B
- Authority
- TW
- Taiwan
- Prior art keywords
- feedback shift
- linear feedback
- polynomial
- shift registers
- reconfigurable module
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/158—Finite field arithmetic processing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6513—Support of multiple code types, e.g. unified decoder for LDPC and turbo codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6561—Parallelized implementations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1525—Determination and particular use of error location polynomials
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1545—Determination of error locations, e.g. Chien search or other methods or arrangements for the determination of the roots of the error locator polynomial
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Error Detection And Correction (AREA)
Description
本發明是有關於一種編解碼技術，且特別是有關於一種用以處理循環碼之方法及裝置。
錯誤更正碼或向前錯誤更正碼係為在信息中加入冗餘數據或同位資料。如此，即使在傳輸或儲存過程中有錯誤發生，錯誤更正碼或向前錯誤更正碼仍可被接收器復位。由於接收器無須要求發送器重傳資料，於向前錯誤更正中亦無須所謂的背後通道，因此可適用於單工通訊，例如廣播。錯誤更正碼往往被運用在下層通訊以及可靠的儲存媒體，例如光碟、數位影音光碟及動態隨機存取記憶體。
一般而言，錯誤更正碼可被分類於迴旋碼與塊碼之間：
1. 迴旋碼建立在逐位處理之基礎上，特別適用於以硬體實現，其中以維特比解碼器提供理想的解碼。
2. 塊碼建立在逐塊處理之基礎上，例如早先的重複編碼、漢明碼、奇偶查核碼，以及其後的里德-所羅門碼、BCH碼，至於渦輪碼與低密度奇偶查核碼(LDPC)相對上提供了較理想的效果。
總的說來，任一錯誤更正碼可被用來作錯誤偵測。一具有最小漢明距離d之編碼可於一碼字中偵測出d-1錯誤。在嚴格的品質保證下，使用錯誤更正碼作錯誤偵測是種適合的方式。
因此，本發明之一態樣是在提供一種用以處理循環碼之方法及裝置。
依據本發明一實施例，一種用以處理循環碼之裝置，其中之循環碼可為里德-所羅門碼、BCH碼或類似代碼。此裝置包括至少一可重組態模組與一編碼控制器，可重組態模組包括多個線性回饋移位暫存器。編碼控制器用以控制可重組態模組去將生成多項式轉換成因式分解多項式。於可重組態模組中，多個線性回饋移位暫存器分別暫存此因式分解多項式之多個因式，藉以實現編碼作業。
上述之編碼控制器基本上可由多個加法器組成，這些加法器連接可重組態模組，其中這些加法器與可重組態模組構成一單模編碼器。
或者，上述之編碼控制器基本上可由多個加法器與一多工器組成，這些加法器連接可重組態模組，多工器用以選擇任一線性回饋移位暫存器以控制各模態之編碼處理，其中這些加法器、多工器與可重組態模組構成一多模編碼器。
本裝置亦可包括多個基底轉換器(basis transformers)，這些基底轉換器分別電性耦接多個線性回饋移位暫存器。於使用上，基底轉換器可輔助線性回饋移位暫存器去使用因式分解多項式之因式以計算徵兆值
本裝置亦可包括一鍵方程解算機(key equation solver)。於使用上，鍵方程解算機可基於徵兆值以產生一錯誤位置多項式。
本裝置亦可包括多個反向基底轉換器(inverse basis transformers)，這些反向基底轉換器分別電性耦接多個線性回饋移位暫存器。於使用上，反向基底轉換器可輔助可重組態模組及基底轉換器去執行一陳氏尋根法以根據些因式搜尋錯誤位置多項式之所有根，進而找出一錯誤位置，藉以實現解碼作業。
另外，此裝置亦可包括多個平行處理之可重組態模組，以支援多種編解碼速率。
依據本發明另一實施例，一種用以處理循環碼之方法，適用於一電腦系統，例如可為儲存元件、通信系統或類似裝置，此方法包括下列步驟(應瞭解到，在本實施例中所提及的步驟，除特別敘明其順序者外，均可依實際需要調整其前後順序，甚至可同時或部分同時執行)：
(a)提供至少一可重組態模組，其包含多個線性回饋移位暫存器；以及
(b)控制可重組態模組去將一生成多項式轉換成一因式分解多項式，進而將因式分解多項式之多個因式分別暫存於這些線性回饋移位暫存器中，藉以實現編碼作業。
於步驟(a)中，可提供多個平行處理之可重組態模組，用以支援多種編解碼速率。
於步驟(b)中，可使用可重組態模組去執行一單模態之編碼處理，或是選擇任一線性回饋移位暫存器以控制各模態之編碼處理。
關於解碼作業，本方法可包括下列步驟：
(c)使用因式分解多項式之多個因式以計算徵兆值；
(d)基於徵兆值以產生一錯誤位置多項式；以及
(e)根據些因式搜尋錯誤位置多項式之所有根，進而找出一錯誤位置。
於步驟(c)中，可利用多個基底轉換器以輔助線性回饋移位暫存器去使用這些因式以計算徵兆值，其中這些基底轉換器分別電性耦接多個線性回饋移位暫存器。
於步驟(e)中，可利用多個反向基底轉換器以輔助可重組態模組及基底轉換器去執行一陳氏尋根法以根據因式搜尋錯誤位置多項式之所有根，進而找出一錯誤位置，其中這些反向基底轉換器分別電性耦接多個線性回饋移位暫存器。
以下將以實施方式對上述之發明內容作詳細的描述，並對本發明之技術方案提供更進一步的解釋。
為了使本發明之敘述更加詳盡與完備，可參照所附之圖式及以下所述各種實施例，圖式中相同之號碼代表相同或相似之元件。另一方面，眾所週知的元件與步驟並未描述於實施例中，以避免對本發明造成不必要的限制。
於實施方式與申請專利範圍中，除非內文中對於冠詞有所特別限定，否則『一』與『該』可泛指單一個或複數個。
於實施方式與申請專利範圍中，涉及『耦接(coupled with)』之描述，其可泛指一元件透過其他元件而間接連接至另一元件，或是一元件無須透過其他元件而直接連接至另一元件。
第1圖是依照本發明一實施例之一種線性回饋移位暫存器100的示意圖。如第1圖所示，線性回饋移位暫存器100包括多個橋接器(如g0 i
、g1 i
、g2 i
...gm-1 i
)、多個鎖存器(如12a、12b、12c...12m-2、12m-1)與多個加法器(如10a、102b、10c...12m-1、14)，其中gj i
代表第i個最小多項式M i
(x
)之第j個係數。在輸入方面，節點I1、I2、I3分別接收1位元之資料，而節點I4接收m位元之資料；在輸出方面，節點O1輸出1位元之資料，而節點O2輸出m位元之資料。
第2圖是依照本發明一實施例之一種單模編碼器200a的示意圖。如第2圖所示，單模編碼器200a包括至少一可重組態模組210與一編碼控制器220a，可重組態模組210包括多個線性回饋移位暫存器L1
、L3
...L2t-3
、L2t-1
，其中任一線性回饋移位暫存器在結構上如同第1圖所示之線性回饋移位暫存器100。
於單模編碼器200a中，資料可經由多工器212輸入，編碼控制器220a可控制可重組態模組210去將生成多項式轉換成因式分解多項式M i
(x
)。於可重組態模組210中，多個線性回饋移位暫存器L1
、L3
...L2t-3
、L2t-1
分別暫存此因式分解多項式之多個因式
舉例來說，單模編碼器200a可執行BCH碼之編碼，並滿足下列關係式：c
(x
)=x n-k M
(x
)+r
(x
)，其中c
(x
)代表碼字，m
(x
)代表傳送資訊，且r
(x
)=x n-k M
(x
)modg
(x
)，其中g
(x
)為一生成多項式，並滿足下列關係式：g
(x
)=LCM
{M 1
(x
),M 3
(x
),...,M 2t-3
(x
),M 2t-1
(x
)}，其中M i
(x
)為最小多項式，此最小多項式的根為αi
。
於第2圖中，單模編碼器200a包括多個加法器a1
...a2t-3
,a2t-1
，這些加法器連接線性回饋移位暫存器L1
、L3
...L2t
-3
、L2t
-1
。於使用上，這些加法器與可重組態模組210可執行一單模態之編碼處理。
第3圖是依照本發明一實施例之一種多模編碼器200b的示意圖。如第3圖所示，多模編碼器200b除了增加一多工器222連接線性回饋移位暫存器L1
、L3
...L2t
-3
、L2t
-1
以外，其他部分基本上如同第2圖所示之單模編碼器200a。多工器222可選擇可重組態模組210中之任一節點I3以作為回授信號，藉以控制各模態之編碼處理。
雖然第2-3圖僅繪示單一個可重組態模組210，但此並不限制本發明，實務上，可採用多個平行處理之可重組態模組以支援多種編解碼速率，熟習此項技藝者應視當時需要彈性選擇之。
第4圖是依照本發明一實施例之一種基底轉換器300a的方塊圖。於使用上，基底轉換器300a可接收m位元資料Ri
，經轉換後輸出m位元資料Si
。
為了對基底轉換器300a之架構作更具體的闡述，請參照第5圖。如第5圖所示，第i個基底轉換器用以產生資料Si
，其中αj i
代表αi
之第j個係數，α為2m
之基本元素。於基底轉換器中，橋接器α0 0
、α0 1
...α0 2i
、α0 (m-1)i
連接加法器301，橋接器α1 0
、α1 1
...α1 2i
、α1 (m-1)i
連接加法器302，橋接器αm-1 0
、αm-1 1
...αm-1 2
、αm-1 (m-1)i
連接加法器30n。
第6圖是依照本發明一實施例之一種徵兆值計算器(syndrome calculator)400的示意圖。如第6圖所示，徵兆值計算器400包括基底轉換器們410(如：第一反向基底轉換器B1
、第三反向基底轉換器B3
…第2t-3反向基底轉換器B2t-3
、第2t-1反向基底轉換器B2t-1
)與上述之可重組態模組210，其中任一基底轉換器B1
、B3...B2t-3
、B2t-1
如同第5-6圖所示之基底轉換器300a。基底轉換器B1
、B3
...B2t-3
、B2t-1
分別電性耦接線性回饋移位暫存器L1
、L3
...L2t
-3
、L2t
-1
，用以輔助這些線性回饋移位暫存器L1
、L3
...L2t
-3
、L2t
-1
去使用暫存之多個因式以計算徵兆值。另外，鍵方程解算機可基於徵兆值以產生一錯誤位置多項式。
第7圖是依照本發明一實施例之一種反向基底轉換器300b的方塊圖。反向基底轉換器300b可執行與基底轉換器300a反向之矩陣運算。於使用上，反向基底轉換器300b可接收m位元資料Si
，經轉換後輸出m位元資料Ri
。
第8圖是是依照本發明一實施例之一種陳氏尋根單元(Chien search unit)500的示意圖。如第8圖所示，陳氏尋根單元500包括反向基底轉換器們510(如：第一反向基底轉換器、第三反向基底轉換器…第2t-3反向基底轉換器、第2t-1反向基底轉換器)、基底轉換器們410與可重組態模組210，其中任一反向基底轉換器如同第7圖所示之反向基底轉換器300b，這些反向基底轉換器分別電性耦接線性回饋移位暫存器B1
、B3
...B2t-3
、B2t-1
。於使用上，陳氏尋根單元500可執行一陳氏尋根法以根據因式搜尋錯誤位置多項式之所有根，進而找出一錯誤位置。
綜上所述，編碼器與徵兆值計算器400可共用同一可重組態模組210。再者，徵兆值計算器400與陳氏尋根單元500可共用同一可重組態模組210及同一组基底轉換器們410。因此，使用本發明之處理循環碼之裝置可大幅減少邏輯閘的數量，進而簡化編解碼作業之複雜度。實作上，若以0.18微米CMOS製程實現本裝置，相較於傳統的編解碼器，大約可省略27.5%之邏輯閘數量。
本發明之另一態樣是一種處理循環碼之方法，其可應用在電腦系統，或是廣泛地運用在相關之技術環節。有關此方法之具體執行方式予以上實施力已具體揭露，於此不再重複贅述之。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10a、102b、10c...12m-1、14．．．加法器
12a、12b、12c...12m-2、12m-1．．．鎖存器
100．．．線性回饋移位暫存器
200a．．．單模編碼器
200b．．．多模編碼器
210．．．可重組態模組
222．．．多工器
220a．．．編碼控制器
300a．．．基底轉換器
300b．．．反向基底轉換器
301、302、30n．．．加法器
400．．．徵兆值計算器
410．．．基底轉換器們
500．．．陳氏尋根單元
B1
．．．第一反向基底轉換器
B3
．．．第三反向基底轉換器
B2t-3
．．．第2t-3反向基底轉換器
B2t-1
．．．第2t-1反向基底轉換器
a1
...a2t-3
,a2t-1
．．．加法器
I1、I2、I3、I4、O1、O2．．．節點
L1
、L3
...L2t
-3
、L2t
-1
．．．線性回饋移位暫存器
g0 i
、g1 i
、g2 i
...gm-1 i
．．．橋接器
α0 0
、α0 1
...α0 2i
、α0 (m-1)i
．．．橋接器
α1 0
、α1 1
...α1 2i
、α1 (m-1)i
．．．橋接器
αm-1 0
、αm-1 1
...αm-1 2
、αm-1 (m-1)i
．．．橋接器
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：
第1圖是依照本發明一實施例之一種線性回饋移位暫存器的示意圖；
第2圖是依照本發明一實施例之一種單模編碼器的示意圖；
第3圖是依照本發明一實施例之一種多模編碼器的示意圖；
第4圖是依照本發明一實施例之一種基底轉換器的方塊圖；
第5圖係繪示第4圖之基底轉換器之架構；
第6圖是依照本發明一實施例之一種徵兆值計算器的示意圖；
第7圖是依照本發明一實施例之一種反向基底轉換器的方塊圖；以及
第8圖是是依照本發明一實施例之一種陳氏尋根單元的示意圖。
10a、102b、10c...12m-1、14．．．加法器
12a、12b、12c...12m-2、12m-1．．．鎖存器
100．．．線性回饋移位暫存器
I1、I2、I3、I4、O1、O2．．．節點
g0 i
、g1 i
、g2 i
...gm-1 i
．．．橋接器
Claims (14)
- 一種用以處理循環碼之裝置，該裝置包含：至少一可重組態模組，包括複數個線性回饋移位暫存器用以分別接收輸入的資料；以及一編碼控制器，用以基於該輸入的資料去控制該可重組態模組去將一生成多項式轉換成一因式分解多項式，其中該些線性回饋移位暫存器分別暫存該因式分解多項式之複數個因式，該編碼控制器之輸出回傳至該可重組態模組。
- 如請求項1所述之裝置，其中該編碼控制器基本上由複數個加法器組成，該些加法器連接該可重組態模組，其中該些加法器與該可重組態模組構成一單模編碼器。
- 如請求項1所述之裝置，其中該編碼控制器基本上由複數個加法器與一多工器組成，該些加法器連接該可重組態模組，該多工器用以選擇任一該線性回饋移位暫存器以控制各模態之編碼處理，其中該些加法器、該多工器與該可重組態模組構成一多模編碼器。
- 如請求項1所述之裝置，更包含：複數個基底轉換器，用以輔助該些線性回饋移位暫存器去使用該些因式以計算徵兆值；一鍵方程解算機，用以基於該徵兆值以產生一錯誤位 置多項式；以及複數個反向基底轉換器，用以輔助該可重組態模組及該些基底轉換器去執行一陳氏尋根法以根據些因式搜尋該錯誤位置多項式之所有根，進而找出一錯誤位置。
- 如請求項4所述之裝置，包含複數個平行處理之該可重組態模組，用以支援多種編解碼速率。
- 一種用以處理循環碼之方法，適用於一電腦系統，該方法包含：(a)提供至少一可重組態模組，其包含複數個線性回饋移位暫存器用以分別接收輸入的資料；以及(b)利用一編碼控制器基於該輸入的資料去控制該可重組態模組去將一生成多項式轉換成一因式分解多項式，進而將該因式分解多項式之複數個因式分別暫存於該些線性回饋移位暫存器中，該編碼控制器之輸出回傳至該可重組態模組。
- 如請求項6所述之方法，其中步驟(b)包含：使用該可重組態模組去執行一單模態之編碼處理。
- 如請求項6所述之方法，其中步驟(b)包含：選擇任一該線性回饋移位暫存器以控制各模態之編碼處理。
- 如請求項6所述之方法，更包含：(c)使用該些因式以計算徵兆值；(d)基於該徵兆值以產生一錯誤位置多項式；以及(e)根據些因式搜尋該錯誤位置多項式之所有根，進而找出一錯誤位置。
- 如請求項9所述之方法，其中步驟(c)包含：利用複數個基底轉換器以輔助該些線性回饋移位暫存器去使用該些因式以計算徵兆值，其中該些基底轉換器分別電性耦接該些線性回饋移位暫存器。
- 如請求項10所述之方法，其中步驟(e)包含：利用複數個反向基底轉換器以輔助該可重組態模組及該些基底轉換器去執行一陳氏尋根法以根據些因式搜尋該錯誤位置多項式之所有根，進而找出一錯誤位置，其中該些反向基底轉換器分別電性耦接該些線性回饋移位暫存器。
- 如請求項9所述之方法，其中步驟(e)包含：利用複數個反向基底轉換器以輔助該可重組態模組及複數個基底轉換器去執行一陳氏尋根法以根據些因式搜尋該錯誤位置多項式之所有根，進而找出一錯誤位置，其中該些基底轉換器分別電性耦接該些線性回饋移位暫存器， 該些反向基底轉換器分別電性耦接該些線性回饋移位暫存器。
- 如請求項6至12中任一項所述之方法，其中步驟(a)包含：提供複數個平行處理之該可重組態模組，用以支援多種編解碼速率。
- 如請求項6所述之方法，其中該電腦系統為一儲存元件或一通信系統。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/790,875 US8645807B2 (en) | 2010-05-31 | 2010-05-31 | Apparatus and method of processing polynomials |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201143302A TW201143302A (en) | 2011-12-01 |
| TWI446728B true TWI446728B (zh) | 2014-07-21 |
Family
ID=45023175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099135609A TWI446728B (zh) | 2010-05-31 | 2010-10-19 | 一種用以處理循環碼之方法及裝置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8645807B2 (zh) |
| TW (1) | TWI446728B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103839594A (zh) * | 2012-11-27 | 2014-06-04 | 建兴电子科技股份有限公司 | 固态储存装置及其联合编解码方法 |
| CN103916138B (zh) * | 2012-12-28 | 2018-03-16 | 深圳开阳电子股份有限公司 | 一种钱搜索电路及基于该钱搜索电路的ecc解码装置及方法 |
| US9455747B1 (en) | 2013-03-27 | 2016-09-27 | SK Hynix Inc. | Parallel chien search with folding and a symbolized minimal polynomial combinational network (S-MPCN) |
| US9954553B1 (en) * | 2015-06-05 | 2018-04-24 | Altera Corporation | Circuitry and methods for continuous parallel decoder operation |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5444719A (en) | 1993-01-26 | 1995-08-22 | International Business Machines Corporation | Adjustable error-correction composite Reed-Solomon encoder/syndrome generator |
| US6263471B1 (en) * | 1999-03-05 | 2001-07-17 | Industrial Technology Research Institute | Method and apparatus for decoding an error correction code |
| US20030088757A1 (en) * | 2001-05-02 | 2003-05-08 | Joshua Lindner | Efficient high performance data operation element for use in a reconfigurable logic environment |
| US7870468B1 (en) * | 2006-05-26 | 2011-01-11 | Redpine Signals, Inc. | Reed-solomon decoder using a configurable arithmetic processor |
| US7701254B2 (en) * | 2007-03-13 | 2010-04-20 | Oracle America, Inc. | Reconfigurable circuits |
| US8464141B2 (en) * | 2008-08-13 | 2013-06-11 | Infineon Technologies Ag | Programmable error correction capability for BCH codes |
-
2010
- 2010-05-31 US US12/790,875 patent/US8645807B2/en active Active
- 2010-10-19 TW TW099135609A patent/TWI446728B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TW201143302A (en) | 2011-12-01 |
| US8645807B2 (en) | 2014-02-04 |
| US20110296281A1 (en) | 2011-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10187085B2 (en) | Decoding method, decoding apparatus and decoder | |
| JP5300170B2 (ja) | 順方向のチェンサーチ方式のリードソロモンデコーダ回路 | |
| US10243589B2 (en) | Multi-bit error correction method and apparatus based on a BCH code and memory system | |
| JP5913560B2 (ja) | 低密度パリティチェック符号を使用する符号化および復号技法 | |
| US7246294B2 (en) | Method for iterative hard-decision forward error correction decoding | |
| US7941734B2 (en) | Method and apparatus for decoding shortened BCH codes or reed-solomon codes | |
| KR20180031555A (ko) | 극 부호의 병렬화된 연속 제거 디코딩 및 연속 제거 리스트 디코딩을 위한 장치 및 방법 | |
| US9432057B1 (en) | Forward error correcting code encoder and decoder method and apparatus | |
| US9843414B2 (en) | Low complexity error correction | |
| TWI446728B (zh) | 一種用以處理循環碼之方法及裝置 | |
| US7978100B2 (en) | Encoding and decoding methods using generalized concatenated codes (GCC) | |
| KR101314232B1 (ko) | 에러 정정 코드의 부호화 및 복호화 방법 그리고 코덱 | |
| CN110679090B (zh) | 减少延迟错误校正解码 | |
| EP1102406A2 (en) | Apparatus and method for decoding digital data | |
| Zhang | VLSI architectures for Reed–Solomon codes: Classic, nested, coupled, and beyond | |
| Matsushima et al. | Parallel encoder and decoder architecture for cyclic codes | |
| KR20080052039A (ko) | 순환 중복 검사에 의한 정정 에러를 검사하는 방법 및 그장치 | |
| Qamar et al. | An efficient encoding algorithm for (n, k) binary cyclic codes | |
| KR20140074600A (ko) | 비씨에이치 디코더, 이를 포함하는 메모리 시스템 및 디코딩 방법 | |
| Bapayya et al. | Implementation of Reed–Solomon Coder and Decoder Using Raspberry PI for Image Applications | |
| Gherman et al. | Sequential Decoders for Binary Linear Block ECCs | |
| TW201541874A (zh) | Ｂｃｈ碼編碼與癥狀計算共用設計電路及決定該共用設計電路的方法 | |
| JP2011029857A (ja) | フラッシュファイルシステムの誤り検出訂正機能 | |
| Najarian | Modeling, Simulation, and Implementation of Reed-Solomon Encoder/decoder System | |
| Micheloni et al. | BCH for solid-state-drives |