JP5234768B2 - ディジタル歪み補償増幅器及びディジタル歪み補償増幅器の出力端子から入力された入力波の制御方法 - Google Patents

ディジタル歪み補償増幅器及びディジタル歪み補償増幅器の出力端子から入力された入力波の制御方法 Download PDF

Info

Publication number
JP5234768B2
JP5234768B2 JP2008247167A JP2008247167A JP5234768B2 JP 5234768 B2 JP5234768 B2 JP 5234768B2 JP 2008247167 A JP2008247167 A JP 2008247167A JP 2008247167 A JP2008247167 A JP 2008247167A JP 5234768 B2 JP5234768 B2 JP 5234768B2
Authority
JP
Japan
Prior art keywords
distortion compensation
digital distortion
compensation amplifier
terminal
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008247167A
Other languages
English (en)
Other versions
JP2010081285A (ja
Inventor
茂 天野
英文 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
NEC Corp
Original Assignee
Hitachi Kokusai Electric Inc
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc, NEC Corp filed Critical Hitachi Kokusai Electric Inc
Priority to JP2008247167A priority Critical patent/JP5234768B2/ja
Publication of JP2010081285A publication Critical patent/JP2010081285A/ja
Application granted granted Critical
Publication of JP5234768B2 publication Critical patent/JP5234768B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)
  • Transmitters (AREA)

Description

本発明はディジタル歪み補償増幅器に関し、特に、妨害波に起因するディジタル歪み補償増幅器の誤動作の防止に関する。
ディジタル歪み補償制御において妨害波の入力は誤動作の原因となる。この種の誤動作を回避するための技術が開示されている。
一例として、図5を参照して特許文献1に記載の歪み補償増幅器500について説明する。歪み補償増幅器500は、サーキュレータ8の終端端子側に固定減衰器14を備え、固定減衰器14の出力側に妨害波電力モニタ回路51を備えている。妨害波電力モニタ回路51は、アンテナ端子からの妨害波レベルを検出し、設定閾値以上か以下かを判別する。この判別結果に応じて、監視制御回路52は、妨害波レベルが高くディジタル歪み補償制御が誤動作する条件下ではディジタル歪み補償部2での更新を停止する。
このように、歪み補償増幅器500のアプローチは、妨害波のレベルに応じてディジタル歪み補償制御の更新を停止するといったものである。このため、所定のレベルを越えた妨害波が存在する環境下では常にディジタル歪み補償制御が停止し、その結果、無線特性の劣化を引き起こしていた。
一般に、妨害波は外部要因であるため持続時間を事前に特定することは不可能であり、長時間に及ぶ場合もある。従来の技術によれば、妨害波が長時間持続する環境下において無線特性を確保するのは極めて困難であった。
また、特許文献2には、直列に接続した方向性結合器とサーキュレータの間に方向性素子を接続し、これを通過する際の減衰レベルを所定レベルより大きくすることにより、妨害波が歪み補償部の帰還系に及ぼす影響を抑えるといった技術が開示されている。
この種の技術によれば、帰還系に入力される信号は妨害波のレベルに関係なく一律に減衰される。このため、妨害波が小さいときに歪み補償を適切に実行することができない恐れがある。
特開2005−142881 特開2006−197545
本発明はこのような状況に鑑みてなされたものであり、本発明が解決しようとする課題は、妨害波が常時存在する環境下においても良好な無線特性を維持することができるディジタル歪み補償増幅器を提供することである。
また、本発明の他の課題は、妨害波のレベルが低い場合であっても適切な歪み補償制御処理を行うことができるディジタル歪み補償増幅器を提供することである。
上述の課題を解決するため、本発明は、その一態様として、ディジタル歪み補償増幅器において、主信号を出力するための主信号線及び帰還信号が入力されるための帰還信号線へと接続されたディジタル歪み補償部と、主信号線へと接続された増幅器と、増幅器の出力及び帰還信号線へと接続された方向性結合器と、方向性結合器へと接続されたサーキュレータを備え、方向性結合器は、増幅器の出力へと接続された端子d1と、サーキュレータへと接続された端子d2と、端子d3と、帰還信号線へと接続された端子d4とを備え、サーキュレータは、端子d2へと接続された端子c1と、端子c2と、ディジタル歪み補償増幅器の出力端子へと接続された端子c3とを備え、ディジタル歪み補償増幅器は、端子d3と端子c2の間に接続された可変減衰器及び可変移相器と、増幅器の出力リターンロスに応じて可変減衰器を制御し、外気の温度変化に応じて可変移相器を制御する制御手段とを更に備えることを特徴とするディジタル歪み補償増幅器を提供する。
また、本発明は、他の一態様として、ディジタル歪み補償増幅器の出力端子から入力された入力波を制御する方法において、ディジタル歪み補償増幅器は、主信号を出力するための主信号線及び帰還信号が入力されるための帰還信号線へと接続されたディジタル歪み補償部と、主信号線へと接続された増幅器とを備えるものであって、入力波を主信号線とは異なる経路に導く段階と、経路に導かれた入力波の振幅を、増幅器の出力リターンロスに応じて減衰すると共に、ディジタル歪み補償増幅器の内部乃至近傍の温度の変化に応じて入力波を移相する制御段階とを含むことを特徴とする、ディジタル歪み補償増幅器の出力端子から入力された入力波の制御方法を提供する。
本発明によれば、外部からの妨害波が増幅器で反射して帰還系に漏れ込む経路における妨害波の振幅と位相に合わせて、可変減衰器と可変移相器の制御値を設定することにより、主信号系に影響を及ぼすことなく、妨害波の影響を除去することができる。
本発明の実施の形態では、ディジタル歪み補償方式(Digital Pre−Distortion、以下DPDと呼ぶ)の増幅器において、アンテナ端子から入力され、DPD増幅器の帰還系コンバータ経由でディジタル歪み補償部に到達する妨害波を抑制する。
図1を参照すると、サーキュレータ8の終端側と方向性結合器7の終端側を接続し、それらの高周波信号線間に可変減衰器15と可変移相器16を備える。可変減衰器15と可変移相器16はディジタル歪み補償部2で検出されたアンテナ端子から入力された妨害波をキャンセルするよう最適状態に制御する。
このように、主信号系の経路以外の経路に可変減衰器15と可変移相器16の付加的回路およびそれらの制御回路を付加することで、主信号系の特性に影響与えることなく簡単な回路構成でアンテナ端子から入力された妨害波をキャンセルし、これによるディジタル歪み補償部2の誤動作を回避する。
以下、実施例に則して本発明について説明する。
図1を参照して本発明の一実施例である歪み補償増幅器100について説明する。歪み補償増幅器100において、ベースバンド入力端子1から入力された信号は、ディジタル歪み補償部2、ディジタル直交変調部(QMOD)3、ディジタルアナログ変換器(DAC)4を通過して、ディジタル歪み補償、多重化、ピーク信号のクリッピング等の各種ディジタル処理を経てアナログ信号に変換される。アップコンバータ5で周波数変換された信号が増幅器6に入力され、方向性結合器7とサーキュレータ8を経由して出力端子9から出力される。
方向性結合器7で取り出された主信号の一部はダウンコンバータ10で周波数変換され、アナログディジタル変換器(ADC)11でベースバンドディジタル信号に変換され、ディジタル直交復調部(QDEM)12を経てディジタル歪み補償部2に戻される。ここでは、方向性結合器7、ダウンコンバータ10、ADC11、ディジタルQDEM12、ディジタル歪み補償部2からなる経路を帰還系と呼ぶ。
方向性結合器7の4つの端子をそれぞれ端子d1、d2、d3、d4と呼ぶものとする。端子d1は増幅器6の出力に接続されている。端子d2はサーキュレータ8に接続されている。端子d3は固定減衰器13を介して後述する可変移相器に接続されている。端子d4は帰還系、つまりダウンコンバータ10に接続されている。
サーキュレータ8は3つの端子c1、c2、c3を有する。端子c1は方向性結合器7の端子d2に接続されている。端子c2、即ちサーキュレータ8の終端には固定減衰器14が接続されている。固定減衰器13と14の間に可変減衰器15、可変移相器16が実装されている。可変減衰器15及び可変移相器16は制御回路17により制御される。端子c3は出力端子18に接続されている。
図2に示すように、制御回路17は、フラッシュメモリ等の記憶素子18、DAC19、可変減衰器駆動回路20、可変移相器駆動回路21、記憶素子18を制御する中央演算回路22、温度センサ23、可変減衰器用参照値取得部24を備える。記憶素子18は制御テーブル25及び温度履歴26を格納する。
次に、具体的な妨害波レベルを例に挙げつつ歪み補償増幅器100の動作について説明する。まず、歪み補償増幅器100において、可変減衰器15及び可変移相器16により減衰及び移相のどちらも行わないときにダウンコンバータ10に入力される所要波と不要波の比を求める。
第3世代の無線基地局装置の送信部の耐妨害波規格として、3GPP(3rd Generation Partnership Project)では、Transmit intermodulation規格が規定されている。同規格によれば、送信キャリアの周波数に+5MHz、−5MHz、+10MHz、−10MHz、+15MHz、−15MHzした周波数を有し、アンテナ端の平均送信電力よりも30dB低い妨害波が入力されたときであっても、送信歪みの大きさが所定の規格内に収まることが求められている。
基地局増幅器として一般的な最大出力40Wの増幅器を例に挙げて動作を説明する。キャリア数を4キャリアとし、1キャリア当たり10W、即ち、1キャリア当たり+40dBmとして考える。妨害波レベルは総送信電力40Wの30dB下とすると+16dBmである。サーキュレータ7のアイソレーションを20dBとし、増幅器6の出力リターンロスを10dBとする。方向性結合器6の結合量をAdB(Aは任意の値)とし、アイソレーション型と考えて逆方向結合量は無視できるものとする。方向性結合器6とサーキュレータ7の通過損失は簡単のため0dBとする。
以上の前提下で、ダウンコンバータ10に入力される主信号の帰還レベルは1キャリア当たり(40−A)dB、ダウンコンバータ10に入力される妨害波レベルは、+16dBm−20dB(サーキュレータ8のアイソレーション)−10dB(増幅器6の出力リターンロス)−AdB(方向性結合器7の結合量)=(−14−A)dBとなる。所要波(Desired)と不要波(Undesired)の比(D/U)はD/U=(40−A)−(−14−A)=54dBとなる。
つまり、サーキュレータ8のアイソレーションは20dBであり、増幅器6の出力リターンロスは10dBであり、方向性結合器7の結合量はAdBであり、方向性結合器7の逆方向結合量は無視できるものであり、方向性結合器7とサーキュレータ8の通過損失は0dBであるような歪み補償増幅器100に対して、1キャリア当たり+40dBmの主信号と、+16dBmの妨害波が入力されるとき、ダウンコンバータ10に入力される所要波と不要波の比は、方向性結合器6の結合量に関係なく、54dBとなる。
次に、3GPPで規定される歪みに関連する規格である隣接チャネル漏洩電力比規格(ACLR)に基づいて、歪み補償増幅器100に求められる分解能を求める。増幅器6の出力である主信号系帰還信号と、外部からの妨害波は、同一の帰還系経路を通過してディジタル歪み補償部2に戻される。このため、ディジタル歪み補償制御に特別な制御条件を付与しない限りは、両者は区別なく歪み補償制御の対象となる。ディジタル歪み補償部2で制御値を変更しても、外部からの妨害波レベルは一切変化しないためディジタル歪み補償部2で制御不能となり誤動作する可能性がある。ACLR規格によると、5MHz離れで45dBc、10MHz離れで50dBcであることが定められている。外部からの妨害波のレベルや周波数によっては、ACLR規格を割る制御が発生する可能性が否定できない。歪み補償増幅器の性能上、系の制御下限としては50dBcより十分マージンを取った65dBc程度の分解能を有した設計がなされるのが一般的と考えられる。
以上のように、可変減衰器15及び可変移相器16による減衰及び移相を行わないときにダウンコンバータ10に入力されるD/Uは54dBであり、ACLR規格の元でディジタル歪み補償部2に入力されるべきD/Uは65dBcであるから、歪み補償増幅器100において、可変減衰器15及び可変移相器16により低減すべき不要波は65−54=11dBとなる。
よって可変減衰器15と可変移相器16の制御値は送信信号出力電力と温度で一意に決まる。高々15dB程度の妨害波キャンセルを実現すればよいので、制御の精度も例えば振幅誤差1dB、位相誤差7deg程度で構わない。以上により、工場出荷時に送信信号出力電力、温度をパラメータとして可変減衰器15と可変移相器16の制御テーブル25を作成し記憶素子18に格納しておき、これをもとに可変減衰器15と可変移相器16を制御することで、ごく簡単な制御で所要の妨害波抑圧が実現できる。
歪み補償増幅器100では、送信信号出力電力に依存した増幅器6の出力リターンロスに応じて可変減衰器15を微調整し、温度変化に応じて可変移相器16を微調整する制御方式によって妨害波をキャンセルする。外部からの妨害波が増幅器6で反射して帰還系に漏れ込む経路の振幅と位相に合わせて、可変減衰器15と可変移相器16の制御値を設定する。
制御回路17は、可変減衰器15及び可変移相器16の制御値を設定し、これら制御値に基づいて可変減衰器15及び可変移相器16を駆動する。
制御回路17は可変減衰器15を次のように制御する。中央演算回路22は、可変減衰器用参照値取得部24から可変減衰器用参照値を取得し、この参照値に対応する制御値を制御テーブル25から求め、可変減衰器制御値として設定する。更に、設定した可変減衰器制御値に基づいて、中央演算回路22はDAC19、可変減衰器駆動回路20を介して可変減衰器15を制御する。
また、制御回路17は可変移相器16を次のように制御する。中央演算回路22は、温度センサ23で取得した外気温度と温度履歴26に基づいて温度変化量を求め、求めた温度変化量に対応する制御値を制御テーブル25から求めて可変移相器制御値として設定する。更に、設定した可変移相器制御値に基づいて、中央演算回路22はDAC19、可変移相器駆動回路21を介して可変移相器16を制御する。制御テーブル25に格納される温度変化量と可変移相器制御値との対応関係は、サーキュレータ7や方向性結合器6、プリント基板等の採用デバイスにより決まる位相温度特性によって定められる。
可変減衰器用参照値取得部24には様々な構成が考えられる。
増幅器6の出力リターンロスは一般に増幅器6の出力レベルに応じて決まる。基地局は利得一定制御が一般的であるため、ベースバンド入力端子1への入力ディジタル信号レベルの平均値を使用すれば増幅器6の出力レベルは容易に取得可能である。このようにして出力リターンロスを求める場合、可変減衰器用参照値取得部24は、ディジタル歪み補償部2の前段に設けた入力ディジタル信号レベルの平均値を求める回路となる。
あるいは増幅器6の消費電流をモニタすることでも、等価的に増幅器6の平均出力レベルを検出することも可能であり、これを元に出力リターンロスを推定することも可能である。この場合、増幅器6の消費電流を検出する回路を設け、これを可変減衰器用参照値取得部24とする。
または、ダウンコンバータ10、ADC11、ディジタルQDEM12を経由してディジタル歪み補償部2で検出される帰還系レベルを直接的に読み取る構成としてもよい。この場合、可変減衰器用参照値取得部24は、方向性結合器7とディジタル歪み補償部2の前段との間のいずれかに設けられるレベル測定回路となる。
以上のように、実施例1の歪み補償増幅器100によれば、アンテナ端子から入力される妨害波が帰還系経路を通してディジタル歪み補償部に入力されることを、可変減衰器と可変移相器の簡単な制御によりキャンセルしているので、妨害波によるディジタル歪み補償制御の誤動作を抑圧できることである。
図3を参照して本発明の実施例2として歪み補償増幅器200について説明する。上述の歪み補償増幅器100と比較すると、歪み補償増幅器200は、可変移相器及び可変減衰器の接続順序が逆転している点で異なる。即ち、サーキュレータ8の端子c2、固定減衰器14、可変移相器31、可変減衰器32、固定減衰器13、方向性結合器の端子d3の順序で接続されている。これ以外の点では歪み補償増幅器200の構成は歪み補償増幅器100と同様であり、その動作や効果についても同様である。このように、本発明では可変減衰器と可変移相器を実装する際の接続順序を問わない。
図4を参照して本発明の実施例3として歪み補償増幅器300について説明する。実施例1では、サーキュレータ8から固定減衰器14を通して可変減衰器15、可変移相器16に入力している。これに対して、実施例3では、サーキュレータ8と固定減衰器14の間に方向性結合器41を実装している。方向性結合器41は方向性結合器7と同じものであり、同じ周波数特性を有する。
アンテナ端から入力される妨害波はサーキュレータ8を逆方向に伝達、増幅器6で反射して方向性結合器7を経由し帰還系経路に到達する。この、主信号経路を逆方向に経由して帰還系経路に到達する妨害波は、少なくとも方向性結合器7に相当する振幅・位相の周波数特性をもつことになる。本妨害波とキャンセルする振幅・位相の周波数特性をもつ信号を可変減衰器15と可変移相器16の経路で作り出すために、この経路にも主信号系と同一の周波数特性を有する方向性結合器41を実装する。
このように、本実施例では、主信号経路の方向性結合器7の周波数特性を、補償回路側の方向性結合器41の周波数特性でキャンセルしているので、歪み補償増幅器100と比較して、妨害波抑圧回路としての周波数特性の広帯域化を実現することが可能であり、妨害波抑圧量を増大する効果が得られる。
本発明の実施例1である歪み補償増幅器100のブロック図である。 制御回路17のブロック図である。 本発明の実施例2である歪み補償増幅器200のブロック図である。 本発明の実施例3である歪み補償増幅器300のブロック図である。 従来の歪み補償増幅器500のブロック図である。
符号の説明
1 ベースバンド入力端子
2 ディジタル歪み補償部
3 ディジタル直交変調部(QMOD)
4、19 ディジタル‐アナログコンバータ(DAC)
5 アップコンバータ
6 増幅器
7、41 方向性結合器
8 サーキュレータ
9 出力端子
10 ダウンコンバータ
11 アナログ‐ディジタルコンバータ(ADC)
12 ディジタル直交復調部(QDEM)
13、14、42 固定減衰器
15、32 可変減衰器
16、31 可変移相器
17 制御回路
18 記憶素子
20 可変減衰器駆動回路
21 可変移相器駆動回路
22 中央演算回路
23 温度センサ
24 可変減衰器用参照値取得部
25 制御テーブル
26 温度履歴
100、200、300 ディジタル歪み補償増幅器

Claims (10)

  1. ディジタル歪み補償増幅器において、
    主信号を出力するための主信号線及び帰還信号が入力されるための帰還信号線へと接続されたディジタル歪み補償部と、前記主信号線へと接続された増幅器と、前記増幅器の出力及び前記帰還信号線へと接続された方向性結合器と、前記方向性結合器へと接続されたサーキュレータと、温度センサと、前記温度センサによる測定結果を記憶する記憶手段とを備え、
    前記方向性結合器は、前記増幅器の出力へと接続された端子d1と、前記サーキュレータへと接続された端子d2と、端子d3と、前記帰還信号線へと接続された端子d4とを備え、
    前記サーキュレータは、前記端子d2へと接続された端子c1と、端子c2と、前記ディジタル歪み補償増幅器の出力端子へと接続された端子c3とを備え、
    前記ディジタル歪み補償増幅器は、前記端子d3と前記端子c2の間に接続された可変減衰器及び可変移相器と、前記増幅器の出力リターンロスに応じて前記可変減衰器を制御し、前記温度センサによる測定結果及び前記記憶手段に記憶した測定結果から求めた外気の温度変化に応じて前記可変移相器を制御する制御手段とを更に備える
    ことを特徴とするディジタル歪み補償増幅器。
  2. 請求項1に記載のディジタル歪み補償増幅器において、前記制御手段は、送信信号出力電力及び温度をパラメータとして含む制御テーブルを備え、前記制御テーブルに基づいて可変減衰器と可変移相器を制御することを特徴とするディジタル歪み補償増幅器。
  3. 請求項1及び2のいずれかに記載のディジタル歪み補償増幅器において、前記方向性結合器、可変移相器、可変減衰器、サーキュレータの順に接続されてなることを特徴とするディジタル歪み補償増幅器。
  4. 請求項1及び2のいずれかに記載のディジタル歪み補償増幅器において、前記方向性結合器、可変減衰器、可変移相器、サーキュレータの順に接続されてなることを特徴とするディジタル歪み補償増幅器。
  5. 請求項1乃至4のいずれかに記載のディジタル歪み補償増幅器において、前記端子d3と前記端子c2との間に前記方向性結合器と同じ周波数特性を有する第2の方向性結合器を備えることを特徴とするディジタル歪み補償増幅器。
  6. ディジタル歪み補償増幅器の出力端子から入力された入力波を制御する方法において、
    前記ディジタル歪み補償増幅器は、主信号を出力するための主信号線及び帰還信号が入力されるための帰還信号線へと接続されたディジタル歪み補償部と、前記主信号線へと接続された増幅器と、温度センサと、前記温度センサによる測定結果を記憶する記憶手段とを備えるものであって、
    前記入力波を前記主信号線とは異なる経路に導く段階と、
    前記経路に導かれた前記入力波の振幅を、前記増幅器の出力リターンロスに応じて減衰すると共に、前記温度センサによる測定結果及び前記記憶手段に記憶した測定結果から求めた前記ディジタル歪み補償増幅器の内部乃至近傍の温度の変化に応じて前記入力波を移相する制御段階と
    を含むことを特徴とする、ディジタル歪み補償増幅器の出力端子から入力された入力波の制御方法。
  7. 請求項6に記載のディジタル歪み補償増幅器の出力端子から入力された入力波の制御方法において、前記制御段階は、送信信号出力電力及び温度をパラメータとして含む、予め用意された制御テーブルに基づいて前記入力波を減衰及び移相することを特徴とする、ディジタル歪み補償増幅器の出力端子から入力された入力波の制御方法。
  8. 請求項6及び7のいずれかに記載のディジタル歪み補償増幅器の出力端子から入力された入力波の制御方法において、前記制御段階は、前記入力波を移相した後で減衰することを特徴とする、ディジタル歪み補償増幅器の出力端子から入力された入力波の制御方法。
  9. 請求項6及び7のいずれかに記載のディジタル歪み補償増幅器の出力端子から入力された入力波の制御方法において、前記制御段階は、前記入力波を減衰した後で移相することを特徴とする、ディジタル歪み補償増幅器の出力端子から入力された入力波の制御方法。
  10. 請求項6乃至9のいずれかに記載のディジタル歪み補償増幅器の出力端子から入力された入力波の制御方法において、
    前記増幅器の出力が方向性結合器を介して前記出力端子から出力される段階と、
    前記経路にて、前記入力波が、前記方向性結合器と同じ周波数特性を有する第2の方向性結合器を通過する段階と
    を更に含むことを特徴とする、ディジタル歪み補償増幅器の出力端子から入力された入力波の制御方法。
JP2008247167A 2008-09-26 2008-09-26 ディジタル歪み補償増幅器及びディジタル歪み補償増幅器の出力端子から入力された入力波の制御方法 Expired - Fee Related JP5234768B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008247167A JP5234768B2 (ja) 2008-09-26 2008-09-26 ディジタル歪み補償増幅器及びディジタル歪み補償増幅器の出力端子から入力された入力波の制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008247167A JP5234768B2 (ja) 2008-09-26 2008-09-26 ディジタル歪み補償増幅器及びディジタル歪み補償増幅器の出力端子から入力された入力波の制御方法

Publications (2)

Publication Number Publication Date
JP2010081285A JP2010081285A (ja) 2010-04-08
JP5234768B2 true JP5234768B2 (ja) 2013-07-10

Family

ID=42211223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008247167A Expired - Fee Related JP5234768B2 (ja) 2008-09-26 2008-09-26 ディジタル歪み補償増幅器及びディジタル歪み補償増幅器の出力端子から入力された入力波の制御方法

Country Status (1)

Country Link
JP (1) JP5234768B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102554666B1 (ko) 2018-09-21 2023-07-13 삼성전자주식회사 안테나로부터 수신되는 신호에 기반하여 통신 회로를 제어하는 전자 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4855267B2 (ja) * 2004-11-30 2012-01-18 富士通株式会社 信号取出回路およびそれを有する歪み補償増幅器
JP4619230B2 (ja) * 2004-12-15 2011-01-26 株式会社日立国際電気 歪み補償増幅器
JP2007019598A (ja) * 2005-07-05 2007-01-25 Matsushita Electric Ind Co Ltd プリディストーション歪補償増幅装置及びプリディストーション歪補償方法
JP4782562B2 (ja) * 2005-12-28 2011-09-28 東京計器株式会社 方向性結合器、空中線整合器及び送信機

Also Published As

Publication number Publication date
JP2010081285A (ja) 2010-04-08

Similar Documents

Publication Publication Date Title
JP5193027B2 (ja) 電力増幅器負荷切り替えのための動的利得及び位相補償
US7529524B1 (en) Adaptive power amplifier linearization in time division duplex communication systems
US20060091950A1 (en) Amplification device
EP2055013B1 (en) Adaptive predistortion for controlling an open loop power amplifier
JP2011015112A (ja) 無線受信機
US9363130B2 (en) Dynamic digital predistortion for a microwave radio system
TWI477069B (zh) 在發射器中控制電路的方法和系統
US8532577B2 (en) Method and system for compensating for estimated distortion in a transmitter by utilizing a digital predistortion scheme with a quadrature feedback mixer configuration
US6791410B2 (en) Feedforward amplifier and method of improving the performance thereof
JP4425630B2 (ja) 通信ビルディングブロックのための適応線形化技法
US9287920B2 (en) Diplexer elimination in microwave point-to-point FDD systems
US8107892B2 (en) Directional coupler and transmitting/receiving apparatus
JP2006237925A (ja) 無線送信増幅装置
JP4866388B2 (ja) 歪補償装置および歪補償方法
JP2006270797A (ja) 歪み補償装置及び歪み補償方法
JP5234768B2 (ja) ディジタル歪み補償増幅器及びディジタル歪み補償増幅器の出力端子から入力された入力波の制御方法
JP2008118428A (ja) 無線基地局装置
US7944294B2 (en) Signal amplification
JP2009246655A (ja) 非線形歪補償装置及びその周波数特性偏差補償方法
JP2019106630A (ja) 無線通信装置および反射波位相制御方法
KR100338674B1 (ko) 무선 단말기에서 수신단 증폭기의 제어 장치 및 방법
JP2006279775A (ja) 歪み補償装置及び歪み補償方法
KR102287211B1 (ko) 중계기 및 중계기의 동작 방법
JP5481341B2 (ja) 通信装置および歪補償方法
JP5593609B2 (ja) 歪補償回路と歪補償方法と通信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120926

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130321

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees