CN106341145B - 信号的接收方法及装置 - Google Patents

Abstract

本发明提供了一种信号的接收方法及装置，其中，通过方法获取多个通道中不同预设增益的多个信号，其中，所述预设增益的大小与所述通道接收信号的幅度成反比，通过所述多个通道的共同接收幅度对所述多个信号时延对齐，依据所述不同预设增益的所述多个信号的幅度进行对齐拼接，得到所述多个信号拼接后的输出信号，解决了接收机接收信号的功率过大时，易产生非线性，降低信噪比，影响后续的解调的问题，实现了对大动态信号的无失真接收。

Description

信号的接收方法及装置

技术领域

本发明涉及通信领域，具体而言，涉及一种信号的接收方法及装置。

背景技术

目前，接收机是射频通信系统的重要组成部分，接收机接收到的微弱射频信号进行低噪声放大、下变频、滤波、前置中频放大、自动增益控制(Automatic Gain Control，简称为AGC)放大、下变频到中频，在进行后续滤波和解调处理。

在无线接收机系统中，动态范围是其重要指标。无线接收系统的动态范围是指接收机能够接收的最大信号和最小信号之间的范围。受限于电路的热噪声、接收机不能接收功率无限小的信号，接收机能够接收到的最小信号点评就是接收机的接收灵敏度。接收机也不能接收功率无限大的信号，随着接收信号的加大，超过接收机各个环节的线性范围，产生非线性，降低信噪比，影响后续的解调。

针对相关技术中，接收机接收信号的功率过大时，易产生非线性，降低信噪比，影响后续的解调的问题，目前还没有有效的技术方案。

发明内容

本发明提供了一种信号的接收方法及装置，以至少解决相关技术中接收机接收信号的功率过大时，易产生非线性，降低信噪比，影响后续的解调的问题。

根据本发明的一个方面，提供了一种信号的接收方法，包括：

获取多个通道中不同预设增益的多个信号，其中，所述预设增益的大小与所述通道接收信号的幅度成反比；

通过所述多个通道的共同接收幅度对所述多个信号时延对齐；

依据所述不同预设增益的所述多个信号的幅度进行对齐拼接，得到所述多个信号拼接后的输出信号。

进一步地，依据所述多个信号的幅度进行对齐拼接，得到所述多个信号拼接后的输出信号包括：

对所述多个信号进行后项预失真处理，得到多个线性信号；

通过时延定标将所述多个线性信号拼接为输出信号。

进一步地，获取多个通道中不同预设增益的多个信号包括：

获取模数转换器(Analog to Digital Converter，简称为ADC)接收的多个通道中不同预设增益的多个信号。

进一步地，所述得到所述多个信号拼接后的输出信号之后，包括：

判断所述输出信号是否达到预设校正阈值；

在所述输出信号达到所述预设校正阈值的情况下，将所述输出信号发送到所述通道进行再次提取和处理。

进一步地，获取多个不同预设增益通道的多个信号之前，包括：

向所述通道发送相位和所述预设增益，其中，所述相位用于确定所述多个通道的共同接收幅度拼接的位置。

根据本发明的另一个方面，还提供了一种信号的接收装置，包括：

获取模块，用于获取多个通道中不同预设增益的多个信号，其中，所述预设增益的大小与所述通道接收信号的幅度成反比；

对齐模块，用于通过所述多个通道的共同接收幅度对所述多个信号时延对齐；

拼接模块，用于依据所述不同预设增益的所述多个信号的幅度进行对齐拼接，得到所述多个信号拼接后的输出信号。

进一步地，所述拼接模块包括：

修正单元，用于对所述多个信号进行后项预失真处理，得到多个线性信号；

线性拼接单元，用于通过时延定标将所述多个线性信号拼接为输出信号。

进一步地，所述获取模块包括：

数字信号单元，用于获取模数转换器ADC接收的多个通道中不同预设增益的多个信号。

进一步地，所述装置包括：

校正模块，用于判断所述输出信号是否达到预设校正阈值；

第一发送模块，用于在所述输出信号达到所述预设校正阈值的情况下，将所述输出信号发送到所述通道进行再次提取和处理。

进一步地，所述装置包括：

第二发送模块，用于向所述通道发送所述预设增益和相位，其中，所述相位用于确定所述多个通道的共同接收幅度拼接的位置。

通过本发明，获取多个通道中不同预设增益的多个信号，其中，所述预设增益的大小与所述通道接收信号的幅度成反比，通过所述多个通道的共同接收幅度对所述多个信号时延对齐，依据所述不同预设增益的所述多个信号的幅度进行对齐拼接，得到所述多个信号拼接后的输出信号，解决了接收机接收信号的功率过大时，易产生非线性，降低信噪比，影响后续的解调的问题，实现了对大动态信号的无失真接收。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据本发明实施例的一种信号的接收方法的流程图；

图2是根据本发明实施例的一种信号的接收装置的结构框图；

图3是根据本发明优选实施例的FPGA的功能框图；

图4是根据本发明优选实施例的对于大动态多通道的信号处理说明示意图；

图5是根据本发明优选实施例的实施方案一的系统示意图；

图6是根据本发明优选实施例的实施方案二的系统示意图；

图7是根据本发明优选实施例的实施方案三的系统示意图；

图8是根据本发明优选实施例的实施方案四的系统示意图；

图9是根据本发明优选实施例的实施方案五的系统示意图；

图10是根据本发明优选实施例的系统处理流程图。

具体实施方式

下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

在本实施例中提供了一种信号的接收方法，图1是根据本发明实施例的一种信号的接收方法的流程图，如图1所示，该流程包括如下步骤：

步骤S102，获取多个通道中不同预设增益的多个信号，其中，该预设增益的大小与该通道接收信号的幅度成反比；

步骤S104，通过该多个通道的共同接收幅度对该多个信号时延对齐；

步骤S106，依据该不同预设增益的该多个信号的幅度进行对齐拼接，得到该多个信号拼接后的输出信号。

通过上述步骤，获取多个通道中不同预设增益的多个信号，其中，该预设增益的大小与该通道接收信号的幅度成反比，通过该多个通道的共同接收幅度对该多个信号时延对齐，依据该不同预设增益的该多个信号的幅度进行对齐拼接，得到该多个信号拼接后的输出信号，解决了接收机接收信号的功率过大时，易产生非线性，降低信噪比，影响后续的解调的问题，实现了对大动态信号的无失真接收。

其中，在步骤S104中，需要说明的是，以一个双通道来举例，两个通道利用接收到的信号，在现场可编程门阵列(Field－Programmable Gate Array，简称为FPGA)内进行做相关运算，确定各自通道的时延大小，将两个通道的时延差补齐。这个信号幅度大小是两个通道都能接收到的，不会造成各自通道溢出。信号的产生是由一个校准发射通道产生的，用来产生校准接收通道的信号。

在本实施例中，在该多个信号对齐拼接之前，对该多个信号进行后项预失真处理，得到多个线性信号，再通过时延定标将该多个线性信号拼接为输出信号。其中，需要说明的是，后项预失真是针对接收通道非线性进行反向模型校正，反向非线性模型可以使用相关技术中的放大器非线性的逆模型，信号由发射校准通道发出，接收通道接收，然后在数字侧对接收信号进行非线性模型解算，得到非线性模型的因子，在对模型求逆得到反向模型因子，接收到的数据经过反向模型后送给发射校准通道发射出来，再由接收通道接收，重复上面工作10次以上后停止，得到最终反向非线性模型因子。下面实施例中的正常工作的接收通道接收到的信号都经过这个反向非线性模型。从而得到一个线性的接收信号。其中，时延定标就是接收通道的时延测量和补偿，相当于上述实施例中的时延对齐的功能和作用。

在本实施例中，获取模数转换器ADC接收的多个通道中不同预设增益的多个信号，其中，该模数转换器ADC是将该信号由模拟信号转换为数字信号。

在本实施例中，该得到该多个信号拼接后的输出信号之后，判断该输出信号是否达到预设校正阈值，在该输出信号达到该预设校正阈值的情况下，将该输出信号发送到该通道进行再次提取和处理。

在本实施例中，获取多个不同预设增益通道的多个信号之前，向该通道发送该预设增益和相位，其中，该相位用于确定该多个通道的共同接收幅度拼接的位置。

本实施例中还提供了一种信号的接收装置，该装置用于实现上述实施例及优选实施方式，已经进行过说明的不再赘述。如以下所使用的，术语“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。

图2是根据本发明实施例的一种信号的接收装置的结构框图，如图2所示，该装置包括

获取模块22，用于获取多个通道中不同预设增益的多个信号，其中，该预设增益的大小与该通道接收信号的幅度成反比；

对齐模块24，用于通过该多个通道的共同接收幅度对该多个信号时延对齐；

拼接模块26，用于依据该不同预设增益的该多个信号的幅度进行对齐拼接，得到该多个信号拼接后的输出信号。

通过上述装置，获取多个通道中不同预设增益的多个信号，其中，该预设增益的大小与该通道接收信号的幅度成反比，通过该多个通道的共同接收幅度对该多个信号时延对齐，依据该不同预设增益的该多个信号的幅度进行对齐拼接，得到该多个信号拼接后的输出信号，解决了接收机接收信号的功率过大时，易产生非线性，降低信噪比，影响后续的解调的问题，实现了对大动态信号的无失真接收。

在本实施例中，该拼接模块26包括：

修正单元，用于对该多个信号进行后项预失真处理，得到多个线性信号；

线性拼接单元，用于通过时延定标将该多个线性信号拼接为输出信号。

在本实施例中，该获取模块22包括：

数字信号单元，用于获取模数转换器ADC接收的多个通道中不同预设增益的多个信号。

在本实施例中，该装置还包括：

校正模块，用于判断该输出信号是否达到预设校正阈值；

第一发送模块，用于在该输出信号达到该预设校正阈值的情况下，将该输出信号发送到该通道进行再次提取和处理。

第二发送模块，用于向该通道发送该预设增益和相位，其中，该相位用于确定该多个通道的共同接收幅度拼接的位置。

下面结合优选实施例和实施方式对本发明进行详细说明。

本优选实施例是提供一种现场可编程门阵列(Field－Programmable GateArray，简称为FPGA)在多通道的接收机链路中，对接收到的多通道的数据进行时延校准，后项预失真，以及高低数据的合并。并且本发明是采用多通道不同增益接收，使得大小幅度的输入信号的最大幅度有提升，而噪底不恶化，然后采用信号拼接使得完成大幅度的输入信号。本优选实施例的接收机可适用于高中频和零中频系统。

本优选实施例提供了一种能处理多通道大动态数据的接收机，对大动态多通道的数据进行处理，对多通道的数据通过调整增益的方式实现每路信号的增益不同，接收信号幅度越小，增益越大，接收信号幅度越大，增益越小。同时，每两路接收通道之间有共同的接收幅度区间，幅度对齐依靠多通道之间共同接收幅度来确定，先通过共同接收幅度来精对齐时延，再根据通道之间不同增益进行数据幅度拼接。本接收机还有个发射辅助通道，作用是帮助接收通道确定通道增益和相位对齐，实现在线实时进行辅助功率定标。同时本优选实施例也能实现离线方式校正定标，即将幅度相位定标的数据保存，根据需要调用。

本优选实施例的接收通道在实施案例中举例是的两路接收通道，实际链路需要根据接收信号的动态范围来确定，通道数量在2条以及以上，以最终能实现大动态信号的完整接收为准。

本优选实施例的接收机能够接收大动态的信号，通过多路、信号处理的方式实现信号的无失真接收。

图3是根据本发明优选实施例的FPGA的功能框图，如图3所示，FPGA将ADC传送来的数据先进行多通道精对齐，再位宽扩展输出后通过增益定标确定不同通道的增益，再通过后项预失真处理修正接收的非线性信号，再将修正后的数据通过幅度对齐进行拼接，最终再位宽扩展输出。

图4是根据本发明优选实施例的对于大动态多通道的信号处理说明示意图，如图4所示，对于大动态的信号通常受限于器件的增益控制没法一条通道接收完成的信号，因此进行两路或者多路通道对信号进行截取，图4是针对两条接受通道来进行阐述，信号根据每条链路的通道指标限制只能接受一部分的信号，该大动态的信号分为A和B两部分接收。A和B两部分分别有重合的部分，对于重合的部分通过时延对齐，增益定标，后项预失真将数据进行拼接完成最后的信号输出。

图5是根据本发明优选实施例的实施方案一的系统示意图，如图5所示，实施方案一描述的是两路通道，通道1包括天线ANT1，滤波器FLT1，低噪放LNA1，可调衰减器ATT1，滤波器FLT11，混频器MIX1，可调增益放大器AMP1，模数转换器ADC1。从天线ANT1获取信号通过滤波器FLT1滤除干扰信号，通过低噪放LNA1将小信号放大，通过可调衰减器ATT1对信号的增益进行调节，使得通道1的信号与通道2的信号增益不同。经过滤波器FLT11滤除杂波信号，通过混频器MIX1实现信号的频谱搬移，通过可调增益放大器AMP1将通道信号进行放大并再次调节增益，保证该路的信号增益在需求的范围之内，再通过ADC1将信号进行模数转换，最后将数字信号传入FPGA进行数字信号处理。通道2包括天线ANT2，滤波器FLT2，低噪放LNA2，可调衰减器ATT2，滤波器FLT22，混频器MIX2，可调增益放大器AMP2，模数转换器ADC2。从天线ANT2获取信号通过滤波器FLT2滤除干扰信号，通过低噪放LNA2将小信号放大，通过可调衰减器ATT2对信号的增益进行调节，使得通道2的信号与通道1的信号增益不同。经过滤波器FLT22滤除杂波信号，通过混频器MIX2实现信号的频谱搬移，通过可调增益放大器AMP2将通道信号进行放大并再次调节增益，保证该路的信号增益在需求的范围之内，再通过ADC2将信号进行模数转换，最后将数字信号传入FPGA进行数字信号处理。此时FPGA收到两路不同增益的信号，先对FPGA进行后项预失真，使得信号成为线性信号。再通过时延定标将两路数据进行拼接合并为一路大动态信号。通道3是一条发射辅助电路，主要作用是帮助接收通道确定通道增益以及相位对齐，在线实时进行辅助功率定标。工作流程是这样的，FPGA判定若信号需要重新校正，则打开开关SWITCH，需要注意的是SWITCH正常状态是关闭状态。打开开关后进入DAC进行数模转换，通过滤波器FLT3滤除杂波信号，通过调制器MOD对信号进行调制，再经过可调增益放大器AMP3放大信号，经过功放POWER将信号调整为大信号，通过环形器CIRCLE4将信号送入FLT4进行二次滤波器，再通过ANT3发射出去。因为ANT3和ANT2、ANT1距离很近，可以通过天线之间的耦合将通道3的信号再次送入通道1和通道2进行信号分通道提取和处理。

图6是根据本发明优选实施例的实施方案二的系统示意图，如图6所示，在实施方案二中，从天线ANT获取信号通过滤波器FLT滤除干扰信号，通过耦合器COUP将信号分别分为两路通道，通道1包括低噪放LNA1，可调衰减器ATT1，滤波器FLT11，混频器MIX1，可调增益放大器AMP1，模数转换器ADC1。从耦合器COUP传来的信号通过低噪放LNA1将小信号放大，通过可调衰减器ATT1对信号的增益进行调节，使得通道1的信号与通道2的信号增益不同。经过滤波器FLT11滤除杂波信号，通过混频器MIX1实现信号的频谱搬移，通过可调增益放大器AMP1将通道信号进行放大并再次调节增益，保证该路的信号增益在需求的范围之内，再通过ADC1将信号进行模数转换，最后将数字信号传入FPGA进行数字信号处理。通道2包括低噪放LNA2，可调衰减器ATT2，滤波器FLT22，混频器MIX2，可调增益放大器AMP2，模数转换器ADC2。从耦合器COUP传来的信号通过低噪放LNA2将小信号放大，通过可调衰减器ATT2对信号的增益进行调节，使得通道2的信号与通道1的信号增益不同。经过滤波器FLT22滤除杂波信号，通过混频器MIX2实现信号的频谱搬移，通过可调增益放大器AMP2将通道信号进行放大并再次调节增益，保证该路的信号增益在需求的范围之内，再通过ADC2将信号进行模数转换，最后将数字信号传入FPGA进行数字信号处理。此时FPGA收到两路不同增益的信号，先对两路信号进行后项预失真，使得信号成为线性信号。再通过时延定标将两路数据进行拼接合并为一路大动态信号。通道3是一条发射辅助电路，主要作用是帮助接收通道确定通道增益以及相位对齐，在线实时进行辅助功率定标。工作流程是这样的，FPGA判定若信号需要重新校正，则打开开关SWITCH，需要注意的是SWITCH正常状态是关闭状态。打开开关后进入DAC进行数模转换，通过滤波器FLT3滤除杂波信号，通过调制器MOD对信号进行调制，再经过可调增益放大器AMP3放大信号后送入FLT进行二次滤波器。滤波器后的信号通过耦合器分别送入通道1和通道2进行分通道提取和处理。

图7是根据本发明优选实施例的实施方案三的系统示意图，如图7所示，在实施方案三中，从天线ANT获取信号通过滤波器FLT滤除干扰信号，通过低噪放LNA将小信号放大，通过可调衰减器ATT对信号的增益进行调节，经过滤波器FLT1滤除杂波信号后，经过混频器MIX进行频谱搬移，通过功分器DIV将信号分别分为两路通道，通道1包括可调增益放大器AMP1，模数转换器ADC1。从功分器DIV传来的信号通过可调增益放大器AMP1将通道信号进行放大并再次调节增益，使得通道2的信号与通道1的信号增益不同，再通过ADC1将信号进行模数转换，最后将数字信号传入FPGA进行数字信号处理。通道2包括可调增益放大器AMP2，模数转换器ADC2。从功分器DIV传来的信号通过可调增益放大器AMP2将通道信号进行放大并再次调节增益，使得通道2的信号与通道1的信号增益不同，再通过ADC2将信号进行模数转换，最后将数字信号传入FPGA进行数字信号处理。此时FPGA收到两路不同增益的信号，先对两路信号进行后项预失真，使得信号成为线性信号。再通过时延定标将两路数据进行拼接合并为一路大动态信号。通道3是一条发射辅助电路，主要作用是帮助接收通道确定通道增益以及相位对齐，在线实时进行辅助功率定标。工作流程是这样的，FPGA判定若信号需要重新校正，则打开开关SWITCH，需要注意的是SWITCH正常状态是关闭状态。打开开关后进入DAC进行数模转换，通过滤波器FLT3滤除杂波信号，通过调制器MOD对信号进行调制，再经过可调增益放大器AMP3放大信号后通过DIV分别送入通道1和通道2进行分通道提取和处理。

图8是根据本发明优选实施例的实施方案四的系统示意图，如图8所示，在实施方案四中，从天线ANT获取信号通过滤波器FLT滤除干扰信号，通过低噪放LNA将小信号放大，通过可调衰减器ATT对信号的增益进行调节，经过滤波器FLT1滤除杂波信号后，通过功分器DIV，将信号分别分为两路通道，通道1包括混频器MIX1，可调增益放大器AMP1，模数转换器ADC1。从功分器DIV传来的信号通过混频器MIX1将信号实现频谱搬移，通过可调增益放大器AMP1将通道信号进行放大并再次调节增益，使得通道2的信号与通道1的信号增益不同，再通过ADC1将信号进行模数转换，最后将数字信号传入FPGA进行数字信号处理。通道2包括混频器MIX2，可调增益放大器AMP2，模数转换器ADC2。从功分器DIV传来的信号通过混频器MIX2将信号实现频谱搬移，通过可调增益放大器AMP2将通道信号进行放大并再次调节增益，使得通道2的信号与通道1的信号增益不同，再通过ADC2将信号进行模数转换，最后将数字信号传入FPGA进行数字信号处理。此时FPGA收到两路不同增益的信号，先对两路信号进行后项预失真，使得信号成为线性信号。在通过时延定标将两路数据进行拼接合并为一路大动态信号。通道3是一条发射辅助电路，主要作用是帮助接收通道确定通道增益以及相位对齐，在线实时进行辅助功率定标。工作流程是这样的，FPGA判定若信号需要重新校正，则打开开关SWITCH，需要注意的是SWITCH正常状态是关闭状态。打开开关后进入DAC进行数模转换，通过滤波器FLT3滤除杂波信号，通过调制器MOD对信号进行调制，再经过可调增益放大器AMP3放大信号后通过DIV分别送入通道1和通道2进行分通道提取和处理。

图9是根据本发明优选实施例的实施方案五的系统示意图，如图9所示，在实施方案五中，从天线ANT获取信号通过滤波器FLT滤除干扰信号，通过低噪放LNA将小信号放大，通过功分器DIV，将信号分别分为两路通道，通道1包括可调衰减器ATT1，滤波器FLT1，混频器MIX1，可调增益放大器AMP1，模数转换器ADC1。从功分器DIV传来的信号通过可调衰减器ATT1对信号的增益进行调节，经过滤波器FLT1滤除杂波信号后，混频器MIX1将信号实现频谱搬移，通过可调增益放大器AMP1将通道信号进行放大并再次调节增益，使得通道2的信号与通道1的信号增益不同，再通过ADC1将信号进行模数转换，最后将数字信号传入FPGA进行数字信号处理。通道2包括可调衰减器ATT2，滤波器FLT2，混频器MIX2，可调增益放大器AMP2，模数转换器ADC2。从功分器DIV传来的信号通过可调衰减器ATT2对信号的增益进行调节，经过滤波器FLT2滤除杂波信号后，混频器MIX2将信号实现频谱搬移，通过可调增益放大器AMP2将通道信号进行放大并再次调节增益，使得通道2的信号与通道1的信号增益不同，再通过ADC2将信号进行模数转换，最后将数字信号传入FPGA进行数字信号处理。此时FPGA收到两路不同增益的信号，先对两路信号进行后项预失真，使得信号成为线性信号。再通过时延定标将两路数据进行拼接合并为一路大动态信号。通道3是一条发射辅助电路，主要作用是帮助接收通道确定通道增益以及相位对齐，在线实时进行辅助功率定标。工作流程是这样的，FPGA判定若信号需要重新校正，则打开开关SWITCH，需要注意的是SWITCH正常状态是关闭状态。打开开关后进入DAC进行数模转换，通过滤波器FLT3滤除杂波信号，通过调制器MOD对信号进行调制，再经过放大器AMP3放大信号后通过DIV分别送入通道1和通道2进行分通道提取和处理。

图10是根据本发明优选实施例的系统处理流程图，如图10所示，首先系统稳定并完成初始化的信号经过收发开环定标，调用LUT(Look-Up-Table)，然后开始辅助发射信号输出定标信号，使得信号落入多通道接收公共部分。此时两路接收机分别接收到公共部分，接收后做相关处理确定时延，经过均衡器确保每个接收通道幅频特性一致后对接收通道幅度定标并确定拼接关系，再对信号做后项预失真。在每个同接收通道都要通过通道的均衡器，确保每个接收通道幅频特性一致。将发射信号通过发射校准通道发送信号，接收通道进行接收，将接收到的信号与发送的信号进行比较，用两者的误差量来修正接收均衡器的的因子，反复这个过程直至误差收敛到要求值，即可确定最终因子。至此可以关闭发射辅助信号，进入正常工作。再通过计时或状态监测，判断是否需要重新校正。否的话，直接进入正常工作模式。是的话则继续从发射信号输出定标信号，使得信号落入多通道接收公共部分。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到根据上述实施例的方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。

本发明的实施例还提供了一种存储介质。可选地，在本实施例中，上述存储介质可以被设置为存储用于执行上述实施例方法步骤的程序代码：

可选地，在本实施例中，上述存储介质可以包括但不限于：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

可选地，在本实施例中，处理器根据存储介质中已存储的程序代码执行上述实施例方法步骤。

显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种信号的接收方法，其特征在于，包括：

获取多个通道中不同预设增益的多个信号，其中，所述预设增益的大小与所述通道接收信号的幅度成反比；

通过所述多个通道的共同接收幅度对所述多个信号时延对齐；

依据所述不同预设增益的所述多个信号的幅度进行对齐拼接，得到所述多个信号拼接后的输出信号；

其中，获取多个通道中不同预设增益的多个信号之前，包括：

向所述通道发送相位和所述预设增益，其中，所述相位用于确定所述多个通道的共同接收幅度拼接的位置。

2.根据权利要求1所述的方法，其特征在于，依据所述多个信号的幅度进行对齐拼接，得到所述多个信号拼接后的输出信号包括：

对所述多个信号进行后项预失真处理，得到多个线性信号；

通过时延定标将所述多个线性信号拼接为输出信号。

3.根据权利要求1所述的方法，其特征在于，获取多个通道中不同预设增益的多个信号包括：

获取模数转换器ADC接收的多个通道中不同预设增益的多个信号。

4.根据权利要求1所述的方法，其特征在于，所述得到所述多个信号拼接后的输出信号之后，包括：

判断所述输出信号是否达到预设校正阈值；

在所述输出信号达到所述预设校正阈值的情况下，将所述输出信号发送到所述通道进行再次提取和处理。

5.一种信号的接收装置，其特征在于，包括：

获取模块，用于获取多个通道中不同预设增益的多个信号，其中，所述预设增益的大小与所述通道接收信号的幅度成反比；

对齐模块，用于通过所述多个通道的共同接收幅度对所述多个信号时延对齐；

拼接模块，用于依据所述不同预设增益的所述多个信号的幅度进行对齐拼接，得到所述多个信号拼接后的输出信号；

其中，所述装置包括：

第二发送模块，用于向所述通道发送相位和所述预设增益，其中，所述相位用于确定所述多个通道的共同接收幅度拼接的位置。

6.根据权利要求5所述的装置，其特征在于，所述拼接模块包括：

修正单元，用于对所述多个信号进行后项预失真处理，得到多个线性信号；

线性拼接单元，用于通过时延定标将所述多个线性信号拼接为输出信号。

7.根据权利要求5所述的装置，其特征在于，所述获取模块包括：

数字信号单元，用于获取模数转换器ADC接收的多个通道中不同预设增益的多个信号。

8.根据权利要求5所述的装置，其特征在于，所述装置包括：

校正模块，用于判断所述输出信号是否达到预设校正阈值；

第一发送模块，用于在所述输出信号达到所述预设校正阈值的情况下，将所述输出信号发送到所述通道进行再次提取和处理。

Images