JP5232878B2

JP5232878B2 - １０ｇｘｆｐ準拠のｐｃｂ

Info

Publication number: JP5232878B2
Application number: JP2010550324A
Authority: JP
Inventors: オプレア，ドーリーン・イオネル; ドライデイガー，ステイーブ
Original assignee: アルカテル−ルーセント
Priority date: 2008-03-11
Filing date: 2009-03-02
Publication date: 2013-07-10
Anticipated expiration: 2029-03-02
Also published as: US20090229859A1; EP2263429A2; CN101971716A; US7746657B2; WO2009113043A2; KR20100111321A; KR101167793B1; JP2011514007A; CN101971716B; WO2009113043A3

Description

この米国非暫定的特許出願は、いかなる米国仮出願またはいかなる外国特許出願に対しても、優先権を主張しない。

本明細書の中でなされる開示は、一般に、光トランシーバモジュールに関する。より詳細には、本明細書の中で説明される発明は、１０Ｇｂｐｓスモールフォームファクタプラガブル（ＸＦＰ）準拠トランシーバモジュールおよび電磁妨害（ＥＭＩ）ガスケットが使用されることを可能にする、特別なプリント回路基板（ＰＣＢ）である。

ＸＦＰは、光トランシーバモジュールと物理層（ＰＨＹ）デバイスとの間の機械的、電気的インターフェース仕様を規定する規格である。様々な製造者のトランシーバを消費者が使用できることを確保するために、ＸＦＰ準拠であることが望ましい。

様々なＸＦＰ準拠のトランシーバモジュール、コネクタ、およびテストＰＣＢボードが、市販されている。しかし、これらの部品がシステムの中に組み入れられるとき、全体としてもたらされるデバイスは、ＸＦＰに準拠しない。ＸＦＰ準拠１０Ｇｂｐｓ光ポートを有するラインカードを提供するための解決策は、現在知られていない。

プリント回路基板（ＰＣＢ）は、異なる電子コンポーネントを電気的に接続するために、トレースを使用する。トレースは、電気信号を中継するために使用される銅の導電性経路である。トレースは、ＰＣＢを形成するために、非導電性基板上に薄板状に張り付けられる。非導電性基板は、ガラスまたは他の絶縁材料を含むことができる。

典型的には、ＰＣＢは、全基板を覆う銅の層を有するブランクＰＣＢを使用し、銅のトレースを形成するために、すべての不要な銅を除去することにより形成される。しかし、またある場合には、ＰＣＢを形成するために、銅のトレースが基板に追加されてよい。

バイアは、ＰＣＢを貫通する穴である。バイアの壁は、ＰＣＢの導電層を電気的に接続するために、銅メッキされる。電子コンポーネントは、ＰＣＢの外面上のパッドに取り付けられうる。コンポーネントのリード線は、ハンダ付けを介してボードに固定されうる。

電磁妨害（ＥＭＩ）は、電磁放射により電気回路内に引き起こされる障害である。障害は、回路性能を妨げるかまたは劣化させる可能性がある。これらの障害を最小化するために、バイパスキャパシタ、抵抗器、フィルタリング、およびＥＭＩガスケットを用いたシールディングが使用されうる。

ラインカードは、通信アクセスネットワークへの加入者の通信線とインターフェースするＰＣＢ上の、単なる電子回路である。トランシーバは、その名前が暗示するように、送信と受信の両回路を有するデバイスである。差動ペアは、差動信号を伝達するためにＰＣＢ上に存在する導体である。

１０ギガビット毎秒（Ｇｂｐｓ）においては、ＰＣＢ内の、きわめてわずかに理想から外れるものが、結果として得られる信号に重大な影響を与える可能性がある。ＸＦＰ仕様は、ブレイクアウトオプションを抑止するＰＣＢフットプリントを要求する。接地シールドの存在が、コンポーネント側のルーティングのブレイクアウトを防止する。接地付近のルーティングには、インピーダンスの不連続および接地結合を最小化することが必要である。

コンポーネント側のブレイクアウトに対する１つの解決策は、差動ペアと接触することを避けるために、ＥＭＩガスケットを取り外すことを含む。しかし、ハンダマスクは、時間とともに摩耗しやすく、ＸＦＰ接地シールドへの近接近がまた、問題である。

ハンダ側のブレイクアウトの解決策は、ＸＦＰコネクタピン領域の中にバイアを降ろし、ボードのハンダ面上にルーティングすることである。しかし、バイアの望ましくない寄生的特性が、電気的仕様（すなわち、リターンロス）に適合することを非常に困難にする。

ＸＦＰ規格の必要条件のすべてに適合する、１０ＧｂｐｓのＰＨＹとＸＦＰトランシーバとの間のＸＦＩインターフェースのための、使いやすく、安価で、効率的なＰＣＢ相互接続が、当業界において必要とされている。

本発明の好ましい実施形態は、その１０Ｇｂｐｓ光ポートにおいてトランシーバを使用するネットワーク終端カードの設計を伴う。特別に設計されたＰＣＢは、ＸＦＰ準拠トランシーバモジュールおよびＥＭＩガスケットが、ＸＦＰ規格の中で規定されるような方法で使用されることを可能にし、ＸＦＰ規格に準拠する統合された解決策を、結果としてもたらす。

組み合わされて、ＸＦＰ規格に適合する統合された解決策を結果としてもたらす改良を達成するために、様々な幾何学的特性が、ＰＣＢの中に組み入れられる。これらの改良された特性のうちのいくつかは、ＥＭＩガスケットに接続する、第１層のＸＦＰケージ接地シールド上の開口と、差動ペアの信号トレースを取り囲む第２層内のガード接地トレースと、ＸＦＰケージ接地シールドおよびＸＦＰコネクタパッドの下の、第３層の銅の中の開口と、ＸＦＰコネクタおよびＰＨＹコネクタパッドにおける接地バイアとを含む。

本発明の主要な目的は、ＸＦＰ規格の必要条件のすべてに適合する、１０ＧｂｐｓのＰＨＹとＸＦＰトランシーバとの間のＸＦＩインターフェースのための、機能的なＰＣＢ相互接続を提供することにある。

本発明の他の目的は、ＸＦＰ規格の必要条件のすべてに適合する、１０ＧｂｐｓのＰＨＹとＸＦＰトランシーバとの間のＸＦＩインターフェースのための、費用効率が高いＰＣＢ相互接続を提供することにある。

本発明の他の目的は、デバイスが価格目標に沿うように、ＰＣＢのための低コストの基板材料を使用することができる、ＸＦＰ規格の必要条件のすべてに適合する、１０ＧｂｐｓのＰＨＹとＸＦＰトランシーバとの間のＸＦＩインターフェースのための、ＰＣＢ相互接続を提供することにある。

本発明の他の目的は、ＸＦＰ規格の必要条件のすべてに適合する、１０ＧｂｐｓのＰＨＹとＸＦＰトランシーバとの間のＸＦＩインターフェースのための、信頼性のあるＰＣＢ相互接続を提供することにある。

本発明の好ましい実施形態の俯瞰図である。本発明の好ましい実施形態の第２層の俯瞰図である。本発明の好ましい実施形態の第３層の俯瞰図である。本発明の好ましい実施形態の第４層の俯瞰図である。

図１は、本発明の好ましい実施形態の俯瞰図を示す。ＰＣＢ１１の第１層１０が示される。第１層１０は、一方の部分にＸＦＰコネクタパッド１２を有する。ＸＦＰコネクタパッド１２は、フェースプレート上のＸＦＰ光デバイスの配置により画定される、本実施形態における第１層１０の一面上の斜線に対して直角で、平行に整列されている。４つのＸＦＰコネクタパッド１２は、好ましい実施形態の第１層１０上に、このように整列される。コネクタパッドの寸法は、ＸＦＰマルチソースアグリーメント（ＭＳＡ）に規定されるフットプリントにより画定される。

標準ＸＦＰコネクタパッドは十分に大きく、大きなキャパシタンスを導く可能性がある。いくつかの製造業者は、より短いＸＦＰコネクタパッドに対応するコネクタを提供するが、これらの、より短いＸＦＰコネクタパッドは、標準ＸＦＰコネクタと互換性のあるフットプリントではない。本発明において、図３を参照してより詳細に説明されるように、ＸＦＰコネクタパッド１２の下の、ＰＣＢ１１の第３層の中の開口が、ＸＦＰコネクタパッドのキャパシタンスを最小化するために使用される。

ＸＦＰコネクタパッド１２は、複数の接地バイア１４で取り囲まれ、複数の接地バイア１４に動作可能なように接続される。これらの接地バイア１４は、信号に対する確実な基準経路を提供する。接地バイア１４はほぼ円筒形であり、ＰＣＢ１１の第１層１０とＰＣＢ１１の第４層との間に開口を生成する。本実施形態において、ＸＦＰコネクタパッド１２は０．６ミリメートルのパッドであり、接地バイア１４は０．２５ミリメートルの大きさの仕上げられた穴を有するが、接地バイア１４の正確な形状寸法は、本発明にとって重要ではない。

ＰＨＹ接地パッド１３は、ＰＣＢ１１の第１層１０の、ＸＦＰコネクタパッド１２と反対の部分の上に配置される。ＰＨＹ接地パッド１３付近の付加的接地バイア１４がまた、信号に対する確実な基準経路を提供する。これらの接地バイア１４がまた、ＰＣＢ１１の第１層１０からＰＣＢ１１の第４層まで存在し、第１層１０上で、互いに接続される。

ブラインドバイア１６が、やはり、第１層１０の、ＸＦＰコネクタパッド１２と反対の部分の上に配置される、ＰＨＹ信号パッド１５の内部に配置される。これらのブラインドバイア１６は、ＰＣＢ１１の第１層１０と第２層との間に経路をとる。ブラインドバイア１６は、ＰＣＢ１１全体を貫通するのではなく、第１層１０（表面の層）から第１の内層（第２層）まで延びるだけである。バイアスタブは、ブラインドバイアでは生成されない。信号が、ＸＦＰコネクタパッド１２において入り、ＰＨＹ信号パッド１５において出て行く。

コストを最小化するために、好ましい実施形態のブラインドバイアは、ＰＣＢ１１の第１層１０と第２層との間が比較的短い。このことはまた、電気的性能を害する可能性があるバイア寄生を最小化するように働く。好ましい実施形態において、プリプレグの二重層が、安全上の理由で、第１層１０と第２層との間で使用される。プリプレグは、多層ラミネーションの期間中に接着剤として働く、未硬化のガラス／エポキシのシートである。

好ましい実施形態のブラインドバイアは、バイアインパッドを使用するのに十分なほど小さい。本実施形態において、０．１５ミリメートルの仕上げされた穴が使用される。比較的広いブラインドバイアが、ブラインドバイアが経済的であることを確保するのに役立つ。図１に示される好ましい実施形態において、２つのブラインドバイア１６が、ＸＦＰコネクタパッド１２のうちの２つの根元に配置され、２つのブラインドバイア１６が、ＰＨＹ信号パッド１５の内部に配置される。

平行四辺形の形状である開口２１を有する、銅で作られたＸＦＰケージ接地シールド２０が、本実施形態における第１層１０のほぼ中央に配置される。ＸＦＰケージ接地シールド２０は、ＸＦＰコネクタパッド１２と角度を成して一直線に延びている。開口２１の２辺は、ＸＦＰケージ接地シールド２０の背部に平行であり、その他の２辺は、差動ペア（第２層の中に配置され、図２と併せて説明される）に平行である。

開口２１の外縁／外側とＸＦＰケージ接地シールド２０の外縁との間に、０．００５インチの距離が存在する。開口２１の各辺の上の０．００５インチの距離は、良好な電気的接続を確保するために存在するが、他の寸法もまた、使用されてよい。ガスケットがまた、本実施形態におけるＸＦＰケージ接地シールド２０と接触する。

ＸＦＰケージ接地シールド２０は、システムの電気的な皮膜の一部である。ＸＦＰケージ接地シールド２０は、影響を受けやすい差動ペア（図２の第２層に配置され、その層と併せて説明される）を損なうおそれのあるＥＳＤトランジェントを伝達する可能性がある。ＸＦＰケージ接地シールド２０はまた、放射される内部ノイズを誘導し、従ってＥＭＣ問題をもたらす可能性がある。ＸＦＰケージ接地シールド２０を差動ペアと結合することが、リンクの電気的性能を低下させるインピーダンス不連続を引き起こす。開口２１は、差動ペアと結合するＸＦＰケージ接地シールド２０の影響を最小化するのを助ける。残りのＸＦＰケージ接地シールド２０によるインピーダンス不連続を最小化するために、開口は、（図３と併せて説明されるように）この層の下の第３層上に配置される。ＰＣＢ１１の第１層１０と第２層との間の距離を最大化することがまた、ＸＦＰケージ接地シールド２０によるインピーダンス不連続を最小化することを助ける。３．８ミル（０．００３８インチ）のプリプレグ（第１層と第２層２５との間の誘電体）の厚さが、好ましい本実施形態において使用される。

図２は、本発明の好ましい実施形態の第２層の俯瞰図を示す。第２層２５は、ＰＣＢ１１の第１の内層である。第２層２５は、互いにほぼ平行に走り、ＰＣＢ１１の長さの一部分にわたって延びる差動ペア２６の２本のトレースを含む。差動ペア２６の各トレースは、最適には０．４インチと０．７インチとの間であるが、多様な長さが使用されてよい。しかし、最適な動作のために、差動ペア２６は、あまり短くされてはならない。より長い差動ペアは信号エッジを遅くし、不連続からの反射を削減し、リターンロスを改良する。

同じ理由で、好ましい実施形態における第２層２５のトレースは、薄く、狭く保たれる。幅０．００５インチ、０．５オンスの銅が、好ましい実施形態において、差動ペア２６の各トレースのために使用される。差動ペア２６の各トレース間の間隔は、好ましい本実施形態において、０．０１０インチである。０．０１０インチの差動ペア２６の間の緊密な結合が、ＸＦＰケージ接地シールドとの結合を最小化するのを助ける。差動ペア２６のそれぞれを狭くすることがまた、ＸＦＰケージ接地シールドとの結合を最小化するのを助ける。

差動ペア２６の各トレースは、ＸＦＰコネクタパッドおよびＰＨＹ信号パッドに接続することができるように、両端部で斜行されなければならない。何らかの斜行補償が、斜行（すなわち、曲がり）の起点付近でなされなければならない。差動ペア２６の両端部のそれぞれが、ＰＣＢ１１の第１層から来るブラインドバイア１６に接続される。リターンロスは、差動ペア２６の中に何らかの非常に高い周波数のロスを導入することにより、実際に改良される。

ガードトレース２７がまた、第２層２５上の、差動ペア２６の両側に配置される。ガードトレース２７はまた、ＰＨＹ接地パッドおよびＸＦＰコネクタパッドの下の、第４層の接地面と結合される。ガードトレース２７を接地面に結合する接地バイア１４が、第２層２５上に示される。ガードトレース２７は、ディジタル接地とのより緊密な結合をもたらすために、差動ペア２６を第２層２５上にルーティングする。ガードトレース２７は、１０Ｇｂｐｓの信号に対するガスケットの影響を削減する。しかし、ガードトレース２７の付加が、差動ペア２６を、信号の斜行に対してより影響されやすくする。このことを緩和するために、差動ペア２６のガードトレース２７との結合が、曲がり付近で縮小される。ガードトレースのそれぞれは、差動ペア２６の長さの大部分に沿って、差動ペア２６からほぼ０．００５インチにある。しかし、この距離は、差動ペア２６が斜行する、差動ペア２６の両端部において増加する。理想的には、ガードトレース２７は、信号トレース幅より４倍以上広い。ガードトレース２７は、特定の本実施形態において、少なくとも０．０２０インチである。

図３は、本発明の好ましい実施形態の第３層の俯瞰図を示す。好ましい本実施形態において、第３層３１は、０．００１２インチの厚さであり、ＰＣＢ１１の第２層から、コアの０．００４インチだけ間隔を置いて配置されている。長方形のような形のＸＦＰの開口３０が、ＰＣＢ１１の第３層３１上に存在し、その位置および正確な形状寸法が、ＸＦＰコネクタパッドの向きにより決定される。ＸＦＰの開口３０は、ＰＣＢ１１の第１層上のＸＦＰコネクタパッドの直下の、第３層３１上に配置される。ＸＦＰの開口３０は、ＸＦＰコネクタパッドのキャパシタンスを最小にするのを助ける。

２つのＸＦＰケージ接地シールドの開口３２がまた、ＰＣＢ１１の第３層３１上に存在する。ＸＦＰケージ接地シールドの開口３２は、ＸＦＰケージ接地シールドの下の切り欠きであり、それらの外縁が、本実施形態におけるＸＦＰケージ接地シールドの外縁と同じ幅だけ離れるように設計される。ＸＦＰケージ接地シールドの開口３２の幅は、ＰＣＢ１１の第１層上の、ＸＦＰケージ接地シールドの重なり合う銅の幅（すなわち、ＸＦＰケージ接地シールド上の開口の外縁とＸＦＰケージ接地シールドの外縁との間の幅）と同じである。ＸＦＰケージ接地シールドの開口の長さは、それらの長さが、ＰＣＢ１１の第２層の両ガードトレースの下に、かつ間に、第１層上のＸＦＰケージ接地シールドと同じ角度で、第３層３１上に延びるようなものである。ＸＦＰケージ接地シールドの開口３２は、ＰＣＢ１１の第１層上の銅シールドにより引き起こされた、１０Ｇｂｐｓ信号トレースの上に付加された容量性結合を補償する。接地バイア１４がまた、第３層３１上に見られる。

図４は、本発明の好ましい実施形態の第４層の俯瞰図を示す。ＰＣＢ１１の第３層と第４層４０との間に、０．００６インチのプリプレグが存在する。ＰＣＢ１１の第４層４０は、０．００１２インチの厚さであり、ＰＣＢ１１の接地として働く。接地バイア１４がまた、第４層４０上に見られる。

本発明の広範な発明的コンセプトから逸脱することなく、変更または改変が、上述の実施形態に対して行われうることは、当業者には理解されよう。それゆえ、本発明が、本明細書の中で説明された特定の実施形態に限定されるものではなく、本特許請求の範囲の中で説明される、本発明の範囲および趣旨の中にあるすべての変更および改変を含むことが企図されることを、理解されたい。実際、本明細書の中で開示された特性のいくつかは、より高性能の基板がＰＣＢにおいて使用されるならば、除去されてよい。

Claims

１０ＧｂｐｓのＰＨＹとＸＦＰトランシーバとの間のＸＦＩインターフェースを相互接続するためのプリント回路基板（ＰＣＢ）であって、
（ａ）第１の複数の接地バイアに取り囲まれ、動作可能なように接続される複数のＸＦＰコネクタパッド、第１のＰＨＹ信号パッドおよび第２のＰＨＹ信号パッドおよび第２の複数の接地バイアを有する複数のＰＨＹ接地パッド、ならびに開口を有するＸＦＰケージ接地シールドを有する第１層と、
（ｂ）第１のトレースおよび第２のトレースを有する差動ペア、ならびに差動ペアを取り囲む第１のガードトレースおよび第２のガードトレースを有し、第１層の下に配置される第２層と、
（ｃ）複数のＸＦＰコネクタパッドの下のＸＦＰコネクタパッドの開口、ならびにＸＦＰケージ接地シールドの下の第１のＸＦＰケージ接地シールドの開口および第２のＸＦＰケージ接地シールドの開口を有し、第２層の下に配置される第３層と、
（ｄ）接地として働き、第３層の下に配置される第４層と、
（ｅ）第１層および第２層の間に延び、差動ペアおよび複数のＸＦＰコネクタパッドおよび第１のＰＨＹ信号パッドおよび第２のＰＨＹ信号パッドに動作可能なように接続された、複数のブラインドバイアとを備える、ＰＣＢ。
複数のＸＦＰコネクタパッドが、第１層の第１の部分に配置される、請求項１に記載のＰＣＢ。
複数のＸＦＰコネクタパッドのそれぞれが、第１層の辺に対する斜線に直角で、平行に整列される、請求項２に記載のＰＣＢ。
複数のブラインドバイアが、複数のＸＦＰコネクタパッドのうちの第１のパッド上に配置された第１のブラインドバイアと、複数のＸＦＰコネクタパッドのうちの第２のパッド上に配置された第２のブラインドバイアと、第１のＰＨＹ信号パッドの中に配置された第３のブラインドバイアと、第２のＰＨＹ信号パッドの中に配置された第４のブラインドバイアとを含む、請求項１に記載のＰＣＢ。
ＸＦＰケージ接地シールド上の開口が、第１の辺と第２の辺と上底と下底とを有する、ほぼ平行四辺形である、請求項１に記載のＰＣＢ。
第１のＸＦＰケージ接地シールドの開口が、ＸＦＰケージ接地シールドの第１の外縁とＸＦＰケージ接地シールド上の開口の第１の辺との下に、かつ間に配置され、第２のＸＦＰケージ接地シールドの開口が、ＸＦＰケージ接地シールドの第２の外縁とＸＦＰケージ接地シールド上の開口の第２の辺との下に、かつ間に配置される、請求項５に記載のＰＣＢ。
第１のＸＦＰケージ接地シールドの開口および第２のＸＦＰケージ接地シールドの開口が、差動ペアの下にあり、第１のガードトレースと第２のガードトレースとの間を延びる、請求項６に記載のＰＣＢ。
ＰＨＹおよびトランシーバを相互接続するためのプリント回路基板（ＰＣＢ）であって、
（ａ）第１の複数の接地バイアに取り囲まれ、動作可能なように接続される複数のコネクタパッド、第１のＰＨＹ信号パッドおよび第２のＰＨＹ信号パッドおよび第２の複数の接地バイアを有する複数のＰＨＹ接地パッド、ならびに開口を有するケージ接地シールドを有する第１層と、
（ｂ）第１のトレースおよび第２のトレースを有する差動ペア、ならびに差動ペアを取り囲む第１のガードトレースおよび第２のガードトレースを有し、第１層の下に配置される第２層と、
（ｃ）複数のコネクタパッドの下の開口、ならびにケージ接地シールドの下の第１のケージ接地シールドの開口および第２のケージ接地シールドの開口を有し、第２層の下に配置される第３層と、
（ｄ）接地として働き、第３層の下に配置される第４層と、
（ｅ）第１層および第２層の間に延び、差動ペアおよび複数のコネクタパッドおよび第１のＰＨＹ信号パッドおよび第２のＰＨＹ信号パッドに動作可能なように接続された、複数のブラインドバイアとを備える、ＰＣＢ。
ケージ接地シールド上の開口が、ケージ接地シールドの第１の外縁および第２の外縁に平行に延びる第１の辺および第２の辺と、差動ペアに平行に延びる上底および下底とを有するほぼ平行四辺形である、請求項８に記載のＰＣＢ。
第１のケージ接地シールドの開口が、ケージ接地シールドの第１の外縁とケージ接地シールド上の開口の第１の辺との下に、かつ間に配置され、第２のケージ接地シールドの開口が、ケージ接地シールドの第２の外縁とケージ接地シールド上の開口の第２の辺との下に、かつ間に配置され、第１のケージ接地シールドの開口および第２のケージ接地シールドの開口の両方が、差動ペアの下にあり、第１のガードトレースと第２のガードトレースとの間を延びる、請求項９に記載のＰＣＢ。