JP5222905B2 - オーバーレイの方法及びその装置 - Google Patents
オーバーレイの方法及びその装置 Download PDFInfo
- Publication number
- JP5222905B2 JP5222905B2 JP2010158729A JP2010158729A JP5222905B2 JP 5222905 B2 JP5222905 B2 JP 5222905B2 JP 2010158729 A JP2010158729 A JP 2010158729A JP 2010158729 A JP2010158729 A JP 2010158729A JP 5222905 B2 JP5222905 B2 JP 5222905B2
- Authority
- JP
- Japan
- Prior art keywords
- distance
- features
- overlay mark
- layer
- measured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 45
- 239000004065 semiconductor Substances 0.000 claims description 45
- 238000004519 manufacturing process Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 12
- 238000005516 engineering process Methods 0.000 claims description 8
- 238000000206 photolithography Methods 0.000 description 25
- 238000001459 lithography Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 4
- 206010010071 Coma Diseases 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70216—Mask projection systems
- G03F7/70283—Mask effects on the imaging process
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
本発明は、半導体デバイスに関し、特に、フォトリソグラフィ工程で使用するオーバーレイマークに関する。
半導体集積回路の産業は急速に発展している。ＩＣの材料及び設計は、技術の発展に伴い世代が変わる毎に小さく複雑になっている。しかし、技術の発展に伴い、製造工程及びＩＣの製造が複雑となるため、これら発展の実現には、ＩＣ工程及び製造においても同様に発展する必要がある。集積回路の進化の過程では、機能密度（即ち、チップ面積当たりの相互に接続されたデバイスの数）が増大する一方、形状寸法（即ち、製造工程で形成される最小の素子（又はライン））が低減する。
小さい形状寸法は、フォトリソグラフィ工程において、高い要求が求められる。特に、半導体デバイスの中の異なる層間のアライメント（オーバーレイとも称される）は、高い精度及び正確性が求められる。言い換えれば、オーバーレイエラー（重ね合わせ誤差）を低減させることが好ましい。オーバーレイエラーは、オーバーレイマークを使用して測定する。しかし、形状寸法が小さくなるに従い、従来のオーバーレイマークでは、層間の実際のオーバーレイを正確に測定することができないおそれがある。つまり、オーバーレイエラーの測定結果が不正確となり、チップが故障するおそれがあった。
従来のオーバーレイマークは、一般に所定の目的を達成するには十分であるが、様々な面で満足させることはできなかった。
本発明は、フォトリソグラフィ工程で使用するオーバーレイマークを提供することを目的とする。
上記目的を達成するため、本発明の第１の観点に係るオーバーレイマークを備える装置は、
第１の部分及び第２の部分を備え、
前記第１の部分は、複数の第１のフィーチャを有し、前記第１のフィーチャのそれぞれは、
第１の方向で測定する第１の寸法と、前記第１の方向に対して略垂直な第２の方向で測定し、前記第１の寸法より大きな第２の寸法と、を有し、
前記第２の部分は、複数の第２のフィーチャを有し、前記第２のフィーチャのそれぞれは、
前記第１の方向で測定する第３の寸法と、前記第２の方向で測定し、前記第３の寸法より小さな第４の寸法と、を有し、
前記第２のフィーチャの少なくとも１つは、前記第１の方向及び前記第２の方向で、複数の前記第１のフィーチャにより部分的に囲まれることを特徴とする。
第１の部分及び第２の部分を備え、
前記第１の部分は、複数の第１のフィーチャを有し、前記第１のフィーチャのそれぞれは、
第１の方向で測定する第１の寸法と、前記第１の方向に対して略垂直な第２の方向で測定し、前記第１の寸法より大きな第２の寸法と、を有し、
前記第２の部分は、複数の第２のフィーチャを有し、前記第２のフィーチャのそれぞれは、
前記第１の方向で測定する第３の寸法と、前記第２の方向で測定し、前記第３の寸法より小さな第４の寸法と、を有し、
前記第２のフィーチャの少なくとも１つは、前記第１の方向及び前記第２の方向で、複数の前記第１のフィーチャにより部分的に囲まれることを特徴とする。
第１の層と、前記第１の層と異なる第２の層と、を有し、
前記第１の層には、前記第１の部分が配置され、前記第２の層には、前記第２の部分が配置された半導体デバイスをさらに備えてもよい。
前記第１の層には、前記第１の部分が配置され、前記第２の層には、前記第２の部分が配置された半導体デバイスをさらに備えてもよい。
前記第１の部分及び前記第２の部分が配置された層を有する半導体デバイスをさらに備えてもよい。
前記第１の部分は、第１のフォトマスクの中に配置され、
前記第２の部分は、第２のフォトマスクの中に配置されてもよい。
前記第２の部分は、第２のフォトマスクの中に配置されてもよい。
前記複数の第１のフィーチャは、前記第１の方向で測定される第１の距離を有し、
前記複数の第２のフィーチャは、前記第２の方向で測定される第２の距離を有し、
前記第１のフォトマスクは、前記第１の方向で測定される前記第１の距離を有する第３のフィーチャを有し、
前記第２のフォトマスクは、前記第２の方向で測定される前記第２の距離を有する第４のフィーチャを有し、
前記第１の距離は、第１のサイズと関連し、
前記第２の距離は、第２のサイズと関連してもよい。
前記複数の第２のフィーチャは、前記第２の方向で測定される第２の距離を有し、
前記第１のフォトマスクは、前記第１の方向で測定される前記第１の距離を有する第３のフィーチャを有し、
前記第２のフォトマスクは、前記第２の方向で測定される前記第２の距離を有する第４のフィーチャを有し、
前記第１の距離は、第１のサイズと関連し、
前記第２の距離は、第２のサイズと関連してもよい。
前記複数の第１のフィーチャは、前記第１の方向で測定された第１の距離を有し、
前記複数の第２のフィーチャは、前記第２の方向で測定された第２の距離を有し、
前記第１の距離及び前記第２の距離は、半導体製造技術の限界寸法と関連し、
前記限界寸法は、前記第１の方向又は前記第２の方向により測定されてもよい。
前記複数の第２のフィーチャは、前記第２の方向で測定された第２の距離を有し、
前記第１の距離及び前記第２の距離は、半導体製造技術の限界寸法と関連し、
前記限界寸法は、前記第１の方向又は前記第２の方向により測定されてもよい。
第１の軸に沿ってそれぞれ延伸した細長い第１のグレーティングのグループを有する第１のオーバーレイマークと、
前記第１の軸に対して略垂直な第２の軸に沿ってそれぞれ延伸した細長い第２のグレーティングのグループを有する第２のオーバーレイマークと、を備え、
前記第２のオーバーレイマークは、前記第１の軸及び前記第２の軸に沿って、前記第１のオーバーレイマークにより部分的に囲まれてもよい。
前記第１の軸に対して略垂直な第２の軸に沿ってそれぞれ延伸した細長い第２のグレーティングのグループを有する第２のオーバーレイマークと、を備え、
前記第２のオーバーレイマークは、前記第１の軸及び前記第２の軸に沿って、前記第１のオーバーレイマークにより部分的に囲まれてもよい。
第１の層と、前記第１の層と異なる第２の層と、を有し、
前記第１のオーバーレイマークは、前記第１の層の上方に位置し、
前記第２のオーバーレイマークは、前記第２の層の上方に位置してもよい。
前記第１のオーバーレイマークは、前記第１の層の上方に位置し、
前記第２のオーバーレイマークは、前記第２の層の上方に位置してもよい。
前記第１のオーバーレイマーク及び前記第２のオーバーレイマークが配置された層を有する半導体デバイスをさらに備えてもよい。
前記第１の軸又は前記第２の軸により測定される限界寸法を有する半導体デバイスをさらに備え、
前記第１のグレーティングのそれぞれは、第１の幅を有し、第１の距離により離間され、
前記第１の幅及び前記第１の距離は、第２の軸により測定され、
前記第２のグレーティングのそれぞれは、第２の幅を有し、第２の距離により離間され、
前記第２の幅及び前記第２の距離は、前記第１の軸により測定され、
前記限界寸法は、前記第１の幅、前記第２の幅、前記第１の距離及び前記第２の距離の関数であってもよい。
前記第１のグレーティングのそれぞれは、第１の幅を有し、第１の距離により離間され、
前記第１の幅及び前記第１の距離は、第２の軸により測定され、
前記第２のグレーティングのそれぞれは、第２の幅を有し、第２の距離により離間され、
前記第２の幅及び前記第２の距離は、前記第１の軸により測定され、
前記限界寸法は、前記第１の幅、前記第２の幅、前記第１の距離及び前記第２の距離の関数であってもよい。
上記目的を達成するために、本発明の第２の観点に係る半導体デバイスの製造方法は、
基板を準備する工程と、
前記基板の中にオーバーレイマークの第１の部分を形成し、前記第１の部分は、第１の方向で測定される第１の寸法と、前記第１の方向に対して略垂直な第２の方向で測定され、前記第１の寸法より大きな第２の寸法と、をそれぞれ有する複数の第１のフィーチャを有する工程と、
前記基板の中にオーバーレイマークの第２の部分を形成し、前記第２の部分は、第１の方向で測定される第３の寸法と、前記第２の方向で測定され、前記第３の寸法より小さい第４の寸法と、をそれぞれ有する複数の第２のフィーチャを有する工程と、を含み、
前記第１の部分及び前記第２の部分を形成することにより、少なくとも１つの前記第２のフィーチャは、前記第１の方向及び前記第２の方向で、前記複数の第１のフィーチャにより部分的に囲まれることを特徴とする。
基板を準備する工程と、
前記基板の中にオーバーレイマークの第１の部分を形成し、前記第１の部分は、第１の方向で測定される第１の寸法と、前記第１の方向に対して略垂直な第２の方向で測定され、前記第１の寸法より大きな第２の寸法と、をそれぞれ有する複数の第１のフィーチャを有する工程と、
前記基板の中にオーバーレイマークの第２の部分を形成し、前記第２の部分は、第１の方向で測定される第３の寸法と、前記第２の方向で測定され、前記第３の寸法より小さい第４の寸法と、をそれぞれ有する複数の第２のフィーチャを有する工程と、を含み、
前記第１の部分及び前記第２の部分を形成することにより、少なくとも１つの前記第２のフィーチャは、前記第１の方向及び前記第２の方向で、前記複数の第１のフィーチャにより部分的に囲まれることを特徴とする。
図１は、本発明の種々の態様に係るオーバーレイマークの製造方法１１を示す流れ図である。オーバーレイマークは、フォトマスク又は半導体ウェハの中に配置されている。製造方法１１は、ステップ１３〜１７を含む。まず、ステップ１３において、基板が準備される。この基板は、本実施形態では半導体ウェハであるが、他の実施形態では第１のフォトマスク及び第２のフォトマスクを含んでもよい。ステップ１５において、基板の中にオーバーレイマークの第１の部分が形成される。オーバーレイマークの第１の部分は、第１の方向に向くフィーチャを備える第１のグループを有する。ステップ１７において、基板の中にオーバーレイマークの第２の部分が形成される。オーバーレイマークの第２の部分は、第１の方向に対して略垂直な第２の方向に向くフィーチャの第２のグループを有する。オーバーレイマークの第１の部分は、オーバーレイマークの第２の部分により囲まれる。
図２Ａ及び図２Ｂを参照する。図２Ａは、オーバーレイマーク４０を示す平面図である。図２Ｂは、オーバーレイマーク４１を示す平面図である。図２Ａに示すように、オーバーレイマーク４０は、Ｘ方向（Ｘ軸）にそれぞれ延伸された複数の細長いフィーチャ（ライン又はグレーティングとも称される。）を含む。言い換えれば、フィーチャのそれぞれは、Ｘ方向に向いている。以下、説明の便宜上、２つのフィーチャは、５４及び５５で表す。図２Ａに示すように、フィーチャ５４，５５のそれぞれは、本実施形態では略矩形状であるが、他の実施形態では弧形状、正方形など他の形状でもよい。
図２Ａを参照する。図２Ａに示すように、各オーバーレイマーク４０のそれぞれのフィーチャは、長さをＸ方向で測定し、幅をＸ方向に対して垂直なＹ方向（Ｙ軸）で測定する。これらのフィーチャは、幅が略等しいが、長さがそれぞれ異なる。例えば、フィーチャ５４は、長さ６０及び幅６１を含み、フィーチャ５５は、長さ６４及び幅６５を含む。図２Ａに示す実施形態では、幅６１と幅６５とは略等しいが、長さ６０は長さ６４より大きい。
オーバーレイマーク４０のフィーチャは、Ｙ方向の距離７０により離間されている。距離７０は、フィーチャ間の間隔とも称される。フィーチャ（即ち、オーバーレイマーク４０）の距離７５は、フィーチャのうちの１つの幅６１，６５と、隣接したフィーチャ間の距離７０との合計である。本実施形態において、各フィーチャの幅６１，６５と、互いに隣接したフィーチャ間の距離７０との比率は約１：１である。言い換えれば、各フィーチャの幅６１，６５は、フィーチャ間の距離７０に略等しい。本実施形態において、距離７５は、約６０ｎｍ〜３００ｎｍであり、幅６１，６５及び距離７０のそれぞれは、約３０ｎｍ〜１５０ｎｍである。他の実施形態において、距離７５は、約１５ｎｍ〜７５ｎｍであり、幅６１，６５及び距離７０のそれぞれは、約７．５ｎｍ〜３７．５ｎｍである。
図２Ｂを参照する。図２Ｂに示すように、オーバーレイマーク４１は、Ｙ方向にそれぞれ延伸された複数の細長いフィーチャ（ライン又はグレーティングとも称される。）を含む。言い換えれば、フィーチャのそれぞれは、Ｙ方向に向いている。以下、説明の便宜上、２つのフィーチャは、８４及び８５で表す。図２Ｂに示すように、フィーチャ８４，８５のそれぞれは、本実施形態では略矩形状であるが、他の実施形態では弧形状、正方形など他の形状でもよい。
図２Ｂを参照する。図２Ｂに示すように、各オーバーレイマーク４１のそれぞれのフィーチャは、長さをＹ方向で測定し、幅をＸ方向で測定する。これらフィーチャは、幅が略等しいが、長さがそれぞれ異なる。例えば、フィーチャ８４は、長さ９０及び幅９１を含み、フィーチャ８５は、長さ９４及び幅９５を含む。図２Ｂに示すように、本実施形態では、幅９１と幅９５とは略等しいが、長さ９０は長さ９４より大きい。
オーバーレイマーク４１のフィーチャ８４，８５は、Ｘ方向の距離１００により離間されている。距離１００は、フィーチャ間の間隔とも称される。フィーチャの距離１０５（即ち、オーバーレイマーク４１）は、フィーチャのうちの１つの幅９１，９５と、隣接したフィーチャ間の距離１００との合計である。本実施形態において、各フィーチャの幅と、互いに隣接したフィーチャ間の距離１００との比率は約１：１である。言い換えれば、各フィーチャの幅９１，９５は、フィーチャ間の距離１００に略等しい。本実施形態において、距離１０５は、約６０ｎｍ〜３００ｎｍであり、幅９１，９５及び距離１００のそれぞれは、約３０ｎｍ〜１５０ｎｍである。他の実施形態において、距離１０５は、約１５ｎｍ〜７５ｎｍであり、幅９１，９５及び距離１００のそれぞれは、約７．５ｎｍ〜３７．５ｎｍである。
ここで、４０，４１は、まとめてオーバーレイマークと呼び、オーバーレイマークの異なる部分をそれぞれ構成する。また、オーバーレイマーク４０，４１は、以下で詳細に説明するように、半導体ウェハ上に形成されたり、それぞれのフォトマスク上に形成されたりしてもよい。
図３を参照する。図３は、フォトマスク１１０を示す平面図である。フォトリソグラフィ工程において、フォトマスク１１０により半導体ウェハへ複数のパターン（又はイメージ）を投影する。図３に示すように、本実施形態のフォトマスク１１０は、図２Ａのオーバーレイマーク４０の実施形態であるパターン４０Ａを含む。そのため、パターン４０Ａは、Ｘ方向を向く細長いフィーチャ５４Ａ，５５Ａを含む。フォトマスク１１０は、半導体デバイスの異なる部分にそれぞれ対応するか、異なる半導体デバイスの異なる部分にそれぞれ対応するパターン１２０Ａ〜１３９Ａをさらに含む。半導体デバイスは、ＩＣチップ、ＳｏＣ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ）又はこれらの一部を含んだり、様々な受動型及び能動型の微小電子デバイス（例えば、抵抗、コンデンサ、インダクタ、ダイオード、ＭＯＳＦＥＴ、ＣＭＯＳトランジスタ、ＢＪＴ、ＬＤＭＯＳトランジスタ、ハイパワーＭＯＳトランジスタ又はその他のタイプのトランジスタ）を含んだりしてもよい。
説明及び比較の便宜上、パターン１３９Ａの平面図に基づき、さらに詳細に説明する。パターン１３９Ａは、半導体デバイスの一部をそれぞれ表すフィーチャ１５０Ａ，１５１Ａ，１５２Ａを含む。フィーチャ１５０Ａ〜１５２Ａのそれぞれは、Ｘ方向を向いている（又は延伸している）。Ｘ方向は、パターン４０Ａのフィーチャ５４Ａ，５５Ａが向く方向と同じである。フィーチャ１５０Ａ〜１５２Ａのそれぞれは、Ｙ方向で測定される幅１５５Ａを含む。幅１５５Ａは、その時の半導体製造技術世代において最小のフィーチャサイズを表す限界寸法（ｃｒｉｔｉｃａｌ ｄｉｍｅｎｓｉｏｎ）とも称される。例えば、２２ｎｍの製造技術世代における限界寸法は２２ｎｍである。限界寸法が２２ｎｍという意味は、２２ｎｍ技術で形成することができる最小の半導体フィーチャが約２２ｎｍであることを表す。しかし、ここで、幅１５５Ａはフォトマスク１１０の臨界寸法を表すため、幅１５５Ａの実測値は２２ｎｍより大きくてもよい。しかし、２２ｎｍというこの値は、フォトマスク１１０によりパターニングされた半導体ウェーハ上の臨界寸法の値でもよい。本実施形態において、フォトマスク１１０上のパターンの寸法は、ウェーハ上のパターンの寸法の約４倍でもよい。
本実施形態の限界寸法は、トランジスタのゲート長さである。幅１５５Ａは、パターン４０Ａの細長いフィーチャ５４Ａ，５５Ａの距離７５Ａと関連するか関数の関係である。幅１５５Ａは、本実施形態では距離７５Ａの１／２に略等しいが、他の実施形態ではパターン４０Ａの細長いフィーチャ５４Ａ，５５Ａの幅６１Ａ，６５Ａに略等しい。図３に示すように、フィーチャ１５０Ａ〜１５２Ａは、本実施形態では矩形状であるが、代替実施形態では弧形状、四辺形などの他の形状でもよい。
図４を参照する。図４は、フォトマスク１６０を示す平面図である。フォトマスク１６０は、フォトマスク１１０と同様に、フォトリソグラフィ工程において、半導体ウェハに複数のパターン（又はイメージ）を投影させる。図４に示すように、本実施形態のフォトマスク１６０は、図２Ｂのオーバーレイマーク４１の実施形態であるオーバーレイマーク４１Ａを含む。そのため、オーバーレイマーク４１Ａは、Ｙ方向を向く細長いフィーチャ８４Ａ，８５Ａを含む。フォトマスク１６０は、半導体デバイスの異なる部分にそれぞれ対応するか、半導体デバイスの異なる部分にそれぞれ対応するパターン１７０Ａ〜１８９Ａをさらに含む。半導体デバイスは、ＩＣチップ、ＳｏＣ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ）又はこれらの一部を含んだり、様々な受動型及び能動型の微小電子デバイス（例えば、抵抗、コンデンサ、インダクタ、ダイオード、ＭＯＳＦＥＴ、ＣＭＯＳトランジスタ、ＢＪＴ、ＬＤＭＯＳトランジスタ、ハイパワーＭＯＳトランジスタ又はその他のタイプのトランジスタ）を含んだりしてもよい。本実施形態において、フォトマスク１１０のパターン１２０Ａ〜１３９Ａ（図３に示す）及びフォトマスク１６０のパターン１７０Ａ〜１８９Ａは、同じ半導体デバイスにそれぞれ対応する。本実施形態のフォトマスク１１０，１６０は、半導体デバイスを都合よく製造できるように、互いに接続させてもよい。
説明及び比較の便宜上、パターン１８９Ａの平面図に基づき、さらに詳細に説明する。パターン１８９Ａは、半導体デバイスの一部をそれぞれ表すフィーチャ２００Ａ，２０１Ａ，２０２Ａを含む。フィーチャ２００Ａ〜２０２Ａのそれぞれは、Ｙ方向を向いている（又は延伸している）。このＹ方向は、オーバーレイマーク４１Ａの細長いフィーチャ８４Ａ，８５Ａが向く方向と同じである。フィーチャ２００Ａ〜２０２Ａのそれぞれは、Ｙ方向で測定される幅２０５Ａを含む。幅２０５Ａは、図３の幅１５５Ａと同様に、半導体製造技術世代の限界寸法を表す。幅２０５Ａは、オーバーレイマーク４１Ａのフィーチャ８４Ａ，８５Ａの距離１０５Ａに関連するか関数の関係である。幅２０５Ａは、本実施形態では距離１０５Ａの１／２に略等しいが、他の実施形態ではオーバーレイマーク４１Ａのフィーチャ８５Ａの幅９５Ａに略等しい。他の実施形態では、幅２０５Ａは、フィーチャ１５０Ａ〜１５２Ａの幅１５５Ａ（図３に示す）に略等しい。図４に示すように、フィーチャ２００Ａ〜２０２Ａは、本実施形態では矩形状であるが、代替実施形態では弧形状、四辺形などの他の形状でもよい。
図５及び図６を参照する。図５及び図６は、図１の方法１１に基づく異なる製造段階における半導体ウェーハ２２０（半導体基板とも称される）を示す平面図である。図５に示すように、半導体ウェーハ２２０は、シリコンウェハである。本実施形態において、ウェーハ２２０は、ホウ素などのｐ型ドーパントがドーピングされている。他の実施形態において、ウェーハ２２０は、リン、ヒ素などのｎ型ドーパントがドーピングされている。ウェーハ２２０は、代替的にその他好ましい元素半導体（例えば、ダイアモンド、ゲルマニウムなど）、好ましい化合物半導体（例えば、炭化ケイ素、インジウムヒ素、インジウムリンなど）、好ましい合金半導体（例えば、シリコンゲルマニウムカーバイド、ガリウム砒素リン、リン化インジウムガリウムなど）からなってもよい。また、ウェーハ２２０は、エピタキシャル層を含んだり、性能を向上させるために歪めたり、ＳＯＩ（Ｓｉｌｉｃｏｎ−ｏｎ−Ｉｎｓｕｌａｔｏｒ）構造を含んでもよい。
ウェーハ２２０は、層２３０を含む。フォトマスク１１０（図３に示す）は、双極子フォトリソグラフィ工程（ｄｉｐｏｌｅ ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ ｐｒｏｃｅｓｓ）を用い、フォトマスク上のパターン４０Ａ，１２０Ａ〜１３９Ａを、ウェーハ２２０の層２３０へ転写してパターン４０Ｂ，１２０Ｂ〜１３９Ｂをそれぞれ形成する。双極子フォトリソグラフィ工程は、Ｙ双極子の孔径（ｄｉｐｏｌｅ−Ｙ ａｐｅｒｔｕｒｅ）を用いて行い、以下、図７Ａ及び図７Ｂに基づいて具体的かつ詳細に説明する。双極子フォトリソグラフィ工程は、層２３０上にフォトレジスト層を堆積する工程と、フォトレジスト層上へパターン４０Ａ，１２０Ａ〜１３９Ａのイメージを投影し、パターニングされたフォトレジスト層を形成する工程と、パターニングされたフォトレジスト層をマスクとして用い、エッチング工程（例えば、ドライエッチング、ウェットエッチングなど）により層２３０をパターニングする工程と、パターン４０Ｂ，１２０Ｂ〜１３９Ｂとして層２３０上にパターン４０Ａ，１２０Ａ〜１３９Ａを転写した後、フォトレジスト層を除去する工程と、を含む。ここで双極子フォトリソグラフィ工程の詳細な説明は、簡略化のために省略されている。図５は、説明の便宜上、パターン４０Ｂ，１３９Ｂの平面図を示す。双極子フォトリソグラフィ工程が終了する際には、層２３０上にパターン４０Ｂ，１２０Ｂ〜１３０Ｂが形成されているため、層２３０は、フォトマスク１１０に類似する。フォトマスク１１０上のパターンの物理的寸法は、線形の関係を有しているが、層２３０上の対応したパターンの物理的寸法に等しくはない。例えば、距離７５Ａ（図３に示す）は、距離７５Ｂには等しくないが（図５に示す）、正比例の関係である。本実施形態において、層２３０中のオーバーレイマーク４０Ｂ及びパターン１２０Ｂ〜１３９Ｂの寸法は、フォトマスク１１０のオーバーレイマーク４０Ａ及び対応したパターン１２０Ａ〜１３９Ａの寸法の約１／４である。層２３０の中に形成されたオーバーレイマーク４０Ｂ及びパターン１２０Ｂ〜１３９Ｂは、凹状（溝状）又は凸状（島状）でもよい。
図６を参照する。図６に示すように、フォトマスク１６０（図４に示す）は、図５の実施形態の双極子フォトリソグラフィ工程に類似した双極子フォトリソグラフィ工程で用いられる。この双極子フォトリソグラフィ工程により、フォトマスク１６０のパターン４１Ａ，１７０Ａ〜１８９Ａは、ウェーハ２２０の層２３０へ転写し、パターン４１Ｂ，１７０Ｂ〜１８９Ｂをそれぞれ形成する。この双極子フォトリソグラフィ工程は、Ｘ双極子の孔径を使用して行うが、その詳細は図７に基づき、以下説明する。図６に示すように、本実施形態において、パターン１２０Ｂ〜１３９Ｂと、パターン１７０Ｂ〜１８９Ｂとは一部が重畳される。さらに、オーバーレイマーク４０Ｂは、オーバーレイマーク４１Ｂにより囲まれる（又は囲繞される）。他の実施形態では、パターン１２０Ｂ〜１３９Ｂと、パターン１７０Ｂ〜１８９Ｂとは重畳せず、パターン４０Ｂは、オーバーレイマーク４１Ｂにより部分的に囲まれてもよい（又は部分的に囲繞されてもよい）。フォトマスク１６０上のパターンの物理的寸法は、線形の関係を有しているが、層２３０上の対応したパターンの物理的寸法に等しくはない。例えば、距離１０５Ａ（図４に示す）は、距離１０５Ｂには等しくないが（図６に示す）、正比例の関係である。本実施形態において、層２３０の中のオーバーレイマーク４１Ｂ及びパターン１７０Ｂ〜１８９Ｂの寸法は、フォトマスク１６０のオーバーレイマーク４１Ａ及び対応したパターン１７０Ａ〜１８９Ａの寸法の約１／４である。さらに、層２３０の中に形成されたオーバーレイマーク４１Ｂ及びパターン１７０Ｂ〜１８９Ｂは、凹状（溝状）又は凸状（島状）でもよい。
図７Ａ及び図７Ｂを参照する。図７Ａは、Ｙ双極子の孔径２４０を示す平面図である。図７Ｂは、Ｘ双極子の孔径２５０を示す平面図である。本実施形態において、Ｙ双極子の孔径２４０を用い、図５で説明した双極子フォトリソグラフィ工程を行う。フォトマスク１１０（図３に示す）は、層２３０上にパターン４０Ｂ，１２０Ｂ〜１３９Ｂを形成するために用いる。Ｘ双極子の孔径２５０は、上述の図６の双極子フォトリソグラフィ工程を行うために用い、フォトマスク１６０（図４に示す）は、層２３０上のパターン４１Ｂ，１７０Ｂ〜１８９Ｂを形成するために用いる。
Ｙ双極子の孔径２４０は、Ｙ方向で略一致した開口２５５，２５６を含む。Ｘ双極子の孔径２５０は、Ｘ方向で略一致した開口２６５，２６６を含む。開口２５５，２５６のサイズ及び位置は、露光を行う際、Ｙ方向で光線の低次回折（ｌｏｗｅｒ−ｏｒｄｅｒｅｄ ｄｉｆｆｒａｃｔｉｏｎ）を低減させ、高次回折（ｈｉｇｈｅｒ−ｏｒｄｅｒｅｄ ｄｉｆｆｒａｃｔｉｏｎ）を向上させる。開口２６５，２６６のサイズ及び位置は、露光を行う際、Ｘ方向で光線の低次回折（ｌｏｗｅｒ−ｏｒｄｅｒｅｄ ｄｉｆｆｒａｃｔｉｏｎ）を低減させ高次回折（ｈｉｇｈｅｒ−ｏｒｄｅｒｅｄ ｄｉｆｆｒａｃｔｉｏｎ）を向上させる。そのため、Ｙ双極子の孔径２４０は、層２３０の中に形成されるＸ方向のパターン（例えば、オーバーレイマーク４０Ｂのフィーチャ及びパターン１２０Ｂ〜１３９Ｂ（図５に示す））の解析度を向上させることができる。Ｘ双極子の孔径２５０は、層２３０の中に形成されるＹ方向のパターン（例えば、オーバーレイマーク４１Ｂのフィーチャ及びフィーチャ１７０Ｂ〜１８９Ｂ）の解析度を向上させることができる。
単一の露光工程において、単一の孔径に一体化された開口２５５，２５６，２６５，２６６を使用した場合、複数の孔径が互いに干渉し、層２３０の中のパターンの解析度の品質が下がる。そのため、層２３０の中に形成するパターンの解析度をさらに向上させるために、２つの独立した露光工程を個別に行う。そのうちの１つの露光工程は、図５で説明した双極子フォトリソグラフィ工程のＹ双極子の孔径２４０及びフォトマスク１１０を使用した後、もう１つの露光工程において、図６で説明した双極子フォトリソグラフィ工程のＸ双極子の孔径２５０及びフォトマスク１６０を使用する。これは、二重双極子リソグラフィ（Ｄｏｕｂｌｅ Ｄｉｐｏｌｅ Ｌｉｔｈｏｇｒａｐｈｙ：ＤＤＬ）工程とも称される。そのため、二重双極子リソグラフィ工程により、オーバーレイマーク４０Ｂ及びパターン１２０Ｂ〜１３９Ｂ（図５に示す）の解析度と、オーバーレイマーク４１Ｂ及びパターン１７０Ｂ〜１８９Ｂ（図６に示す）の解析度とを向上させることができる。このように、上述の二重双極子リソグラフィ工程により、２次元のパターン又はフィーチャを形成し易い１次元のパターン又はフィーチャに分解することができる（即ち、各１次元のパターン又はフィーチャが高い解析度を得ることができる）。
フォトマスクが異なる露光工程に使用されるため、上述のＤＤＬ製造工程を正確に行うためには、重ね合わせ誤差（オーバーレイエラー）を最小に抑えることが重要である。また、層２３０上のオーバーレイマーク４０Ｂ〜４１Ｂ及びパターン１２０Ｂ〜１３９Ｂ，１７０Ｂ〜１８９Ｂは、フォトマスク１１０，１６０を使用して層２３０のパターニングを行う。しかし、フォトマスク間に存在するオーバーレイエラーがオーバーレイマークに転写され、層２３０の中にパターニングされるおそれがある（線形の関係を有していたり、より小さな寸法を含む）。言い換えれば、フォトマスク１１０，１６０間のオーバーレイは、パターン１２０Ｂ〜１３９Ｂ，１７０Ｂ〜１８９Ｂ間のオーバーレイエラーとして表される。パターン１２０Ｂ〜１３９Ｂ，１７０Ｂ〜１８９Ｂ間のオーバーレイエラーは、フォトマスク１１０，１６０間のオーバーレイエラーと正比例の関係であり、フォトマスク１１０，１６０間のオーバーレイエラーより小さい。
そのため、オーバーレイマーク４０Ｂ，４１Ｂの両方が形成された後、検査を行い、オーバーレイマーク４１Ｂに対してオーバーレイマーク４０Ｂがセンタリング（又はアライメント）されたか否かを判断する。この検査は、Ｘ方向及びＹ方向のオーバーレイマーク４０Ｂ，４１Ｂ間のオフセット距離を測定することにより行う。しかし、それぞれのオーバーレイマーク（即ち、図６の４０Ｂ及び４１Ｂ）のフィーチャ（即ち、図６の５４Ｂ〜５５Ｂ及び８４Ｂ〜８５Ｂ）が層２３０上の他のフィーチャ（即ち、図６の１５０Ｂ〜１５２Ｂ及び２００Ｂ〜２０２Ｂ）より大きい場合、実際のオーバーレイの性能を測定することが困難となり、ある状況においては、不正確なオーバーレイを測定してしまうおそれがある。この原因の一部は、二重双極子リソグラフィの中のレンズが不完全であるためである（例えば、コマ収差）。このコマ収差とは、異なるサイズのフィーチャに対して異なる感度が発生する。言い換えれば、オーバーレイマーク４０Ｂ，４１Ｂのサイズが、パターン１２０Ｂ〜１３９Ｂ，１７０Ｂ〜１８９Ｂの中のフィーチャのサイズより大きい場合、測定されたオーバーレイエラーが実際のオーバーレイエラーより大きくなる。そのため、間違ったオーバーレイエラーをエンジニアが補償する場合、実際のオーバーレイの性能が低下するおそれがある。
図２〜図６に示すように、各パターン４０Ｂ，４１Ｂの寸法は、パターン１２０Ｂ〜１３９Ｂ，１７０Ｂ〜１８９Ｂの中のフィーチャの寸法と関連性がある。本実施形態において、パターン１２０Ｂ〜１３９Ｂ，１７０Ｂ〜１８９Ｂのフィーチャの限界寸法は、オーバーレイマーク４０Ｂ，４１Ｂのそれぞれの距離７５Ｂ，１０５Ｂの１／２、幅６１Ｂ，６５Ｂ，９１Ｂ，９５Ｂ又は距離７０Ｂ，１００Ｂに等しい。そのため、オーバーレイマーク４０Ｂ，４１Ｂは、二重双極子リソグラフィ工程を行う際、フォトマスク１１０，１６０間のオーバーレイエラーをより正確に測定することができる。
図８及び図９を参照する。図８及び図９は、図１の方法１１に基づく他の実施形態による異なる製造段階における半導体ウェーハ２７０（半導体基板とも称される）を示す平面図である。図８に示すように、ウェーハ２７０は、図５のウェーハ２２０に類似する。ウェーハ２７０は、層２８０を含む。本実施形態の双極子フォトリソグラフィは、図５の実施形態で説明した双極子フォトリソグラフィに類似し、フォトマスク１１０（図３に示す）は、層２３０の層２８０上のオーバーレイマーク４０Ｃ及びパターン１２０Ｃ〜１３９Ｃを形成するために用いる。この双極子フォトリソグラフィ工程は、図７ＡのＹ双極子の孔径２４０に類似したＹ双極子の孔径を用いて行う。ここで、フォトマスク１１０上のパターンの物理的寸法は、線形の関係を有しているが、層２８０上の対応したパターンの物理的寸法とは等しくない。本実施形態において、層２８０の中のオーバーレイマーク４０Ｃ及びパターン１２０Ｃ〜１３９Ｃの寸法は、フォトマスク１１０上のオーバーレイマーク４０Ａ及びパターン１２０Ａ〜１３９Ａの寸法の約１／４である。さらに、層２８０の中に形成されたオーバーレイマーク４０Ｃ及びパターン１２０Ｃ〜１３９Ｃは、凹状（溝状）又は凸状（島状）でもよい。
図９を参照する。図９に示すように、層２９０は、層２８０の上方に形成されている。言い換えれば、ウェーハ２７０は、この製造段階において、層２８０と、層２８０の上方に形成された層２９０と、の２つの層を含む。図４に示すように、フォトマスク１６０（図４に示す）は、図６の双極子フォトリソグラフィ工程に類似した双極子フォトリソグラフィ工程により、ウェーハ２７０の層２９０へ、オーバーレイマーク４１Ｃ及びパターン１７０Ｃ〜１８９Ｃへ形成させる。この双極子フォトリソグラフィ工程は、図７ＢのＸ双極子の孔径２５０に類似したＸ双極子の孔径を用いて行う。
図９を参照する。図９に示すように、パターン１２０Ｃ〜１３９Ｃとパターン１７０Ｃ〜１８９Ｃとは一部が重畳されている。さらに、オーバーレイマーク４０Ｃは、オーバーレイマーク４１Ｃにより囲まれている（又は囲繞されている）。本実施形態において、層２８０は、層２９０の下方に配置されているため、パターン４０Ｃ，１２０Ｃ〜１３９Ｃ（層２８０の中に形成される）は、パターン４１Ｃ，１７０Ｃ〜１８９Ｃ（層２９０の中に形成される）の下方に配置される。この構成を明確にするため、オーバーレイマーク４０Ｃ及びフィーチャ１５０Ｃ〜１５２Ｃのフィーチャは点線で表されている。他の実施形態では、パターン１２０Ｃ〜１３９Ｃとパターン１７０Ｃ〜１８９Ｃとは重畳せず、オーバーレイマーク４０Ｃは、オーバーレイマーク４１Ｃにより部分的に囲まれてもよい（又は部分的に囲繞されてもよい）。ここで、フォトマスク１６０上のパターンの物理的寸法は、層２９０上の対応したパターンの物理的寸法とは異なるが、線形の関係を有してもよい。本実施形態において、層２９０の中のオーバーレイマーク４１Ｃ及びパターン１７０Ｃ〜１８９Ｃの寸法は、フォトマスク１６０の対応するパターンの寸法の約１／４である。さらに、層２９０の中に形成されたオーバーレイマーク４１Ｃ，１７０Ｃ〜１８９Ｃは、凹状（溝状）又は凸状（島状）でもよい。
上述したことから分かるように、図８及び図９の実施形態の二重双極子リソグラフィ工程は、層２８０，２９０の中に形成されたフィーチャの解析度を向上させ、オーバーレイエラーの測定能力を向上させることができる。
当該分野の技術を熟知するものが理解できるように、本発明の好適な実施形態を前述の通り開示したが、これらは決して本発明を限定するものではない。本発明の主旨と範囲を逸脱しない範囲内で各種の変更や修正を加えることができる。従って、本発明による特許請求の範囲は、このような変更や修正を含めて広く解釈されるべきである。
１１ 方法
４０ オーバーレイマーク
４０Ａ パターン（オーバーレイマーク）
４０Ｂ パターン（オーバーレイマーク）
４０Ｃ パターン（オーバーレイマーク）
４１ オーバーレイマーク
４１Ａ パターン（オーバーレイマーク）
４１Ｂ パターン（オーバーレイマーク）
４１Ｃ パターン（オーバーレイマーク）
５４ フィーチャ
５４Ａ 細長いフィーチャ
５４Ｂ フィーチャ
５４Ｃ フィーチャ
５５ フィーチャ
５５Ａ 細長いフィーチャ
５５Ｂ フィーチャ
５５Ｃ フィーチャ
６０ 長さ
６０Ａ 長さ
６０Ｂ 長さ
６０Ｃ 長さ
６１ 幅
６１Ａ 幅
６１Ｂ 幅
６１Ｃ 幅
６４ 長さ
６４Ａ 長さ
６４Ｂ 長さ
６４Ｃ 長さ
６５ 幅
６５Ａ 幅
６５Ｂ 幅
６５Ｃ 幅
７０ 距離
７０Ａ 距離
７０Ｂ 距離
７０Ｃ 距離
７５ 距離
７５Ａ 距離
７５Ｂ 距離
７５Ｃ 距離
８４ フィーチャ
８４Ａ 細長いフィーチャ
８４Ｃ 細長いフィーチャ
８５ フィーチャ
８５Ａ 細長いフィーチャ
８５Ｃ 細長いフィーチャ
９０ 長さ
９０Ａ 長さ
９１ 幅
９１Ａ 幅
９４ 長さ
９４Ａ 長さ
９５ 幅
９５Ａ 幅
１００ 距離
１００Ａ 距離
１００Ｂ 距離
１００Ｃ 距離
１０５ 距離
１０５Ａ 距離
１０５Ｂ 距離
１０５Ｃ 距離
１１０ フォトマスク
１２０Ａ〜１３９Ａ パターン
１２０Ｂ〜１３９Ｂ パターン
１２０Ｃ〜１３９Ｃ パターン
１５０Ａ フィーチャ
１５０Ｂ フィーチャ
１５０Ｃ フィーチャ
１５１Ａ フィーチャ
１５１Ｂ フィーチャ
１５１Ｃ フィーチャ
１５２Ａ フィーチャ
１５２Ｂ フィーチャ
１５２Ｃ フィーチャ
１５５Ａ 幅
１５５Ｂ 幅
１５５Ｃ 幅
１６０ フォトマスク
１７０Ａ〜１８９Ａ パターン
１７０Ｂ〜１８９Ｂ フィーチャ
１７０Ｃ〜１８９Ｃ パターン
２００Ａ フィーチャ
２００Ｂ フィーチャ
２００Ｃ フィーチャ
２０１Ａ フィーチャ
２０１Ｂ フィーチャ
２０１Ｃ フィーチャ
２０２Ａ フィーチャ
２０２Ｂ フィーチャ
２０２Ｃ フィーチャ
２０５Ａ 幅
２０５Ｃ 幅
２０５Ｂ 幅
２２０ ウェーハ
２３０ 層
２４０ Ｙ双極子の孔径
２５０ Ｘ双極子の孔径
２５５ 開口
２５６ 開口
２６５ 開口
２６６ 開口
２７０ ウェーハ
２８０ 層
２９０ 層
４０ オーバーレイマーク
４０Ａ パターン（オーバーレイマーク）
４０Ｂ パターン（オーバーレイマーク）
４０Ｃ パターン（オーバーレイマーク）
４１ オーバーレイマーク
４１Ａ パターン（オーバーレイマーク）
４１Ｂ パターン（オーバーレイマーク）
４１Ｃ パターン（オーバーレイマーク）
５４ フィーチャ
５４Ａ 細長いフィーチャ
５４Ｂ フィーチャ
５４Ｃ フィーチャ
５５ フィーチャ
５５Ａ 細長いフィーチャ
５５Ｂ フィーチャ
５５Ｃ フィーチャ
６０ 長さ
６０Ａ 長さ
６０Ｂ 長さ
６０Ｃ 長さ
６１ 幅
６１Ａ 幅
６１Ｂ 幅
６１Ｃ 幅
６４ 長さ
６４Ａ 長さ
６４Ｂ 長さ
６４Ｃ 長さ
６５ 幅
６５Ａ 幅
６５Ｂ 幅
６５Ｃ 幅
７０ 距離
７０Ａ 距離
７０Ｂ 距離
７０Ｃ 距離
７５ 距離
７５Ａ 距離
７５Ｂ 距離
７５Ｃ 距離
８４ フィーチャ
８４Ａ 細長いフィーチャ
８４Ｃ 細長いフィーチャ
８５ フィーチャ
８５Ａ 細長いフィーチャ
８５Ｃ 細長いフィーチャ
９０ 長さ
９０Ａ 長さ
９１ 幅
９１Ａ 幅
９４ 長さ
９４Ａ 長さ
９５ 幅
９５Ａ 幅
１００ 距離
１００Ａ 距離
１００Ｂ 距離
１００Ｃ 距離
１０５ 距離
１０５Ａ 距離
１０５Ｂ 距離
１０５Ｃ 距離
１１０ フォトマスク
１２０Ａ〜１３９Ａ パターン
１２０Ｂ〜１３９Ｂ パターン
１２０Ｃ〜１３９Ｃ パターン
１５０Ａ フィーチャ
１５０Ｂ フィーチャ
１５０Ｃ フィーチャ
１５１Ａ フィーチャ
１５１Ｂ フィーチャ
１５１Ｃ フィーチャ
１５２Ａ フィーチャ
１５２Ｂ フィーチャ
１５２Ｃ フィーチャ
１５５Ａ 幅
１５５Ｂ 幅
１５５Ｃ 幅
１６０ フォトマスク
１７０Ａ〜１８９Ａ パターン
１７０Ｂ〜１８９Ｂ フィーチャ
１７０Ｃ〜１８９Ｃ パターン
２００Ａ フィーチャ
２００Ｂ フィーチャ
２００Ｃ フィーチャ
２０１Ａ フィーチャ
２０１Ｂ フィーチャ
２０１Ｃ フィーチャ
２０２Ａ フィーチャ
２０２Ｂ フィーチャ
２０２Ｃ フィーチャ
２０５Ａ 幅
２０５Ｃ 幅
２０５Ｂ 幅
２２０ ウェーハ
２３０ 層
２４０ Ｙ双極子の孔径
２５０ Ｘ双極子の孔径
２５５ 開口
２５６ 開口
２６５ 開口
２６６ 開口
２７０ ウェーハ
２８０ 層
２９０ 層
Claims (10)
- オーバーレイマークを備える装置であって、
第１の部分及び第２の部分を備え、
前記第１の部分は、複数の第１のフィーチャを有し、前記第１のフィーチャのそれぞれは、
第１の方向で測定する第１の寸法と、前記第１の方向に対して略垂直な第２の方向で測定し、前記第１の寸法より大きな第２の寸法と、を有し、
前記第２の部分は、複数の第２のフィーチャを有し、前記第２のフィーチャのそれぞれは、
前記第１の方向で測定する第３の寸法と、前記第２の方向で測定し、前記第３の寸法より小さな第４の寸法と、を有し、
前記第２のフィーチャの少なくとも１つは、前記第１の方向及び前記第２の方向で、複数の前記第１のフィーチャにより部分的に囲まれ、
前記第１のフィーチャは、第１の平面に配置され、前記第２のフィーチャは、前記第１の平面と異なる第２の平面に配置されることを特徴とするオーバーレイマークを備える装置。 - 前記第１の平面としての第１の層と、前記第１の層と異なる前記第２の平面としての第２の層と、をさらに備えることを特徴とする請求項１に記載のオーバーレイマークを備える装置。
- 前記第１の部分は、第１のフォトマスクの中に配置され、
前記第２の部分は、第２のフォトマスクの中に配置されることを特徴とする請求項１に記載のオーバーレイマークを備える装置。 - 前記複数の第１のフィーチャは、前記第１の方向で測定される第１の距離を有し、
前記複数の第２のフィーチャは、前記第２の方向で測定される第２の距離を有し、
前記第１のフォトマスクは、前記第１の方向で測定される前記第１の距離を有する第３のフィーチャを有し、
前記第２のフォトマスクは、前記第２の方向で測定される前記第２の距離を有する第４のフィーチャを有し、
前記第１の距離は、第１のサイズと関連し、
前記第２の距離は、第２のサイズと関連することを特徴とする請求項３に記載のオーバーレイマークを備える装置。 - 前記複数の第１のフィーチャは、前記第１の方向で測定された第１の距離を有し、
前記複数の第２のフィーチャは、前記第２の方向で測定された第２の距離を有し、
前記第１の距離及び前記第２の距離は、半導体製造技術の限界寸法と関連し、
前記限界寸法は、前記第１の方向又は前記第２の方向により測定されることを特徴とする請求項１に記載のオーバーレイマークを備える装置。 - 第１の軸に沿ってそれぞれ延伸した細長い第１のグレーティングのグループを有する第１のオーバーレイマークであって、前記第１のグレーティングのそれぞれは隣接する第１のグレーティングとの間の第１の距離と略同一の第１の幅を有し、且つ、少なくとも前記第１のグレーティングのいくつかは他の第１のグレーティングよりも長い前記第１のオーバーレイマークと、
前記第１の軸に対して略垂直な第２の軸に沿ってそれぞれ延伸した細長い第２のグレーティングのグループを有する第２のオーバーレイマークであって、前記第２のグレーティングのそれぞれは隣接する第２のグレーティングとの間の第２の距離と略同一の第２の幅を有し、且つ、少なくとも前記第２のグレーティングのいくつかは他の第２のグレーティングよりも長い前記第２のオーバーレイマークと、を備え、
前記第２のオーバーレイマークは、前記第１の軸及び前記第２の軸に沿って、前記第１のオーバーレイマークにより部分的に囲まれ、
前記第１のオーバーレイマークは、第１の平面に配置され、前記第２のオーバーレイマークは、前記第１の平面と異なる第２の平面に配置されることを特徴とするオーバーレイマークを備える装置。 - 前記第１の平面としての第１の層と、前記第１の層と異なる前記第２の平面としての第２の層と、をさらに備えることを特徴とする請求項６に記載のオーバーレイマークを備える装置。
- 前記第１のオーバーレイマーク及び前記第２のオーバーレイマークが配置された層を有する半導体デバイスをさらに備えることを特徴とする請求項６に記載のオーバーレイマークを備える装置。
- 前記第１の軸又は前記第２の軸により測定される限界寸法を有する半導体デバイスをさらに備え、
前記第１のグレーティングのそれぞれは、第１の幅を有し、第１の距離により離間され、
前記第１の幅及び前記第１の距離は、前記第２の軸により測定され、
前記第２のグレーティングのそれぞれは、第２の幅を有し、第２の距離により離間され、
前記第２の幅及び前記第２の距離は、前記第１の軸により測定され、
前記限界寸法は、前記第１の幅、前記第２の幅、前記第１の距離及び前記第２の距離の関数であることを特徴とする請求項６に記載のオーバーレイマークを備える装置。 - 第１の層と、前記第１の層と異なる第２の層と、を有する基板を準備する工程と、
前記基板の前記第１の層の中にオーバーレイマークの第１の部分を形成し、前記第１の部分は、第１の方向で測定される第１の寸法と、前記第１の方向に対して略垂直な第２の方向で測定され、前記第１の寸法より大きな第２の寸法と、をそれぞれ有する複数の第１のフィーチャを有する工程と、
前記基板の前記第２の層の中にオーバーレイマークの第２の部分を形成し、前記第２の部分は、前記第１の方向で測定される第３の寸法と、前記第２の方向で測定され、前記第３の寸法より小さい第４の寸法と、をそれぞれ有する複数の第２のフィーチャを有する工程と、を含み、
前記第１の部分及び前記第２の部分を形成することにより、少なくとも１つの前記第２のフィーチャは、前記第１の方向及び前記第２の方向で、前記複数の第１のフィーチャにより部分的に囲まれることを特徴とする半導体デバイスの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/631,591 | 2009-12-04 | ||
| US12/631,591 US8329360B2 (en) | 2009-12-04 | 2009-12-04 | Method and apparatus of providing overlay |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011119646A JP2011119646A (ja) | 2011-06-16 |
| JP5222905B2 true JP5222905B2 (ja) | 2013-06-26 |
Family
ID=44081227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010158729A Active JP5222905B2 (ja) | 2009-12-04 | 2010-07-13 | オーバーレイの方法及びその装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8329360B2 (ja) |
| JP (1) | JP5222905B2 (ja) |
| CN (1) | CN102087488B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8415260B2 (en) | 2010-04-08 | 2013-04-09 | International Business Machines Corporation | Chip identification for organic laminate packaging and methods of manufacture |
| CN102543684A (zh) * | 2011-11-11 | 2012-07-04 | 上海华力微电子有限公司 | 集线宽和套刻精度测量的图形结构设计 |
| US9097978B2 (en) | 2012-02-03 | 2015-08-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus to characterize photolithography lens quality |
| US8564143B2 (en) * | 2012-02-06 | 2013-10-22 | United Microelectronics Corp. | Overlay mark for multiple pre-layers and currently layer |
| US8908181B2 (en) | 2012-06-28 | 2014-12-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Overlay mark and method of measuring the same |
| TWI672788B (zh) * | 2013-03-27 | 2019-09-21 | 日商尼康股份有限公司 | 標記形成方法、標記檢測方法、及元件製造方法 |
| KR101665569B1 (ko) * | 2016-05-19 | 2016-10-12 | (주)오로스 테크놀로지 | 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법 |
| US20170365675A1 (en) * | 2016-06-16 | 2017-12-21 | United Microelectronics Corp. | Dummy pattern arrangement and method of arranging dummy patterns |
| US10170309B2 (en) * | 2017-02-15 | 2019-01-01 | Globalfoundries Inc. | Dummy pattern addition to improve CD uniformity |
| KR101902566B1 (ko) * | 2017-07-25 | 2018-09-28 | 엘지디스플레이 주식회사 | 발광 표시 장치 및 이의 제조 방법 |
| CN111665690A (zh) * | 2019-03-08 | 2020-09-15 | 京东方科技集团股份有限公司 | 一种对位标识、显示基板母板及对位方法 |
| CN110265480A (zh) * | 2019-05-28 | 2019-09-20 | 芯盟科技有限公司 | 半导体结构及其形成方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3371852B2 (ja) * | 1999-07-09 | 2003-01-27 | 日本電気株式会社 | レチクル |
| US6248535B1 (en) * | 1999-12-20 | 2001-06-19 | University Of Southern California | Method for isolation of RNA from formalin-fixed paraffin-embedded tissue specimens |
| US7068833B1 (en) * | 2000-08-30 | 2006-06-27 | Kla-Tencor Corporation | Overlay marks, methods of overlay mark design and methods of overlay measurements |
| US7317531B2 (en) * | 2002-12-05 | 2008-01-08 | Kla-Tencor Technologies Corporation | Apparatus and methods for detecting overlay errors using scatterometry |
| JP5180419B2 (ja) * | 2000-08-30 | 2013-04-10 | ケーエルエー−テンカー・コーポレーション | 重ね合わせマーク、重ね合わせマークの設計方法および重ね合わせ測定の方法 |
| US7541201B2 (en) * | 2000-08-30 | 2009-06-02 | Kla-Tencor Technologies Corporation | Apparatus and methods for determining overlay of structures having rotational or mirror symmetry |
| US7190823B2 (en) * | 2002-03-17 | 2007-03-13 | United Microelectronics Corp. | Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same |
| AU2003298003A1 (en) * | 2002-12-05 | 2004-06-30 | Kla-Tencor Technologies Corporation | Apparatus and methods for detecting overlay errors using scatterometry |
| US7425396B2 (en) * | 2003-09-30 | 2008-09-16 | Infineon Technologies Ag | Method for reducing an overlay error and measurement mark for carrying out the same |
| US7180593B2 (en) * | 2003-11-05 | 2007-02-20 | Macronix International Co., Ltd. | Overlay mark for aligning different layers on a semiconductor wafer |
| US7349101B2 (en) * | 2003-12-30 | 2008-03-25 | Asml Netherlands B.V. | Lithographic apparatus, overlay detector, device manufacturing method, and device manufactured thereby |
| US20050286052A1 (en) * | 2004-06-23 | 2005-12-29 | Kevin Huggins | Elongated features for improved alignment process integration |
| US7556898B2 (en) | 2005-09-01 | 2009-07-07 | Infineon Technologies Ag | Overlay target for polarized light lithography |
| US7687925B2 (en) * | 2005-09-07 | 2010-03-30 | Infineon Technologies Ag | Alignment marks for polarized light lithography and method for use thereof |
| JP2007324371A (ja) * | 2006-06-01 | 2007-12-13 | Ebara Corp | オーバーレイ検査用オーバーレイマーク及びレンズ収差調査用マーク |
| TWI302341B (en) * | 2006-08-04 | 2008-10-21 | Nanya Technology Corp | Improved overlay mark |
-
2009
- 2009-12-04 US US12/631,591 patent/US8329360B2/en active Active
-
2010
- 2010-07-13 JP JP2010158729A patent/JP5222905B2/ja active Active
- 2010-08-03 CN CN201010249719.0A patent/CN102087488B/zh active Active
-
2012
- 2012-11-02 US US13/667,124 patent/US8592107B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102087488A (zh) | 2011-06-08 |
| US20110133347A1 (en) | 2011-06-09 |
| US8329360B2 (en) | 2012-12-11 |
| JP2011119646A (ja) | 2011-06-16 |
| US8592107B2 (en) | 2013-11-26 |
| CN102087488B (zh) | 2013-05-08 |
| US20130056886A1 (en) | 2013-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5222905B2 (ja) | オーバーレイの方法及びその装置 | |
| US7244533B2 (en) | Method of the adjustable matching map system in lithography | |
| JP4864776B2 (ja) | フォトマスク | |
| US7972932B2 (en) | Mark forming method and method for manufacturing semiconductor device | |
| US5733690A (en) | Reticle for fabricating semiconductor device | |
| US6670632B1 (en) | Reticle and method of fabricating semiconductor device | |
| US8563202B2 (en) | Single field zero mask for increased alignment accuracy in field stitching | |
| US20110074049A1 (en) | Method of manufacturing semiconductor device, mask and semiconductor device | |
| TWI380137B (en) | Mark position detection apparatus | |
| US6878506B2 (en) | Method for manufacturing semiconductor device | |
| US6841307B2 (en) | Photomask making method and alignment method | |
| TWI392978B (zh) | 微影光罩、對準程序和檢驗對準精確度的方法 | |
| JP2019035874A (ja) | 半導体装置の製造方法 | |
| US6489067B2 (en) | Reticle for manufacturing semiconductor integrated circuit | |
| US6724096B2 (en) | Die corner alignment structure | |
| US8174673B2 (en) | Method for wafer alignment | |
| JP2003512740A (ja) | レチクル、ウェーハ、及び、ステッパにおけるアラインメント誤差の決定方法 | |
| JP2970473B2 (ja) | アライメント方法およびアライメント誤差検査方法 | |
| US20020127486A1 (en) | Shot configuration measuring mark and transfer error detection method using the same | |
| JP2017134099A (ja) | 半導体装置の製造方法 | |
| KR20060039653A (ko) | 반도체소자의 제조방법 | |
| CN116909088A (zh) | 掩模板及光刻方法 | |
| KR20030002278A (ko) | 반도체소자의 중첩도 측정마크 | |
| KR20090067922A (ko) | 얼라인먼트 키용 노광 마스크 및 얼라인먼트 측정 방법 | |
| KR20060041456A (ko) | 미스얼라인먼트 검출 마크 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120622 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120724 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121126 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130311 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5222905 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |