JP5218758B2 - デジタル・オシロスコープ - Google Patents
デジタル・オシロスコープ Download PDFInfo
- Publication number
- JP5218758B2 JP5218758B2 JP2008274745A JP2008274745A JP5218758B2 JP 5218758 B2 JP5218758 B2 JP 5218758B2 JP 2008274745 A JP2008274745 A JP 2008274745A JP 2008274745 A JP2008274745 A JP 2008274745A JP 5218758 B2 JP5218758 B2 JP 5218758B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- violation
- mask
- signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31708—Analysis of signal quality
- G01R31/3171—BER [Bit Error Rate] test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/02—Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
- G01R13/0218—Circuits therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
- H04L1/205—Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Nonlinear Science (AREA)
- General Engineering & Computer Science (AREA)
- Dc Digital Transmission (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
本発明の第2態様は、第1態様において、マスク定義回路は;デジタル信号、高しきい値レベル信号及び低しきい値レベル信号を入力として受け、高データ及び低データを出力として発生するしきい値比較回路と;基準クロックから早いクロック及び遅いクロックを導出するクロック導出回路とを具え;高及び低しきい値レベルと、早い及び遅いクロックとが単位時間間隔内で矩形としてのマスクを定義する。
本発明の第3態様は、第2態様において、違反検出回路は;高データ、低データ、早いクロック及び遅いクロックを入力とし、出力として違反信号を発生する。
本発明の第4態様は、第3態様において、デジタル信号から導出したデータ信号を入力とし、基準クロックとしての回復クロックを出力するデータ/クロック回復回路を更に具えている。
本発明の第5態様は、第4態様において、データ/クロック回復回路は;違反検出回路の入力に供給される回復データ出力を有し、違反信号を供給する。
本発明の第6態様は、第2態様において、高及び低データから基準クロックを回復する回路を更に具える。
本発明の第7態様は、第3態様において、しきい値比較回路は;デジタル信号及び低しきい値を入力とし、出力として低データを発生する低比較器と;デジタル信号及び高しきい値を入力とし、出力として高データを発生する高比較器とを具えている。
本発明の第8態様は、第7態様において、状態判断回路は;低データを入力とする1対のラッチを具え、一方のラッチが早いクロックによりクロックされ、他方のラッチが遅いクロックによりクロックされて、マスクの2つの角の低データの状態を捕捉し;高データを入力とする1対のラッチを具え、一方のラッチが早いクロックでクロックされ、他方のラッチが遅いクロックでクロックされて、マスクの対向する2つの角の高データの状態を捕捉し、角でのラッチの状態がマスクに対するデジタル信号の状態を定める。
本発明の第9態様は、第8態様において、違反定義回路は;ラッチの出力を入力とし、ラッチの出力が互いに等しくないときに、違反信号を出力とする。
本発明の第10態様は、第9態様において、しきい値比較回路は;デジタル信号及び中間レベルしきい値を入力とし、データ信号を出力として発生する公称比較器を更に具える。
本発明の第11態様は、第10態様において、状態判断回路は;データ信号から導出した回復データを入力とし、基準クロックによりクロックされて、マスクの中心のデジタル信号の状態を捕捉する入力ラッチを更に具え、マスクの角及び中心でのデジタル信号の状態がマスクに対するデジタル信号の状態を定める。
本発明の第12態様は、第11態様において、違反検出回路は;各々がラッチの各1つからの出力を第1入力とし、入力ラッチからの回復データを第2入力とし、出力端を有する複数の排他的オア・ゲートと;これら排他的オア・ゲートの出力端に結合された入力端を有するオア・ゲートとを具え;排他的オア・ゲートからの出力の少なくとも1つが、少なくとも1つの排他的オア・ゲートの入力での不一致を示すとき、出力に違反信号が発生する。
本発明の第13態様は、第2態様において、違反検出回路は;反転高データをセット入力とし、早いクロックをリセット入力とする高ラッチを具え;デジタル信号が高しきい値に対して上から下に遷移したとき、又はデジタル信号が高しきい値の下になったときに、この高ラッチがセットされ;低データをセット入力とし、早いクロックをリセット入力とする低ラッチを更に具え;デジタル信号から低しきい値の下から上に遷移したとき、又はデジタル信号が低しきい値の上のときに、低ラッチがセットされ;遅いクロックが生じたときに低及び高ラッチの両方がセットされると、違反信号を発生する回路を更に具える。
本発明の第14態様は、第13態様において、違反信号を発生する回路は;高ラッチからの出力を入力とし、遅いクロックをクロック入力として、遅いクロックが生じたときに高ラッチの状態を捕捉する高出力ラッチと;低ラッチからの出力を入力とし、遅いクロックをクロック入力とし、遅いクロックが生じたときに低ラッチの状態を捕捉する低出力ラッチと;遅いクロックが生じたときに、高及び低出力ラッチの状態を組合せて、両方の出力ラッチの状態が高ならば違反信号を発生するロジックとを具えている。
本発明の第15態様は、第13態様において、違反信号を発生する回路は;高及び低ラッチからの出力を組合せて違反指示を発生するロジックと;遅いクロックによりクロックされ、違反指示を入力として、違反信号を出力として発生する出力ラッチとを具えている。
本発明の第16態様は、第1態様において、違反信号は、違反に関するデジタル信号からのデータを捕捉するためのトリガ信号であり;違反信号が示す違反の数を計数するカウンタを更に具える。
本発明の第17態様は、第16態様において、違反の数に関する時間を測定して、特定の期間内に生じる違反の数に関連するパラメータを決める時間測定回路を更に具える。
本発明の第18態様は、第17態様において、違反の数に関する時間を測定して、特定数の違反が生じる内の期間に関連するパラメータを決める時間測定回路を更に具える。
本発明の第19態様は、第1態様において、マスク定義回路は;各対が夫々の高しきい値及び低しきい値を有して、夫々高及び低データを発生する高/低が対の複数の比較器と具え;基準クロックから複数の早い及び遅いクロックを導出し、高及び低データを夫々早い及び遅いクロック対と組合せて、次元を異ならせる複数の矩形を発生し;矩形を組合せて、しきい値及びクロックが定めた任意の多角形形状を近似するマスクを発生するマスク組合せ回路を更に具える。
本発明の第21態様は、第20態様において、定義するステップは;デジタル信号から夫々高及び低しきい値に関連する高データ及び低データを求めるステップと;基準クロックから早いクロック及び遅いクロックを導出するステップとを具え;高及び低しきい値並びに早い及び遅いクロックがマスクとしての矩形を定義し;発生ステップは;高データ、低データ、早いクロック及び遅いクロックを組合せて、マスクに関連するデジタル信号の状態を作るステップと;状態がデジタル信号がマスクに交差していることを示すとき、違反信号を出力するステップとを具えている。
本発明の第23態様は、第22態様において、マスク定義回路は;デジタル信号、高しきい値レベル信号及び低しきい値レベル信号を入力として受け、高データ及び低データを出力として発生するしきい値比較回路と;基準クロックから早いクロック及び遅いクロックを導出するクロック導出回路とを具え;高及び低しきい値レベルと、早い及び遅いクロックとが単位時間間隔内で矩形としてのマスクを定義する。
本発明の第23態様は、第22態様において、違反検出回路は;高データ、低データ、早いクロック及び遅いクロックを入力とし、出力として違反信号を発生し;違反検出回路は、高データ、低データ、早いクロック、遅いクロックを入力とし、違反信号を出力する。
本発明の第24態様は、第23態様において、出力回路は、表示及びデータ出力ポートの一方である。
12 矩形マスク
14、16 電圧しきい値
18、20 時間値
30 アイ違反トリガ回路
32 比較器セクション
33、34、35 比較器(比較回路)
36 クロック/データ回復セクション(回路)
37 クロック回復回路
40、40’ アイ違反検出セクション
42、44 クロック位相/遅延回路
46 入力ラッチ
48、50、52、54 ラッチ
55 同等ゲート
56、58、60、62 排他的オア・ゲート
64 出力オア・ゲート
70、80 入力信号
72、74、76、78 角
92、94、96、98 セット/リセット・ラッチ
100 アンド・ゲート
Claims (1)
- デジタル信号のアイ違反を含む部分を表示用に取込むデジタル・オシロスコープであって、
被試験デジタル信号のサンプルを取り込む取込み回路と、
上記被試験デジタル信号の単位時間間隔内にマスク領域を定義するマスク定義回路と、
上記単位時間間隔の期間中に上記被試験デジタル信号が上記マスタ領域と交差するときに違反信号を発生するように、上記被試験デジタル信号を取込みながら、上記単位時間間隔内の上記被試験デジタル信号の上記部分中の上記アイ違反を検出する違反検出回路と、
上記被試験デジタル信号を表示する表示ユニットとを具え、
上記マスク定義回路が、上記被試験デジタル信号、高しきい値レベル信号及び低しきい値レベル信号を受けて、高データ及び低データを出力信号として供給するしきい値比較回路と、基準クロックから早いクロック及び遅いクロックを導出するクロック導出回路とを含み、上記高しきい値レベル信号及び上記低しきい値レベル信号並びに上記早いクロック及び上記遅いクロックによって、上記単位時間間隔内に矩形の上記マスク領域が定義され、
上記違反検出回路が、上記高データ及び上記低データ並びに上記早いクロック及び上記遅いクロックを入力として受けて、上記違反信号を出力し、該違反信号がトリガ信号となり、該トリガ信号によって、上記デジタル・オシロスコープが上記アイ違反に関連するデータを上記被試験デジタル信号から取り込んで処理し、上記表示ユニット上に表示することを特徴とするデジタル・オシロスコープ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/938,384 US7983332B2 (en) | 2007-11-12 | 2007-11-12 | Eye violation and excess jitter trigger |
US11/938,384 | 2007-11-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009124701A JP2009124701A (ja) | 2009-06-04 |
JP5218758B2 true JP5218758B2 (ja) | 2013-06-26 |
Family
ID=40386085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008274745A Expired - Fee Related JP5218758B2 (ja) | 2007-11-12 | 2008-10-24 | デジタル・オシロスコープ |
Country Status (3)
Country | Link |
---|---|
US (1) | US7983332B2 (ja) |
EP (1) | EP2058668B1 (ja) |
JP (1) | JP5218758B2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8567992B2 (en) * | 2006-09-12 | 2013-10-29 | Huizhou Light Engine Ltd. | Integrally formed light emitting diode light wire and uses thereof |
KR20090054821A (ko) * | 2007-11-27 | 2009-06-01 | 삼성전자주식회사 | 데이터 복원 장치 및 그 방법 |
US8804606B2 (en) | 2008-08-11 | 2014-08-12 | Gilat Satellite Networks Ltd. | Transparent mesh overlay in hub-spoke satellite networks |
US8489350B2 (en) | 2009-03-13 | 2013-07-16 | Tektronix, Inc. | Frequency domain bitmap triggering using color, density and correlation based triggers |
US8880369B2 (en) | 2009-03-13 | 2014-11-04 | Tektronix, Inc. | Occupancy measurement and triggering in frequency domain bitmaps |
US9784765B2 (en) * | 2009-03-13 | 2017-10-10 | Tektronix, Inc. | Graphic actuation of test and measurement triggers |
JP5037598B2 (ja) * | 2009-12-18 | 2012-09-26 | テクトロニクス・インターナショナル・セールス・ゲーエムベーハー | 信号分析装置用トリガ生成装置及び方法 |
US8391346B2 (en) * | 2010-04-28 | 2013-03-05 | Anritsu Corporation | Data signal quality evaluation apparatus |
US8706435B2 (en) | 2010-05-06 | 2014-04-22 | Tektronix, Inc. | Signal detection and triggering using a difference bitmap |
US9933984B1 (en) * | 2014-09-29 | 2018-04-03 | Advanced Testing Technologies, Inc. | Method and arrangement for eye diagram display of errors of digital waveforms |
US9490964B2 (en) * | 2014-11-26 | 2016-11-08 | Qualcomm Incorporated | Symbol transition clocking clock and data recovery to suppress excess clock caused by symbol glitch during stable symbol period |
KR102017191B1 (ko) * | 2014-12-30 | 2019-10-21 | 에스케이하이닉스 주식회사 | 아이 다이어그램 예측 장치와 방법 및 이를 이용하는 테스트 장치 |
CN110887984B (zh) * | 2019-12-05 | 2022-07-01 | 深圳市鼎阳科技股份有限公司 | 一种支持眼图重构的数字示波器 |
US11163662B2 (en) * | 2020-02-12 | 2021-11-02 | Rohde & Schwarz Gmbh & Co. Kg | System and method for analyzing bus data |
US11474151B2 (en) * | 2020-12-30 | 2022-10-18 | Texas Instruments Incorporated | Lockstep comparators and related methods |
JP7266054B2 (ja) * | 2021-02-18 | 2023-04-27 | 株式会社日立製作所 | 伝送制御方法、伝送制御システム |
JP7213905B2 (ja) * | 2021-03-24 | 2023-01-27 | アンリツ株式会社 | 波形観測装置及び違反サンプルのシンボル推移の表示方法 |
JP7139476B1 (ja) | 2021-03-24 | 2022-09-20 | アンリツ株式会社 | 波形観測装置及びマスクマージンの計算方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4218771A (en) * | 1978-12-04 | 1980-08-19 | Rockwell International Corporation | Automatic clock positioning circuit for a digital data transmission system |
US5491722A (en) * | 1992-12-21 | 1996-02-13 | Communications Technology Corporation | Eye pattern margin measurement and receiver stress detection device |
JP3309158B2 (ja) * | 1999-11-12 | 2002-07-29 | アンリツ株式会社 | ディジタル信号の品質評価装置 |
US6577964B1 (en) * | 2000-06-28 | 2003-06-10 | Agilent Technologies, Inc. | Apparatus and method for determining compliance margin of a waveform relative to a standard |
EP1460793A1 (en) | 2003-03-19 | 2004-09-22 | Synthesys Research, Inc. | A method and apparatus for counting the errors of a data signal that are outside the limits of an eye mask |
KR100712519B1 (ko) * | 2005-07-25 | 2007-04-27 | 삼성전자주식회사 | 아이 마스크를 이용하여 회로의 특성을 검출하는 테스트장비 및 테스트 방법 |
US20070253474A1 (en) | 2006-04-27 | 2007-11-01 | Finisar Corporation | Generating eye-diagrams and network protocol analysis of a data signal |
-
2007
- 2007-11-12 US US11/938,384 patent/US7983332B2/en not_active Expired - Fee Related
-
2008
- 2008-10-24 JP JP2008274745A patent/JP5218758B2/ja not_active Expired - Fee Related
- 2008-11-05 EP EP08253610.3A patent/EP2058668B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7983332B2 (en) | 2011-07-19 |
EP2058668A1 (en) | 2009-05-13 |
US20090122852A1 (en) | 2009-05-14 |
JP2009124701A (ja) | 2009-06-04 |
EP2058668B1 (en) | 2017-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5218758B2 (ja) | デジタル・オシロスコープ | |
US7158899B2 (en) | Circuit and method for measuring jitter of high speed signals | |
US9442136B2 (en) | Real-time oscilloscope for generating a fast real-time eye diagram | |
US8278961B2 (en) | Test apparatus and test method | |
US20100026314A1 (en) | System and method for on-chip jitter injection | |
JP2005223911A (ja) | データ依存アイ・ダイヤグラムを測定・表示するための方法及びデバイス | |
US7813297B2 (en) | High-speed signal testing system having oscilloscope functionality | |
EP2690449B1 (en) | Cross domain triggering in a test and measurement instrument | |
JP5577035B2 (ja) | ローカルに順序付けられたストロービング | |
JPH0365662A (ja) | 非安定データ認識回路 | |
JPH03103770A (ja) | 信号解析方法 | |
US6856924B2 (en) | Mixer-based timebase for sampling multiple input signal references asynchronous to each other | |
TWI533615B (zh) | 鎖相迴路狀態偵測電路與方法 | |
JP2002006003A (ja) | 位相ロック・ループ用全ディジタル内蔵自己検査回路および検査方法 | |
JP2017151092A (ja) | 試験測定装置にトリガをかける方法 | |
Li et al. | On the accuracy of jitter separation from bit error rate function | |
US6700516B1 (en) | Mixer-based timebase for signal sampling | |
Le Gall et al. | High frequency jitter estimator for SoCs | |
US20130070830A1 (en) | Characterization of the jitter of a clock signal | |
WO2008022025A2 (en) | Method for analyzing jitter characteristics and displaying a table or graph thereof | |
JPWO2007091413A1 (ja) | 変化点検出回路、ジッタ測定装置、及び試験装置 | |
JP2004289388A (ja) | アイマスクの範囲外に存在する多値データ信号のエラーを決定する方法及びその装置 | |
Zhou et al. | New Precision Jitter Measurement Solution on TMU--Challenge on PRBS Reconstruction | |
US9476939B2 (en) | Gaining timing accuracy of digital signals through averaging in the X-axis | |
Kalimuthu et al. | Efficient Hierarchical Post-Silicon Validation and Debug |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20100701 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121024 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121029 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121126 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121129 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121225 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130219 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5218758 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |