JP5218617B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5218617B2 JP5218617B2 JP2011210674A JP2011210674A JP5218617B2 JP 5218617 B2 JP5218617 B2 JP 5218617B2 JP 2011210674 A JP2011210674 A JP 2011210674A JP 2011210674 A JP2011210674 A JP 2011210674A JP 5218617 B2 JP5218617 B2 JP 5218617B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- igbt
- igbt element
- current
- detection threshold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 100
- 238000001514 detection method Methods 0.000 claims description 148
- 239000000758 substrate Substances 0.000 claims description 33
- 239000010410 layer Substances 0.000 claims description 18
- 239000002344 surface layer Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 24
- 230000007423 decrease Effects 0.000 description 7
- 239000010408 film Substances 0.000 description 7
- 230000010355 oscillation Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000006378 damage Effects 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 241000255777 Lepidoptera Species 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 244000145845 chattering Species 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch
Description
本発明は、ダイオード内蔵IGBT素子を備えた半導体装置に関し、特にダイオード素子とIGBT素子とが干渉しないようにしたものに関する。 The present invention relates to a semiconductor device including an IGBT element with a built-in diode, and more particularly to an apparatus in which a diode element and an IGBT element are prevented from interfering with each other.
従来より、ダイオード素子とIGBT素子とが同一の半導体基板に設けられたダイオード内蔵IGBT素子が提案されている(例えば特許文献1参照)。このダイオード内蔵IGBT素子は、ダイオード素子のアノード電極とIGBT素子のエミッタ電極とが共通電極とされ、ダイオード素子のカソード電極とIGBT素子のコレクタ電極とが共通電極とされる構造になっている。このダイオード内蔵IGBT素子は例えばインバータ回路に組み入れられ、負荷をPWM制御するものとして用いられる。 Conventionally, a diode built-in IGBT element in which a diode element and an IGBT element are provided on the same semiconductor substrate has been proposed (see, for example, Patent Document 1). This diode built-in IGBT element has a structure in which the anode electrode of the diode element and the emitter electrode of the IGBT element are used as a common electrode, and the cathode electrode of the diode element and the collector electrode of the IGBT element are used as a common electrode. This diode built-in IGBT element is incorporated in an inverter circuit, for example, and is used for PWM control of a load.
しかしながら、上記従来のダイオード内蔵IGBT素子をインバータ回路に組み入れた場合、IGBT素子のゲート信号は原則、上下アームに位相反転した信号となるため、例えば、ダイオード素子がフリーホイール動作するタイミングでもIGBT素子にゲート信号が入力される。つまり、ダイオード素子の動作とIGBT素子の動作とが同時に起こる。なお、IGBT素子の動作とは、より詳しくはIGBT素子にゲート信号が入力されることを指す。 However, when the above-mentioned conventional IGBT element with a built-in diode is incorporated in an inverter circuit, the gate signal of the IGBT element is a signal whose phase is inverted to the upper and lower arms in principle. A gate signal is input. That is, the operation of the diode element and the operation of the IGBT element occur simultaneously. More specifically, the operation of the IGBT element indicates that a gate signal is input to the IGBT element.
このように、ダイオード素子の動作とIGBT素子の動作とが同時に起こると、上記のように各電極が共通とされているため、IGBT素子のチャネルがオンするとダイオード素子のアノードとカソードとが同電位になろうとする。これにより、IGBT素子のゲート電位によってボディーダイオードが順方向動作しにくくなる。その結果、ダイオード素子の順方向電圧Vfが増加し、ダイオード素子の順方向損失が増加してしまうという問題があった。 As described above, when the operation of the diode element and the operation of the IGBT element occur at the same time, the electrodes are made common as described above. Therefore, when the channel of the IGBT element is turned on, the anode and cathode of the diode element have the same potential. Try to become. This makes it difficult for the body diode to operate in the forward direction due to the gate potential of the IGBT element. As a result, there is a problem that the forward voltage Vf of the diode element increases and the forward loss of the diode element increases.
このような問題をデバイス構造で回避する方法として、例えばProceedings of 2004 International Symposium on Power Semiconductor Devices & ICs, pp261-264に示されるように、IGBTセルのボディーダイオードとは別にダイオード専用域、すなわちゲートが存在しない領域を設けることも考えられる。しかし、IGBT素子として動作しない領域、つまりダイオード動作のみを行う領域が増えてしまう。このため、チップサイズを維持してダイオード専用域を設けると、IGBT素子のオン電圧が増加してしまう。なお、ダイオード素子のオン電圧を固定すると、チップサイズが増加してしまう。 As a method of avoiding such a problem in the device structure, for example, as shown in Proceedings of 2004 International Symposium on Power Semiconductor Devices & ICs, pp261-264, a diode dedicated area, that is, a gate is separated from the body diode of the IGBT cell. It is also conceivable to provide a region that does not exist. However, a region that does not operate as an IGBT element, that is, a region that performs only a diode operation increases. For this reason, if the diode exclusive area is provided while maintaining the chip size, the on-voltage of the IGBT element increases. If the on-voltage of the diode element is fixed, the chip size increases.
本発明は、上記点に鑑み、ダイオード内蔵IGBT素子を備えた半導体装置において、ダイオード素子の動作とIGBT素子の動作との干渉を回避してダイオードの順方向損失増加を防止することを目的とする。 SUMMARY OF THE INVENTION In view of the above points, an object of the present invention is to prevent an increase in forward loss of a diode by avoiding interference between the operation of the diode element and the operation of the IGBT element in a semiconductor device including a diode built-in IGBT element. .
上記目的を達成するため、請求項1に記載の発明では、ゲートに入力される駆動信号によって駆動されるIGBT素子(21a)と、ダイオード素子(22a)とダイオード素子(22a)に流れる電流に比例した電流が流れるダイオードセンス素子(22b)とを有するダイオード部(22)とを備え、IGBT素子(21a)とダイオード部(22)とが同一の半導体基板に設けられてなるダイオード内蔵IGBT素子(20)と、ダイオードセンス素子(22b)に接続されるセンス抵抗(30)と、外部から入力した駆動信号を通過させてIGBT素子(21a)のゲートに入力するものであって、ダイオード素子(22a)に流れる電流を検出し、ダイオード素子(22a)に電流が流れていない場合、外部から入力される駆動信号の通過を許可する一方、ダイオード素子(22a)に電流が流れている場合、駆動信号の通過を停止するフィードバック手段(10、40)とを備えていることを特徴とする。
In order to achieve the above object, according to the first aspect of the present invention, the IGBT element (21a) driven by the drive signal input to the gate and proportional to the current flowing through the diode element (22a) and the diode element (22a). And a diode part (22) having a diode sense element (22b) through which the current flows, and an IGBT element with built-in diode (20) in which the IGBT element (21a) and the diode part (22) are provided on the same semiconductor substrate. ), A sense resistor (30) connected to the diode sense element (22b), and a drive signal input from the outside is passed through and input to the gate of the IGBT element (21a), and the diode element (22a) When a current flowing through the
これにより、ダイオード素子(22a)に電流が流れている場合、IGBT素子(21a)の駆動を停止させることができる。すなわち、ダイオード素子(22a)に電流が流れている場合、IGBT素子(21a)に当該IGBT素子(21a)を駆動させるためのゲート信号が入力されないようにしているため、ダイオード素子(22a)の動作とIGBT素子(21a)の動作との干渉を回避することができる。 Thereby, when the electric current is flowing through the diode element (22a), the driving of the IGBT element (21a) can be stopped. That is, when a current flows through the diode element (22a), the gate signal for driving the IGBT element (21a) is not input to the IGBT element (21a). And the operation of the IGBT element (21a) can be avoided.
したがって、ダイオード素子(22a)とIGBT素子(21a)とが同時にオンするために、IGBT素子(21a)と同一の半導体基板に形成されたダイオード素子(22a)が順方向動作しにくくなることで起こるダイオード素子(22a)の順方向電圧の増加を回避することができる。こうして、ダイオード素子(22a)の順方向電圧の損失増加を防止することができる。 Therefore, since the diode element (22a) and the IGBT element (21a) are simultaneously turned on, the diode element (22a) formed on the same semiconductor substrate as the IGBT element (21a) becomes difficult to operate in the forward direction. An increase in the forward voltage of the diode element (22a) can be avoided. Thus, an increase in forward voltage loss of the diode element (22a) can be prevented.
また、請求項1に記載の発明では、ダイオード内蔵IGBT素子(20)は、第1導電型の層(91)を含む半導体基板と、半導体基板の表面側に形成された第2導電型ウェル(92)と、第2導電型ウェル(92)の表層部に形成された第1導電型エミッタ領域(93)と、第1導電型エミッタ領域(93)および第2導電型ウェル(92)を貫通して第1導電型の層(91)に達すると共に第2導電型ウェル(92)の一部を囲むように形成されたトレンチと、トレンチの壁面に形成されたゲート絶縁膜と、ゲート絶縁膜の上に形成されたゲート電極とにより構成された複数のトレンチゲート構造(94)と、半導体基板の裏面側に該裏面の面方向に交互に繰り返し形成された第1導電型領域(95)および第2導電型領域(96)とを備えて構成されており、半導体基板において第1導電型領域(95)に対応した部位がダイオード素子(22a)として動作し、半導体基板において第2導電型領域(96)に対応した部位がIGBT素子(21a)として動作するようになっており、半導体基板において第1導電型領域(95)の反対側に設けられた第2導電型ウェル(92)のうち、トレンチゲート構造(94)によって囲まれた領域がIGBT素子(21a)のエミッタに電気的に接続されていることを特徴とする。 According to the first aspect of the present invention, the diode built-in IGBT element (20) includes a semiconductor substrate including a first conductivity type layer (91), and a second conductivity type well ( 92), the first conductivity type emitter region (93) formed in the surface layer portion of the second conductivity type well (92), the first conductivity type emitter region (93) and the second conductivity type well (92). A trench formed so as to reach the first conductivity type layer (91) and surround a part of the second conductivity type well (92), a gate insulating film formed on a wall surface of the trench, and a gate insulating film A plurality of trench gate structures (94) composed of gate electrodes formed on the first conductive type regions (95) formed alternately and repeatedly in the surface direction of the back surface on the back surface side of the semiconductor substrate; A second conductivity type region (96) The portion corresponding to the first conductivity type region (95) in the semiconductor substrate operates as a diode element (22a), and the portion corresponding to the second conductivity type region (96) in the semiconductor substrate is an IGBT element ( 21a), and is surrounded by a trench gate structure (94) among the second conductivity type well (92) provided on the opposite side of the first conductivity type region (95) in the semiconductor substrate. The region is electrically connected to the emitter of the IGBT element (21a).
このように、ダイオード素子(22a)のカソードとなる第1導電型領域(95)上の第2導電型ウェル(92)がエミッタに接続されるため、ダイオード面積を増加させることができる。これにより、ダイオード素子(22a)の順方向電圧を低減することができる。 Thus, since the second conductivity type well (92) on the first conductivity type region (95) serving as the cathode of the diode element (22a) is connected to the emitter, the diode area can be increased. Thereby, the forward voltage of the diode element (22a) can be reduced.
請求項2に記載の発明では、第1導電型領域(95)に対応した第2導電型ウェル(92)のうち第1導電型領域(95)と第2導電型領域(96)との境界からもっとも離れた中央部(97)には第2導電型ウェル(92)のみが形成され、トレンチゲート構造(94)は境界と中央部(97)との間に設けられていることを特徴とする。
In the invention according to
これにより、IGBT素子(21a)の動作への影響を小さくすることができ、さらにダイオード素子(22a)の有効面積を広げることができる。このため、ダイオード素子(22a)の特性や順方向電圧のみをより下げることができる。 Thereby, the influence on the operation of the IGBT element (21a) can be reduced, and the effective area of the diode element (22a) can be further expanded. For this reason, only the characteristic and forward voltage of the diode element (22a) can be further reduced.
請求項3に記載の発明では、ダイオード内蔵IGBT素子(20)は、IGBT素子(21a)に流れる電流に比例した電流が流れるIGBTセンス素子(21b)を備え、IGBTセンス素子(21b)はセンス抵抗(30)に接続されており、フィードバック手段(10、40)は、IGBT素子(21a)に過剰電流が流れていることを示す過電流検知閾値(Vth2)を有しており、電位差(Vs)と過電流検知閾値(Vth2)とを比較し、電位差(Vs)が過電流検知閾値(Vth2)よりも小さいとき、駆動信号の通過を許可してIGBT素子(21a)をオンする一方、電位差(Vs)が過電流検知閾値(Vth2)よりも大きいとき、駆動信号の通過を停止してIGBT素子(21a)をオフするようになっていることを特徴とする。 According to the third aspect of the present invention, the diode built-in IGBT element (20) includes the IGBT sense element (21b) through which a current proportional to the current flowing through the IGBT element (21a) flows, and the IGBT sense element (21b) includes a sense resistor. The feedback means (10, 40) is connected to (30) and has an overcurrent detection threshold (Vth2) indicating that excess current is flowing in the IGBT element (21a), and the potential difference (Vs). Are compared with the overcurrent detection threshold (Vth2), and when the potential difference (Vs) is smaller than the overcurrent detection threshold (Vth2), the drive signal is allowed to pass and the IGBT element (21a) is turned on. When Vs) is larger than the overcurrent detection threshold (Vth2), it is determined that the drive signal is stopped and the IGBT element (21a) is turned off. And butterflies.
このように、IGBT素子(21a)に流れる電流をセンシングするIGBTセンス素子(21b)を設けることで、IGBT素子(21a)に過剰電流が流れている場合、IGBT素子(21a)の駆動を停止することができる。これにより、IGBT素子(21a)の破壊を防止することができる。
(補正後の請求項1+α;太字は記載不備回避のための追加部分)
請求項4に記載の発明では、ダイオード内蔵IGBT素子(20)は、IGBT素子(21a)に流れる電流に比例した電流が流れるIGBTセンス素子(21b)を備え、ダイオード素子(22a)と同一の構造であると共にダイオード素子(22a)に流れる電流に比例した電流が流れるダイオードセンス素子(22b)と、IGBT素子(21a)と同一の構造であると共にIGBT素子(21a)に流れる電流に比例した電流が流れるIGBTセンス素子(21b)と、が1つの電流センス素子(61)として構成されており、フィードバック手段(10、40)は、外部から入力した駆動信号を通過させてIGBT素子(21a)のゲートに入力するものであって、ダイオード素子(22a)に電流が流れていることを示す第1ダイオード電流検知閾値(Vth1)を有しており、センス抵抗(30)の両端の電位差(Vs)を入力してこの電位差(Vs)と第1ダイオード電流検知閾値(Vth1)とを比較し、電位差(Vs)が第1ダイオード電流検知閾値(Vth1)よりも大きいとき、駆動信号の通過を許可してIGBT素子(21a)をオンする一方、電位差(Vs)が第1ダイオード電流検知閾値(Vth1)よりも小さいとき、駆動信号の通過を停止してIGBT素子(21a)をオフするようになっており、IGBTセンス素子(21b)はセンス抵抗(30)に接続されており、フィードバック手段(10、40)は、IGBT素子(21a)に過剰電流が流れていることを示す過電流検知閾値(Vth2)を有しており、電位差(Vs)と過電流検知閾値(Vth2)とを比較し、電位差(Vs)が過電流検知閾値(Vth2)よりも小さいとき、駆動信号の通過を許可してIGBT素子(21a)をオンする一方、電位差(Vs)が過電流検知閾値(Vth2)よりも大きいとき、駆動信号の通過を停止してIGBT素子(21a)をオフするようになっていることを特徴とする。
As described above, by providing the IGBT sense element (21b) for sensing the current flowing through the IGBT element (21a), when the excessive current is flowing through the IGBT element (21a), the driving of the IGBT element (21a) is stopped. be able to. Thereby, destruction of the IGBT element (21a) can be prevented.
(Claim 1 + α after amendment; bold indicates additional parts to avoid incompleteness)
In the invention according to claim 4, the diode built-in IGBT element (20) includes an IGBT sense element (21b) through which a current proportional to a current flowing through the IGBT element (21a) flows, and has the same structure as the diode element (22a). And a diode sense element (22b) through which a current proportional to the current flowing through the diode element (22a) flows, and a current proportional to the current flowing through the IGBT element (21a) are the same as those of the IGBT element (21a). The flowing IGBT sense element (21b) is configured as one current sense element (61), and the feedback means (10, 40) allows the gate of the IGBT element (21a) to pass through an externally input drive signal. The first diode indicating that current is flowing through the diode element (22a). It has an Aode current detection threshold value (Vth1), a potential difference (Vs) between both ends of the sense resistor (30) is inputted, and this potential difference (Vs) is compared with the first diode current detection threshold value (Vth1). When (Vs) is larger than the first diode current detection threshold (Vth1), the drive signal is allowed to pass and the IGBT element (21a) is turned on, while the potential difference (Vs) is the first diode current detection threshold (Vth1). Is smaller than the drive signal, the IGBT element (21a) is turned off and the IGBT sense element (21b) is connected to the sense resistor (30), and the feedback means (10, 40) has an overcurrent detection threshold value (Vth2) indicating that an excessive current is flowing through the IGBT element (21a), and the potential difference (Vs) and the overcurrent detection are detected. When the potential difference (Vs) is smaller than the overcurrent detection threshold (Vth2), the drive element is allowed to pass and the IGBT element (21a) is turned on, while the potential difference (Vs) is excessive. When it is larger than the current detection threshold (Vth2), the drive signal is stopped and the IGBT element (21a) is turned off.
請求項5に記載の発明では、ダイオード内蔵IGBT素子(20)が作動することにより発生する熱の温度に応じた順方向電圧(Vm)を出力する感温ダイオード素子(50)を備えており、フィードバック手段(10、40)は、第1ダイオード電流検知閾値(Vth1)と、第1ダイオード電流検知閾値(Vth1)よりも大きい第2ダイオード電流検知閾値(Vth1’)とを有しており、感温ダイオード素子(50)から入力した順方向電圧(Vm)がダイオード内蔵IGBT素子(20)の高温状態を示す温度閾値を超えるとき、センス抵抗(30)の両端の電位差(Vs)と第2ダイオード電流検知閾値(Vth1’)とを比較するようになっていることを特徴とする。 The invention according to claim 5 includes a temperature-sensitive diode element (50) that outputs a forward voltage (Vm) corresponding to the temperature of heat generated when the diode-embedded IGBT element (20) operates. The feedback means (10, 40) has a first diode current detection threshold (Vth1) and a second diode current detection threshold (Vth1 ′) larger than the first diode current detection threshold (Vth1). When the forward voltage (Vm) input from the warm diode element (50) exceeds the temperature threshold indicating the high temperature state of the diode built-in IGBT element (20), the potential difference (Vs) across the sense resistor (30) and the second diode The current detection threshold value (Vth1 ′) is compared.
これによると、ダイオード内蔵IGBT素子(20)が高温状態になった場合、ダイオード素子(22a)に流れる電流が微少であっても、ダイオード素子(22a)に電流が流れていることを判定することができる。これにより、ダイオード内蔵IGBT素子(20)が高温状態であってダイオード素子(22a)に小電流が流れたとき、IGBT素子(21a)の駆動を停止することができるため、ダイオード内蔵IGBT素子(20)が高温によって破壊されてしまうことを防止することができる。 According to this, when the diode built-in IGBT element (20) is in a high temperature state, it is determined that the current flows through the diode element (22a) even if the current flowing through the diode element (22a) is very small. Can do. Accordingly, when the diode-embedded IGBT element (20) is in a high temperature state and a small current flows through the diode element (22a), the driving of the IGBT element (21a) can be stopped, and thus the diode-embedded IGBT element (20 ) Can be prevented from being destroyed by high temperatures.
請求項6に記載の発明では、ダイオード内蔵IGBT素子(20)が作動することにより発生する熱の温度に応じた順方向電圧(Vm)を出力する感温ダイオード素子(50)を備えており、フィードバック手段(10、40)は、ダイオード内蔵IGBT素子(20)の高温状態を示す温度閾値を有し、感温ダイオード素子(50)から入力した順方向電圧(Vm)が温度閾値を超えないときには、電位差(Vs)に関わらず駆動信号の通過を許可して駆動信号に従ってIGBT素子(21a)を駆動し、順方向電圧(Vm)が温度閾値を超えるときには、電位差(Vs)を用いたフィードバック制御を行うことを特徴とする。 The invention according to claim 6 includes a temperature-sensitive diode element (50) that outputs a forward voltage (Vm) corresponding to the temperature of heat generated by the operation of the IGBT element with built-in diode (20). The feedback means (10, 40) has a temperature threshold value indicating a high temperature state of the diode built-in IGBT element (20), and the forward voltage (Vm) input from the temperature sensitive diode element (50) does not exceed the temperature threshold value. When the IGBT element (21a) is driven in accordance with the drive signal by allowing the drive signal to pass regardless of the potential difference (Vs) and the forward voltage (Vm) exceeds the temperature threshold, the feedback control using the potential difference (Vs) is performed. It is characterized by performing.
これにより、ダイオード内蔵IGBT素子(20)が高温になったときにのみフィードバック制御を行うようにすることができる。これにより、ダイオード内蔵IGBT素子(20)が高温によって破壊されてしまうことを防止することができる。 Thereby, it is possible to perform feedback control only when the diode-embedded IGBT element (20) becomes high temperature. Thereby, it can prevent that the diode built-in IGBT element (20) will be destroyed by high temperature.
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。 In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。また、以下の各実施形態で示されるN型、N−型、N+型は本発明の第1導電型に対応し、P型、P+型は本発明の第2導電型に対応している。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the same or equivalent parts are denoted by the same reference numerals in the drawings. Further, the N type, N− type, and N + type shown in the following embodiments correspond to the first conductivity type of the present invention, and the P type and P + type correspond to the second conductivity type of the present invention.
(第1実施形態)
以下、本発明の第1実施形態について図を参照して説明する。本実施形態で示される半導体装置は、例えば、EHV用インバータモジュールに使われるパワースイッチング素子(以下、ダイオード内蔵IGBT素子という)として用いられる。
(First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings. The semiconductor device shown in the present embodiment is used as, for example, a power switching element (hereinafter referred to as a diode built-in IGBT element) used in an EHV inverter module.
図1は、本実施形態に係る半導体装置の回路図である。この図に示されるように、半導体装置は、AND回路10と、ダイオード内蔵IGBT素子20と、センス抵抗30と、フィードバック回路40とを備えて構成されている。
FIG. 1 is a circuit diagram of the semiconductor device according to the present embodiment. As shown in this figure, the semiconductor device includes an AND
AND回路10は、入力されるすべての信号がHiレベルのとき、Hiレベルの信号を出力するロジック回路であり、いわゆるAND回路である。このAND回路10には、ダイオード内蔵IGBT素子20を駆動するための外部からのPWMゲート信号とフィードバック回路40の出力とが入力されるようになっている。なお、PWMゲート信号は外部のPWM信号発生回路等で生成され、AND回路10の入力端子に入力されるようになっている。また、PWMゲート信号は本発明の駆動信号に相当する。
The AND
ダイオード内蔵IGBT素子20は、IGBT部21とダイオード部22とにより構成されたものである。このようなダイオード内蔵IGBT素子20は、IGBT部21とダイオード部22とが同一の半導体基板に形成されたものである。
The diode built-in
IGBT部21は、負荷等に接続されるメイン用のIGBT素子21aと、メイン用のIGBT素子21aに流れる電流を検出するために用いられる電流検出用のIGBTセンス素子21bとを備えている。これらIGBT素子21aおよびIGBTセンス素子21bはそれぞれ同一の構造に形成される。IGBTセンス素子21bには、IGBT素子21aに流れる電流に比例した電流が流れるようになっている。これらIGBT素子21aおよびIGBTセンス素子21bは、例えばトレンチゲート構造により構成されるものであり、ゲートはそれぞれ共通化されている。
The
なお、IGBT素子21aおよびIGBTセンス素子21bとして、例えば、N−型ドリフト層の表層部に、チャネル領域を設定するP型ベース領域が形成され、P型ベース領域の表層部にN+型ソース領域が形成されており、N+型ソース領域およびP型ベース領域を貫通してN−型ドリフト層に達するようにトレンチが形成され、さらにトレンチの内壁にSiO2で構成されたゲート絶縁膜とPolySiで構成されたゲート電極とが順に形成され、これらトレンチ、ゲート絶縁膜、ゲート電極からなるトレンチゲート構造が構成されているものを採用することができる。
As the
これらメイン用のIGBT素子21aおよび電流検出用のIGBTセンス素子21bにおけるゲート電圧の制御は、AND回路10を通過したPWMゲート信号によって行われるようになっている。すなわち、例えば、AND回路10の通過を許可されたPWMゲート信号がHiレベルの信号であればIGBT素子21aをオンして駆動することができ、PWMゲート信号がLowレベルの信号であればIGBT素子21aをオフして駆動を停止させることができる。他方、PWMゲート信号がAND回路10の通過を停止された場合、IGBT素子21aおよびIGBTセンス素子21bは駆動されない。
The gate voltage control in the
また、IGBT素子21aのコレクタに図示しない負荷や電源等が接続され、IGBT素子21aのコレクタ−エミッタ間にメイン電流が流れる。電流検出セル側のIGBTセンス素子21bのコレクタは、メインセル側のIGBT素子21aのコレクタと共通化されており、電流検出セル側のIGBTセンス素子21bのエミッタはセンス抵抗30の一端に接続されている。センス抵抗30の他端はIGBT素子21aのエミッタに接続されている。これにより、電流検出セル側のIGBTセンス素子21bのエミッタから流れる電流検出用のセンス電流、すなわちメイン用のIGBT素子21aに流れる電流に比例する電流がセンス抵抗30を流れ、センス抵抗30の両端の電位差Vsがフィードバック回路40にフィードバックされるようになっている。
In addition, a load or a power source (not shown) is connected to the collector of the
ダイオード部22はIGBT素子21aに流れる負荷電流を転流させるためのものであり、IGBT素子21aに接続されるメイン用のダイオード素子22aと、メイン用のダイオード素子22aに流れる電流を検出するために用いられる電流検出用のダイオードセンス素子22bとを備えている。これらメイン用のダイオード素子22aと電流検出用のダイオードセンス素子22bとの各カソードは共通化されている。
The
ダイオード部22のうちダイオード素子22aのアノードはIGBT素子21aのエミッタに接続され、ダイオードセンス素子22bのアノードはセンス抵抗30の一端に接続されている。また、ダイオード素子22aおよびダイオードセンス素子22bのカソードはIGBT素子21aのコレクタに接続されている。
In the
なお、ダイオード素子22aおよびダイオードセンス素子22bとして、例えば、半導体基板の表層部にIGBT部21と同様のトレンチゲート構造が多数形成されていると共に、N型シリコン基板の裏面上にN+型領域が設けられた構造を採用することができる。このような構成において、IGBT部21を構成するP型ベース領域とN−型ドリフト層とをPNダイオードとして機能させることができる。
As the
フィードバック回路40は、ダイオード素子22aに電流が流れているか否か、IGBT素子21aに過剰電流が流れているか否かを判定し、判定結果に従ってAND回路10に入力されるPWMゲート信号の通過を許可または停止させるものである。このため、フィードバック回路40は、ダイオード素子22aに電流が流れていることを判定するために用いるダイオード電流検知閾値Vth1と、IGBT素子21aに過剰電流が流れていることを判定するために用いる過電流検知閾値Vth2とを有している。なお、本実施形態では、これらダイオード電流検知閾値Vth1や過電流検知閾値Vth2は電圧値になっている。
The
IGBT素子21aが正常に駆動される場合、すなわちダイオード素子22aに電流が流れない場合、IGBTセンス素子21bからセンス抵抗30に電流が流れる。このため、IGBT素子21aのエミッタの電位を基準とするとセンス抵抗30の両端の電位差Vsは正の値となる。逆に、ダイオード素子22aに電流が流れる場合、センス抵抗30からダイオードセンス素子22bに電流が流れる。このため、IGBT素子21aのエミッタを基準とするとセンス抵抗30の両端の電位差Vsは負となる。したがって、ダイオード素子22aに電流が流れていることを検出するため、ダイオード電流検知閾値Vth1を負の値とする。
When the
他方、IGBT素子21aが正常に駆動される場合、上記のように、センス抵抗30の両端の電位差Vsは正の値となる。しかし、IGBT素子21aに過剰電流が流れる場合、IGBTセンス素子21bからセンス抵抗30に流れるセンス電流の値は大きくなるため、過電流検知閾値Vth2を正の値とする。
On the other hand, when the
このようなフィードバック回路40は、IGBT素子21aを駆動する場合、AND回路10に入力されるPWMゲート信号の通過を許可する出力をする一方、センス抵抗30の両端の電位差Vsを入力し、当該電位差Vsがダイオード電流検知閾値Vth1よりも小さい場合もしくは過電流検知閾値Vth2よりも大きい場合、AND回路10に入力されるPWMゲート信号の通過を停止させる出力をする。また、フィードバック回路40は、例えばオペアンプ等の回路が組み合わされて構成されるものである。以上が、本実施形態に係る半導体装置の全体構成である。
Such a
なお、上記のAND回路10およびフィードバック回路40は、本発明のフィードバック手段に相当する。
The AND
次に、上記半導体装置の作動について、図2を参照して説明する。図2は、センス抵抗30の両端の電位差Vs、ダイオード電流検知閾値Vth1、過電流検知閾値Vth2、およびフィードバック回路40の出力の関係を示した図である。まず、半導体装置の通常の作動について説明する。
Next, the operation of the semiconductor device will be described with reference to FIG. FIG. 2 is a diagram showing the relationship between the potential difference Vs across the
PWM信号発生回路等の外部回路にて半導体装置のIGBT素子21aを駆動するための駆動信号としてPWMゲート信号が生成され、AND回路10に入力される。他方、ダイオード素子22aはオフになっており、ダイオードセンス素子22bにも電流は流れない。このため、センス抵抗30のうちIGBTセンス素子21bに接続される一端側の電位がIGBT素子21aのエミッタに接続される他端側よりも高くなり、IGBT素子21aのエミッタを基準とするセンス抵抗30の両端の電位差Vsは正の値となる。
A PWM gate signal is generated as a drive signal for driving the
したがって、図2に示されるように、電位差Vsは負のダイオード電流検知閾値Vth1よりも大きいため、フィードバック回路40にてダイオード素子22aに電流が流れていないと判定される。これにより、フィードバック回路40の出力は、図2に示されるようなHiレベルとされ、AND回路10に入力される。そして、AND回路10にHiレベルのPWMゲート信号およびフィードバック回路40の出力が入力されると、PWMゲート信号はAND回路10の通過が許可されてIGBT部21に入力され、IGBT部21がオンする。こうして、IGBT素子21aが駆動され、IGBT素子21aのコレクタもしくはエミッタに接続された図示しない負荷に電流が流れる。
Therefore, as shown in FIG. 2, since the potential difference Vs is larger than the negative diode current detection threshold Vth1, the
ダイオード素子22aに電流が流れる場合、センス抵抗30のうちIGBT素子21aのエミッタに接続された他端がIGBTセンス素子21bのエミッタに接続された一端よりも電位が高くなるため、IGBT素子21aのエミッタを基準とするセンス抵抗30の両端の電位差Vsは負となる。
When a current flows through the
このため、電位差Vsがダイオード電流検知閾値Vth1よりも小さくなった場合、フィードバック回路40にてダイオード素子22aに電流が流れていると判定される。これにより、フィードバック回路40の出力はAND回路10に入力されるPWMゲート信号の通過を停止する出力とされ、AND回路10に入力される。
For this reason, when the potential difference Vs becomes smaller than the diode current detection threshold Vth1, it is determined by the
したがって、AND回路10からIGBT部21を駆動する信号が入力されないため、IGBT素子21aの駆動が停止される。つまり、ダイオード素子22aの順方向動作時にIGBT素子21aは動作しない。
Therefore, since the signal for driving the
これによると、IGBT素子21aとダイオード素子22aとが同一の半導体基板に形成されることにより、ダイオード素子22aが順方向動作する際にIGBT素子21aのチャネルがオンすることで、ダイオード素子22aのアノードとカソードとが同電位になろうとすることはなく、IGBT素子21aのゲート電位によってダイオード素子22aが順方向動作しにくくなることはない。すなわち、ダイオード素子22aの動作とIGBT素子21aの動作、より詳しくはダイオード素子22aとIGBT素子21aのゲート信号との干渉を回避することができる。これにより、ダイオード素子22aの順方向電圧の増加を回避することができるので、ダイオード素子22aの順方向電圧の損失増加を防止することができる。
According to this, since the
他方、IGBT素子21aに過剰電流が流れる場合、IGBTセンス素子21bからセンス抵抗30に流れるセンス電流も過剰電流に比例して大きくなる。当該電位差VsはIGBT素子21aが正常に動作する際にIGBT素子21aに電流が流れる場合の電位差Vsよりも高くなる。
On the other hand, when an excess current flows through the
したがって、電位差Vsが過電流検知閾値Vth2よりも大きくなった場合、フィードバック回路40にてIGBT素子21aに過剰電流が流れていると判定される。これにより、上記と同様に、フィードバック回路40の出力によってAND回路10に入力されるPWMゲート信号の通過が停止され、IGBT素子21aの駆動が停止される。こうして、IGBT素子21aに流れる過剰電流によってIGBT素子21aが破壊されてしまうことを防止することができる。
Therefore, when the potential difference Vs becomes larger than the overcurrent detection threshold Vth2, it is determined by the
上記のように、本実施形態では、ダイオード電流検知閾値Vth1および過電流検知閾値Vth2を設けている。これにより、IGBT素子21aのエミッタを基準としたときのセンス抵抗30の両端の電位差Vsがダイオード電流検知閾値Vth1以上、かつ、過電流検知閾値Vth2以下の場合、フィードバック回路40の出力はAND回路10に入力されるPWMゲート信号の通過を許可する出力となる。
As described above, in this embodiment, the diode current detection threshold Vth1 and the overcurrent detection threshold Vth2 are provided. Thus, when the potential difference Vs across the
以上説明したように、本実施形態では、ダイオード素子22aに流れる電流を、ダイオードセンス素子22bおよびセンス抵抗30にてセンシングすることが特徴となっている。すなわち、IGBTセンス素子21bに接続されたセンス抵抗30の両端の電位差Vsをモニタすることにより、ダイオード素子22aに電流が流れているかを判定し、当該判定結果に従って、フィードバック回路40の出力によって、AND回路10に入力されるPWMゲート信号の通過を許可または停止することを特徴としている。
As described above, the present embodiment is characterized in that the current flowing through the
これによると、ダイオード素子22aに電流が流れる場合、IGBT素子21aの駆動が停止される、すなわちAND回路10に入力されるPWMゲート信号の通過が停止され、IGBT素子21aの動作が停止される。このため、IGBT素子21aの動作とダイオード素子22aの動作とが干渉しないようにすることができる。これにより、ダイオード素子22aが動作する際にIGBT素子21aが動作することで生じるダイオード素子22aの順方向電圧Vfの増加を防止でき、ひいてはダイオード素子22aの順方向電圧Vfの増加に伴う順方向損失の増加を防止することができる。
According to this, when a current flows through the
また、フィードバック回路40は、センス抵抗30に流れる電流をセンシングすることで、IGBT素子21aに過剰電流が流れているかを判定している。そして、フィードバック回路40にてIGBT素子21aに過剰電流が流れていると判定されると、IGBT素子21aの駆動を停止することができる。これにより、IGBT素子21aの破壊を防止することができる。
Further, the
さらに、AND回路10、センス抵抗30、フィードバック回路40を採用した半導体装置を構成することで、ダイオード内蔵IGBT素子20の素子構造を変更する必要もなく、チップサイズを増加させる必要もない。
Furthermore, by configuring a semiconductor device employing the AND
(第2実施形態)
本実施形態では、第1実施形態と異なる部分についてのみ説明する。本実施形態では、半導体装置の温度検出を行い、当該温度検出に従ってダイオード電流検知閾値Vth1を変更することが特徴となっている。
(Second Embodiment)
In the present embodiment, only different parts from the first embodiment will be described. The present embodiment is characterized in that the temperature of the semiconductor device is detected and the diode current detection threshold Vth1 is changed according to the temperature detection.
図3は、本実施形態に係る半導体装置の回路図である。この図に示されるように、本実施形態に係る半導体装置は、図1に示される構成に感温ダイオード素子50が備えられた構成となっている。
FIG. 3 is a circuit diagram of the semiconductor device according to the present embodiment. As shown in this figure, the semiconductor device according to the present embodiment has a configuration in which a temperature
感温ダイオード素子50は、半導体装置の温度、より詳しくはダイオード内蔵IGBT素子20の温度を測定するために用いられるものである。この感温ダイオード素子50は、温度に応じた電圧を出力するもの、すなわち順方向電圧の値が変化するものであり、ダイオード内蔵IGBT素子20が作動することにより発生する熱に応じた順方向電圧を出力するものである。
The temperature
このような感温ダイオード素子50は、例えば、半導体基板上に形成された絶縁膜上に多結晶SiがN型層、P型層としてそれぞれ形成されることで構成される。図3に示されるように、本実施形態では4つの感温ダイオード素子50が直列に接続され、グランドに対する感温ダイオード素子50のトータルの順方向電圧Vmがフィードバック回路40に入力される回路形態になっている。
Such a temperature
感温ダイオード素子50にはフィードバック回路40から一定電流が流されるようになっている。そして、上述のように、温度に応じて変化した感温ダイオード素子50の順方向電圧Vmがフィードバック回路40に入力される。
A constant current flows from the
また、本実施形態では、フィードバック回路40は2つのダイオード電流検知閾値Vth1、Vth1’を有している。以下では、Vth1を第1ダイオード電流検知閾値とし、Vth1’を第2ダイオード電流検知閾値とする。第2ダイオード電流検知閾値Vth1’は、第1ダイオード電流検知閾値Vth1よりも大きい値になっている。
In the present embodiment, the
さらに、フィードバック回路40は、感温ダイオード素子50から入力される順方向電圧Vmがダイオード内蔵IGBT素子20の高温状態を示す温度閾値を超えると判定した場合、第1ダイオード電流検知閾値Vth1ではなく第2ダイオード電流検知閾値Vth1’とセンス抵抗30の両端の電位差Vsとを比較する。
Further, when the
すなわち、フィードバック回路40は、ダイオード内蔵IGBT素子20が高温状態になっている場合、ダイオード素子22aに流れる電流が微少であっても、ダイオード素子22aに電流が流れていることを判定しやすくする。これにより、フィードバック回路40は、ダイオード素子22aに微少電流が流れた場合でもIGBT素子21aの駆動を停止し、ダイオード内蔵IGBT素子20の発熱を抑制する。
That is, when the diode built-in
次に、ダイオード内蔵IGBT素子20が高温状態の場合における半導体装置の作動について、図4を参照して説明する。図4は、センス抵抗30の両端の電位差Vs、第1ダイオード電流検知閾値Vth1、第2ダイオード電流検知閾値Vth1’、過電流検知閾値Vth2、およびフィードバック回路40の出力の関係を示した図である。
Next, the operation of the semiconductor device when the diode built-in
第1実施形態と同様に、AND回路10にPWMゲート信号とフィードバック回路40の出力とが入力されることで、AND回路10に入力されるPWMゲート信号の通過が許可され、IGBT素子21aが駆動される。この場合、感温ダイオード素子50にてダイオード内蔵IGBT素子20の温度に応じた順方向電圧Vmが検出され、当該順方向電圧Vmがフィードバック回路40に入力される。
Similarly to the first embodiment, when the PWM gate signal and the output of the
また、フィードバック回路40では、感温ダイオード素子50から入力される順方向電圧Vmが温度閾値を超えると判定された場合、図4に示されるように第1ダイオード電流検知閾値Vth1が第2ダイオード電流検知閾値Vth1’に変更される。
Further, in the
これにより、電位差Vsが第1ダイオード電流検知閾値Vth1と比較される場合よりも、センス抵抗30に流れるセンス電流が小さくても、ダイオード素子22aに電流が流れていることを判定できるようになる。
Accordingly, it can be determined that the current is flowing through the
そして、センス抵抗30の両端の電位差Vsが第2ダイオード電流検知閾値Vth1’よりも小さくなった場合、フィードバック回路40にてダイオード素子22aに電流が流れていると判定され、第1実施形態と同様に、IGBT素子21aの駆動が停止される。
When the potential difference Vs between both ends of the
以上のように、ダイオード内蔵IGBT素子20が高温になった場合、ダイオード素子22aに流れる電流の有無の判定基準を変更することで、ダイオード素子22aに電流が流れているか否かを判定しやすくすることができる。これにより、ダイオード素子22aに流れる電流が小電流域の値であっても、IGBT素子21aのゲート信号とダイオード素子22aとの電位干渉を防止することができ、さらにIGBT素子21aの駆動を停止することでダイオード内蔵IGBT素子20の発熱を抑制することができる。
As described above, when the diode built-in
(第3実施形態)
本実施形態では、第2実施形態と異なる部分についてのみ説明する。第2実施形態では、各構成要素を別々の部品として構成していたが、本実施形態では、第2実施形態で示された各構成要素を1つのチップに作り込んだことを特徴としている。
(Third embodiment)
In the present embodiment, only different parts from the second embodiment will be described. In the second embodiment, each component is configured as a separate part, but this embodiment is characterized in that each component shown in the second embodiment is built in one chip.
図5(a)は、本実施形態に係る半導体チップ60の全体模式図である。また、図5(b)は半導体チップ60に備えられる回路の回路図であり、図3に示される回路図と同じものである。図5(a)に示されるように、半導体チップ60は、ダイオード内蔵IGBT素子20と、感温ダイオード素子50と、処理回路部70と、電流センス素子61と、ゲートパッド62と、ガードリング63とを備えている。
FIG. 5A is an overall schematic diagram of the
図5(a)に示される処理回路部70は、図5(b)に示されるフィードバック回路40、AND回路10、センス抵抗30によって構成されるものである。フィードバック回路40は、例えば薄膜トランジスタ回路によって構成される。
The
また、電流センス素子61は、IGBT素子21aおよびダイオード素子22aに流れる電流をセンシングするものであり、ダイオードセンス素子22bおよびIGBTセンス素子21bが備えられたものである。本実施形態では、ダイオード内蔵IGBT素子20にダイオードセンス素子22bは備えられておらず、電流センス素子61にてダイオード素子21aに流れる電流が検出される。なお、本実施形態では、電流センス素子61はIGBT素子21aおよびダイオード素子22a両方をセンシングする兼用のものとして構成されている。「兼用」とは、ダイオード素子22aに流れる電流およびIGBT素子21aに流れる電流の両方を検出できることを意味している。
The
感温ダイオード素子50は、例えば半導体チップ60の中心部に配置されている。半導体チップ60が作動することによって発生する熱が半導体チップ60の中心部に集中することでもっとも高くなることが知られていることから、感温ダイオード素子50は半導体チップ60の中心部に配置される。
The temperature
ゲートパッド62は、AND回路10の入力端子に接続されるものであり、外部からPWMゲート信号が入力される電極である。
The
そして、ダイオード内蔵IGBT素子20、感温ダイオード素子50、処理回路部70、電流センス素子61、ゲートパッド62を囲むガードリング63が半導体チップ60の外縁部に設けられている。このガードリング63は半導体チップ60の耐圧を確保する役割を果たすものである。
A
以上のように、半導体装置を半導体チップ60に内蔵することで、IGBT部21を駆動するためのPWM制御回路として汎用回路を用いることができるようにすることができる。
As described above, by incorporating the semiconductor device in the
(第4実施形態)
本実施形態では、上記各実施形態と異なる部分についてのみ説明する。図6(a)は、本実施形態に係る半導体チップ60の全体模式図である。また、図6(b)は図6(a)に示される半導体チップ60の裏面構造を示した図である。なお、図6(a)に示される半導体チップ60には、第3実施形態と同様に、図5(b)の回路図に示される半導体装置が備えられている。
(Fourth embodiment)
In the present embodiment, only different portions from the above embodiments will be described. FIG. 6A is an overall schematic diagram of the
図6(a)に示されるように、本実施形態では、第3実施形態と異なり、半導体チップ60にダイオードセンス素子22bとIGBTセンス素子21bとがそれぞれ別個に設けられている。
As shown in FIG. 6A, in the present embodiment, unlike the third embodiment, the
また、図6(b)に示されるように、半導体チップ60はN型基板80に形成されたものであり、半導体チップ60の裏面にはIGBT部21を構成するP+型領域81とダイオード部22を構成するN+型領域82とが交互に繰り返し配置された構成になっている。
As shown in FIG. 6B, the
通常、IGBTセンス素子21bについてはチップ裏面がP+型領域81のみであるため、IGBTセンス素子21bの電流は流れるが、ダイオードセンス素子22bの電流は流れにくい。しかしながら、本実施形態では、チップ裏面にP+型領域81と共にN+型領域82を配置(両面アライメント)するので、ダイオードセンス素子22bの出力を大きくすることができ、ひいては電流検出感度を大きくすることができる。
Usually, since the IGBT back surface of the
(第5実施形態)
本実施形態では、第1実施形態と異なる部分についてのみ説明する。図7は、本実施形態に係る半導体装置の回路図である。この図に示されるように、図1に示される回路に対し、第1フィードバック回路41と第2フィードバック回路42とが設けられた回路構成になっている。
(Fifth embodiment)
In the present embodiment, only different parts from the first embodiment will be described. FIG. 7 is a circuit diagram of the semiconductor device according to the present embodiment. As shown in this figure, the circuit configuration shown in FIG. 1 includes a
第1フィードバック回路41は、AND回路10の出力端子と第2フィードバック回路42との間に接続されている。この第1フィードバック回路41は、AND回路10から出力されるゲート信号(ゲート電位Vg)がIGBT素子21aをオンするものであるか、またはオフするものであるかを判定し、その結果を第2フィードバック回路42に出力するものである。
The
具体的には、第1フィードバック回路41はゲート信号(ゲート電位Vg)に対する判定閾値H0を有し、AND回路10から出力されたゲート信号が判定閾値H0を超えるときにIGBT素子21aがオンしていることを示す第1ダイオード電流検知閾値H1を第2フィードバック回路42に出力し、ゲート信号が判定閾値H0を超えないときに第1ダイオード電流検知閾値H1よりも大きい値であってIGBT素子21aがオフしていることを示す第2ダイオード電流検知閾値H2を第2フィードバック回路42に出力する。各閾値H1、H2は負の値である。
Specifically, the
第2フィードバック回路42は、第1フィードバック回路41から入力される各閾値H1、H2と電位差Vsとを比較し、その結果に従ってAND回路10に入力されるPWMゲート信号の通過を許可または停止させるものである。また、第2フィードバック回路42は、第1実施形態で示された過電流検知閾値Vth2を有している。
The
このように、第2フィードバック回路42は、ゲート信号に応じて異なる閾値H1、H2と電位差Vsとを比較するのは、IGBT素子21aがオンしている場合とオフしている場合とでダイオード素子22a(FWD)に流れる電流の大きさが異なるためである。
As described above, the
図8は、ダイオード素子22aに流れる電流とセンス抵抗30の両端に生じる電位差Vsとの関係を示したものである。この図に示されるように、ダイオード素子22aに流れる電流Iと電位差Vsとが両者ともに正の場合では両者は比例の関係になるが、ダイオード素子22aに流れる電流が負になる、すなわちダイオード素子22aが動作すると、IGBT素子21aがオンしている場合(Vg=ON)とオフしている場合(Vg=OFF)とで電流に対する電位差Vsが異なる値となる。つまり、図8においてFWD動作域に点線で示された理想的な電流波形に対して、ゲート電位Vgに応じて電流波形が分かれてしまう。
FIG. 8 shows the relationship between the current flowing through the
なお、図8において、グラフの横軸となる電流Iは、「ダイオード素子22aに流れる電流」と表現したが、半導体基板の裏側から表側に流れる電流に相当する。したがって、該電流Iは、IGBT素子21aのコレクタ電流にも相当する電流である。
In FIG. 8, the current I on the horizontal axis of the graph is expressed as “current flowing through the
具体的には、ダイオード素子22aに電流が流れている際にIGBT素子21aがオンすると、IGBTセンス素子21bからもセンス抵抗30に電流が流れ込むため、センス抵抗30の両端の電位差Vsは大きくなる。逆に、ダイオード素子22aに電流が流れている際にIGBT素子21aがオフすると、センス抵抗30にはダイオード素子22aに流れる電流に応じた電流が流れるため、IGBT素子21aがオンする場合よりも電位差Vsは小さくなる。
Specifically, if the
したがって、ダイオード素子22aに電流が流れている際にIGBT素子21aがオンする場合とオフする場合とで異なる閾値H1、H2を設けることにより、より安定してIGBT素子21aを制御できる。すなわち、第2フィードバック回路42は、第1フィードバック回路41から入力される閾値H1、H2に従って、IGBT素子21aがオンしている場合には第1ダイオード電流検知閾値H1と電位差Vsとを比較し、IGBT素子21aがオフしている場合には第1ダイオード電流検知閾値H1より小さい第2ダイオード電流検知閾値H2と電位差Vsとを比較することとなる。
Therefore, the
なお、図8において、IGBT動作域では、電位差VsがVth3のときにダイオード素子22aに電流Imaxが流れるようになっている。
In FIG. 8, in the IGBT operating region, a current Imax flows through the
具体的に、図9を参照して説明する。図9(a)はAND回路10から出力されるゲート電位Vgに対する第1フィードバック回路41の出力、図9(b)は電位差Vsに対する第2フィードバック回路42の出力を示したものである。なお、図9(a)では縦軸に負の値を取り、図9(b)では縦軸に正の値を取っている。
Specifically, this will be described with reference to FIG. 9A shows the output of the
図9(a)に示されるように、第1フィードバック回路41は、AND回路10から出力されたゲート電位Vgと判定閾値H0とを比較し、ゲート電位VgがIGBT素子21aを駆動する値であるか否かを判定する。そして、ゲート電位Vgが判定閾値H0を超えると第1フィードバック回路41は第1ダイオード電流検知閾値H1を出力し、ゲート電位Vgが判定閾値H0を下回ると第1フィードバック回路41は第2ダイオード電流検知閾値H2を出力する。
As shown in FIG. 9A, the
この後、図9(b)に示されるように、第2フィードバック回路42は、第1フィードバック回路41から入力した第1ダイオード電流検知閾値H1または第2ダイオード電流検知閾値H2のいずれか一方と電位差Vsとを比較する。そして、電位差Vsがマイナス側からプラス側に増加する場合では、第2フィードバック回路42は電位差Vsが第2ダイオード電流検知閾値H2を超えると外部からAND回路10に入力されるPWMゲート信号がAND回路10を通過することを許可する。一方、電位差Vsがプラス側からマイナス側に減少する場合では、第2フィードバック回路42は電位差Vsが第1ダイオード電流検知閾値H1を下回ると外部からAND回路10に入力されるPWMゲート信号がAND回路10を通過することを許可しない。このように、第2フィードバック回路42は、IGBT素子21aのゲート電位Vgに応じて、ヒステリシス特性をもって、AND回路10におけるPWMゲート信号の通過を制御している。
Thereafter, as shown in FIG. 9B, the
また、第1実施形態と同様に、第2フィードバック回路42は、センス抵抗30の両端の電位差Vsが過電流検知閾値Vth2よりも大きい場合、AND回路10に入力されるPWMゲート信号の通過を停止することで、過剰電流によるIGBT素子21aの破壊を防止する。
Similarly to the first embodiment, the
以上、説明したように、本実施形態では、IGBT素子21aのオン/オフの情報をAND回路10にフィードバックしてIGBT素子21aの駆動を制御することが特徴となっている。すなわち、ゲート電位Vgに応じてIGBT素子21aの駆動にヒステリシスを持たせることにより、IGBT素子21aがオフの場合にはダイオード素子22aに電流が流れやすいので、小さい第2ダイオード電流検知閾値H2と電位差Vsとを比較することにより、ダイオード素子22aに電流が流れるタイミングでIGBT素子21aをオフできる。また、IGBT素子21aがオンの場合にはダイオード素子22aに電流が流れにくいので、大きい第1ダイオード電流検知閾値H1と電位差Vsとを比較することにより、ダイオード素子22aに電流が流れないときにはIGBT素子21aをオンできる。
As described above, the present embodiment is characterized in that the on / off information of the
したがって、ダイオード素子22aの動作とIGBT素子21aの動作との干渉を回避してダイオード部22の順方向損失増加を防止できることに加え、IGBT素子21aのチャタリングのない、つまり振動のない安定したIGBT素子21aの制御を行うことができる。
Therefore, in addition to avoiding the interference between the operation of the
なお、第1フィードバック回路41は本発明の第1フィードバック手段に相当し、AND回路10および第2フィードバック回路42は本発明の第2フィードバック手段に相当する。
The
(第6実施形態)
本実施形態では、第5実施形態と異なる部分についてのみ説明する。第5実施形態では、IGBT素子21aのオン/オフを判定すべく、AND回路10の出力(ゲート電位Vg)を第1フィードバック回路41に入力していたが、本実施形態ではもともとヒステリシス特性を持つ回路を用いることで、ゲート電位Vgを検知することなく第5実施形態で示された半導体装置と同じ作動を行うことが特徴となっている。
(Sixth embodiment)
In the present embodiment, only parts different from the fifth embodiment will be described. In the fifth embodiment, the output (gate potential Vg) of the AND
図10は、本実施形態に係る半導体装置の回路図である。この図に示されるように、センス抵抗30の電位差VsがIGBTフィードバック回路43とダイオードシュミット回路44とに入力されるようになっている。また、外部からのPWMゲート信号とIGBTフィードバック回路43の出力とがAND回路11に入力され、外部からのPWMゲート信号とダイオードシュミット回路44の出力とがAND回路12に入力される。さらに、各AND回路11、12の出力がOR回路13に入力され、該OR回路13の出力がゲート電位VgとしてIGBT素子21aに入力されるようになっている。
FIG. 10 is a circuit diagram of the semiconductor device according to the present embodiment. As shown in this figure, the potential difference Vs of the
IGBTフィードバック回路43は、IGBT素子21aに流れる過電流を検出するものであり、過電流検知閾値Vth2を有している。そして、IGBTフィードバック回路43はセンス抵抗30の両端の電位差Vsを入力して該過電流検知閾値Vth2と比較し、図11(a)に示されるように、電位差Vsが過電流検知閾値Vth2を超える場合にはIGBT素子21aをオフする信号を出力する。
The
また、ダイオードシュミット回路44は、ダイオード素子22aに流れる電流を検知するものであり、第5実施形態で示された各閾値H1、H2を有している。そして、ダイオードシュミット回路44はセンス抵抗30の両端の電位差Vsを入力して各閾値H1、H2と比較し、図11(b)に示されるように、電位差Vsがマイナス側からプラス側に増加する場合に第2ダイオード電流検知閾値H2を超えるとIGBT素子21aをオンする信号を出力し、電位差Vsがプラス側からマイナス側に減少する場合に第1ダイオード電流検知閾値H1を下回るとIGBT素子21aをオフする信号を出力する。
The
そして、AND回路11はPWMゲート信号とIGBTフィードバック回路43の出力とが共にHiの場合にHiの信号を出力する。一方、AND回路12はPWMゲート信号とダイオードシュミット回路44の出力とが共にHiの場合にHiの信号を出力する。
The AND
OR回路13は各AND回路11、12のいずれかからHiの信号を入力すると、IGBT素子21aをオンする信号を出力してIGBT素子21aをオンする。一方、各AND回路11、12からHiの信号が入力されなければ、OR回路13からIGBT素子21aをオンする信号は出力されず、IGBT素子21aはオフされる。
When the
以上のように、IGBT素子21aの過電流を検知してフィードバック制御するためのIGBTフィードバック回路43とダイオード電流を検知してフィードバック制御するためのダイオードシュミット回路44とを独立に設け、各回路43、44の出力をPWMゲート信号とAND合成した後、OR回路13で合成することにより、第5実施形態と同様にIGBT素子21aの駆動にヒステリシス特性をもたせた制御を行うことができる。
As described above, the
なお、IGBTフィードバック回路43、AND回路11、およびOR回路13はIGBTフィードバック手段に相当し、ダイオードシュミット回路44、AND回路12、およびOR回路13は本発明のダイオードシュミット手段に相当する。
The
(第7実施形態)
本実施形態では、第5、第6実施形態と異なる部分についてのみ説明する。本実施形態では、IGBTセンス素子21b専用のセンス抵抗を設け、ダイオードセンス素子22b専用のセンス抵抗を設けたことが特徴となっている。
(Seventh embodiment)
In the present embodiment, only parts different from the fifth and sixth embodiments will be described. The present embodiment is characterized in that a sense resistor dedicated to the
図12は、本実施形態に係る半導体装置の回路図である。この図に示されるように、IGBTセンス素子21bに第1センス抵抗31が接続され、該第1センス抵抗31の両端の第1電位差Vs1がIGBTセンスシュミット回路45に入力されるようになっている。また、ダイオードセンス素子22bに第2センス抵抗32が接続され、該第2センス抵抗32の両端の第2電位差Vs2がダイオードセンスシュミット回路46に入力されるようになっている。
FIG. 12 is a circuit diagram of the semiconductor device according to the present embodiment. As shown in this figure, the
IGBTセンスシュミット回路45は、IGBT素子21aに流れる過電流を検出するものであり、第1電位差Vs1に対して第1過電流検知閾値Vth2とこの第1過電流検知閾値Vth2よりも小さい第2過電流検知閾値Vth2’とを有している。そして、IGBTセンスシュミット回路45は第1センス抵抗31の両端の第1電位差Vs1を入力して各閾値Vth2、Vth2’と比較し、図13(a)に示されるように、電位差Vs1がマイナス側からプラス側に増加する場合に第1過電流検知閾値Vth2を超えるとIGBT素子21aをオフする信号を出力し、第1電位差Vs1がプラス側からマイナス側に減少する場合に第2過電流検知閾値Vth2’を下回るとIGBT素子21aをオンする信号を出力する。
The IGBT
ダイオードセンスシュミット回路46は第6実施形態で示されたダイオードシュミット回路44と同じものである。したがって、図13(b)に示されるように、第2電位差Vs2がマイナス側からプラス側に増加する場合に第2ダイオード電流検知閾値H2を超えるとIGBT素子21aをオンする信号を出力し、第2電位差Vs2がプラス側からマイナス側に減少する場合に第1ダイオード電流検知閾値H1を下回るとIGBT素子21aをオフする信号を出力する。
The diode
そして、第6実施形態と同様に各AND回路11、12およびOR回路13が作動することにより、IGBT素子21aが駆動される。
As in the sixth embodiment, the AND
以上のように、IGBTセンス素子21b、ダイオードセンス素子22bごとにセンス抵抗31、32を設けることで、IGBTセンス素子21b、ダイオードセンス素子22bの出力特性に合わせて各閾値H1、H2、Vth2、Vth2’をそれぞれ最適な値となるように設定することができ、設計の自由度を上げることができる。
As described above, by providing the
なお、IGBTセンスシュミット回路45、AND回路11、およびOR回路13はIGBTセンスシュミット手段に相当し、ダイオードセンスシュミット回路46、AND回路12、およびOR回路13は本発明のダイオードセンスシュミット手段に相当する。
The IGBT
(第8実施形態)
本実施形態では、第5〜第7実施形態と異なる部分についてのみ説明する。本実施形態では、図12に示される半導体装置に図3で示された感温ダイオード50を備えたものを半導体チップ60にまとめたものについて説明する。
(Eighth embodiment)
In the present embodiment, only parts different from the fifth to seventh embodiments will be described. In the present embodiment, the semiconductor device shown in FIG. 12 including the temperature-
図14は、本実施形態に係る半導体チップ60の平面図である。図14に示されるように、半導体チップ60は、ダイオード内蔵IGBT素子21aと、感温ダイオード素子50と、処理回路部71と、電流センス素子61と、ゲートパッド62と、ガードリング63、エミッタパッド64と、電源パッド65とを備えている。
FIG. 14 is a plan view of the
処理回路部71は、図10に示されるIGBTフィードバック回路43、ダイオードシュミット回路44、センス抵抗30、各AND回路11、12、およびOR回路13をひとまとめにした回路部である。
The
エミッタパッド64は負荷に接続される電極である。また、電源パッド65は電源からIGBTフィードバック回路43およびダイオードシュミット回路44に電圧を印加するための電極である。なお、半導体チップ60のうち図14に示される面を表面とすると、コレクタパッドは半導体チップ60の裏面に配置されている。
The
以上のように、半導体装置を半導体チップ60にチップ化することができる。これにより、汎用性を向上させることができる。
As described above, the semiconductor device can be formed into the
(第9実施形態)
本実施形態では、第5実施形態と異なる部分についてのみ説明する。本実施形態では、図7に示される半導体装置において、IGBT素子21aのゲート駆動、停止の判定閾値を、ゲート干渉を考慮して設定することにより、IGBT素子21aの発振などの誤動作を防止することが特徴となっている。
(Ninth embodiment)
In the present embodiment, only parts different from the fifth embodiment will be described. In the present embodiment, in the semiconductor device shown in FIG. 7, the gate drive and stop determination thresholds of the
図15(a)は、IGBT素子21aのコレクタに流れるコレクタ電流Icとセンス抵抗30の両端に生じる電位差Vsとの関係を示したものであり、図8に対応した図である。この図に示されるように、コレクタ電流Icが正の場合、IGBT素子21aがオンしていれば(Vg=ON)、コレクタ電流Icと電位差Vsとは正の相関関係になる。また、コレクタ電流Icが負の場合では、IGBT素子21aがオンの場合(Vg=ON)とオフの場合(Vg=OFF)とでコレクタ電流Icに対する電位差Vsが異なる特性となる。
FIG. 15A shows the relationship between the collector current Ic flowing through the collector of the
なお、図15(a)のIGBT動作域では、電位差VsがVth3のときにダイオード素子22aに電流Ic1が流れ、電位差VsがVth3よりも小さいVth4のときにダイオード素子22aに電流Ic1よりも小さいIc2が流れるようになっている。
In the IGBT operating region of FIG. 15A, current Ic1 flows through
一方、図15(b)は、コレクタ電流Icと電位差Vsとの理想的な関係を示したものである。この図に示されるように、FWD動作域においては、IGBT素子21aのオンのときの特性とオフのときの特性がほぼ同じになる。ゲート干渉の影響を受ける素子構造では、図15(b)に示されるような理想の特性は得られず、図15(a)に示された特性となる。
On the other hand, FIG. 15B shows an ideal relationship between the collector current Ic and the potential difference Vs. As shown in this figure, in the FWD operation region, the characteristics when the
本実施形態では、第1フィードバック回路41は、図15(a)に示されたFWD動作域の特性に基づき、IGBT素子21aに流れるコレクタ電流が第1コレクタ電流値If1であるときの電位差Vsに相当する第1ダイオード電流検知閾値H1を有している。さらに、第1フィードバック回路41は、コレクタ電流が第1コレクタ電流値If1よりも大きい第2コレクタ電流値If2であるときの電位差Vsに相当すると共に第1ダイオード電流検知閾値H1よりも大きい第2ダイオード電流検知閾値H2を有している。
In the present embodiment, the
第1ダイオード電流検知閾値H1および第2ダイオード電流検知閾値H2は以下のように設定される。まず、図15(a)に示される関係が測定により取得される。続いて、図15(a)に示された関係において、第1コレクタ電流値If1が決められ、この第1コレクタ電流値If1よりも大きい第2コレクタ電流値If2が決められる。そして、第1コレクタ電流値If1のときの電位差Vsが第1ダイオード電流検知閾値H1に設定され、第2コレクタ電流値If2のときの電位差Vsが第2ダイオード電流検知閾値H2に設定される。このようにして設定された第1ダイオード電流検知閾値H1および第2ダイオード電流検知閾値H2が第1フィードバック回路41に備えられている。
The first diode current detection threshold H1 and the second diode current detection threshold H2 are set as follows. First, the relationship shown in FIG. 15A is acquired by measurement. Subsequently, in the relationship shown in FIG. 15A, a first collector current value If1 is determined, and a second collector current value If2 larger than the first collector current value If1 is determined. The potential difference Vs at the first collector current value If1 is set to the first diode current detection threshold H1, and the potential difference Vs at the second collector current value If2 is set to the second diode current detection threshold H2. The
ここで、第1コレクタ電流値If1および第2コレクタ電流値If2の各値は共に負の生の値であるので、大小関係はIf1<If2となっている。これを絶対値として表現すると、|If1|>|If2|となる。また、第1ダイオード電流検知閾値H1および第2ダイオード電流検知閾値H2も共に負の生の値であるので、大小関係はH1<H2となっている。これを絶対値として表現すると、|H1|>|H2|となる。 Here, since each of the first collector current value If1 and the second collector current value If2 is a negative raw value, the magnitude relationship is If1 <If2. If this is expressed as an absolute value, | If1 |> | If2 |. Further, since the first diode current detection threshold value H1 and the second diode current detection threshold value H2 are both negative raw values, the magnitude relationship is H1 <H2. If this is expressed as an absolute value, | H1 |> | H2 |.
そして、第1フィードバック回路41は、ゲート電位Vgと判定閾値H0とを比較し、ゲート電位Vgが判定閾値H0を超えるときに第1コレクタ電流値If1に対応した第1ダイオード電流検知閾値H1を出力する。一方、第1フィードバック回路41は、ゲート電位Vgが判定閾値H0を超えないと判定したときに第2コレクタ電流値If2に対応した第2ダイオード電流検知閾値H2を出力する。
Then, the
上述のように、各閾値H1、H2は第1コレクタ電流値If1および第2コレクタ電流値If2からそれぞれ導かれたものである。したがって、第2フィードバック回路42は、H1<H2(|H1|>|H2|)、かつ、If1<If2(|If1|>|If2|)の条件に基づいてIGBT素子21aに対するフィードバック制御を行うこととなる。
As described above, the threshold values H1 and H2 are derived from the first collector current value If1 and the second collector current value If2, respectively. Therefore, the
この場合、図9(b)に示されるように、第2フィードバック回路42は、第1フィードバック回路41から入力した第1ダイオード電流検知閾値H1または第2ダイオード電流検知閾値H2のいずれか一方と電位差Vsとを比較する。図9(b)に示されるように、電位差Vsの値が負側に変化する場合、第2フィードバック回路42は第1ダイオード電流検知閾値H1とセンス抵抗30の両端に生じた電位差Vsとを比較してIGBT素子21aの駆動を許可するか否かを判定する。そして、該電位差Vsが第1ダイオード電流検知閾値H1よりも大きいときには、第2フィードバック回路42はIGBT素子21aの駆動を許可する。また、該電位差Vsが第1ダイオード電流検知閾値H1よりも小さいときには、第2フィードバック回路42はIGBT素子21aの駆動を停止する。
In this case, as shown in FIG. 9B, the
一方、電位差Vsの値が正側に変化する場合、第2フィードバック回路42は第2ダイオード電流検知閾値H2とセンス抵抗30の両端に生じた電位差Vsとを比較してIGBT素子21aの駆動を許可するか否かを判定する。そして、該電位差Vsが第2ダイオード電流検知閾値H2よりも大きいときには、第2フィードバック回路42はIGBT素子21aの駆動を許可する。また、該電位差Vsが第2ダイオード電流検知閾値H2よりも小さいときには、第2フィードバック回路42はIGBT素子21aの駆動を停止する。
On the other hand, when the value of the potential difference Vs changes to the positive side, the
なお、「電位差Vsの値が負側に変化する」とは、電位差Vsの値が小さくなるように変化する場合であってマイナス側に値が大きくなっていくことを指す。同様に、「電位差Vsの値が正側に変化する」とは、電位差Vsの値が大きくなるように変化する場合であってプラス側に値が大きくなっていくことを指す。 Note that “the value of the potential difference Vs changes to the negative side” means that the value of the potential difference Vs changes so as to decrease and the value increases to the negative side. Similarly, “the value of the potential difference Vs changes to the positive side” means that the value of the potential difference Vs changes so as to increase and the value increases to the plus side.
上記のような第2フィードバック回路42の制御において、図9(b)に示されるように、電位差Vsが負側に変化し、第1ダイオード電流検知閾値H1を超えて第2フィードバック回路42の出力がLowになり、IGBT素子21aがオフになる。これにより、図15(a)に示されるように、電位差VsはVg=OFFの特性となり、電位差Vsの値が大きくなる。なお、電位差Vsは負の値であるため、「電位差Vsの値が大きくなる」とは「電位差Vsの絶対値は小さくなる」ことと同意である。
In the control of the
このように、IGBT素子21aがオフして電位差Vsの値が大きくなっても、電位差Vsは第1ダイオード電流検知閾値H1に対応した第1コレクタ電流値If1と図15(a)に示されるVg=OFFの波形とが交わった値となる。この値は、第2ダイオード電流検知閾値H2と第1ダイオード電流検知閾値H1との間の値であり、第2ダイオード電流検知閾値H2を上回る値とはならない。上回ってしまうと、図9(b)に示されるように第2フィードバック回路42の出力はHiとなり、上記のようにIGBT素子21aがオフしたにも関わらず再びオンしてしまう。しかし、上述のように、電位差Vsは第2ダイオード電流検知閾値H2を上回ることはないため、IGBT素子21aが再びオンされることはなく、オフの状態が維持される。したがって、IGBT素子21aのゲートが遮断、復帰を繰り返す発振を防止することができる。
Thus, even if the
上記では、IGBT素子21aがオンからオフに切り替わったときに、再びオンしないことについて説明したが、IGBT素子21aがオフからオンに切り替わる際についても同様である。この場合、図15(a)に示されるように、IGBT素子21aがオフからオンに切り替わると電位差Vsの値が小さくなる。しかし、電位差Vsは第1ダイオード電流検知閾値H1よりも小さくなることはない。つまり、図15(a)に示されるように、第2コレクタ電流値If2において、電位差Vsが第1ダイオード電流検知閾値H1よりも小さくなって第2フィードバック回路42の出力がLowになるということはなく、IGBT素子21aのオンの状態が維持される。
In the above description, it has been described that the
以上のように、本実施形態では、第1コレクタ電流値If1に対する第1ダイオード電流検知閾値H1の値を設定し、第1コレクタ電流値If1よりも大きい第2コレクタ電流値If2に対する第2ダイオード電流検知閾値H2を設定している。これにより、IGBT素子21aのオン/オフの切り替え時に、オンしたときにオフになることはなく、オフしたときにオンすることもない。すなわち、IGBT素子21aのゲートがオン/オフを繰り返す発振を防止することができる。
As described above, in this embodiment, the value of the first diode current detection threshold value H1 with respect to the first collector current value If1 is set, and the second diode current with respect to the second collector current value If2 that is larger than the first collector current value If1. A detection threshold H2 is set. Thereby, when switching on / off the
例えば、特開2008−72848号公報では、本実施形態と同じくRC−IGBT素子のフィードバック制御が提案されているが、フィードバック制御に必要なダイオードのセンス特性や閾値の設定方法については言及されていない。また、フィードバック制御時にIGBT素子に発振等の不具合が起きることが記載されているが、その原因、根本対策については言及していない。しかし、本実施形態では、第1コレクタ電流値If1および第2コレクタ電流値If2から第1ダイオード電流検知閾値H1および第2ダイオード電流検知閾値H2を導き、これらの閾値に従ってIGBT素子21aのフィードバック制御を行っている。このため、上述のように、IGBT素子21aの発振を防止できるという従来にはない効果が得られる。
For example, Japanese Patent Laid-Open No. 2008-72848 proposes feedback control of the RC-IGBT element as in the present embodiment, but does not mention a diode sense characteristic and a threshold setting method necessary for feedback control. . Moreover, although it is described that problems such as oscillation occur in the IGBT element during feedback control, the cause and the fundamental countermeasures are not mentioned. However, in the present embodiment, the first diode current detection threshold value H1 and the second diode current detection threshold value H2 are derived from the first collector current value If1 and the second collector current value If2, and feedback control of the
(第10実施形態)
本実施形態では、第9実施形態と異なる部分についてのみ説明する。本実施形態では、第9実施形態で示された図7の半導体装置に図5に示された感温ダイオード素子50が備えられている。これにより、ダイオード内蔵DMOS素子20が作動することにより発生する熱の温度に応じた順方向電圧Vmが第1フィードバック回路41に入力されるようになっている。
(10th Embodiment)
In the present embodiment, only parts different from the ninth embodiment will be described. In the present embodiment, the temperature
また、第1フィードバック回路41は、ダイオード内蔵IGBT素子20が高温になったことを示す温度閾値を有している。そして、第1フィードバック回路41は、感温ダイオード素子50から入力した順方向電圧Vmと温度閾値とを比較し、順方向電圧Vmが温度閾値を超えたときにゲート電位Vgと判定閾値H0との比較を行ってその結果を出力する。順方向電圧Vmが温度閾値を超えないときには、第1フィードバック回路41はゲート電位Vgと判定閾値H0との比較結果を出力しない。
Further, the
一方、第2フィードバック回路42は、第1フィードバック回路41から比較結果が入力されないときには、AND回路10における駆動信号の通過を許可して駆動信号に従ってIGBT素子21aを駆動する。また、第2フィードバック回路42は、第1フィードバック回路41から比較結果が入力されたときには、電位差Vsを用いたIGBT素子21aのフィードバック制御を行う。
On the other hand, when the comparison result is not input from the
以上のように、ダイオード内蔵IGBT素子20の高温動作時以外のときには、IGBT素子21aに対するフィードバック制御を行わずに、駆動信号によるダイオード内蔵IGBT素子20の駆動を行うことができる。また、ダイオード内蔵IGBT素子20の高温動作時には、第1フィードバック回路41および第2フィードバック回路42によるIGBT素子21aのフィードバック制御を行うことができる。このように、ダイオード内蔵IGBT素子20の高温時のみにフィードバック制御を行うことで、ダイオード内蔵IGBT素子20が高温によって破壊されてしまうことを防止することができる。
As described above, when the
(第11実施形態)
本実施形態では、第9、第10実施形態と異なる部分についてのみ説明する。図16は、本実施形態に係るダイオード内蔵IGBT素子20の断面構造を示した図である。
(Eleventh embodiment)
In the present embodiment, only parts different from the ninth and tenth embodiments will be described. FIG. 16 is a diagram showing a cross-sectional structure of the diode built-in
この図に示されるように、N型層90とこのN型層90の上に形成されたドリフト層として機能するN−型の層91とにより半導体基板が構成されている。該半導体基板の表面側にはP型ウェル92が形成されている。また、P型ウェル92の表層部にはN+型エミッタ領域93が形成されている。
As shown in this figure, a semiconductor substrate is constituted by an N-
なお、上記の半導体基板の構成は一例であり、半導体基板にN−型の層91が含まれた構成になっていれば良い。
Note that the configuration of the semiconductor substrate described above is merely an example, and it is sufficient that the semiconductor substrate includes an N−
そして、N+型エミッタ領域93およびP型ウェル92を貫通してN−型の層91に達するトレンチと、トレンチの壁面に形成されたゲート絶縁膜と、ゲート絶縁膜の上に形成されたゲート電極とにより構成されたトレンチゲート構造94が複数設けられている。
Then, a trench that passes through the N + -
トレンチゲート構造94を構成するトレンチは、図示しないが、P型ウェル92の一部を囲むように形成されている。このため、トレンチゲート構造94で囲まれたP型ウェル92、詳しくはトレンチで囲まれたP型ウェル92は、電気的に浮遊したフロート領域になっている。
Although not shown, the trench constituting the
また、上記のN+型エミッタ領域93は、隣同士のトレンチの間に配置されたP型ウェル92の表層部に形成されている。したがって、図16に示されるように、N+型エミッタ領域93は2つのトレンチゲート構造94の間に設けられている。そして、トレンチゲート構造94およびN−型の層91によって縦型の素子構造が構成されている。
The N + -
一方、半導体基板の裏面側に該裏面の面方向にN+型領域95およびP+型領域96が交互に繰り返し形成されている。このような半導体基板において、N+型領域95に対応した部位がダイオード素子22aとして動作し、半導体基板においてP+型領域96に対応した部位がIGBT素子21aとして動作する。
On the other hand, N +
なお、N+型領域95およびP+型領域96の上には、図示しないコレクタ電極が形成されている。これにより、エミッタ電極とコレクタ電極との間の素子構造に電流が流れる構成になっている。
A collector electrode (not shown) is formed on the N +
そして、本実施形態では、半導体基板においてN+型領域95の反対側に設けられたP型ウェル92のうちトレンチゲート構造94に囲まれた領域がIGBT素子21aのエミッタに電気的に接続されている。
In the present embodiment, the region surrounded by the
これによると、N+型領域95に対応したP型ウェル92がエミッタに電気的に接続されているので、ダイオード面積が増え、順方向電圧をより低くすることができる。さらに、エミッタに接続されなければフロート領域だったP型ウェル92が動作することになるので、ゲート干渉が小さくなり、ダイオードセンス特性をより図15(b)に示された理想の特性に近づけることができる。これにより、閾値の設定が容易になり、半導体装置の誤動作を防止できる。
According to this, since the P-type well 92 corresponding to the N +
一方、N+型領域95に対応したP型ウェル92に設けられたトレンチゲート構造94についても、P+型領域96に対応したP型ウェル92に設けられたトレンチゲート構造94と同様にバイアス動作する。つまり、ダイオード素子22aとして機能する領域がIGBT素子21aとしても動作することができるので、IGBT素子21aのオン電圧が犠牲にならないようにすることができる。
On the other hand, the
なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、N−型の層91が特許請求の範囲の第1導電型の層に対応し、P型ウェルが特許請求の範囲の第2導電型ウェルに対応する。また、N+型エミッタ領域93が特許請求の範囲の第1導電型エミッタ領域に対応し、N+型領域95が特許請求の範囲の第1導電型領域に対応する。さらに、P+型領域96が特許請求の範囲の第2導電型領域に対応する。
As for the correspondence between the description of this embodiment and the description of the claims, the N-
(第12実施形態)
本実施形態では、第11実施形態と異なる部分についてのみ説明する。図17は、本実施形態に係るダイオード内蔵IGBT素子20の断面構造を示した図である。
(Twelfth embodiment)
In the present embodiment, only parts different from the eleventh embodiment will be described. FIG. 17 is a diagram showing a cross-sectional structure of the diode built-in
図17に示されるように、N+型領域95に対応したP型ウェル92のうちN+型領域95とP+型領域96との境界からもっとも離れた中央部97にはP型ウェル92のみが形成されている。すなわち、該中央部97にはトレンチゲート構造94は形成されていない。N+型領域95に対応したP型ウェル92においては、トレンチゲート構造94は、該境界と中央部97との間に設けられている。
As shown in FIG. 17, only the P-
このように、コレクタとして機能するP+型領域96からもっと遠い場所である中央部97のトレンチゲート構造94を無くすことにより、IGBT動作への影響を小さくすることができ、かつ、ダイオード素子22aの有効面積を広げることができる。これにより、ダイオード特性が向上し、順方向電圧をより下げることができる。このため、ゲート干渉もより防止することができ、図15(a)に示された特性が改善されてより図15(b)に示された理想の特性に近づけられるのでフィードバック制御しやすくすることができる。
Thus, by eliminating the
(第13実施形態)
本実施形態では、第11、第12実施形態と異なる部分についてのみ説明する。図18は、本実施形態に係るダイオード内蔵IGBT素子20の断面構造を示した図である。この図に示されるように、半導体基板においてIGBT素子21aのコレクタとなるP+型領域96の反対側に設けられたP型ウェル92のうち、トレンチゲート構造94で囲まれフロート電位とされたP型ウェル92の幅はそれぞれW1になっている。
(13th Embodiment)
In the present embodiment, only parts different from the eleventh and twelfth embodiments will be described. FIG. 18 is a diagram showing a cross-sectional structure of the diode built-in
一方、半導体基板においてダイオード素子22のカソードとなるN+型領域95の反対側に設けられたP型ウェル92のうち、トレンチゲート構造94で囲まれエミッタ電位とされたP型ウェル92の幅はそれぞれW1よりも大きいW2になっている。
On the other hand, among the P-
このように、P型ウェル92の幅をW1<W2と規定したことにより、ダイオード内蔵IGBT素子20におけるIGBT動作への影響を小さくしたまま、ダイオード素子22aの順方向電圧Vfをより小さく、さらにゲート干渉の影響度合いを小さくできる。したがって、損失低減、センス特性改善によりフィードバック制御がし易くなるという利点がある。
Thus, by defining the width of the P-type well 92 as W1 <W2, the forward voltage Vf of the
(第14実施形態)
本実施形態では、第13実施形態と異なる部分についてのみ説明する。図19は、本実施形態に係るダイオード内蔵IGBT素子20の断面構造を示した図である。この図に示されるように、IGBT素子21aのコレクタとなるP+型領域96に対応したP型ウェル92のうち、トレンチゲート構造94で囲まれたP型ウェル92の幅はすべてW1になっている。
(14th Embodiment)
In the present embodiment, only parts different from the thirteenth embodiment will be described. FIG. 19 is a diagram showing a cross-sectional structure of the diode built-in
一方、半導体基板においてダイオード素子22aのカソードとなるN+型領域95に対応したP型ウェル92のうち、もっともN+型領域95とP+型領域96との境界側のP型ウェル92の幅がW1よりも大きいW2になっている。そして、N+型領域95に対応したP型ウェル92において、該境界から離れるほどトレンチゲート構造94で囲まれたP型ウェル92の幅がW2よりも大きいW3、W3よりも大きいW4というように大きくなっている。このように、N+型領域95に対応したP型ウェル92では、トレンチゲート構造94に囲まれたP型ウェル92の幅が該境界から離れるほど広くなっていく。
On the other hand, among the P-
以上のように、本実施形態では、P型ウェル92の幅W1、W2、W3、W4・・・の関係がW1<W2<W3<W4・・・となるように規定している。このため、ダイオード内蔵IGBT素子20におけるIGBT動作への影響を小さくしたまま、ダイオード素子22aの順方向電圧Vfをより小さく、さらにゲート干渉の影響度合いを小さくできる。したがって、損失低減、センス特性改善によりフィードバック制御がし易くなるという利点がある。
As described above, in the present embodiment, the relationship between the widths W1, W2, W3, W4... Of the P-
(他の実施形態)
上記各実施形態では、IGBT部21をPWM制御する場合について説明したが、これは制御の一例を示したものであり、例えばIGBT素子21aをフルオン駆動しても良い。
(Other embodiments)
In each of the above-described embodiments, the case where the
上記各実施形態では、フィードバック回路40はダイオード素子22aに流れる電流およびIGBT素子21aに流れる過剰電流の両方の判定を行うものであるが、半導体装置はフィードバック回路40がダイオード部22に流れる電流の判定のみを行うように構成されたものであっても良い。この場合、IGBT部21にIGBTセンス素子21bを備える必要はなく、半導体装置においてダイオード内蔵IGBT素子20としてIGBT素子21aとダイオード部22とを備えた構成とすることができる。なお、ダイオード素子21aに流れる電流成分を検出するものとしてホール素子を用いても良い。また、第1フィードバック回路41、第2フィードバック回路42、IGBTフィードバック回路43、ダイオードシュミット回路44、IGBTセンスシュミット回路45、ダイオードセンスシュミット回路46についても同様である。
In each of the above embodiments, the
また、ダイオードセンス素子22bを用いずに、ダイオード素子22aに流れる電流を直接検出する回路構成をとっても良い。この場合、半導体装置として、ダイオード内蔵IGBT素子20と、ダイオード素子22aに流れる電流を検出し、ダイオード素子22aに電流が流れていない場合、外部から入力されるPWMゲート信号の通過を許可する一方、ダイオード素子22aに電流が流れている場合、PWMゲート信号の通過を停止する手段(例えばAND回路10、センス抵抗30、フィードバック回路40)を備えた構成とすれば良い。この場合、PWMゲート信号の通過を許可・停止する手段にセンス抵抗30を設けた回路構成とすることもできる。さらに、ダイオードセンス素子22bに流れる電流がセンス抵抗30に流れる回路構成としても良い。もちろん、このような回路構成に感温ダイオード素子50を設けた回路構成も可能である。
Further, a circuit configuration may be adopted in which the current flowing through the
上記各実施形態では、ダイオード電流検知閾値Vth1、Vth1’、閾値H1、H2が負の値とされ、過電流検知閾値Vth2、Vth2’が正の値とされているが、これは一例を示すものであって、これらに限定されるわけではない。また、ダイオード電流検知閾値Vth1、Vth1’、H1、H2や過電流検知閾値Vth2、Vth2’は電圧値になっているが、AND回路10、センス抵抗30、フィードバック回路40等で構成されるフィードバック手段がダイオード素子22aに電流が流れていることを検出する場合では、上記各閾値が電流値とされる。
In each of the above embodiments, the diode current detection thresholds Vth1, Vth1 ′, thresholds H1, H2 are negative values, and the overcurrent detection threshold values Vth2, Vth2 ′ are positive values, but this is an example. However, the present invention is not limited to these. Further, although the diode current detection thresholds Vth1, Vth1 ′, H1, and H2 and the overcurrent detection thresholds Vth2 and Vth2 ′ are voltage values, feedback means configured by the AND
第2実施形態では、図3に示されるように、4つの感温ダイオード素子50が直接に接続された回路形態が示されているが、感温ダイオード素子50の数は一例であって、複数であっても一つでも良い。
In the second embodiment, as shown in FIG. 3, a circuit form in which four temperature-
上記第2実施形態では、感温ダイオード素子50の順方向電圧Vmが温度閾値を超えるとき、第1ダイオード電流検知閾値Vth1よりも大きい第2ダイオード電流検知閾値Vth1’と電位差Vsとの比較によってフィードバック制御を行っていた。しかしながら、順方向電圧Vmが温度閾値を超えないときには、フィードバック回路40がIGBT素子21aのフィードバック制御を行わないようにしても良い。
In the second embodiment, when the forward voltage Vm of the temperature-
すなわち、順方向電圧Vmが温度閾値を超えないときには、フィードバック回路40は電位差Vsに関わらずAND回路10における駆動信号の通過を許可して駆動信号に従ってIGBT素子21aを駆動する。一方、順方向電圧Vmが温度閾値を超えるときには、フィードバック回路40は電位差Vsを用いたIGBT素子21aのフィードバック制御を行う。このように、順方向電圧Vmが温度閾値を超えるか否かによって、IGBT素子21aのフィードバック制御そのものを行うか否かを決定しても良い。
That is, when the forward voltage Vm does not exceed the temperature threshold, the
第5〜7実施形態に示された半導体装置に第2実施形態で示された感温ダイオード50を設けても良い。これにより、図4に示されるように、各閾値H1、H2は、これら各閾値H1、H2よりも大きい例えば閾値H1’、H2’とされ、電位差Vs、Vs2と比較される。
The semiconductor device shown in the fifth to seventh embodiments may be provided with the temperature
10 AND回路
20 ダイオード内蔵IGBT素子
21 IGBT部
21a IGBT素子
21b IGBTセンス素子
22 ダイオード部
22a ダイオード素子
22b ダイオードセンス素子
30 センス抵抗
40 フィードバック回路部
50 感温ダイオード素子
62 ゲートパッド
63 ガードリング
DESCRIPTION OF
Claims (6)
前記ダイオードセンス素子(22b)に接続されるセンス抵抗(30)と、
外部から入力した前記駆動信号を通過させて前記IGBT素子(21a)のゲートに入力するものであって、前記ダイオード素子(22a)に流れる電流を検出し、前記ダイオード素子(22a)に電流が流れていない場合、外部から入力される前記駆動信号の通過を許可する一方、前記ダイオード素子(22a)に電流が流れている場合、前記駆動信号の通過を停止するフィードバック手段(10、40)とを備え、
前記ダイオード内蔵IGBT素子(20)は、
第1導電型の層(91)を含む半導体基板と、
前記半導体基板の表面側に形成された第2導電型ウェル(92)と、
前記第2導電型ウェル(92)の表層部に形成された第1導電型エミッタ領域(93)と、
前記第1導電型エミッタ領域(93)および前記第2導電型ウェル(92)を貫通して前記第1導電型の層(91)に達すると共に前記第2導電型ウェル(92)の一部を囲むように形成されたトレンチと、前記トレンチの壁面に形成されたゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲート電極とにより構成された複数のトレンチゲート構造(94)と、
前記半導体基板の裏面側に該裏面の面方向に交互に繰り返し形成された第1導電型領域(95)および第2導電型領域(96)とを備えて構成されており、
前記半導体基板において前記第1導電型領域(95)に対応した部位が前記ダイオード素子(22a)として動作し、前記半導体基板において前記第2導電型領域(96)に対応した部位が前記IGBT素子(21a)として動作するようになっており、
前記半導体基板において前記第1導電型領域(95)の反対側に設けられた前記第2導電型ウェル(92)のうち、前記トレンチゲート構造(94)によって囲まれた領域が前記IGBT素子(21a)のエミッタに電気的に接続されていることを特徴とする半導体装置。 A diode section having an IGBT element (21a) driven by a drive signal input to the gate, a diode element (22a), and a diode sense element (22b) through which a current proportional to a current flowing through the diode element (22a) flows (22), a diode built-in IGBT element (20) in which the IGBT element (21a) and the diode part (22) are provided on the same semiconductor substrate;
A sense resistor (30) connected to the diode sense element (22b);
The drive signal input from the outside is passed through and input to the gate of the IGBT element (21a). The current flowing through the diode element (22a) is detected, and the current flows through the diode element (22a). Feedback means (10, 40) for allowing passage of the drive signal inputted from the outside, and stopping passage of the drive signal when current flows through the diode element (22a). Prepared,
The diode built-in IGBT element (20) includes:
A semiconductor substrate including a first conductivity type layer (91);
A second conductivity type well (92) formed on the surface side of the semiconductor substrate;
A first conductivity type emitter region (93) formed in a surface layer portion of the second conductivity type well (92);
The first conductivity type emitter region (93) and the second conductivity type well (92) are penetrated to reach the first conductivity type layer (91) and a part of the second conductivity type well (92) is formed. A plurality of trench gate structures (94) including a trench formed to surround, a gate insulating film formed on a wall surface of the trench, and a gate electrode formed on the gate insulating film;
A first conductivity type region (95) and a second conductivity type region (96) formed alternately and repeatedly on the back surface side of the semiconductor substrate in the surface direction of the back surface;
A portion corresponding to the first conductivity type region (95) in the semiconductor substrate operates as the diode element (22a), and a portion corresponding to the second conductivity type region (96) in the semiconductor substrate is the IGBT element ( 21a), and
Of the second conductivity type well (92) provided on the opposite side of the first conductivity type region (95) in the semiconductor substrate, a region surrounded by the trench gate structure (94) is the IGBT element (21a). A semiconductor device characterized in that it is electrically connected to the emitter.
前記IGBTセンス素子(21b)は前記センス抵抗(30)に接続されており、
前記フィードバック手段(10、40)は、前記IGBT素子(21a)に過剰電流が流れていることを示す過電流検知閾値(Vth2)を有しており、前記電位差(Vs)と前記過電流検知閾値(Vth2)とを比較し、前記電位差(Vs)が前記過電流検知閾値(Vth2)よりも小さいとき、前記駆動信号の通過を許可して前記IGBT素子(21a)をオンする一方、前記電位差(Vs)が前記過電流検知閾値(Vth2)よりも大きいとき、前記駆動信号の通過を停止して前記IGBT素子(21a)をオフするようになっていることを特徴とする請求項1または2に記載の半導体装置。 The diode built-in IGBT element (20) includes an IGBT sense element (21b) through which a current proportional to a current flowing through the IGBT element (21a) flows.
The IGBT sense element (21b) is connected to the sense resistor (30),
The feedback means (10, 40) has an overcurrent detection threshold value (Vth2) indicating that an excessive current flows through the IGBT element (21a), and the potential difference (Vs) and the overcurrent detection threshold value. (Vth2) is compared, and when the potential difference (Vs) is smaller than the overcurrent detection threshold (Vth2), the drive signal is allowed to pass and the IGBT element (21a) is turned on, while the potential difference ( 3. The method according to claim 1, wherein when the Vs) is larger than the overcurrent detection threshold value (Vth2), the drive signal is stopped and the IGBT element (21a) is turned off. The semiconductor device described.
前記ダイオード素子(22a)と同一の構造であると共に前記ダイオード素子(22a)に流れる電流に比例した電流が流れるダイオードセンス素子(22b)と、前記IGBT素子(21a)と同一の構造であると共に前記IGBT素子(21a)に流れる電流に比例した電流が流れるIGBTセンス素子(21b)と、が1つの電流センス素子(61)として構成されており、
前記フィードバック手段(10、40)は、外部から入力した前記駆動信号を通過させて前記IGBT素子(21a)のゲートに入力するものであって、前記ダイオード素子(22a)に電流が流れていることを示す第1ダイオード電流検知閾値(Vth1)を有しており、前記センス抵抗(30)の両端の電位差(Vs)を入力してこの電位差(Vs)と前記第1ダイオード電流検知閾値(Vth1)とを比較し、前記電位差(Vs)が前記第1ダイオード電流検知閾値(Vth1)よりも大きいとき、前記駆動信号の通過を許可して前記IGBT素子(21a)をオンする一方、前記電位差(Vs)が前記第1ダイオード電流検知閾値(Vth1)よりも小さいとき、前記駆動信号の通過を停止して前記IGBT素子(21a)をオフするようになっており、
前記IGBTセンス素子(21b)は前記センス抵抗(30)に接続されており、
前記フィードバック手段(10、40)は、前記IGBT素子(21a)に過剰電流が流れていることを示す過電流検知閾値(Vth2)を有しており、前記電位差(Vs)と前記過電流検知閾値(Vth2)とを比較し、前記電位差(Vs)が前記過電流検知閾値(Vth2)よりも小さいとき、前記駆動信号の通過を許可して前記IGBT素子(21a)をオンする一方、前記電位差(Vs)が前記過電流検知閾値(Vth2)よりも大きいとき、前記駆動信号の通過を停止して前記IGBT素子(21a)をオフするようになっていることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。 The diode built-in IGBT element (20) includes an IGBT sense element (21b) through which a current proportional to a current flowing through the IGBT element (21a) flows.
The diode sense element (22b) having the same structure as the diode element (22a) and having a current proportional to the current flowing through the diode element (22a), and the same structure as the IGBT element (21a) The IGBT sense element (21b) through which a current proportional to the current flowing through the IGBT element (21a) flows is configured as one current sense element (61),
The feedback means (10, 40) passes the drive signal input from the outside and inputs it to the gate of the IGBT element (21a), and a current flows through the diode element (22a). The first diode current detection threshold value (Vth1) is shown, and the potential difference (Vs) between both ends of the sense resistor (30) is input, and this potential difference (Vs) and the first diode current detection threshold value (Vth1) And when the potential difference (Vs) is larger than the first diode current detection threshold value (Vth1), the drive signal is allowed to pass and the IGBT element (21a) is turned on, while the potential difference (Vs ) Is smaller than the first diode current detection threshold (Vth1), the passage of the drive signal is stopped and the IGBT element (21a) is turned off. Has become way,
The IGBT sense element (21b) is connected to the sense resistor (30),
The feedback means (10, 40) has an overcurrent detection threshold value (Vth2) indicating that an excessive current flows through the IGBT element (21a), and the potential difference (Vs) and the overcurrent detection threshold value. (Vth2) is compared, and when the potential difference (Vs) is smaller than the overcurrent detection threshold (Vth2), the drive signal is allowed to pass and the IGBT element (21a) is turned on, while the potential difference ( When the Vs) is larger than the overcurrent detection threshold (Vth2), the drive signal is stopped and the IGBT element (21a) is turned off. The semiconductor device according to any one of the above.
前記フィードバック手段(10、40)は、前記第1ダイオード電流検知閾値(Vth1)と、前記第1ダイオード電流検知閾値(Vth1)よりも大きい第2ダイオード電流検知閾値(Vth1’)とを有しており、前記感温ダイオード素子(50)から入力した前記順方向電圧(Vm)が前記ダイオード内蔵IGBT素子(20)の高温状態を示す温度閾値を超えるとき、前記センス抵抗(30)の両端の電位差(Vs)と前記第2ダイオード電流検知閾値(Vth1’)とを比較するようになっていることを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置。 A temperature-sensitive diode element (50) for outputting a forward voltage (Vm) corresponding to the temperature of heat generated by the operation of the diode-embedded IGBT element (20);
The feedback means (10, 40) includes the first diode current detection threshold value (Vth1) and a second diode current detection threshold value (Vth1 ′) larger than the first diode current detection threshold value (Vth1). When the forward voltage (Vm) input from the temperature sensitive diode element (50) exceeds a temperature threshold value indicating a high temperature state of the diode built-in IGBT element (20), a potential difference between both ends of the sense resistor (30). 5. The semiconductor device according to claim 1, wherein (Vs) is compared with the second diode current detection threshold value (Vth1 ′).
前記フィードバック手段(10、40)は、前記ダイオード内蔵IGBT素子(20)の高温状態を示す温度閾値を有し、前記感温ダイオード素子(50)から入力した前記順方向電圧(Vm)が前記温度閾値を超えないときには、前記電位差(Vs)に関わらず前記駆動信号の通過を許可して前記駆動信号に従って前記IGBT素子(21a)を駆動し、前記順方向電圧(Vm)が前記温度閾値を超えるときには、前記電位差(Vs)を用いたフィードバック制御を行うことを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置。 A temperature-sensitive diode element (50) for outputting a forward voltage (Vm) corresponding to the temperature of heat generated by the operation of the diode-embedded IGBT element (20);
The feedback means (10, 40) has a temperature threshold indicating a high temperature state of the diode built-in IGBT element (20), and the forward voltage (Vm) input from the temperature sensitive diode element (50) is the temperature. When the threshold is not exceeded, the drive signal is allowed to pass regardless of the potential difference (Vs) and the IGBT element (21a) is driven according to the drive signal, and the forward voltage (Vm) exceeds the temperature threshold. 5. The semiconductor device according to claim 1, wherein feedback control using the potential difference (Vs) is performed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011210674A JP5218617B2 (en) | 2007-09-05 | 2011-09-27 | Semiconductor device |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007229959 | 2007-09-05 | ||
JP2007229959 | 2007-09-05 | ||
JP2008096017 | 2008-04-02 | ||
JP2008096017 | 2008-04-02 | ||
JP2011210674A JP5218617B2 (en) | 2007-09-05 | 2011-09-27 | Semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008228356A Division JP4924578B2 (en) | 2007-09-05 | 2008-09-05 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012019550A JP2012019550A (en) | 2012-01-26 |
JP5218617B2 true JP5218617B2 (en) | 2013-06-26 |
Family
ID=41393274
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008228356A Expired - Fee Related JP4924578B2 (en) | 2007-09-05 | 2008-09-05 | Semiconductor device |
JP2011210674A Expired - Fee Related JP5218617B2 (en) | 2007-09-05 | 2011-09-27 | Semiconductor device |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008228356A Expired - Fee Related JP4924578B2 (en) | 2007-09-05 | 2008-09-05 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP4924578B2 (en) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5668499B2 (en) * | 2011-01-27 | 2015-02-12 | 株式会社デンソー | Semiconductor device |
JP5682148B2 (en) * | 2010-06-04 | 2015-03-11 | 株式会社デンソー | Semiconductor device provided with current detection circuit and inverter circuit having the same |
DE102011076610A1 (en) | 2010-06-04 | 2011-12-08 | Denso Corporation | CURRENT SENSOR, INVERTER CIRCUIT AND THIS EXPOSED SEMICONDUCTOR DEVICE |
JP5532062B2 (en) * | 2012-02-13 | 2014-06-25 | 株式会社デンソー | Drive device for reverse conducting switching element |
JP5915232B2 (en) * | 2012-02-14 | 2016-05-11 | 株式会社デンソー | Switching element control circuit and switching element control method |
US9281680B2 (en) * | 2012-02-24 | 2016-03-08 | Mitsubishi Electric Corporation | Power switching circuit |
JP6048003B2 (en) * | 2012-08-30 | 2016-12-21 | トヨタ自動車株式会社 | Semiconductor device in which IGBT and diode are formed on the same semiconductor substrate |
JP2014075582A (en) * | 2012-09-12 | 2014-04-24 | Fuji Electric Co Ltd | Semiconductor device and method of manufacturing semiconductor device |
JP6102354B2 (en) | 2013-03-06 | 2017-03-29 | トヨタ自動車株式会社 | Reverse conducting IGBT |
JP5949646B2 (en) * | 2013-04-10 | 2016-07-13 | 株式会社デンソー | Semiconductor device |
JP5786890B2 (en) * | 2013-04-26 | 2015-09-30 | トヨタ自動車株式会社 | Driving apparatus and switching circuit control method |
JP6024641B2 (en) * | 2013-10-21 | 2016-11-16 | トヨタ自動車株式会社 | Drive control device for semiconductor device |
JP5831528B2 (en) | 2013-10-31 | 2015-12-09 | トヨタ自動車株式会社 | Semiconductor device |
JP5831527B2 (en) | 2013-10-31 | 2015-12-09 | トヨタ自動車株式会社 | Semiconductor device |
JP5949727B2 (en) | 2013-10-31 | 2016-07-13 | トヨタ自動車株式会社 | Power converter |
JP5800006B2 (en) | 2013-10-31 | 2015-10-28 | トヨタ自動車株式会社 | Semiconductor device |
JP2015119594A (en) | 2013-12-19 | 2015-06-25 | トヨタ自動車株式会社 | Drive control device of semiconductor device |
JP5907199B2 (en) | 2014-03-12 | 2016-04-26 | トヨタ自動車株式会社 | Semiconductor device and method for controlling semiconductor device |
JP6070635B2 (en) * | 2014-06-02 | 2017-02-01 | トヨタ自動車株式会社 | Semiconductor device |
JP5979184B2 (en) * | 2014-07-14 | 2016-08-24 | トヨタ自動車株式会社 | Semiconductor device and power conversion device |
JP2016067092A (en) * | 2014-09-24 | 2016-04-28 | 株式会社デンソー | Driving control device |
JP2016149715A (en) * | 2015-02-13 | 2016-08-18 | トヨタ自動車株式会社 | Driving device |
GB2549934A (en) | 2016-04-28 | 2017-11-08 | Reinhausen Maschf Scheubeck | Junction temperature and current sensing |
JP7013668B2 (en) | 2017-04-06 | 2022-02-01 | 富士電機株式会社 | Semiconductor device |
JP7124339B2 (en) | 2018-02-28 | 2022-08-24 | 富士電機株式会社 | semiconductor equipment |
CN117526916B (en) * | 2023-12-29 | 2024-04-05 | 珠海格力电器股份有限公司 | Driving circuit and method for insulated gate bipolar transistor |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07108098B2 (en) * | 1989-01-31 | 1995-11-15 | 三菱電機株式会社 | Power semiconductor module |
JPH03190566A (en) * | 1989-12-15 | 1991-08-20 | Matsushita Electric Works Ltd | Inverter unit |
JP3432708B2 (en) * | 1997-07-31 | 2003-08-04 | 株式会社東芝 | Semiconductor devices and semiconductor modules |
JP4351745B2 (en) * | 1997-09-19 | 2009-10-28 | 株式会社東芝 | Semiconductor device |
JP2003274667A (en) * | 2002-03-14 | 2003-09-26 | Toshiba Corp | Power module for three-phase inverter and three-phase motor drive system |
JP2005057235A (en) * | 2003-07-24 | 2005-03-03 | Mitsubishi Electric Corp | Insulated gate type bipolar transistor, its manufacturing method, and inverter circuit |
JP4799829B2 (en) * | 2003-08-27 | 2011-10-26 | 三菱電機株式会社 | Insulated gate transistor and inverter circuit |
JP2007014059A (en) * | 2005-06-28 | 2007-01-18 | Toyota Motor Corp | Switching circuit |
JP4581930B2 (en) * | 2005-09-09 | 2010-11-17 | 富士電機システムズ株式会社 | Anomaly detection device for power semiconductor elements |
JP2008072848A (en) * | 2006-09-14 | 2008-03-27 | Mitsubishi Electric Corp | Semiconductor device |
-
2008
- 2008-09-05 JP JP2008228356A patent/JP4924578B2/en not_active Expired - Fee Related
-
2011
- 2011-09-27 JP JP2011210674A patent/JP5218617B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4924578B2 (en) | 2012-04-25 |
JP2012019550A (en) | 2012-01-26 |
JP2009268054A (en) | 2009-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5218617B2 (en) | Semiconductor device | |
JP5012737B2 (en) | Semiconductor device | |
US9184158B2 (en) | Semiconductor device having diode-built-in IGBT and semiconductor device having diode-built-in DMOS | |
JP4506808B2 (en) | Semiconductor device | |
US8299539B2 (en) | Semiconductor device having IGBT and FWD on same substrate | |
JP5589042B2 (en) | Semiconductor device | |
JP5267616B2 (en) | Drive control device | |
WO2017130597A1 (en) | Semiconductor device | |
JP2008072848A (en) | Semiconductor device | |
JP6658021B2 (en) | Semiconductor device | |
US7462922B2 (en) | Semiconductor device provided with temperature detection function | |
US9698769B2 (en) | Semiconductor device | |
US9793886B2 (en) | Semiconductor device for high-voltage circuit | |
JP6652173B2 (en) | Semiconductor device | |
JP2008218611A (en) | Semiconductor device | |
JP5534076B2 (en) | Drive control device | |
US20230155015A1 (en) | Semiconductor device and power conversion device | |
JP2007287919A (en) | Semiconductor device with temperature detection function | |
JP2010199149A (en) | Semiconductor device | |
JP7196044B2 (en) | Semiconductor equipment and power conversion equipment | |
KR102229656B1 (en) | Apparatus for controlling operating speed of power semiconductor device and power semiconductor system | |
WO2023199840A1 (en) | Semiconductor device and overcurrent protection device | |
US20230143001A1 (en) | Semiconductor module and failed element determination method therefor | |
US20200161459A1 (en) | Switching element control device | |
KR20210065761A (en) | Apparatus for detecting short circuit of power semiconductor device and power semiconductor system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130218 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5218617 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |