JP7196044B2 - Semiconductor equipment and power conversion equipment - Google Patents

Semiconductor equipment and power conversion equipment Download PDF

Info

Publication number
JP7196044B2
JP7196044B2 JP2019163149A JP2019163149A JP7196044B2 JP 7196044 B2 JP7196044 B2 JP 7196044B2 JP 2019163149 A JP2019163149 A JP 2019163149A JP 2019163149 A JP2019163149 A JP 2019163149A JP 7196044 B2 JP7196044 B2 JP 7196044B2
Authority
JP
Japan
Prior art keywords
switching element
voltage
control
semiconductor device
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019163149A
Other languages
Japanese (ja)
Other versions
JP2021044871A (en
Inventor
順一 坂野
正樹 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Priority to JP2019163149A priority Critical patent/JP7196044B2/en
Publication of JP2021044871A publication Critical patent/JP2021044871A/en
Application granted granted Critical
Publication of JP7196044B2 publication Critical patent/JP7196044B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Description

本発明は、半導体装置の構成とその制御に係り、特に、電力変換装置に搭載される電力用半導体装置に適用して有効な技術に関する。 The present invention relates to the configuration and control of a semiconductor device, and more particularly to a technique effectively applied to a power semiconductor device mounted on a power converter.

DC-DCコンバータやインバータをはじめとする電力変換装置で用いられる電力用半導体スイッチング素子では、信頼性や破壊防止の観点から、印加可能な最大電圧が規定されている。 The maximum voltage that can be applied to power semiconductor switching devices used in power converters such as DC-DC converters and inverters is specified from the viewpoint of reliability and destruction prevention.

このような、電力変換装置では主半導体スイッチング素子のオン、オフの駆動によるスイッチング動作で電流値が変化する。例えば、電流を遮断するターンオフ動作の場合を例に説明すると、制御端子への制御指令で主半導体スイッチング素子が電流を遮断する際に、その単位時間の電流変化量に応じて、回路内のインダクタンスに起電圧が発生するため、電力を制御する主端子間に電源電圧以上の電圧が印加される。 In such a power conversion device, the current value changes due to the switching operation by turning on and off the main semiconductor switching element. For example, in the case of a turn-off operation that cuts off current, when the main semiconductor switching element cuts off the current by a control command to the control terminal, the inductance in the circuit changes according to the amount of current change per unit time. Therefore, a voltage higher than the power supply voltage is applied between the main terminals that control power.

このとき、この起電圧が過大になると、主端子間に素子の耐圧を越えた過電圧が印加され、素子内で耐圧降伏現象が発生し、漏れ電流が過大に増加することになる。このため、こうした状況を回避するよう、ある程度スイッチング動作速度を低く制限し、起電圧を抑えることが一般的である。しかし、単純にスイッチング速度を低く設定すると、過電圧が生じない条件においても、スイッチング速度が低くなるため、スイッチング損失が高くなる傾向にある。 At this time, if the electromotive voltage becomes excessive, an overvoltage exceeding the withstand voltage of the element is applied between the main terminals, a withstand voltage breakdown phenomenon occurs in the element, and the leakage current increases excessively. Therefore, in order to avoid such a situation, it is common to limit the switching operation speed to a certain extent to suppress the electromotive force. However, if the switching speed is simply set low, the switching loss tends to increase even under the condition that no overvoltage occurs, because the switching speed is low.

このような問題を回避する目的で、過電圧が発生する条件においてのみスイッチング速度を低くする方式として、アクティブクランプが広く用いられている。アクティブクランプ(能動クランプ回路)の例としては、例えば、特許文献1のような技術がある。 In order to avoid such problems, active clamping is widely used as a method of reducing the switching speed only under the condition that overvoltage occurs. As an example of an active clamp (active clamp circuit), there is a technique such as that disclosed in Patent Document 1, for example.

この方式は、主端子間にある一定以上の電圧が印加された場合に、制御端子の電圧をオン方向に変化させ、素子に電流を流すことで、スイッチングによる電流の単位時間当たりの変化率を低下、もしくはある一定の値を超えないように制限し、インダクタンスの起電圧を一定の値以下に抑えることで過電圧を防ぐものである。 In this method, when a voltage above a certain level is applied between the main terminals, the voltage at the control terminal is changed in the ON direction, causing current to flow through the element. Overvoltage is prevented by limiting the voltage drop or exceeding a certain value, and suppressing the electromotive voltage of the inductance to a certain value or less.

特開2001-245466号公報JP 2001-245466 A 特開平7-235674号公報JP-A-7-235674

上記特許文献1のような方式では、過電圧を検出する回路が必要で、主半導体スイッチング素子の外部に定電圧ダイオードを組み合わせる回路構成などが用いられる。しかしこうした場合、過電圧の判定電圧ばらつきや、さらに主半導体スイッチング素子の耐圧のばらつきを考慮する必要があり、マージン確保のため、実際の主半導体スイッチング素子で過度な電圧が印加されリーク電流が上昇する電圧に対して、より低い電圧レベルに過電圧を抑制する必要がある。この場合、スイッチング速度は過度に低く設定され、損失が増加することになる。 A system such as that disclosed in Patent Document 1 requires a circuit for detecting overvoltage, and uses a circuit configuration in which a constant voltage diode is combined with the main semiconductor switching element. However, in such cases, it is necessary to consider variations in the judgment voltage for overvoltage and variations in the withstand voltage of the main semiconductor switching element. For voltage, it is necessary to suppress overvoltage to a lower voltage level. In this case, the switching speed is set too low, leading to increased losses.

このため、電力変換装置においては、実際の素子耐圧に至るまでに過電圧を抑制する場合に比べ、スイッチング損失が増加してしまう。そして、スイッチング損失による発熱を抑えるため、導通損失が低いより大面積の主半導体スイッチング素子を用いて全損失を低減する、若しくは、より低熱抵抗の冷却装置により温度上昇を抑制するなどの措置が必要となり、電力変換装置の小型化や効率向上が困難となる。 For this reason, in the power conversion device, switching loss increases compared to the case where the overvoltage is suppressed until reaching the actual breakdown voltage of the element. In addition, in order to suppress heat generation due to switching loss, it is necessary to reduce total loss by using a large-area main semiconductor switching element with low conduction loss, or to suppress temperature rise with a cooling device with lower thermal resistance. As a result, it becomes difficult to reduce the size and improve the efficiency of the power converter.

このような、耐圧ばらつきの影響を低減し、過電圧を抑制しつつ損失を低減する手法としては、例えば、特許文献2のような方式が知られている。この方式では、過電圧により主半導体スイッチング素子の接合終端領域が降伏して生じた漏れ電流を利用し、オン状態にすることで過電圧保護を行うものである。 As a method for reducing the influence of such variations in breakdown voltage and reducing loss while suppressing overvoltage, for example, a method disclosed in Patent Document 2 is known. In this method, overvoltage protection is performed by turning on the leakage current generated by breakdown of the junction termination region of the main semiconductor switching element due to overvoltage.

主半導体スイッチング素子内に過電圧を検出する部位が設けられているため、主半導体スイッチング素子のチップの厚みや不純物濃度など、耐圧の変動に対して過電圧判定する電圧が同様の傾向で変動するため、ばらつきの影響が少なく、主半導体スイッチング素子への耐圧に対する過電圧判定し保護する電圧の余裕を低く設定することができる。 Since a portion for detecting overvoltage is provided in the main semiconductor switching element, the overvoltage judgment voltage fluctuates in the same manner as the breakdown voltage changes due to factors such as the chip thickness and impurity concentration of the main semiconductor switching element. The influence of variation is small, and the margin of the voltage for protection can be set low by judging the overvoltage with respect to the breakdown voltage of the main semiconductor switching element.

しかしながら、特許文献2のような方式の場合、過電圧保護のための制御端子へのオン駆動と、主半導体スイッチング素子のオン、オフの状態を制御する制御回路からのオフ出力とが相反するため、オン状態とするために大きな漏れ電流が必要となる。このため、オン状態とするまでの遅延時間が長くなり、オン駆動が間に合わず過電圧の抑制が困難となる。 However, in the case of the method disclosed in Patent Document 2, the ON drive to the control terminal for overvoltage protection conflicts with the OFF output from the control circuit that controls the ON/OFF state of the main semiconductor switching element. A large leakage current is required to turn on. As a result, the delay time until the on state is increased, and the on-driving cannot be completed in time, making it difficult to suppress the overvoltage.

また、この遅延を防ぐには過大な漏れ電流が必要となるため、この漏れ電流により、高エネルギーの電荷が発生し、素子のゲート酸化膜などへ注入され、主半導体スイッチング素子の信頼性を低下させてしまう可能性がある。 In addition, since excessive leakage current is required to prevent this delay, this leakage current generates high-energy charges that are injected into the gate oxide film of the device, etc., reducing the reliability of the main semiconductor switching device. It may let you.

また、補助駆動回路を用いてこうした問題を改善する方式も開示されているが、補助駆動回路を搭載することによる素子面積の増大や、補助駆動回路の電源に大電流が必要となるなどの別の課題が生じるため、その適用が困難である。 In addition, a method of using an auxiliary drive circuit to improve such problems has been disclosed, but there are other problems such as an increase in the element area due to the installation of the auxiliary drive circuit and the need for a large current for the power supply of the auxiliary drive circuit. is difficult to apply.

そこで、本発明の目的は、半導体スイッチング素子のスイッチング時に素子内に発生する起電圧を抑制可能な信頼性および低損失性に優れた電力用半導体装置およびそれを用いた電力変換装置を提供することにある。 SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a power semiconductor device excellent in reliability and low loss, capable of suppressing an electromotive voltage generated in a semiconductor switching element during switching, and a power converter using the same. It is in.

上記課題を解決するために、本発明は、半導体スイッチング素子と、前記半導体スイッチング素子のゲート端子、およびソース端子またはエミッタ端子に接続され、前記半導体スイッチング素子をオン、オフ制御する制御回路を備え、前記制御回路は、前記ゲート端子、およびソース端子またはエミッタ端子間の制御端子電圧を検知する判定回路と、前記制御端子電圧の電圧値を制御可能なゲート駆動回路を有し、前記判定回路により検知した制御端子電圧の上昇値が所定の閾値を超えた場合、当該検知した制御端子電圧よりもさらに高い制御端子電圧に増加させ、前記半導体スイッチング素子は、絶縁ゲート型スイッチング素子と、前記絶縁ゲート型スイッチング素子と並列接続され、当該絶縁ゲート型スイッチング素子の耐圧より耐圧が低いダイオードとを有し、前記ダイオードの漏れ電流が前記ゲート端子に流入することで、制御端子電圧を増加させることを特徴とする。 In order to solve the above problems, the present invention includes a semiconductor switching element, and a control circuit connected to a gate terminal, a source terminal, or an emitter terminal of the semiconductor switching element for controlling on and off of the semiconductor switching element, The control circuit has a determination circuit for detecting a control terminal voltage between the gate terminal and the source terminal or the emitter terminal, and a gate drive circuit capable of controlling a voltage value of the control terminal voltage, and is detected by the determination circuit. When the increase value of the detected control terminal voltage exceeds a predetermined threshold, the control terminal voltage is increased to a level higher than the detected control terminal voltage, and the semiconductor switching element comprises an insulated gate switching element and an insulated gate switching element. A diode connected in parallel with the switching element and having a lower withstand voltage than the insulated gate type switching element is provided, and leakage current of the diode flows into the gate terminal, thereby increasing the control terminal voltage. do.

本発明によれば、半導体スイッチング素子のスイッチング時に素子内に発生する起電圧を抑制可能な信頼性および低損失性に優れた電力用半導体装置およびそれを用いた電力変換装置を実現することができる。 ADVANTAGE OF THE INVENTION According to the present invention, it is possible to realize a power semiconductor device excellent in reliability and low loss property capable of suppressing an electromotive voltage generated in a semiconductor switching element at the time of switching, and a power converter using the same. .

これにより、電力変換装置の小型化・高効率化が図れる。 As a result, it is possible to reduce the size and improve the efficiency of the power converter.

上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。 Problems, configurations, and effects other than those described above will be clarified by the following description of the embodiments.

本発明の実施例1に係る半導体装置の回路構成を示す図である。1 is a diagram showing a circuit configuration of a semiconductor device according to Example 1 of the present invention; FIG. 図1の半導体装置の動作電圧および電流シーケンスを示す図である。2 is a diagram showing an operating voltage and current sequence of the semiconductor device of FIG. 1; FIG. 図1の主半導体スイッチング素子の断面構造を示す図である。2 is a diagram showing a cross-sectional structure of the main semiconductor switching element of FIG. 1; FIG. 本発明の実施例2に係る主半導体スイッチング素子の断面構造を示す図である。FIG. 5 is a diagram showing a cross-sectional structure of a main semiconductor switching element according to Example 2 of the present invention; 本発明の実施例3に係る半導体装置の構成を示す図である。It is a figure which shows the structure of the semiconductor device which concerns on Example 3 of this invention. 本発明の実施例4に係る電力変換装置の構成を示す図である。It is a figure which shows the structure of the power converter device which concerns on Example 4 of this invention. 本発明の実施例5に係る主半導体スイッチング素子の構成を示す図である。FIG. 10 is a diagram showing the configuration of a main semiconductor switching element according to Example 5 of the present invention;

以下、図面を用いて本発明の実施例を説明する。なお、各図面において同一の構成については同一の符号を付し、重複する部分についてはその詳細な説明は省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In addition, in each drawing, the same configurations are denoted by the same reference numerals, and detailed descriptions of overlapping portions are omitted.

図1から図3を参照して、本発明の実施例1の半導体装置について説明する。図1は、本実施例における半導体装置の回路構成を示す図である。本実施例の半導体装置1は、主半導体スイッチング素子2と、その制御端子であるゲート端子G(6)ならびに、ソース端子S(4)に接続され、これをオン、オフ制御する制御回路3から構成されている。 A semiconductor device according to a first embodiment of the present invention will be described with reference to FIGS. 1 to 3. FIG. FIG. 1 is a diagram showing the circuit configuration of a semiconductor device according to this embodiment. The semiconductor device 1 of this embodiment is connected to a main semiconductor switching element 2, a gate terminal G (6) as its control terminal, and a source terminal S (4). It is configured.

主半導体スイッチング素子2は、絶縁ゲート型スイッチング素子であるn-ch型のパワーMOSFET M1(11)と、その同一半導体チップ内で、ドレイン端子D(5)とカソードを共通とするダイオードDi(12)と、ダイオードDi(12)のアノードとパワーMOSFET M1(11)のゲート端子G(6)の間に、ダイオードDi(12)とアノード端子を接続する方向で設けられたダイオード14と、ダイオードDi(12)のアノード端子とソース端子S(4)の間に接続された抵抗Rs(13)により構成されている。 The main semiconductor switching element 2 consists of an n-ch power MOSFET M1 (11), which is an insulated gate switching element, and a diode Di (12) having a common drain terminal D (5) and a cathode in the same semiconductor chip. ), a diode 14 provided between the anode of the diode Di (12) and the gate terminal G (6) of the power MOSFET M1 (11) in a direction connecting the anode terminal of the diode Di (12) and the diode Di (12) by a resistor Rs (13) connected between the anode terminal of (12) and the source terminal S (4).

さらに、ダイオードDi(12)の耐圧は、パワーMOSFET M1(11)の部分の耐圧に対し、一定量低くなるようにその構造を設定している。また、パワーMOSFET M1(11)に内蔵されるゲート抵抗Rgin(15)がパワーMOSFET M1(11)のゲートとゲート端子G(6)の間に、寄生抵抗もしくは発振防止の制限抵抗のような形で設けられている。 Furthermore, the structure is set so that the withstand voltage of the diode Di (12) is lower than the withstand voltage of the power MOSFET M1 (11) by a certain amount. In addition, the gate resistor Rgin (15) incorporated in the power MOSFET M1 (11) is connected between the gate of the power MOSFET M1 (11) and the gate terminal G (6) in the form of a parasitic resistance or a limiting resistor to prevent oscillation. is provided in

制御回路3は、入力回路21、判定回路22と、MOSFET M2(23)、MOSFET M3(24)、MOSFET M4(25)、ディプレッション型MOSFET M5(26)、及びゲート抵抗Rg(27)からなるゲート駆動回路28から構成されており、電源(Vcc)端子9とSsense端子8間へ印加される電源により動作し、信号入力端子IN7とSsense端子8間への入力信号で、パワーMOSFET M1(11)のオン、オフを制御する。 The control circuit 3 includes an input circuit 21, a judgment circuit 22, a gate composed of a MOSFET M2 (23), a MOSFET M3 (24), a MOSFET M4 (25), a depletion type MOSFET M5 (26), and a gate resistor Rg (27). It is composed of a drive circuit 28 and is operated by a power supply applied between a power supply (Vcc) terminal 9 and an Ssense terminal 8. An input signal between a signal input terminal IN7 and an Ssense terminal 8 drives the power MOSFET M1 (11). on and off.

ここで、電力変換器などでのターンオフ動作により、パワーMOSFET M1(11)のD-S間にダイオードDi(12)の耐圧を越える電圧が印加された場合、ダイオードDi(12)の漏れ電流が上昇し、その電流による抵抗Rsの電圧降下により、漏れ電流がダイオード14を介してパワーMOSFET M1(11)のゲートに流れ、ゲート端子G(6)の電位が増加する方向に変化する。 Here, when a voltage exceeding the withstand voltage of the diode Di (12) is applied between D and S of the power MOSFET M1 (11) due to the turn-off operation of the power converter, etc., the leakage current of the diode Di (12) increases. , due to the voltage drop across the resistor Rs due to the current, a leakage current flows through the diode 14 to the gate of the power MOSFET M1 (11), and the potential of the gate terminal G (6) increases.

このとき、制御回路3は、判定回路22にて、制御端子であるゲート端子G(6)の電位の昇圧の量(「第1の量」)が一定以上であると判定された場合、ゲート駆動回路28により、制御端子電圧Vgをさらに「第2の量」だけ追加で増加させるもう一つの昇圧構造を備えている。 At this time, if the determination circuit 22 determines that the amount of boosting of the potential of the gate terminal G (6), which is the control terminal (“first amount”), is greater than or equal to a certain amount, the control circuit 3 Another boosting scheme is provided by drive circuit 28 to increase the control terminal voltage Vg by an additional "second amount".

これにより、少ないダイオードDi(12)の漏れ電流で、高速に制御端子電圧Vgを一定量まで上昇させることが可能となり、高速かつより高精度に過電圧を抑制することが可能となり、過電圧印加による信頼性の劣化を回避しつつ、素子の損失を低減することが可能となる。 As a result, it is possible to increase the control terminal voltage Vg to a certain amount at high speed with a small amount of leakage current from the diode Di (12), and it is possible to suppress overvoltages at high speed and with higher accuracy. It is possible to reduce the loss of the element while avoiding the deterioration of the properties.

図2に、ターンオフ動作時の本実施例の半導体装置1の動作電圧および電流シーケンスを示す。図2に示すように、電流が遮断される際の制御端子Gの制御端子電圧Vgの減少中に、主端子電圧VdsがダイオードDi(12)の耐圧Vds1を越えることで、制御端子電圧Vgがある一定量ΔV1上昇する。ここでΔV1は、ダイオードDi(12)の漏れ電流が流れ込むことにより、制御回路3のオフ駆動回路に流れ込む電流Ishinkが上昇し、制御回路3の抵抗による電圧降下が上昇することで発生する。 FIG. 2 shows the operating voltage and current sequence of the semiconductor device 1 of this embodiment during the turn-off operation. As shown in FIG. 2, the main terminal voltage Vds exceeds the withstand voltage Vds1 of the diode Di (12) while the control terminal voltage Vg of the control terminal G is decreasing when the current is interrupted, and the control terminal voltage Vg It rises by a certain amount ΔV1. Here, ΔV1 is generated by the leakage current flowing into the diode Di (12), which causes the current Ishink flowing into the off-drive circuit of the control circuit 3 to increase, and the voltage drop due to the resistance of the control circuit 3 to increase.

このΔV1を判定回路22で検出し、ゲート駆動回路28により制御端子電圧VgをさらにΔV2まで追加で増加させている。このとき、制御端子電圧Vgは図2のように増加するが、パワーMOSFET M1(11)の内蔵ゲート抵抗Rgin(15)の電圧降下があるため、半導体チップ内部のパワーMOSFET M1(11)の真性のゲート電圧は、減少の勾配が緩やかとなりスイッチング速度が遅くなるものの、増加するまでは変化させない範囲としている。 The determination circuit 22 detects this ΔV1, and the gate drive circuit 28 additionally increases the control terminal voltage Vg to ΔV2. At this time, the control terminal voltage Vg increases as shown in FIG. Although the slope of the decrease becomes gentle and the switching speed slows down, the gate voltage of is set to a range in which it does not change until it increases.

これにより、パワーMOSFET M1(11)に流れる主電流Idの電流変化率、すなわち電流の勾配は図2中の破線のように減少して、過電圧が防止される。 As a result, the current change rate of the main current Id flowing through the power MOSFET M1 (11), that is, the gradient of the current decreases as indicated by the dashed line in FIG. 2, thereby preventing overvoltage.

また、このΔV1により過電圧判定する際に、ソース端子S(4)-ドレイン端子D(5)間の主端子電圧VdsがダイオードDi(12)の耐圧Vds1に対してある一定の範囲、例えばVds≧Vds1×0.8などのある条件を満たす場合にのみ、過電圧判定するように判定回路22を設定すれば、ノイズなどの影響を排除してより高精度に過電圧判定し、低損失かつ高信頼に主端子に印加される過電圧を制限することが可能となる。 Also, when judging the overvoltage by this ΔV1, the main terminal voltage Vds between the source terminal S (4) and the drain terminal D (5) is within a certain range with respect to the withstand voltage Vds1 of the diode Di (12), for example, Vds≧ If the determination circuit 22 is set to determine overvoltage only when certain conditions such as Vds1×0.8 are met, the effects of noise and the like can be eliminated and overvoltage determination can be performed with higher accuracy, resulting in low loss and high reliability of the main terminal. It is possible to limit the overvoltage applied to

なお、ΔV1の上昇を判定する判定回路22の方式としては、例えばオフ動作時に微分回路で制御端子電圧Vgを微分してVgの勾配が上昇方向となることを検出し、その時点からの制御端子電圧Vgの変化量ΔVを、制御端子電圧Vgの微分値を積分回路で積分して求め、ΔV1の設定値と比較することで、判定するなどがある。 As a method of the judgment circuit 22 for judging the increase of ΔV1, for example, when the control terminal voltage Vg is differentiated by a differentiating circuit at the time of OFF operation, it is detected that the gradient of Vg is in an upward direction, and the control terminal from that time point is detected. The change amount ΔV of the voltage Vg is obtained by integrating the differential value of the control terminal voltage Vg with an integration circuit, and is compared with the set value of ΔV1 for determination.

また、これと等価で簡便な方法として、制御端子電圧Vgの微分値(「第1の量」)が一定値以上となる期間が、一定の時間を越えて継続したことを検知することで判定しても良い。 In addition, as an equivalent and simple method, it is determined by detecting that the period in which the differential value (“first quantity”) of the control terminal voltage Vg is equal to or greater than a certain value continues beyond a certain period of time. You can

制御端子電圧Vgをさらに「第2の量」だけ追加で増加させるゲート駆動回路28の方式としては、制御端子電圧Vgの上昇量が一定以上であると判定された場合、ターンオフ制御時にパワーMOSFET M1(11)のゲートから電荷を放電する電流Ishink1を流すMOSFET M3(24)をオフし、MOSFET M4(25)をオン状態とすることで、より低い電流Ishink2で放電するMOSFET M4(25)、ディプレッション型MOSFET M5(26)からなる電流経路のみに切替え、放電回路の抵抗を高めても良い。 As a method of the gate drive circuit 28 for additionally increasing the control terminal voltage Vg by the "second amount", when it is determined that the amount of increase in the control terminal voltage Vg is a certain amount or more, the power MOSFET M1 is turned off during turn-off control. By turning off the MOSFET M3 (24) that flows the current Ishink1 that discharges the charge from the gate of (11) and turning on the MOSFET M4 (25), the MOSFET M4 (25) that discharges with a lower current Ishink2, depression The resistance of the discharge circuit may be increased by switching only to the current path consisting of the type MOSFET M5 (26).

ここで、ディプレッション型MOSFET M5(26)は,ディプレッション型MOSFETのゲート-ソース間を短絡したもので、定電流素子として機能し、Ishink2の経路の電流を制限するため、Vds≧Vds1の条件においてダイオードDi(12)の漏れ電流を低減できる。 Here, the depletion type MOSFET M5 (26) is a short circuit between the gate and source of the depletion type MOSFET. It functions as a constant current element and limits the current in the path of Ishink2. Di (12) leakage current can be reduced.

また、ダイオードDi(12)の漏れ電流をさらに少なくする方式としては、制御端子電圧Vgの上昇量が一定以上であると判定された場合にMOSFET M3(24)をオフし、MOSFET M4(25)をオンして、MOSFET M4(25)およびディプレッション型MOSFET M5(26)からなる電流経路のみに切替える動作に加え、MOSFET M2(23)をオンさせることで、ダイオードDi(12)からの漏れ電流の代わりに電源Vccから、制御端子電圧Vgを上昇する方向に電流を流し込むことで、制御端子電圧Vgをさらにある一定量追加で増加させても良い。 Further, as a method for further reducing the leakage current of the diode Di (12), the MOSFET M3 (24) is turned off when it is determined that the amount of increase in the control terminal voltage Vg is above a certain level, and the MOSFET M4 (25) is turned off. is turned on to switch to only the current path consisting of MOSFET M4 (25) and depletion type MOSFET M5 (26). Alternatively, the control terminal voltage Vg may be further increased by a certain amount by flowing a current from the power supply Vcc in the direction of increasing the control terminal voltage Vg.

つまり、制御回路3は、例えば主半導体スイッチング素子2のオフ制御時(オフ制御期間中)に制御端子電圧Vgの上昇値が所定の閾値を超えた場合、ゲート駆動回路28に接続された電源(Vcc)から電流を供給する制御および半導体スイッチング素子2のゲートから電荷を放電する放電回路の抵抗値を上昇させる制御の少なくともいずれかの制御を行うことで制御端子電圧Vgの電圧値を増加させる機能を備えて構成される。 In other words, for example, when the control terminal voltage Vg rises above a predetermined threshold during OFF control of the main semiconductor switching element 2 (during the OFF control period), the control circuit 3 controls the power supply ( Vcc) or control to increase the resistance value of the discharge circuit that discharges the charge from the gate of the semiconductor switching element 2, thereby increasing the voltage value of the control terminal voltage Vg. configured with

なお、MOSFET M2(23)をオンすることで、制御端子電圧Vgの上昇量が過大となる場合は、MOSFET M2(23)M2の代わりに、より電流駆動能力の低いMOSFETによるオン側駆動回路を設けて、これにより昇圧しても良い。 If turning on the MOSFET M2 (23) causes an excessive rise in the control terminal voltage Vg, replace the MOSFET M2 (23) M2 with an on-side drive circuit using a MOSFET with a lower current drive capability. may be provided to raise the pressure.

これらにより、少ないダイオードDi(12)の漏れ電流で、より高速に制御端子電圧Vgを一定量まで上昇することが可能となり、より高速かつより高精度に過電圧を抑制することが可能で、信頼性と損失低減をさらに高度に実現することが可能となる。 As a result, it is possible to increase the control terminal voltage Vg to a certain amount at a higher speed with a small amount of leakage current from the diode Di (12). and loss reduction can be achieved to a higher degree.

図3は、図1に示す本実施例の半導体装置1内の主半導体スイッチング素子2の部分断面図であり、パワーMOSFETを例に示している。 FIG. 3 is a partial cross-sectional view of the main semiconductor switching element 2 in the semiconductor device 1 of this embodiment shown in FIG. 1, showing a power MOSFET as an example.

主半導体スイッチング素子32は、ソース電極42、ドレイン電極43、ゲート電極(トレンチゲート電極)41からなる主MOSFET部と、これと共通のドレイン電極とゲート電極に加え、独立のセンス電極51を備えた図1のダイオードDi(12)に相当する部位54を備えている。 The main semiconductor switching element 32 includes a main MOSFET portion comprising a source electrode 42, a drain electrode 43, and a gate electrode (trench gate electrode) 41, a common drain electrode and gate electrode, and an independent sense electrode 51. A portion 54 corresponding to the diode Di (12) in FIG. 1 is provided.

主MOSFET部は、この例ではストライプ構造のトレンチゲートMOSFETとなっており、基板n+層44上のドリフト層であるn-層45に、pチャネル拡散層46、ソース拡散層(n+層)47、pチャネル拡散層46へのソース電極コンタクト部にp+層48を備え、トレンチゲート電極41が、ゲート酸化膜49を介して設けられている。 In this example, the main MOSFET portion is a trench gate MOSFET with a stripe structure. 47 , a p + layer 48 is provided at the source electrode contact portion to the p-channel diffusion layer 46 , and a trench gate electrode 41 is provided via a gate oxide film 49 .

これに対して、ダイオードDiとなる部位54は、pチャネル拡散層46とは直接は接していないp拡散層ps52、センス電極51とp拡散層ps52のコンタクト部となる高濃度のp+層57を備える。 On the other hand, the portion 54 that becomes the diode Di consists of a p diffusion layer ps52 that is not in direct contact with the p-channel diffusion layer 46, and a high-concentration p+ layer 57 that serves as a contact portion between the sense electrode 51 and the p diffusion layer ps52. Prepare.

なお、p拡散層ps52は、pチャネル拡散層46と分離(絶縁)されていれば良く、同一工程でチップ上でのレイアウトパターンを分けて形成しても問題ない。また、トレンチゲート電極も設けられているが、これは主MOSFET部と接続、若しくは、独立して設けられているが、ゲート電位は共通、若しくは、ダイオードDiとなる部位54ではセンス電極51と同電位にしても良い。抵抗Rs55、ダイオード56は絶縁膜上に堆積したポリシリコンなどを用いて形成すればよい。 The p diffusion layer ps52 need only be separated (insulated) from the p-channel diffusion layer 46, and there is no problem even if they are formed in the same process with different layout patterns on the chip. A trench gate electrode is also provided, which is connected to the main MOSFET portion or provided independently, but the gate potential is common, or the same as the sense electrode 51 at the portion 54 that becomes the diode Di. It may be an electric potential. The resistor Rs 55 and the diode 56 may be formed using polysilicon or the like deposited on the insulating film.

ここで、ダイオードDiとなる部位54にはドリフト層(n-層)45より濃度の高いn拡散層53がp拡散層ps52とドリフト層(n-層)45の境界に設けられている。 Here, an n-diffusion layer 53 having a higher concentration than the drift layer (n- layer) 45 is provided at the boundary between the p-diffusion layer ps52 and the drift layer (n- layer) 45 in the portion 54 that becomes the diode Di.

このような構成とすることで、n層による電界強度の上昇で、n層を有さない主MOSFET部に対し、ダイオードDiとなる部位54の耐圧は一定量低下し、ドリフト層(n-層)45の厚みや、その濃度などの変動で主MOSFET部の耐圧が変動しても、高精度に一定量耐圧を低く設定できる。 With such a configuration, the strength of the electric field is increased by the n-layer, and the withstand voltage of the portion 54 that becomes the diode Di is lowered by a certain amount compared to the main MOSFET portion that does not have the n-layer. ) 45, even if the breakdown voltage of the main MOSFET part fluctuates due to fluctuations in the thickness of 45 and its concentration, the breakdown voltage can be set low by a certain amount with high accuracy.

また、この部位54の耐圧を越えた電圧が印加され、漏れ電流が増加した場合でも、n層近傍で漏れ電流が流れるため、漏れ電流による高エネルギーの電子若しくはホールがトレンチゲート電極のゲート酸化膜49に注入され難いため、ダメージを受け難く、高い信頼性が得られる。 In addition, even if a voltage exceeding the withstand voltage of this portion 54 is applied and the leakage current increases, the leakage current flows in the vicinity of the n-layer, so that high-energy electrons or holes due to the leakage current are generated in the gate oxide film of the trench gate electrode. Since it is hard to be injected into 49, it is hard to be damaged and high reliability can be obtained.

なお、ダイオードDiとなる部位54の耐圧を一定量低下させるために、n層の代わりに、p型の拡散層を設けても良い。 Note that a p-type diffusion layer may be provided instead of the n-layer in order to reduce the breakdown voltage of the portion 54 that becomes the diode Di by a certain amount.

また、本実施例では、主半導体スイッチング素子にn-ch型のパワーMOSFET M1(11)を用いる例を示したが、実施例4および実施例5で後述するように、IGBT(絶縁ゲート型バイポーラトランジスタ)を用いても良い。この場合、制御回路3はIGBTのゲート端子とエミッタ端子に接続される。 Further, in this embodiment, an example of using an n-ch type power MOSFET M1 (11) as the main semiconductor switching element is shown. transistor) may be used. In this case, the control circuit 3 is connected to the gate and emitter terminals of the IGBT.

以上説明したように、本実施例の半導体装置1は、主半導体スイッチング素子2と、主半導体スイッチング素子2のゲート端子G(6)、およびソース端子S(4)(またはエミッタ端子)に接続され、主半導体スイッチング素子2をオン、オフ制御する制御回路3を備え、制御回路3は、ゲート端子G(6)、およびソース端子S(4)(またはエミッタ端子)間の制御端子電圧Vgを検知する判定回路22と、制御端子電圧Vgの電圧値を制御可能なゲート駆動回路28を有し、判定回路22により検知した制御端子電圧Vgの上昇値が所定の閾値を超えた場合、当該検知した制御端子電圧Vgよりも高い制御端子電圧に増加させる。 As described above, the semiconductor device 1 of this embodiment is connected to the main semiconductor switching element 2, the gate terminal G(6) of the main semiconductor switching element 2, and the source terminal S(4) (or the emitter terminal). , and a control circuit 3 for controlling on/off of the main semiconductor switching element 2. The control circuit 3 detects the control terminal voltage Vg between the gate terminal G (6) and the source terminal S (4) (or the emitter terminal). and a gate drive circuit 28 capable of controlling the voltage value of the control terminal voltage Vg. The control terminal voltage is increased to be higher than the control terminal voltage Vg.

また、判定回路22は、主半導体スイッチング素子2(パワーMOSFET M1(11))のソース端子S(4)-ドレイン端子D(5)間(またはエミッタ端子-コレクタ端子間)の主端子電圧Vdsを検知し、制御回路3は、判定回路22が検知した主端子電圧Vdsが所定の電圧範囲内であり、かつ、判定回路22が検知した制御端子電圧Vgが所定の閾値を超えた場合、制御端子電圧Vgを増加させる。 Further, the determination circuit 22 determines the main terminal voltage Vds between the source terminal S (4) and the drain terminal D (5) (or between the emitter terminal and the collector terminal) of the main semiconductor switching element 2 (power MOSFET M1 (11)). When the main terminal voltage Vds detected by the determination circuit 22 is within a predetermined voltage range and the control terminal voltage Vg detected by the determination circuit 22 exceeds a predetermined threshold, the control circuit 3 detects that the control terminal Increase the voltage Vg.

これにより、半導体スイッチング素子のスイッチング時に素子内に発生する起電圧を抑制可能な信頼性および低損失性に優れた電力用半導体装置を実現することができる。 As a result, it is possible to realize a power semiconductor device excellent in reliability and low loss, capable of suppressing the electromotive voltage generated in the element when the semiconductor switching element is switched.

図4を参照して、本発明の実施例2の半導体装置について説明する。図4は本発明による半導体装置の主半導体スイッチング素子の断面構造の別の実施形態を示している。 A semiconductor device according to a second embodiment of the present invention will be described with reference to FIG. FIG. 4 shows another embodiment of the cross-sectional structure of the main semiconductor switching element of the semiconductor device according to the present invention.

本実施例では、図4に示すように、主半導体スイッチング素子34のダイオードDiとなる部位62が、MOSFETのトレンチゲート電極41をワイヤボンディングなどで実装接続するためのゲートパッド電極61の下に絶縁膜63を挟んで、高濃度のp+層65、p拡散層(ps層)64を設けて形成されている。 In this embodiment, as shown in FIG. 4, a portion 62 which becomes the diode Di of the main semiconductor switching element 34 is insulated under the gate pad electrode 61 for mounting and connecting the trench gate electrode 41 of the MOSFET by wire bonding or the like. A high-concentration p + layer 65 and a p diffusion layer (ps layer) 64 are provided with a film 63 interposed therebetween.

なお、図4では、ダイオードDiとなる部位62の配線電極のコンタクト部は省略している。本実施例では、ダイオードDiとなる部位62にトレンチゲート電極が形成されていないため、トレンチゲート電極による電界緩和が生じないため、主MOSFET部より耐圧が一定量低下することを利用して、ダイオードDiとなる部位62の耐圧を調整している。もちろん、n層などを設けて耐圧を調整しても良いのは言うまでも無い。 Incidentally, in FIG. 4, the contact portion of the wiring electrode of the portion 62 that becomes the diode Di is omitted. In this embodiment, since the trench gate electrode is not formed in the portion 62 that becomes the diode Di, the electric field relaxation by the trench gate electrode does not occur. The breakdown voltage of the portion 62 that becomes Di is adjusted. Needless to say, the breakdown voltage may be adjusted by providing an n-layer or the like.

また、ダイオードDiとなる部位62の形成領域にトレンチゲート電極が設けられていないため、漏れ電流によるトレンチゲート酸化膜へのダメージも生じない。 In addition, since no trench gate electrode is provided in the formation region of the portion 62 to be the diode Di, the trench gate oxide film is not damaged by leakage current.

さらに、通常は素子を設けないゲートパッド電極下にダイオードDiとなる部位62を設けるため、素子面積の増加が無く、チップサイズを小型化できる。また、高濃度のp+層65を設けることで、ダイオードDiとなる部位62の直列抵抗が低減し、ゲートパッド電極下の広い面積で均一に漏れ電流を流すことができる。 Furthermore, since the portion 62 that becomes the diode Di is provided under the gate pad electrode where no element is normally provided, the chip size can be reduced without increasing the element area. Also, by providing the p+ layer 65 with a high concentration, the series resistance of the portion 62 that becomes the diode Di is reduced, and the leak current can flow uniformly over a wide area under the gate pad electrode.

これにより、漏れ電流の集中による過大な温度上昇に起因する過電圧検出レベル変動や、局所電流集中による配線の劣化などが防止でき、より高精度かつ高信頼に低損失化が実現できる。 As a result, it is possible to prevent overvoltage detection level fluctuations due to excessive temperature rise due to concentration of leak current, deterioration of wiring due to local current concentration, and the like, and to achieve lower loss with higher accuracy and reliability.

なお、言うまでも無いが、本実施例のMOSFETのドレイン部(ドレイン電極43)の構造を、IGBTのコレクタ構造に変更し、ソース部(ソース電極42)の構造を、IGBTのエミッタ構造に変更することで、IGBTの場合においても同様の効果が期待できる。 Needless to say, the structure of the drain portion (drain electrode 43) of the MOSFET of this embodiment is changed to an IGBT collector structure, and the structure of the source portion (source electrode 42) is changed to an IGBT emitter structure. By doing so, a similar effect can be expected in the case of IGBTs.

図5を参照して、本発明の実施例3の半導体装置について説明する。図5は、本発明による半導体装置71の実装の一例であり、主半導体スイッチング素子72にMOSFETを用いた場合を例に、3端子のパッケージに本発明の半導体装置を実装したものである。 A semiconductor device according to a third embodiment of the present invention will be described with reference to FIG. FIG. 5 shows an example of mounting a semiconductor device 71 according to the present invention, in which the semiconductor device according to the present invention is mounted in a three-terminal package, taking as an example the case where a MOSFET is used as the main semiconductor switching element 72 .

主半導体スイッチング素子72のソース端子S(77)に接続された回路パターン75上に、制御回路73と電源回路74を集積化したICチップ81が配置され、さらに、ボンディングワイヤ76により、ドレイン端子D(78)の電位が制御回路73および電源回路74に供給される構成となっている。 An IC chip 81 integrated with a control circuit 73 and a power supply circuit 74 is arranged on a circuit pattern 75 connected to the source terminal S (77) of the main semiconductor switching element 72, and a bonding wire 76 connects the drain terminal D. The potential of (78) is supplied to the control circuit 73 and the power supply circuit 74. FIG.

ここで、電源回路74は主半導体スイッチング素子72のドレイン-ソース間電圧から制御回路73への電源電圧を生成する回路である。 Here, the power supply circuit 74 is a circuit that generates a power supply voltage to the control circuit 73 from the drain-source voltage of the main semiconductor switching element 72 .

本実施例の半導体装置71は、ゲート端子G(79)への信号印加で、主電流がオン、オフ制御される。このような構成とすることで、広く用いられている従来素子と同一の構成および機能の使い勝手の良い3端子の形態で、本発明の目的とする機能を提供できる。 In the semiconductor device 71 of this embodiment, the main current is on/off controlled by applying a signal to the gate terminal G (79). By adopting such a configuration, it is possible to provide the intended function of the present invention in the form of a convenient three-terminal configuration and function that are the same as those of a widely used conventional element.

また、主半導体スイッチング素子72、制御回路73、電源回路74を同一パッケージに実装することで、寄生の配線インダクタンスによるノイズの影響を避け、高精度に制御端子電圧Vgの電圧上昇量を判定でき、本発明の機能を高精度に実現できる。 In addition, by mounting the main semiconductor switching element 72, the control circuit 73, and the power supply circuit 74 in the same package, the influence of noise due to parasitic wiring inductance can be avoided, and the voltage rise amount of the control terminal voltage Vg can be determined with high accuracy. The functions of the present invention can be realized with high precision.

図6を参照して、本発明の実施例4の電力変換装置について説明する。図6は本発明による半導体装置を用いた電力変換装置の実施形態である。実施例5(図7)で後述するように、主半導体スイッチング素子131にIGBTを用いた場合の3相インバータ101を例に示している。 A power converter according to a fourth embodiment of the present invention will be described with reference to FIG. FIG. 6 shows an embodiment of a power converter using a semiconductor device according to the present invention. As will be described later in Embodiment 5 (FIG. 7), a three-phase inverter 101 using IGBTs as main semiconductor switching elements 131 is shown as an example.

本実施例の電力変換装置(3相インバータ)101は、論理部102の指令により、DC電源105から負荷106に電力を供給するU相107、V相108、W相109の主回路からなるインバータであり、U相107の主回路でその詳細を示すように、本発明の半導体装置111および121が上下アームに設けられた構成である。 The power converter (three-phase inverter) 101 of this embodiment is an inverter composed of main circuits of a U-phase 107, a V-phase 108, and a W-phase 109 that supply power from a DC power supply 105 to a load 106 according to a command from a logic unit 102. , and semiconductor devices 111 and 121 of the present invention are provided on the upper and lower arms, as shown in detail in the main circuit of U-phase 107 .

この半導体装置111,121の基本的な構成と機能は、先に説明したパワーMOSFETを用いた場合と同様であるが、主半導体スイッチング素子112,122がIGBTのため、漏れ電流により過電圧を検出するためのIGBT内に設けられたダイオードDi141には、直列にIGBTのコレクタ側pn接合によるダイオード145がそのカソードを対向させて接続されている。 The basic configuration and functions of these semiconductor devices 111 and 121 are the same as in the case of using the power MOSFET described above. A diode Di 141 provided in the IGBT for the IGBT is connected in series with a diode 145 formed by a pn junction on the collector side of the IGBT with its cathode facing each other.

この場合も、ダイオードDi141の耐圧をIGBT部よりもある一定量だけ低く設定すれば、パワーMOSFETを用いた場合と同様の効果が得られる。また、この場合、IGBTに並列接続されるダイオードDi136の耐圧も、ダイオードDi141の耐圧より高く設定することで、IGBTに並列接続されるダイオードへの過電圧印加も防止できる。 Also in this case, if the withstand voltage of the diode Di141 is set lower than that of the IGBT section by a certain amount, the same effect as in the case of using the power MOSFET can be obtained. Further, in this case, by setting the withstand voltage of the diode Di136 connected in parallel to the IGBT to be higher than the withstand voltage of the diode Di141, application of overvoltage to the diode connected in parallel to the IGBT can be prevented.

図7を参照して、本発明の実施例5の半導体装置について説明する。図7は、主半導体スイッチング素子131を構成するIGBT、ダイオードDi、抵抗素子の全てを1チップに集積した例である。 A semiconductor device according to a fifth embodiment of the present invention will be described with reference to FIG. FIG. 7 shows an example in which all of the IGBTs, diodes Di, and resistance elements that constitute the main semiconductor switching element 131 are integrated on one chip.

なお、図7に示すように、全てを1チップに集積することも可能であるが、IGBT135とダイオードDi141の部分は同一チップに集積化されている必要が有るものの、その他の部位は一部を別の素子と組み合わせて構成することも可能である。 As shown in FIG. 7, it is possible to integrate all of them on one chip, but the IGBT 135 and the diode Di 141 must be integrated on the same chip, but other parts are partially integrated. It is also possible to configure it in combination with another element.

図7のような構成とすることで、ターンオフしたIGBT135に印加される主回路の寄生インダクタンスLs(図6参照)の起電圧サージや、ターンオンしたIGBT135の対アームのIGBTに並列に設けられたダイオードの逆回復動作時の寄生インダクタンスLsの起電圧サージ、さらには負荷短絡や、上下アーム短絡発生時の保護動作による大電流遮断での電圧サージ、などの過電圧が印加される場合に、より少ない半導体スイッチング素子の漏れ電流で高精度に過電圧を検出し、制御端子電圧Vgを適切な量上昇させることで、主半導体スイッチング素子への過電圧印加を防止できる。 With the configuration shown in FIG. 7, the electromotive voltage surge of the parasitic inductance Ls (see FIG. 6) of the main circuit applied to the turned-off IGBT 135 and the diode provided in parallel with the IGBT on the opposite arm of the turned-on IGBT 135 When overvoltage is applied such as electromotive voltage surge of parasitic inductance Ls during reverse recovery operation, load short circuit, and voltage surge due to high current cutoff due to protection operation when upper and lower arm short circuit occurs, less semiconductor Overvoltage can be prevented from being applied to the main semiconductor switching element by detecting the overvoltage with high accuracy from the leakage current of the switching element and increasing the control terminal voltage Vg by an appropriate amount.

このように、本発明の半導体装置を用いることで、スイッチング時に主回路の寄生インダクタンスLs103(図6)で発生する起電圧が、電圧を適切な範囲となるよう、高速かつ高精度にスイッチング動作を制御でき、簡素な構成でありながら、より信頼性が高く、低損失で小型な電力変換装置を提供することが可能となる。 In this way, by using the semiconductor device of the present invention, the electromotive voltage generated by the parasitic inductance Ls103 (FIG. 6) of the main circuit during switching can be controlled at high speed and with high accuracy so that the voltage is within an appropriate range. It is possible to provide a power converter that is controllable, has a simple configuration, and is highly reliable, low-loss, and small.

以上、本発明による半導体装置ならびにそれを用いた電力変換装置における、主半導体スイッチング素子の過電圧を低損失かつ適切に制御する方式を説明した。言うまでも無いが、本方式は上記で説明した以外の他の種類の電力用スイッチング素子や、他の電力変換システムにおいても適用可能である。例えば、DC-DCコンバータに適用する場合には、電流をオン、オフするスイッチング素子に加え、ダイオード整流動作を低損失する際に広く用いられる、同期整流回路のMOSFETの逆回復動作等においても同様の効果が期待できる。 In the above, the semiconductor device according to the present invention and the method for appropriately controlling the overvoltage of the main semiconductor switching element in the power conversion device using the same with low loss have been described. Needless to say, the method can be applied to other types of power switching elements than those described above, and to other power conversion systems. For example, when applied to a DC-DC converter, in addition to the switching element that turns the current on and off, the same is true for the reverse recovery operation of the MOSFET of the synchronous rectifier circuit, which is widely used to reduce the loss of the diode rectification operation. effect can be expected.

なお、本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば上記した実施形態は、本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明したすべての構成を備えるものに限定されるものではない。ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることも可能である。 In addition, the present invention is not limited to the above-described embodiments, and includes various modifications. For example, the above-described embodiments have been described in detail in order to explain the present invention in an easy-to-understand manner, and are not necessarily limited to those having all the configurations described. A part of the configuration of one embodiment can be replaced with the configuration of another embodiment, and it is also possible to add the configuration of another embodiment to the configuration of one embodiment. Moreover, it is also possible to add, delete, or replace a part of the configuration of each embodiment with another configuration.

1,31,71,111,121…半導体装置
2,32,34,72,112,122,131…主半導体スイッチング素子
3,33,73,113,123…制御回路
4,77…ソース端子S
5,78…ドレイン端子D
6,79,134…ゲート端子G
7…信号入力端子
8…Ssense端子
9…電源(Vcc)端子
11…パワーMOSFET
12,54,62,141…ダイオード(Di)
13,55,142…抵抗
14,56,143…ダイオード
15,144…内蔵ゲート抵抗
21…入力回路
22…判定回路
23,24,25…MOSFET
26…ディプレッション型MOSFET
27…ゲート抵抗Rg
28…ゲート駆動回路
41…ゲート電極(トレンチゲート電極)
42…ソース電極
43…ドレイン電極
44…基板n+層
45…ドリフト層(n-層)
46…pチャネル拡散層
47…ソース拡散層(n+層)
48,57,65…p+層
49…ゲート酸化膜
51…センス電極
52,64…p拡散層(ps層)
53…n拡散層
61…ゲートパッド電極
63…絶縁膜
74…電源回路
75…回路パターン
76…ボンディングワイヤ
81…ICチップ
101…電力変換装置(3相インバータ)
102…論理部
103…(主回路の)寄生インダクタンスLs
104…平滑コンデンサ
105…DC電源
106…負荷
107,108,109…インバータ主回路(U相,V相,W相)
132…エミッタ端子
133…コレクタ端子
135…IGBT
136…並列ダイオード
145…コレクタ側pnダイオード
1, 31, 71, 111, 121... semiconductor device 2, 32, 34, 72, 112, 122, 131... main semiconductor switching element 3, 33, 73, 113, 123... control circuit 4, 77... source terminal S
5, 78... Drain terminal D
6, 79, 134 --- Gate terminal G
7... Signal input terminal 8... Ssense terminal 9... Power supply (Vcc) terminal 11... Power MOSFET
12, 54, 62, 141... Diodes (Di)
DESCRIPTION OF SYMBOLS 13,55,142... Resistor 14,56,143... Diode 15,144... Built-in gate resistance 21... Input circuit 22... Judgment circuit 23, 24, 25... MOSFET
26 Depletion type MOSFET
27 Gate resistance Rg
28... Gate drive circuit 41... Gate electrode (trench gate electrode)
42... Source electrode 43... Drain electrode 44... Substrate n+ layer 45... Drift layer (n- layer)
46... p-channel diffusion layer 47... source diffusion layer (n+ layer)
48, 57, 65 p+ layer 49 gate oxide film 51 sense electrode 52, 64 p diffusion layer (ps layer)
53...n diffusion layer 61...gate pad electrode 63...insulating film 74...power supply circuit 75...circuit pattern 76...bonding wire 81...IC chip 101...power converter (three-phase inverter)
102... Logic part 103... Parasitic inductance Ls (of the main circuit)
104... Smoothing capacitor 105... DC power supply 106... Load 107, 108, 109... Inverter main circuit (U phase, V phase, W phase)
132... Emitter terminal 133... Collector terminal 135... IGBT
136... Parallel diode 145... Collector side pn diode

Claims (10)

半導体スイッチング素子と、
前記半導体スイッチング素子のゲート端子、およびソース端子またはエミッタ端子に接続され、前記半導体スイッチング素子をオン、オフ制御する制御回路を備え、
前記制御回路は、前記ゲート端子、およびソース端子またはエミッタ端子間の制御端子電圧を検知する判定回路と、前記制御端子電圧の電圧値を制御可能なゲート駆動回路を有し、
前記判定回路により検知した制御端子電圧の上昇値が所定の閾値を超えた場合、当該検知した制御端子電圧よりもさらに高い制御端子電圧に増加させ
前記半導体スイッチング素子は、絶縁ゲート型スイッチング素子と、前記絶縁ゲート型スイッチング素子と並列接続され、当該絶縁ゲート型スイッチング素子の耐圧より耐圧が低いダイオードとを有し、
前記ダイオードの漏れ電流が前記ゲート端子に流入することで、制御端子電圧を増加させることを特徴とする半導体装置。
a semiconductor switching element;
A control circuit connected to the gate terminal and the source terminal or the emitter terminal of the semiconductor switching element and controlling on and off of the semiconductor switching element,
The control circuit has a determination circuit that detects a control terminal voltage between the gate terminal and the source terminal or the emitter terminal, and a gate drive circuit that can control the voltage value of the control terminal voltage,
When the increase value of the control terminal voltage detected by the determination circuit exceeds a predetermined threshold, the control terminal voltage is increased to be higher than the detected control terminal voltage ,
the semiconductor switching element includes an insulated gate switching element and a diode connected in parallel with the insulated gate switching element and having a lower withstand voltage than the insulated gate switching element;
1. A semiconductor device according to claim 1, wherein leakage current of said diode flows into said gate terminal, thereby increasing a control terminal voltage .
請求項に記載の半導体装置であって、
前記絶縁ゲート型スイッチング素子は、MOSFETまたはIGBTであることを特徴とする半導体装置。
The semiconductor device according to claim 1 ,
A semiconductor device, wherein the insulated gate switching element is a MOSFET or an IGBT.
請求項1に記載の半導体装置であって、
前記制御回路は、前記判定回路が検知した制御端子電圧の電圧の勾配が所定の閾値を超えた状態が一定時間継続した場合、制御端子電圧を増加させることを特徴とする半導体装置。
The semiconductor device according to claim 1,
The semiconductor device, wherein the control circuit increases the control terminal voltage when a voltage gradient of the control terminal voltage detected by the determination circuit continues to exceed a predetermined threshold value for a certain period of time.
請求項1に記載の半導体装置であって、
前記制御回路は、前記半導体スイッチング素子のオフ制御時に前記制御端子電圧の上昇値が所定の閾値を超えた場合、前記ゲート駆動回路に接続された電源から電流を供給する制御および前記半導体スイッチング素子のゲートから電荷を放電する放電回路の抵抗値を上昇させる制御の少なくともいずれかの制御を行うことで前記制御端子電圧の電圧値を増加させることを特徴とする半導体装置。
The semiconductor device according to claim 1,
The control circuit controls the supply of current from a power supply connected to the gate drive circuit and turns off the semiconductor switching element when the increase value of the control terminal voltage exceeds a predetermined threshold during OFF control of the semiconductor switching element. A semiconductor device, wherein the voltage value of the control terminal voltage is increased by performing at least one of control to increase a resistance value of a discharge circuit that discharges charges from a gate.
請求項に記載の半導体装置であって、
前記半導体スイッチング素子は、トレンチゲート電極を有し、
前記ダイオードは、前記トレンチゲート電極のチャネル幅方向の一部に形成されており、その部位のチャネル拡散層とドリフト層の境界に、n型もしくはp型の電導型の高濃度の拡散層を有することを特徴とする半導体装置。
The semiconductor device according to claim 1 ,
The semiconductor switching element has a trench gate electrode,
The diode is formed in a portion of the trench gate electrode in the channel width direction, and has a high-concentration diffusion layer of n-type or p-type conductivity at the boundary between the channel diffusion layer and the drift layer at that portion. A semiconductor device characterized by:
請求項に記載の半導体装置であって、
前記ダイオードは、ゲートパッド電極の下部に配置されていることを特徴とする半導体装置。
The semiconductor device according to claim 1 ,
The semiconductor device according to claim 1, wherein the diode is arranged under the gate pad electrode.
請求項1に記載の半導体装置であって、
前記半導体スイッチング素子と前記制御回路が同一の実装構造内に集積化されていることを特徴とする半導体装置。
The semiconductor device according to claim 1,
A semiconductor device, wherein the semiconductor switching element and the control circuit are integrated within the same mounting structure.
請求項に記載の半導体装置であって、
前記制御回路の電源を前記半導体スイッチング素子の端子電圧から生成する電源回路が同一の実装構造内に集積化されていることを特徴とする半導体装置。
The semiconductor device according to claim 7 ,
A semiconductor device, wherein a power supply circuit for generating a power supply for said control circuit from a terminal voltage of said semiconductor switching element is integrated within the same mounting structure.
半導体スイッチング素子と、
前記半導体スイッチング素子のゲート端子、およびソース端子またはエミッタ端子に接続され、前記半導体スイッチング素子をオン、オフ制御する制御回路を備え、
前記制御回路は、前記ゲート端子、およびソース端子またはエミッタ端子間の制御端子電圧を検知する判定回路と、前記制御端子電圧の電圧値を制御可能なゲート駆動回路を有し、
前記判定回路により検知した制御端子電圧の上昇値が所定の閾値を超えた場合、当該検知した制御端子電圧よりもさらに高い制御端子電圧に増加させ、
前記判定回路は、前記半導体スイッチング素子のソース端子-ドレイン端子間またはエミッタ端子-コレクタ端子間の主端子電圧を検知し、
前記制御回路は、前記判定回路が検知した主端子電圧が所定の電圧範囲内であり、かつ、前記判定回路が検知した制御端子電圧が所定の閾値を超えた場合、制御端子電圧を増加させることを特徴とする半導体装置。
a semiconductor switching element;
A control circuit connected to the gate terminal and the source terminal or the emitter terminal of the semiconductor switching element and controlling on and off of the semiconductor switching element,
The control circuit has a determination circuit that detects a control terminal voltage between the gate terminal and the source terminal or the emitter terminal, and a gate drive circuit that can control the voltage value of the control terminal voltage,
When the increase value of the control terminal voltage detected by the determination circuit exceeds a predetermined threshold, the control terminal voltage is increased to be higher than the detected control terminal voltage,
the determination circuit detects a main terminal voltage between the source terminal and the drain terminal or between the emitter terminal and the collector terminal of the semiconductor switching element;
The control circuit increases the control terminal voltage when the main terminal voltage detected by the determination circuit is within a predetermined voltage range and the control terminal voltage detected by the determination circuit exceeds a predetermined threshold. A semiconductor device characterized by:
請求項1からのいずれか1項に記載の半導体装置を用いることを特徴とする電力変換装置。 A power conversion device using the semiconductor device according to claim 1 .
JP2019163149A 2019-09-06 2019-09-06 Semiconductor equipment and power conversion equipment Active JP7196044B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019163149A JP7196044B2 (en) 2019-09-06 2019-09-06 Semiconductor equipment and power conversion equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019163149A JP7196044B2 (en) 2019-09-06 2019-09-06 Semiconductor equipment and power conversion equipment

Publications (2)

Publication Number Publication Date
JP2021044871A JP2021044871A (en) 2021-03-18
JP7196044B2 true JP7196044B2 (en) 2022-12-26

Family

ID=74864380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019163149A Active JP7196044B2 (en) 2019-09-06 2019-09-06 Semiconductor equipment and power conversion equipment

Country Status (1)

Country Link
JP (1) JP7196044B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218675A (en) 2002-01-22 2003-07-31 Hitachi Ltd Driving device for semiconductor device and power converting device using the same
JP2016086490A (en) 2014-10-24 2016-05-19 株式会社日立製作所 Semiconductor driver and power converter using the same
JP2019033144A (en) 2017-08-07 2019-02-28 株式会社 日立パワーデバイス Semiconductor device and alternator using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218675A (en) 2002-01-22 2003-07-31 Hitachi Ltd Driving device for semiconductor device and power converting device using the same
JP2016086490A (en) 2014-10-24 2016-05-19 株式会社日立製作所 Semiconductor driver and power converter using the same
JP2019033144A (en) 2017-08-07 2019-02-28 株式会社 日立パワーデバイス Semiconductor device and alternator using the same

Also Published As

Publication number Publication date
JP2021044871A (en) 2021-03-18

Similar Documents

Publication Publication Date Title
US9106156B2 (en) Power semiconductor device
JP5267616B2 (en) Drive control device
JP6407455B2 (en) Semiconductor device
JP4644730B2 (en) Semiconductor device and power conversion device using the same
JP5304416B2 (en) Power conversion circuit
JP6406464B2 (en) Insulated gate semiconductor device
JP2014130909A (en) Semiconductor device for electric power
JP2020053466A (en) Semiconductor device
JP2004014547A (en) Semiconductor device and capacitance regulating circuit
JP5925364B2 (en) Power semiconductor device
US8017996B2 (en) Semiconductor device, and energy transmission device using the same
US9252137B2 (en) Semiconductor substrate and semiconductor chip
JP2019193406A (en) Gate drive circuit and gate drive method
US8570780B2 (en) Semiconductor device
JP2021034506A (en) Semiconductor device and inverter
JP2019106409A (en) Semiconductor device and manufacturing method of the same
US20060027917A1 (en) Component arrangement having an evaluation circuit for detecting wear on connections
JP7002431B2 (en) Semiconductor device
JP5534076B2 (en) Drive control device
JP4857814B2 (en) Motor drive device
KR20110027959A (en) Mos gate power semiconductor device
US5563435A (en) Insulated gate type semiconductor device having built-in protection circuit
US9397207B2 (en) Gated thyristor power device
JP7196044B2 (en) Semiconductor equipment and power conversion equipment
JP4853928B2 (en) Control device and control method for silicon carbide static induction transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221214

R150 Certificate of patent or registration of utility model

Ref document number: 7196044

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350