JP5215028B2 - 駆動回路及び駆動方法 - Google Patents
駆動回路及び駆動方法 Download PDFInfo
- Publication number
- JP5215028B2 JP5215028B2 JP2008118392A JP2008118392A JP5215028B2 JP 5215028 B2 JP5215028 B2 JP 5215028B2 JP 2008118392 A JP2008118392 A JP 2008118392A JP 2008118392 A JP2008118392 A JP 2008118392A JP 5215028 B2 JP5215028 B2 JP 5215028B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- voltage
- counter electrode
- segment
- display element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 16
- 238000004040 coloring Methods 0.000 claims description 44
- 239000003990 capacitor Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 16
- 230000002159 abnormal effect Effects 0.000 description 13
- 238000005513 bias potential Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 4
- 239000004986 Cholesteric liquid crystals (ChLC) Substances 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000012530 fluid Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
そこで、複数のセグメント素子の列電極への接続線と、列電極への電位を印加する駆動回路を共通化することが考えられる。
また、このとき、7セグメント表示素子4と同様に、7セグメント表示素子3の表示電極3a、3c〜3gには、+Vボルトの電位が印加される。7セグメント表示素子3の表示電極3bには、0ボルトの電位が印加される。
+Vボルトを印加されたセグメント線に接続された表示素子に印加される電圧V1は、対向電極から表示電極への方向(着色方向)に、+V×(ΣCg/(ΣCv+ΣCg))ボルトである。また、0ボルトを印加されたセグメント線に接続された表示素子に印加される電圧V2は、表示電極から対向電極への方向(消色方向)に、+V×(ΣCv/(ΣCv+ΣCg))ボルトである。
このように、対向電極駆動回路2aが出力をハイ・インピーダンスの状態にすると、セグメント線に印加される電位に依存して、対向電極5aの電位が変化し、異常着色又は異常消色が発生する。
前記表示素子それぞれに対して着色するか消色するかを定める信号に基づいて、第1の電圧及び接地電圧のいずれか一方を選択し、選択した電圧を前記表示電極に印加する表示電極駆動回路と、表示切替え対象の前記セグメント表示素子を着色するか消色するかを定める信号に基づいて、前記第1の電圧及び接地電圧のいずれか1つ選択し、選択した電圧を表示切替え対象の前記セグメント表示素子の対向電極に印加し、表示切替え対象外の前記セグメント表示素子の対向電極に対して前記セグメント表示素子の表示状態を維持する第2の電圧を印加する、前記複数のセグメント表示素子ごとに設けられる対向電極駆動回路と、を備えることを特徴とする駆動回路である。
また、表示電極に電圧を印加する表示電極駆動回路、及び表示電極駆動回路と表示電極とを接続する接続線を共通化することにより、表示電極駆動回路及び接続線の実装面積を削減することができ、生産コストを削減することが可能となる。
着色動作閾値電圧Vonは、対向電極5aに0ボルトの電位を印加し、表示電極3a〜3gに印加される表示素子が着色動作をするときの最小電位である。消色動作閾値Voffボルトは、表示電極3a〜3gに0ボルトの電位を印加し、対向電極5aに印加される表示素子が消色動作をするときの最小電位である。
バイアス電位Vbは、斜線で図示される範囲、すなわち、Vonボルト以下且つ(+V−Voff)ボルト以上の電圧が選択される。
上記表示電極駆動回路1は、入力端子Aから「H」(High:電源電位)レベルの信号が入力されると、出力端子Bから「L」(Low:0ボルト)レベルの信号が出力される。また、表示電極駆動回路1は、入力端子Aから「L」レベルの信号が入力されると、出力端子Bから「H」レベルの信号が出力される。
NANDゲート21は、入力端子Cと非選択端子Eとから入力される信号に対して、否定論理積を演算して、PMOSトランジスタ23のゲートに出力する。NORゲート22は、入力端子Cから信号が入力され、非選択端子Eの反転信号が入力され、入力された2つの信号の否定論理和を演算して、NMOSトランジスタ24のゲートに出力する。
PMOSトランジスタ25は、ソースにバイアス電位(+Vbボルト)が印加され、ドレインが接続点S1に接続され、ゲートが非選択端子Eに接続される。出力端子Dは、接続点Sに接続される。
非選択端子Eに「L」レベルの信号が入力されると、入力端子Cに入力される信号に関わらず、PMOSトランジスタ23は、ゲートに「H」レベルの信号が入力され、オフ状態となり、NMOSトランジスタ24は、ゲートに「L」レベルの信号が入力され、それぞれオフ状態となる。非選択端子Eに「L」レベルの信号が入力されると、PMOSトランジスタ25は、ゲートに「L」レベルの信号が入力され、オン状態となる。これにより、接続点S1の電位が+Vbボルトになり、+Vbボルトの電位が出力端子Dから出力される。
NANDゲート21は、入力端子Cと非選択端子Eとから入力される信号に対して、否定論理積を演算して、PMOSトランジスタ23のゲートに出力する。NORゲート22は、入力端子Cから信号が入力され、非選択端子Eの反転信号が入力され、入力された2つの信号の否定論理和を演算して、NMOSトランジスタ24のゲートに出力する。
抵抗26は、一方に電源電位(+Vボルト)が印加され、他方が接続点S2に接続される。抵抗27は、一方が接地され、他方が接続点S2に接続される。
非選択端子Eに「L」レベルの信号が入力されると、入力端子Cに入力される信号に関わらず、PMOSトランジスタ23のゲートには、「H」レベルの信号が入力され、NMOSトランジスタ24のゲートには、「L」レベルの信号が入力される。これにより、PMOSトランジスタ23及びNMOSトランジスタ24はオフ状態となる。このとき、接続点S2の電位は、抵抗26、27の抵抗値の比により、+Vボルトが分圧された電位となる。なお、抵抗26、27の抵抗値は、分圧された電圧がVbボルトとなる値が予め設定される。その結果、接続点S2の電位は、+Vbボルトになり、+Vbボルトの電位が出力端子Dから出力される。
なお、表示電極駆動回路1a〜1gは、表示電極駆動回路1で構成され、対向電極駆動回路2a、2bは、対向電極駆動回路2又は対向電極駆動回路2Aで構成される。また、表示電極駆動回路1a〜1gへの入力信号、及び対向電極駆動回路2a、2bへの入力信号は、表示装置100の外部から、表示する数字に対応した信号が入力される。
このとき、一の桁の7セグメント表示素子4を非選択状態にするため、対向電極駆動回路9bは、非選択端子Eに「L」レベルの信号が入力され、出力端子Dから+Vbボルトの電位が出力される。
このとき、十の桁の7セグメント表示素子3を非選択状態にするために対向電極駆動回路2aは、非選択端子Eに「L」レベルの信号が入力され、出力端子Dから+Vbボルトの電位が出力される。
以上、動作(ハ)、(ニ)の着色・消色動作により、一の桁の7セグメント表示素子4は、「6」を表示する。
このように、対向電極駆動回路2又は対向電極駆動回路2Aを用いて、表示状態の更新対象以外の7セグメント表示素子の表示状態を保持することができる。更に、時分割で選択したセグメント表示素子3、4に電圧を印加して、表示変更を行うことが可能となる。
また、本発明に記載の第1の入力端子は、入力端子Aに対応し、本発明に記載の第1の出力端子は、出力端子Bに対応し、本発明に記載の第1のPMOSトランジスタは、PMOSトランジスタ11に対応し、本発明に記載の第1のNMOSトランジスタは、NMOSトランジスタ12に対応する。
1c…表示電極駆動回路、1d…表示電極駆動回路、1e…表示電極駆動回路
1f…表示電極駆動回路、1g…表示電極駆動回路
2…対向電極駆動回路、2A…対向電極駆動回路、
2a…対向電極駆動回路、2b…対向電極駆動回路
3…7セグメント表示素子、3a…表示電極、3b…表示電極、3c…表示電極
4…7セグメント表示素子、4a…表示電極、4b…表示電極、4c…表示電極
5a…対向電極、5b…対向電極
6…電源端子、7…電源端子、8…オープン端子
9a…対向電極駆動回路、9b…対向電極駆動回路
11…PMOSトランジスタ、12…NMOSトランジスタ
21…NANDゲート、22…NORゲート、23…PMOSトランジスタ
24…NMOSトランジスタ、25…PMOSトランジスタ、
26…抵抗、27…抵抗
A…入力端子、B…出力端子、C…入力端子、D…出力端子、E…非選択端子
Claims (4)
- 印加する電圧の電位差で着色及び消色を切替える表示メモリ性を有する複数の表示素子と、前記複数の表示素子それぞれに電圧を印加する複数の表示電極と、前記複数の表示素子に共通の対向電極とを備えるセグメント表示素子を複数有し、前記セグメント表示素子それぞれの対応する表示電極が共通接続され、前記複数のセグメント表示素子のうち1つのセグメント表示素子を時分割で順に電圧を印加して着色及び消色させる表示装置における前記セグメント表示素子の駆動回路であって、
前記表示素子それぞれに対して着色するか消色するかを定める信号に基づいて、第1の電圧及び接地電圧のいずれか一方を選択し、選択した電圧を前記表示電極に印加する表示電極駆動回路と、
表示切替え対象の前記セグメント表示素子を着色するか消色するかを定める信号に基づいて、前記第1の電圧及び接地電圧のいずれか1つ選択し、選択した電圧を表示切替え対象の前記セグメント表示素子の対向電極に印加し、表示切替え対象外の前記セグメント表示素子の対向電極に対して前記セグメント表示素子の表示状態を維持する第2の電圧を印加する、前記複数のセグメント表示素子ごとに設けられる対向電極駆動回路と、
を備えることを特徴とする駆動回路。 - 前記第1の電圧は、前記駆動回路に供給される電源電圧であり、
前記第2の電圧は、前記第1の電圧を降圧することで得られる電圧である
ことを特徴とする請求項1に記載の駆動回路。 - 前記第2の電圧は、前記第1の電圧から前記表示素子が消色動作を行うときの消色動作閾値電圧を引いた電圧より高く、且つ、前記表示素子が着色動作を行うときの着色動作閾値電圧より低い電圧である
ことを特徴とする請求項1又は請求項2に記載の駆動回路。 - 印加する電圧の電位差で着色及び消色を切替える表示メモリ性を有する複数の表示素子と、前記複数の表示素子それぞれに電圧を印加する複数の表示電極と、前記複数の表示素子に共通の対向電極とを備えるセグメント表示素子を複数有し、前記セグメント表示素子それぞれの対応する表示電極が共通接続され、前記複数のセグメント表示素子のうち1つのセグメント表示素子を時分割で順に電圧を印加して着色及び消色させる表示装置における前記セグメント表示素子の駆動方法であって、
表示電極駆動回路が、前記表示素子それぞれに対して着色するか消色するかを定める信号に基づいて、第1の電圧及び接地電圧のいずれか一方を選択し、選択した電圧を表示切替え対象の前記セグメント表示素子の前記表示電極に印加する過程と、
対向電極駆動回路が、表示切替え対象の前記セグメント表示素子を着色するか消色するかを定める信号に基づいて、前記第1の電圧及び接地電圧のいずれか1つ選択し、選択した電圧を対向電極に印加し、表示切替え対象外の前記セグメント表示素子の対向電極に対して前記セグメント表示素子の表示状態を維持する第2の電圧を印加する過程と、
を有することを特徴とする駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008118392A JP5215028B2 (ja) | 2008-04-30 | 2008-04-30 | 駆動回路及び駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008118392A JP5215028B2 (ja) | 2008-04-30 | 2008-04-30 | 駆動回路及び駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009265575A JP2009265575A (ja) | 2009-11-12 |
JP5215028B2 true JP5215028B2 (ja) | 2013-06-19 |
Family
ID=41391465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008118392A Active JP5215028B2 (ja) | 2008-04-30 | 2008-04-30 | 駆動回路及び駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5215028B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6799322B2 (ja) * | 2017-03-29 | 2020-12-16 | 株式会社オリンピア | 遊技機 |
JP2021037320A (ja) * | 2020-11-12 | 2021-03-11 | 株式会社オリンピア | 遊技機 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5154745A (ja) * | 1974-11-09 | 1976-05-14 | Tokyo Shibaura Electric Co | Ekishokudosochi |
JPS62273513A (ja) * | 1986-05-22 | 1987-11-27 | Asahi Glass Co Ltd | 液晶電気光学素子の駆動法 |
JPH04346313A (ja) * | 1991-05-24 | 1992-12-02 | Casio Comput Co Ltd | 液晶表示装置 |
JP3431014B2 (ja) * | 1993-07-21 | 2003-07-28 | セイコーエプソン株式会社 | 電源供給装置、液晶表示装置及び電源供給方法 |
JPH09292595A (ja) * | 1996-04-24 | 1997-11-11 | Ricoh Co Ltd | 液晶パネルの駆動方法 |
JP2002139746A (ja) * | 2000-11-01 | 2002-05-17 | Optrex Corp | 液晶表示装置 |
JP4380143B2 (ja) * | 2002-11-13 | 2009-12-09 | セイコーエプソン株式会社 | 電気光学装置及びその駆動方法並びに電子機器 |
JP5118293B2 (ja) * | 2005-09-21 | 2013-01-16 | シチズンホールディングス株式会社 | 駆動回路および表示装置 |
-
2008
- 2008-04-30 JP JP2008118392A patent/JP5215028B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009265575A (ja) | 2009-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4811510B2 (ja) | 電気泳動表示装置及びその駆動方法 | |
KR101252854B1 (ko) | 액정 패널, 데이터 드라이버, 이를 구비한 액정표시장치 및그 구동 방법 | |
US10049634B2 (en) | Pixel circuit and driving method thereof, driving circuit, display device | |
US10467976B2 (en) | Drive circuit for display device and display device | |
TWI408654B (zh) | 液晶顯示裝置 | |
JP5948811B2 (ja) | 制御装置、電気光学装置、電子機器および制御方法 | |
EP1520205A1 (en) | Electrophoretic display panel | |
JP5215028B2 (ja) | 駆動回路及び駆動方法 | |
JP4022990B2 (ja) | アクティブマトリクス型液晶表示装置 | |
TWI657430B (zh) | 電壓提供電路與控制電路 | |
US20120133576A1 (en) | Liquid crystal display device circuit, liquid crystal display device board, and liquid crystal display device | |
KR20070079643A (ko) | 액정 표시 장치의 구동 장치 및 이를 포함하는 액정 표시장치 | |
KR100368777B1 (ko) | 액티브 매트릭스형 액정표시장치 | |
EP3377939B1 (en) | Electro-optic displays | |
JP2006047848A (ja) | ゲート線駆動回路 | |
JP2009216813A (ja) | 表示装置 | |
KR101232172B1 (ko) | 아날로그 버퍼 및 그의 구동방법과 그를 이용한 표시장치 | |
US20210241710A1 (en) | Liquid crystal display device and drive method thereof | |
US10643562B2 (en) | Display device and method for driving the same | |
JP2010049109A (ja) | 表示装置 | |
US20140247290A1 (en) | Control apparatus, electro-optical apparatus, electronic device, and control method | |
KR101363764B1 (ko) | 액정표시장치 | |
JP3454039B2 (ja) | 液晶装置の駆動方法、液晶装置及び電子機器 | |
WO2018084188A1 (ja) | 画像表示装置 | |
JP5517426B2 (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110112 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5215028 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |