JP5209110B2 - Wafer level package with cylindrical capacitor and method of manufacturing the same - Google Patents
Wafer level package with cylindrical capacitor and method of manufacturing the same Download PDFInfo
- Publication number
- JP5209110B2 JP5209110B2 JP2011286286A JP2011286286A JP5209110B2 JP 5209110 B2 JP5209110 B2 JP 5209110B2 JP 2011286286 A JP2011286286 A JP 2011286286A JP 2011286286 A JP2011286286 A JP 2011286286A JP 5209110 B2 JP5209110 B2 JP 5209110B2
- Authority
- JP
- Japan
- Prior art keywords
- external electrode
- layer
- insulating layer
- wafer level
- level package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Description
本発明は、円筒型キャパシタを備えたウェーハレベルパッケージ及びその製造方法に関する。 The present invention relates to a wafer level package having a cylindrical capacitor and a manufacturing method thereof.
最近、電子産業では、各製品の軽薄短小化、多機能化及び高性能化が進んでいるが、これらの製品の低価供給を実現するための技術中の一つがパッケージ技術である。このようなパッケージ技術の中でも、ウェーハ上でパッケージングを行うウェーハレベルパッケージ(wafer level package;WLP)が最近注目されている。 Recently, in the electronics industry, each product is becoming lighter, thinner, multifunctional, and higher in performance. One of the technologies for realizing low-cost supply of these products is package technology. Among such packaging technologies, a wafer level package (WLP) that performs packaging on a wafer has recently attracted attention.
一般に、ウェーハレベルパッケージには信号の安定性のためにキャパシタが内蔵されるが、図1は従来の技術に係る2次元平板構造のキャパシタを備えたウェーハレベルパッケージを示す断面図である。 In general, a capacitor is built in a wafer level package for signal stability. FIG. 1 is a cross-sectional view showing a wafer level package having a two-dimensional plate structure capacitor according to the prior art.
図1に示すように、従来の技術に係る2次元平板構造のキャパシタを備えたウェーハレベルパッケージ10は、上面にボンディングパッドを備え、前記ボンディングパッドを露出させる絶縁層18が形成されたウェーハチップ12と、前記絶縁層18に形成された下部電極34と、前記下部電極34上に形成された誘電体層38と、一側が前記ボンディングパッドに連結された状態で前記絶縁層18上に延長されるが、前記誘電体層38の上部に延長される再配線層36と、前記再配線層36をカバーするように前記絶縁層18に形成される保護層28と、前記再配線層36の他端に形成されたメタルポスト30と、前記メタルポスト30に形成された半田ボール14とを含んでなる。
As shown in FIG. 1, a
この際、誘電体層38の上部に延長される再配線層36は、キャパシタ部32の上部電極の役割を同時に果たす。すなわち、キャパシタ部32は、下部電極34、再配線層36、及び誘電体層38を含んでなり、2次元平板構造を有する。
At this time, the rewiring
ところが、このような構造のウェーハレベルパッケージ10に備えられるキャパシタ部32は、2次元平板構造を有するから、静電容量を高めるためには誘電定数の大きい誘電体層38を使用し、あるいは下部電極34と上部電極の面積を増加させ、あるいは電極間の距離を減らすしかなくて、静電容量を高めるのには限界があった。
However, since the
また、このような2次元平板構造のキャパシタ部32は、製作のために別途の追加工程(例えば、スパッタリング及びパターニング工程など)を行わなければならない費用上の問題があった。また、キャパシタ部32の厚さ増加は、ウェーハレベルパッケージ10の工程時間の増加や材料浪費などの問題を生じさせるおそれがある。
Further, the
そこで、本発明は、上述した問題点を解決するために案出されたもので、その目的とするところは、静電容量を増大させることが可能な構造の円筒型キャパシタを備えたウェーハレベルパッケージ及びその製造方法を提供することにある。 Accordingly, the present invention has been devised to solve the above-described problems, and an object of the present invention is to provide a wafer level package including a cylindrical capacitor having a structure capable of increasing the capacitance. And a manufacturing method thereof.
本発明の他の目的は、パッケージの厚さが増加せず、キャパシタ製作のための電極形成を別途に行わなくてもよい、円筒型キャパシタを備えたウェーハレベルパッケージ及びその製造方法を提供することにある。 Another object of the present invention is to provide a wafer level package having a cylindrical capacitor and a method for manufacturing the same, in which the thickness of the package does not increase and electrode formation for capacitor fabrication need not be performed separately. It is in.
上記目的を達成するために、本発明の好適な第1実施例に係る円筒型キャパシタを備えたウェーハレベルパッケージは、上面にボンディングパッドを備え、前記ボンディングパッドを露出させる絶縁層が形成されたウェーハチップと、前記ボンディングパッドに連結された状態で前記絶縁層の一側に延長される再配線層と、前記再配線層に連結され、内部に中空部を有する円筒状の外部電極と、前記中空部内に前記外部電極と分離されるように形成された円筒状の内部電極と、前記外部電極と前記内部電極との間に形成される誘電体層と、前記再配線層、前記内部電極、前記外部電極及び前記誘電体層をカバーするように前記絶縁層に形成される樹脂封止部とを含み、前記内部電極の下面は、前記外部電極の外部から前記外部電極の中空部内へ前記外部電極と連結されていない状態で延長されるように前記絶縁層に形成される外周配線層に連結されたことを特徴とする。 In order to achieve the above object, a wafer level package having a cylindrical capacitor according to a first preferred embodiment of the present invention includes a bonding pad on an upper surface and a wafer on which an insulating layer exposing the bonding pad is formed. A chip, a rewiring layer extended to one side of the insulating layer in a state of being connected to the bonding pad, a cylindrical external electrode connected to the rewiring layer and having a hollow portion therein, and the hollow A cylindrical internal electrode formed so as to be separated from the external electrode in the portion, a dielectric layer formed between the external electrode and the internal electrode, the rewiring layer, the internal electrode, A resin sealing portion formed on the insulating layer so as to cover the external electrode and the dielectric layer, and the lower surface of the internal electrode extends from the outside of the external electrode into the hollow portion of the external electrode. Wherein said that it has been connected to the outer peripheral wiring layer formed on the insulating layer so as to be extended in a state of not being connected to the external electrode.
ここで、前記再配線層は、前記外部電極の下面に形成され、中空部を有する円形の外部電極部と、前記内部電極の下面に前記外部電極部と分離されるように形成された円形の内部電極部とを含むことが好ましい。 Here, the rewiring layer is formed on the lower surface of the external electrode, and has a circular external electrode portion having a hollow portion, and a circular external electrode portion formed on the lower surface of the internal electrode so as to be separated from the external electrode portion. It is preferable that an internal electrode part is included.
また、前記外周配線層は、前記外部電極部の一側をカバーするように形成された第1カバー絶縁層の上部、及び前記外部電極の一側をカバーするように形成された第2カバー絶縁層の下部を通過するように形成されることにより、前記外部電極部及び前記外部電極に連結されていない状態で前記外部電極部の外部から前記内部電極部に連結されることが好ましい。 In addition, the outer peripheral wiring layer includes an upper portion of a first cover insulating layer formed so as to cover one side of the external electrode portion, and a second cover insulating formed so as to cover one side of the external electrode. By being formed so as to pass through the lower part of the layer, it is preferable that the external electrode part and the external electrode part are connected to the internal electrode part from the outside without being connected to the external electrode part and the external electrode.
更に、前記再配線層は、前記絶縁層の他側に延長されてその上部にメタルポストを備え、前記樹脂封止部は、前記メタルポストをカバーするように形成されるが、前記メタルポストの上面を露出させる第2オープン部を有することが好ましい。 Further, the rewiring layer is extended to the other side of the insulating layer and provided with a metal post on the upper side, and the resin sealing portion is formed to cover the metal post. It is preferable to have the 2nd open part which exposes an upper surface.
本発明の好適な第2実施例に係る円筒型キャパシタを備えたウェーハレベルパッケージは、本発明の好適な第1実施例に係る円筒型キャパシタを備えたウェーハレベルパッケージにおいて、前記再配線層は、前記外部電極の下面に形成され、中空部を有し、一側に開放部を備える円形の外部電極部、及び前記内部電極の下面に形成され、前記外部電極部とは分離される円形の内部電極部を含むことを特徴とする。 A wafer level package including a cylindrical capacitor according to a second preferred embodiment of the present invention is a wafer level package including a cylindrical capacitor according to the first preferred embodiment of the present invention, wherein the redistribution layer includes: A circular external electrode part formed on the lower surface of the external electrode, having a hollow part and having an open part on one side, and a circular internal part formed on the lower surface of the internal electrode and separated from the external electrode part An electrode part is included.
ここで、前記外周配線層は、前記外部電極部の前記開放部及び前記外部電極の一側をカバーするように形成されたカバー絶縁層の下部を通過するように形成されることにより、前記外部電極部及び前記外部電極に連結されていない状態で前記外部電極部の外部から前記内部電極部に連結されることが好ましい。 Here, the outer peripheral wiring layer is formed so as to pass through a lower part of a cover insulating layer formed so as to cover the open portion of the external electrode portion and one side of the external electrode. It is preferable that the external electrode unit is connected to the internal electrode unit from the outside in a state where the external electrode unit and the external electrode are not connected.
本発明の好適な第1実施例に係る円筒型キャパシタを備えたウェーハレベルパッケージの製造方法は、(A)上面にボンディングパッドを備え、前記ボンディングパッドを露出させる絶縁層が形成されたウェーハチップを準備する段階と、(B)前記ボンディングパッドに連結された状態で前記絶縁層の一側に延長され、内部に中空部を有する円形の外部電極部を備える再配線層を形成する段階と、(C)前記外部電極部の一側をカバーするように第1カバー絶縁層を積層し、前記外部電極部の外部から前記第1カバー絶縁層の上部を通って前記外部電極部内へ延長されるように形成され、前記中空部に円形の内部電極部を有する外周配線層を形成し、前記外周配線層の一側をカバーするように第2カバー絶縁層を積層する段階と、(D)前記内部電極部及び前記外部電極部の上部に内部電極及び外部電極を形成し、前記内部電極と前記外部電極との間に誘電体層を形成する段階と、(E)前記再配線層、前記内部電極、前記外部電極及び前記誘電体層をカバーするように前記絶縁層に樹脂封止部を形成する段階とを含んでなることを特徴とする。 A manufacturing method of a wafer level package having a cylindrical capacitor according to a first preferred embodiment of the present invention includes: (A) a wafer chip having a bonding pad on an upper surface and an insulating layer exposing the bonding pad; (B) forming a redistribution layer including a circular external electrode portion extending to one side of the insulating layer and connected to the bonding pad, and having a hollow portion inside; C) A first cover insulating layer is laminated so as to cover one side of the external electrode portion, and extended from the outside of the external electrode portion through the upper portion of the first cover insulating layer into the external electrode portion. Forming a peripheral wiring layer having a circular internal electrode portion in the hollow portion and laminating a second cover insulating layer so as to cover one side of the peripheral wiring layer; and (D) before Forming an internal electrode and an external electrode above the internal electrode portion and the external electrode portion, and forming a dielectric layer between the internal electrode and the external electrode; and (E) the rewiring layer, the internal Forming a resin sealing portion on the insulating layer so as to cover the electrode, the external electrode, and the dielectric layer.
この際、前記(D)段階は、(D1)前記絶縁層の上部に感光性レジストを塗布する段階と、(D2)前記感光性レジストに、前記内部電極部及び前記外部電極部を露出させる第1開口部及び第2開口部を形成する段階と、(D3)前記第1開口部及び前記第2開口部にメッキ工程を施して内部電極及び外部電極を形成する段階と、(D4)前記感光性レジストを除去する段階と、(D5)前記内部電極と前記外部電極との間に誘電材料を充填し、前記誘電材料をアニーリングして誘電体層を形成する段階とを含むことが好ましい。 At this time, the step (D) includes (D1) a step of applying a photosensitive resist on the insulating layer, and (D2) a step of exposing the internal electrode portion and the external electrode portion to the photosensitive resist. Forming a first opening and a second opening; (D3) plating the first opening and the second opening to form an internal electrode and an external electrode; and (D4) the photosensitive. Preferably, the method includes a step of removing the conductive resist, and (D5) filling a dielectric material between the internal electrode and the external electrode, and annealing the dielectric material to form a dielectric layer.
また、前記(D5)段階において、前記誘電材料は、スクリーンプリント工程によって充填されることが好ましい。 In the step (D5), the dielectric material is preferably filled by a screen printing process.
更に、前記(B)段階において、前記再配線層は、前記ボンディングパッドに連結された状態で前記絶縁層の一側及び他側に延長されるように形成され、前記(D)段階において、前記絶縁層の他側に延長された前記再配線層の上部にメタルポストが形成され、前記(E)段階において、前記樹脂封止部は、前記メタルポストをカバーするように形成され、前記樹脂封止部には、前記メタルポストの上面を露出させる第2開口部が加工されることが好ましい。 Further, in the step (B), the redistribution layer is formed to extend to one side and the other side of the insulating layer while being connected to the bonding pad, and in the step (D), A metal post is formed on the rewiring layer extended to the other side of the insulating layer. In the step (E), the resin sealing portion is formed to cover the metal post, and the resin sealing It is preferable that a second opening that exposes the upper surface of the metal post is processed in the stop.
本発明の好適な第2実施例に係る円筒型キャパシタを備えたウェーハレベルパッケージの製造方法は、(A)上面にボンディングパッドを備え、前記ボンディングパッドを露出させる絶縁層が形成されたウェーハチップを準備する段階と、(B)前記ボンディングパッドに連結された状態で前記絶縁層の一側に延長され、内部に中空部を有し且つ一側に開放部が形成された円形の外部電極部を有する再配線層を形成する段階と、(C)前記外部電極部の外部から前記外部電極部の前記開放部を介して前記外部電極部内へ延長されるように形成され且つ前記中空部に円形の内部電極部を有する外周配線層を形成し、前記外周配線層の一側をカバーするようにカバー絶縁層を積層する段階と、(D)前記内部電極部及び前記外部電極部の上部に内部電極及び外部電極を形成し、前記内部電極と前記外部電極との間に誘電体層を形成する段階と、(E)前記再配線層、前記内部電極、前記外部電極、及び前記誘電体層をカバーするように前記絶縁層に樹脂封止部を形成する段階とを含んでなることを特徴とする。 A method for manufacturing a wafer level package having a cylindrical capacitor according to a second preferred embodiment of the present invention includes: (A) a wafer chip having a bonding pad on an upper surface and an insulating layer exposing the bonding pad; And (B) a circular external electrode portion extended to one side of the insulating layer in a state of being connected to the bonding pad, having a hollow portion inside, and having an open portion formed on one side. Forming a redistribution layer having (C) extending from the outside of the external electrode portion into the external electrode portion through the open portion of the external electrode portion, and having a circular shape in the hollow portion Forming an outer peripheral wiring layer having an internal electrode portion and laminating a cover insulating layer so as to cover one side of the outer peripheral wiring layer; and (D) an inner portion of the inner electrode portion and the outer electrode portion. Forming an electrode and an external electrode, and forming a dielectric layer between the internal electrode and the external electrode; (E) the rewiring layer, the internal electrode, the external electrode, and the dielectric layer; Forming a resin sealing portion on the insulating layer so as to cover.
この際、前記(D)段階は、(D1)前記絶縁層の上部に感光性レジストを塗布する段階と、(D2)前記感光性レジストに、前記内部電極部及び前記外部電極部をそれぞれ露出させる第1開口部及び第2開口部を形成する段階と、(D3)前記第1開口部及び前記第2開口部にメッキ工程を施して内部電極及び外部電極を形成する段階と、(D4)前記感光性レジストを除去する段階と、(D5)前記内部電極と前記外部電極との間に誘電材料を充填し、前記誘電材料をアニーリングして誘電体層を形成する段階とを含んでなることが好ましい。 At this time, the step (D) includes (D1) a step of applying a photosensitive resist on the insulating layer, and (D2) exposing the internal electrode portion and the external electrode portion to the photosensitive resist. Forming a first opening and a second opening; (D3) performing a plating process on the first opening and the second opening to form an internal electrode and an external electrode; and (D4) Removing a photosensitive resist; and (D5) filling a dielectric material between the internal electrode and the external electrode, and annealing the dielectric material to form a dielectric layer. preferable.
また、前記(B)段階において、前記再配線層は前記ボンディングパッドに連結された状態で前記絶縁層の一側及び他側に延長されるように形成され、前記(D)段階において、前記絶縁層の他側に延長された前記再配線層の上部にメタルポストが形成され、前記(E)段階において、前記樹脂封止部は前記メタルポストをカバーするように形成され、前記樹脂封止部には前記メタルポストの上面を露出させるオープン部が加工されることが好ましい。 In the step (B), the redistribution layer is formed to extend to one side and the other side of the insulating layer in a state of being connected to the bonding pad, and in the step (D), the insulating layer is formed. A metal post is formed on the rewiring layer extended to the other side of the layer, and in the step (E), the resin sealing portion is formed to cover the metal post, and the resin sealing portion Preferably, an open part that exposes the upper surface of the metal post is processed.
本発明の特徴及び利点らは、添付図面に基づいた次の詳細な説明からさらに明白になるであろう。 The features and advantages of the present invention will become more apparent from the following detailed description when taken in conjunction with the accompanying drawings.
これに先立ち、本明細書及び請求の範囲に使用された用語または単語は、通常的且つ辞典的な意味で解釈されてはならず、発明者が自分の発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則に基づき、本発明の技術的思想に符合する意味と概念で解釈されるべきである。 Prior to this, terms or words used in the specification and claims should not be construed in a normal and lexical sense, so that the inventor best describes the invention. Based on the principle that the concept of terms can be appropriately defined, it should be interpreted with a meaning and concept consistent with the technical idea of the present invention.
本発明によれば、キャパシタ部が円筒状に形成されるから、2次元平板構造に比べて電極面積が増加して静電容量を大きくすることができ、これによりキャパシタ部のノイズ低減効果が増大する。 According to the present invention, since the capacitor portion is formed in a cylindrical shape, the electrode area can be increased and the capacitance can be increased as compared with the two-dimensional flat plate structure, thereby increasing the noise reduction effect of the capacitor portion. To do.
そして、本発明によれば、メタルポストに相当する高さでキャパシタ部を形成することにより、キャパシタ部によりパッケージの厚さが増加しなくなる。 According to the present invention, by forming the capacitor portion at a height corresponding to the metal post, the thickness of the package is not increased by the capacitor portion.
また、本発明によれば、従来のメタルポスト形成工程を用いて円筒型キャパシタ部を形成する方法を提供することにより、工程時間及び工程費用を節減することができる。 In addition, according to the present invention, it is possible to reduce process time and process cost by providing a method for forming a cylindrical capacitor portion using a conventional metal post forming process.
更に、本発明によれば、円筒型キャパシタ部の大きさ及び外部電極と内部電極間の隙間をフォトリソグラフィーのパターニング技法によって簡単に調整することにより、キャパシタ部の静電容量を容易に調節することができる。 Furthermore, according to the present invention, the capacitance of the capacitor part can be easily adjusted by simply adjusting the size of the cylindrical capacitor part and the gap between the external electrode and the internal electrode by a photolithography patterning technique. Can do.
本発明の目的、特定の利点及び新規の特徴は添付図面に連関する以下の詳細な説明と好適な実施例からさらに明白になるであろう。本発明において、各図面の構成要素に参照番号を付するにおいて、同一の構成要素については、他の図面上に表示されても、出来る限り同一の番号を付することに留意すべきであろう。なお、本発明を説明するにおいて、関連した公知の技術に対する具体的な説明が本発明の要旨を無駄に乱すおそれがあると判断される場合、その詳細な説明は省略する。 Objects, specific advantages and novel features of the present invention will become more apparent from the following detailed description and preferred embodiments when taken in conjunction with the accompanying drawings. In the present invention, reference numerals are assigned to the components in each drawing, and it should be noted that the same components are given the same numbers as much as possible even if they are displayed on other drawings. . In the description of the present invention, when it is determined that there is a possibility that a specific description of a related known technique may unnecessarily disturb the gist of the present invention, a detailed description thereof will be omitted.
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。 Exemplary embodiments of the present invention will be described below in detail with reference to the accompanying drawings.
<円筒型キャパシタを備えたウェーハレベルパッケージの構造> <Structure of wafer level package with cylindrical capacitor>
図2は、円筒型キャパシタを備えたウェーハレベルパッケージの断面図である。以下、図2を参照して、円筒型キャパシタを備えたウェーハレベルパッケージ100aについて説明する。
FIG. 2 is a cross-sectional view of a wafer level package having a cylindrical capacitor. Hereinafter, a
図2に示すように、円筒型キャパシタを備えたウェーハレベルパッケージ100aは、ウェーハチップ102、再配線層108(108a、108b、108c)、キャパシタ部、及び樹脂封止部118を含んでなる。
As shown in FIG. 2, a
ウェーハチップ102は、集積回路(図示せず)が内在しているシリコン素材のチップ本体の上面に、集積回路と電気的に連結されるボンディングパッド104が形成され、ボンディングパッド104が露出されるようにチップ本体の上面に絶縁層106が形成された構造を有する。
In the
再配線層108は、ウェーハチップ102に形成されたボンディングパッド104から他の位置のより大きい配線を誘導するためのもので、ボンディングパッド104から絶縁層106上の一側に延長されるように形成される。ここで、再配線層108の延長された部分は、キャパシタ部の電極が連結される箇所であって、内部に中空部を有する円形の外部電極部108b、及び前記中空部の内部に前記外部電極部108bと分離されるように形成された円形の内部電極部108aを含んでなる。この際、再配線層108は、アルミニウム(Al)、銅(Cu)、ニッケル(Ni)、金(Au)などの導電性金属からなる。
The
キャパシタ部は、円筒状をし、再配線層108に連結される。キャパシタ部は、内部に中空部を有する円筒状の外部電極114b、前記中空部内に外部電極114bと分離されるように形成された円筒状の内部電極部114a、及び外部電極部114bと内部電極114aとの間に形成される誘電体層116とを含んでなる。
The capacitor portion has a cylindrical shape and is connected to the
樹脂封止部118は、再配線層108及びキャパシタ部を外部環境から保護するためのもので、再配線層108を含んで内部電極114a、外部電極114b、及び誘電体層116をカバーするように絶縁層106の上部に形成される。このような樹脂封止部118は、フォトレジスト(photo−resist)、ポリイミド、エポキシ、及びエポキシモールディングコンパウンド(Epoxy Molding Compound:EMC)からなってもよい。この際、樹脂封止部118には、内部電極114aが外部の電極部(図示せず)と連結できるように内部電極114aの上面を露出させる第1オープン部120aを備えることが好ましい。すなわち、外部電極114bがウェーハチップ102から電圧を印加され、内部電極114aが内部電極114aの上面に連結される外部の電極部から電圧を印加される。
The
一方、再配線層108がボンディングパッド104を基準として絶縁層106上の他側に延長されるように形成されるが、前記再配線層108の他端部、すなわちポスト部108c上には、応力分散のための円筒状のメタルポスト114cが備えられることが好ましい。この際、メタルポスト114cも樹脂封止部118によってカバーされ、樹脂封止部118には、メタルポスト114cが外部システム連結用の外部接続端子に連結できるように、メタルポスト114cの上面を露出させる第2オープン部120bを備えられることが好ましい。
On the other hand, the
一方、メタルポスト114cの上部には、腐食防止及び酸化防止のために表面処理層(図示せず)またはUBM(Under Ball Metal)が形成されることが好ましい。ここで、表面処理層は、例えばニッケル(Ni)メッキ層またはニッケル合金メッキ層で形成され、あるいは前記ニッケルメッキ層または前記ニッケル合金メッキ層の上部にパラジウム(Pd)メッキ層、金(Au)メッキ層、または順次前記パラジウムメッキ層及び前記金メッキ層が形成されてなる構造であって、薄い厚さを有する。
On the other hand, a surface treatment layer (not shown) or UBM (Under Ball Metal) is preferably formed on the
<円筒型キャパシタを備えたウェーハレベルパッケージの構造:第1実施例> <Structure of Wafer Level Package with Cylindrical Capacitor: First Example>
図3は、本発明の好適な第1実施例に係る円筒型キャパシタを備えたウェーハレベルパッケージの断面図である。以下、図3を参照して、本実施例に係る円筒型キャパシタを備えたウェーハレベルパッケージ100bについて説明する。
FIG. 3 is a cross-sectional view of a wafer level package having a cylindrical capacitor according to a first preferred embodiment of the present invention. Hereinafter, with reference to FIG. 3, a
図3に示すように、本実施例に係る円筒型キャパシタを備えたウェーハレベルパッケージ100bは、前記円筒型キャパシタを備えたウェーハレベルパッケージ100aと基本的に同様の構造を有するが、内部電極114aが、外周電源(図示せず)に連結された外周配線層111と連結される構造を有することを特徴とする。すなわち、内部電極114aの下面が絶縁層106に形成されるが、前記外部電極部108bの外部から前記外部電極部108bの中空部内へ外部電極部108b及び外部電極114bと連結されていない状態で延長される外周配線層111に連結される。
As shown in FIG. 3, a
ここで、外周配線層111は、外部電極部108bの一側をカバーするように形成された第1カバー絶縁層109aの上部を通過するように形成されることにより、外部電極部108bと連結されていない状態で外部電極部108bの外部から内部電極部111aに連結される。また、外周配線層111と外部電極114bとが連結されないように、外周配線層111と外部電極114bとの間に第2カバー絶縁層109bが形成されることが好ましい。
Here, the outer
<円筒型キャパシタを備えたウェーハレベルパッケージの構造:第2実施例> <Structure of Wafer Level Package with Cylindrical Capacitor: Second Example>
図4は、本発明の好適な第2実施例に係る円筒型キャパシタを備えたウェーハレベルパッケージの断面図である。以下、図4を参照して、本実施例に係る円筒型キャパシタを備えたウェーハレベルパッケージ100cについて説明する。
FIG. 4 is a cross-sectional view of a wafer level package having a cylindrical capacitor according to a second preferred embodiment of the present invention. Hereinafter, with reference to FIG. 4, a
図4に示すように、本実施例に係る円筒型キャパシタを備えたウェーハレベルパッケージ100cは、第1実施例に係る円筒型キャパシタを備えたウェーハレベルパッケージ100bと基本的に同様の構造を有するが、外部電極部108bの一側に開放部113(図24A及び図24B参照)が形成され、外周配線層111が開放部113を通過して形成されたことを特徴とする。
As shown in FIG. 4, the
ここで、外周配線層111は、下面に絶縁層106が位置し、外部電極114bの一側をカバーするように形成されたカバー絶縁層109cの下部を通過するように形成されることにより、外部電極114bまたは外部電極部108bと連結されていない状態で外部電極部108bの外部から内部電極部111aに連結される。
Here, the outer
<円筒型キャパシタを備えたウェーハレベルパッケージ(100a)の製造方法> <Method for Manufacturing Wafer Level Package (100a) with Cylindrical Capacitor>
図5A及び図5B〜図12A及び図12Bは、図2に示した円筒型キャパシタを備えたウェーハレベルパッケージ(100a)の製造方法を工程順に示す断面図及び平面図である。以下、これらの図を参照して円筒型キャパシタの製造方法について説明する。 5A and 5B to 12A and 12B are a cross-sectional view and a plan view showing a method of manufacturing the wafer level package (100a) including the cylindrical capacitor shown in FIG. Hereinafter, a method for manufacturing a cylindrical capacitor will be described with reference to these drawings.
まず、図5A及び図5Bに示すように、集積回路(図示せず)が内在しているシリコン素材のチップ本体の上面に、集積回路と電気的に連結されるボンディングパッド104が形成され、ボンディングパッド104が露出されるようにチップ本体の上面に絶縁層106が形成された構造のウェーハチップ102を準備する。
First, as shown in FIGS. 5A and 5B, a
次に、図6A及び図6Bに示すように、ボンディングパッド104に連結されて絶縁層106上に延長される再配線層108を形成する。
Next, as shown in FIGS. 6A and 6B, a
この際、再配線層108は、ボンディングパッド104を基準として両側に延長されるように形成される。ここで、ボンディングパッド104の一側に延長される部分は、キャパシタ部の電極と連結される箇所であって、内部に中空部を有する円形の外部電極部108bと、前記中空部の内部に前記外部電極部108bと分離されるように形成された内部電極部108aとを含んでなる。また、他側に延長される部分は、ポストに連結されるポスト部108cを構成する。
At this time, the
次いで、図7A及び図7Bに示すように、ウェーハチップ102の上部にドライフィルム(DF)などの感光性レジスト110を塗布し、内部電極部108aを露出させる第1開口部112a、外部電極部108bを露出させる第2開口部112b、及びポスト部108cを露出させる第3開口部112cを形成する。
Next, as shown in FIGS. 7A and 7B, a photosensitive resist 110 such as a dry film (DF) is applied to the upper portion of the
この際、第1〜第3開口部112a、112b、112cは、所定のマスクパターン(図示せず)を用い、再配線層108の内部電極部108a、外部電極部108b及びポスト部108cを除いて紫外線に晒して露光し、炭酸ナトリウム(Na-2CO3)または炭酸カリウム(K2O3)などの現像液を用いて未露光の感光性レジスト110を除去することにより形成される。
At this time, the first to
その後、図8A及び図8Bに示すように、第1〜第3開口部112a、112b、112cの内部にメッキ工程を施す。これにより、第1開口部112aには、内部電極114aが形成され、第2開口部112bには、外部電極114bが形成され、第3開口部112cには、メタルポスト114cが形成される。
Thereafter, as shown in FIGS. 8A and 8B, a plating process is performed inside the first to
この際、内部電極114a、外部電極114b及びメタルポスト114cは、例えば金、銀、銅、錫よりなる群から選択された1種、または2種以上からなる合金で形成される。
At this time, the
次いで、図9A及び図9Bに示すように、感光性レジスト110を除去する。この際、感光性レジスト110は、例えばNaOHまたはKOHなどの剥離液を用いて剥離される。剥離液のOH−とドライフィルムレジストのカルボキシル基(COOH+)との結合過程において、露光された感光性レジスト110が捲れることにより、剥離が生ずる。 Next, as shown in FIGS. 9A and 9B, the photosensitive resist 110 is removed. At this time, the photosensitive resist 110 is stripped using a stripping solution such as NaOH or KOH. In the bonding process between the OH − of the stripping solution and the carboxyl group (COOH + ) of the dry film resist, the exposed photosensitive resist 110 is dripped to cause peeling.
次いで、図10A及び図10Bに示すように、内部電極114aと外部電極114bとの間に誘電材料を充填し、アニーリング工程を行って誘電体層116を形成する。この際、誘電材料は、スクリーンプリント工程によって充填できる。
Next, as shown in FIGS. 10A and 10B, a dielectric material is filled between the
その後、図11A及び図11Bに示すように、内部電極114a、外部電極114b及びメタルポスト114cをカバーするように、樹脂封止部118をウェーハチップ102の上部に形成する。この際、樹脂封止部118は、プリント方法、成形(molding)方法及びスピンコート(spin coating)法の中から選ばれたいずれかの方法によって形成でき、例えばエポキシモールディングコンパウンドからなってもよい。
Thereafter, as shown in FIGS. 11A and 11B, a
最後に、図12A及び図12Bに示すように、内部電極114aの上面を露出させる第1オープン部120a、及びメタルポスト114cの上面を露出させる第2オープン部120bを樹脂封止部118に加工する。この際、第1オープン部120aと第2オープン部120bは、例えばレーザーダイレクトアブレーション(Laser Direct Ablation:LDA)工程によって形成できる。
Finally, as shown in FIGS. 12A and 12B, the first
このような製造工程によって、図2に示した円筒型キャパシタを備えたウェーハレベルパッケージ100aが製造される。
Through such a manufacturing process, the
<円筒型キャパシタを備えたウェーハレベルパッケージの製造方法:第1実施例> <Method of Manufacturing Wafer Level Package with Cylindrical Capacitor: First Example>
図13A及び図13B〜図21A及び図21Bは、図3に示した円筒型キャパシタを備えたウェーハレベルパッケージの製造方法を工程順に示す断面図及び平面図である。以下、これらの図を参照して、本実施例に係る円筒型キャパシタを備えたウェーハレベルパッケージ100bについて説明する。
13A and 13B to FIG. 21A and FIG. 21B are cross-sectional views and plan views showing a method of manufacturing a wafer level package including the cylindrical capacitor shown in FIG. Hereinafter, with reference to these drawings, a
まず、図13A及び図13Bに示すように、集積回路(図示せず)が内在しているシリコン素材のウェーハチップ本体の上面に、集積回路と電気的に連結されるボンディングパッド104が形成され、ボンディングパッド104が露出されるようにウェーハチップ本体の上面に絶縁層106が形成された構造のウェーハチップ102を準備する。
First, as shown in FIGS. 13A and 13B, a
次いで、図14A及び図14Bに示すように、ボンディングパッド104と連結されて絶縁層106上に延長される再配線層108b、108cを形成する。
Next, as shown in FIGS. 14A and 14B, rewiring layers 108 b and 108 c connected to the
この際、再配線層108b、108cは、ボンディングパッド104を基準として両側に延長されるように形成される。ここで、ボンディングパッド104の一側に延長される部分は、キャパシタ部の電極と連結される箇所であって、内部に中空部を有する円形の外部電極部108bを構成する。また、他側に延長される部分は、ポストに連結されるポスト部108cを構成する。
At this time, the rewiring layers 108b and 108c are formed to extend to both sides with the
次いで、図15A及び図15Bに示すように、外部電極部108bの一側をカバーする第1カバー絶縁層109aを絶縁層106に形成する。
Next, as illustrated in FIGS. 15A and 15B, a first
この際、第1カバー絶縁層109aは、後述する外周配線層111が外部電極部108bの中空部内へ延長されるように形成されるとき、外周配線層111と外部電極部108bとが互いに連結されないようにするためのもので、中空円形の外部電極部108bの一部のみをカバーするように形成される。
At this time, when the first insulating
その次、図16A及び図16Bに示すように、絶縁層106の一側から外部電極部108bの中空部内へ延長される外周配線層111を形成する。
Next, as shown in FIGS. 16A and 16B, an outer
この際、外周配線層111は、外部電極部108bの外部から第1カバー絶縁層109aの上部を通って外部電極部108bの中空部内へ延長されるように形成される。ここで、中空部内に形成される外周配線層111は、外部電極部108bと分離される円形の内部電極部111aを形成する。
At this time, the outer
次に、図17A及び図17Bに示すように、外周配線層111の一側をカバーする第2カバー絶縁層109bを、外周配線層111の形成された第1カバー絶縁層109aに形成する。
Next, as shown in FIGS. 17A and 17B, a second
この際、第2カバー絶縁層109bは、外周配線層111が後述の外部電極114bと連結されないようにするためのもので、第1カバー絶縁層109aと同一の位置に形成することができる。
At this time, the second insulating
次いで、図18A及び図18Bに示すように、ウェーハチップ102の上部にドライフィルム(DF)などの感光性レジスト110を塗布し、内部電極部111aを露出させる第1開口部112a、外部電極部108bを露出させる第2開口部112b、及びポスト部108cを露出させる第3開口部112cを形成する。
Next, as shown in FIGS. 18A and 18B, a photosensitive resist 110 such as a dry film (DF) is applied to the upper portion of the
その後、図19A及び図19Bに示すように、第1〜第3開口部112a、112b、112cの内部にメッキ工程を施す。これにより、第1開口部112aには、内部電極114aが形成され、第2開口部112bには、外部電極114bが形成され、第3開口部112cには、メタルポスト114cが形成される。
Thereafter, as shown in FIGS. 19A and 19B, a plating process is performed inside the first to
この際、外部電極114bの下部一側には、第2カバー絶縁層109bが形成されるため、外部電極114bと外周配線層111は互いに電気的に絶縁できる。
At this time, since the second insulating
次いで、図20A及び図20Bに示すように、感光性レジスト110を除去し、内部電極114aと外部電極114bとの間に誘電材料を充填し、アニーリング工程を行って誘電体層116を形成する。
Next, as shown in FIGS. 20A and 20B, the photosensitive resist 110 is removed, a dielectric material is filled between the
最後に、図21A及び図21Bに示すように、内部電極114a、外部電極114b及びメタルポスト114cをカバーするように樹脂封止部118をウェーハチップ102の上部に形成し、樹脂封止部118には、メタルポスト114cの上面を露出させるオープン部120bを加工する。
Finally, as shown in FIGS. 21A and 21B, a
このような製造工程によって、図3に示した円筒型キャパシタを備えたウェーハレベルパッケージ100bが製造される。
Through such a manufacturing process, the
<円筒型キャパシタを備えたウェーハレベルパッケージの製造方法:第2実施例> <Method for Manufacturing Wafer Level Package with Cylindrical Capacitor: Second Example>
図22A及び図22B〜図29A及び図29Bは、図4に示した円筒型キャパシタを備えたウェーハレベルパッケージの製造方法を工程順に示す断面図及び平面図である。以下、これらの図を参照して、本実施例に係る円筒型キャパシタを備えたウェーハレベルパッケージ100cについて説明する。
22A and 22B to 29A and 29B are a cross-sectional view and a plan view showing a method of manufacturing a wafer level package including the cylindrical capacitor shown in FIG. 4 in the order of steps. Hereinafter, with reference to these drawings, a
まず、図22A及び図22Bに示すように、ボンディングパッド104が形成され、ボンディングパッド104が露出されるようにウェーハチップ本体の上面に絶縁層106が形成されたウェーハチップ102を準備する。
First, as shown in FIGS. 22A and 22B, a
次いで、図23A及び図23Bに示すように、ボンディングパッド104に連結されて絶縁層106上に延長される再配線層108b、108cを形成する。
Next, as shown in FIGS. 23A and 23B, rewiring layers 108 b and 108 c connected to the
この際、ボンディングパッド104の一側に延長される部分は、キャパシタの電極部に連結される箇所であって、内部に中空部を有し、且つ一側に開放部113が形成された円形の外部電極部108bが形成される。また、他側に延長される部分は、ポスト部108cを構成する。
At this time, the portion extended to one side of the
その後、図24A及び図24Bに示すように、絶縁層106の一側から外部電極部108bの中空部内へ延長される外周配線層111を形成する。
Thereafter, as shown in FIGS. 24A and 24B, an outer
この際、外周配線層111は、外部電極部108bの外部から外部電極部108bの開放部113を介して外部電極部108bの中空部内へ延長されるように形成される。よって、外周配線層111と外部電極部108bは、お互い電気的に絶縁できる。
At this time, the outer
次いで、図25A及び図25Bに示すように、外周配線層111の一側をカバーするカバー絶縁層109cを絶縁層106に形成する。
Next, as shown in FIGS. 25A and 25B, a
この際、カバー絶縁層109cは、外周配線層111が後述の外部電極114bと連結されないようにするためのものである。
At this time, the insulating
その次、図26A及び図26B〜図29A及び図29Bに示すように、ウェーハチップ102の上部に感光性レジスト110を塗布し、内部電極部111aを露出させる第1開口部112a、外部電極部108bを露出させる第2開口部112b、およびポスト部108cを露出させる第3開口部112cを形成し、第1〜第3開口部112a、112b、112cの内部にメッキ工程を施す。メッキ工程の後、感光性レジスト110を除去し、内部電極114aと外部電極114bとの間の空間に誘電材料を充填し、アニーリング工程を行って誘電体層116を形成し、樹脂封止部118をウェーハチップ102の上部に形成し、樹脂封止部118にはメタルポスト114cの上面を露出させるオープン部120bを加工する。
Next, as shown in FIGS. 26A and 26B to 29A and 29B, a photosensitive resist 110 is applied to the upper portion of the
このような製造工程によって、図4に示した円筒型キャパシタを備えたウェーハレベルパッケージ100cが製造される。
Through such a manufacturing process, the
以上、本発明を具体的な実施例によって詳細に説明したが、これらの実施例は本発明を具体的に説明するためのものに過ぎない。本発明に係る円筒型キャパシタを備えたウェーハレベルパッケージ及びその製造方法は、これに限定されないことは言うまでもない。当該分野における通常の知識を有する者であれば、本発明の技術的思想から逸脱することなく、各種の変更例または修正例に想到し得ることは明らかであろう。 As mentioned above, although this invention was demonstrated in detail with the specific Example, these Examples are only for demonstrating this invention concretely. Needless to say, the wafer level package including the cylindrical capacitor according to the present invention and the manufacturing method thereof are not limited thereto. It will be apparent to those skilled in the art that various changes and modifications can be made without departing from the technical idea of the present invention.
本発明の単純な変形または変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は特許請求の範囲によって明確になるであろう。 Any simple variations or modifications of the present invention shall fall within the scope of the present invention, and the specific scope of protection of the present invention will be apparent from the claims.
本発明は、ウェーハ上でパッケージングを行うウェーハレベルパッケージに適用可能である。 The present invention is applicable to a wafer level package for packaging on a wafer.
102 ウェーハチップ
104 ボンディングパッド
106 絶縁層
108 再配線層
108a、111a 内部電極部
108b 外部電極部
108c ポスト部
109a 第1カバー絶縁層
109b 第2カバー絶縁層
109c カバー絶縁層
110 感光性レジスト
111 外周配線層
112a、112b、112c 開口部
113 開放部
114a 内部電極
114b 外部電極
114c メタルポスト
116 誘電体層
118 樹脂封止部
120a、120b オープン部
DESCRIPTION OF
Claims (13)
前記ボンディングパッドに連結された状態で前記絶縁層の一側に延長される再配線層と、
前記再配線層に連結され、内部に中空部を有する円筒状の外部電極と、
前記中空部内に前記外部電極と分離されるように形成された円筒状の内部電極と、
前記外部電極と前記内部電極との間に形成される誘電体層と、
前記再配線層、前記内部電極、前記外部電極及び前記誘電体層をカバーするように前記絶縁層に形成される樹脂封止部とを含み、
前記内部電極の下面が、前記外部電極の外部から前記外部電極の中空部内へ前記外部電極と連結されていない状態で延長されるように前記絶縁層に形成される外周配線層に連結されたことを特徴とする円筒型キャパシタを備えたウェーハレベルパッケージ。 A wafer chip provided with a bonding pad on the upper surface, and an insulating layer that exposes the bonding pad; and
A rewiring layer extended to one side of the insulating layer in a state of being connected to the bonding pad;
A cylindrical external electrode connected to the rewiring layer and having a hollow portion therein;
A cylindrical internal electrode formed so as to be separated from the external electrode in the hollow portion;
A dielectric layer formed between the external electrode and the internal electrode;
A resin sealing portion formed on the insulating layer so as to cover the rewiring layer, the internal electrode, the external electrode, and the dielectric layer;
The lower surface of the internal electrode is connected to an outer peripheral wiring layer formed on the insulating layer so as to extend from the outside of the external electrode into the hollow portion of the external electrode without being connected to the external electrode. A wafer level package equipped with a cylindrical capacitor.
前記外部電極の下面に形成され、中空部を有する円形の外部電極部と、
前記内部電極の下面に前記外部電極部と分離されるように形成された円形の内部電極部とを含むことを特徴とする請求項1に記載の円筒型キャパシタを備えたウェーハレベルパッケージ。 The redistribution layer is
A circular external electrode part formed on the lower surface of the external electrode and having a hollow part;
The wafer level package having a cylindrical capacitor according to claim 1, further comprising a circular internal electrode part formed on the lower surface of the internal electrode so as to be separated from the external electrode part.
前記外部電極の下面に形成され、中空部を有し、一側に開放部を備える円形の外部電極部と、
前記内部電極の下面に形成され、前記外部電極部とは分離される円形の内部電極部とを含むことを特徴とする請求項1に記載の円筒型キャパシタを備えたウェーハレベルパッケージ。 The redistribution layer is
A circular external electrode part formed on the lower surface of the external electrode, having a hollow part and having an open part on one side;
The wafer level package having a cylindrical capacitor according to claim 1, further comprising a circular internal electrode portion formed on a lower surface of the internal electrode and separated from the external electrode portion.
(B)前記ボンディングパッドに連結された状態で前記絶縁層の一側に延長され且つ内部に中空部を有する円形の外部電極部を備える再配線層を形成する段階と、
(C)前記外部電極部の一側をカバーするように第1カバー絶縁層を積層し、前記外部電極部の外部から前記第1カバー絶縁層の上部を通って前記外部電極部内へ延長されるように形成され、前記中空部に円形の内部電極部を有する外周配線層を形成し、前記外周配線層の一側をカバーするように第2カバー絶縁層を積層する段階と、
(D)前記内部電極部及び前記外部電極部の上部に内部電極及び外部電極を形成し、前記内部電極と前記外部電極との間に誘電体層を形成する段階と、
(E)前記再配線層、前記内部電極、前記外部電極及び前記誘電体層をカバーするように前記絶縁層に樹脂封止部を形成する段階とを含んでなることを特徴とする円筒型キャパシタを備えたウェーハレベルパッケージの製造方法。 (A) providing a wafer chip provided with a bonding pad on the upper surface and having an insulating layer that exposes the bonding pad;
(B) forming a rewiring layer including a circular external electrode portion extending to one side of the insulating layer and connected to the bonding pad and having a hollow portion inside;
(C) A first insulating cover layer is laminated so as to cover one side of the external electrode portion, and is extended from the outside of the external electrode portion through the upper portion of the first cover insulating layer into the external electrode portion. Forming an outer peripheral wiring layer having a circular inner electrode portion in the hollow portion, and laminating a second cover insulating layer so as to cover one side of the outer peripheral wiring layer;
(D) forming an internal electrode and an external electrode on top of the internal electrode portion and the external electrode portion, and forming a dielectric layer between the internal electrode and the external electrode;
(E) forming a resin sealing portion in the insulating layer so as to cover the rewiring layer, the internal electrode, the external electrode, and the dielectric layer. A method for manufacturing a wafer level package comprising:
(D1)前記絶縁層の上部に感光性レジストを塗布する段階と、
(D2)前記感光性レジストに、前記内部電極部及び前記外部電極部を露出させる第1開口部及び第2開口部を形成する段階と、
(D3)前記第1開口部及び前記第2開口部にメッキ工程を施して内部電極及び外部電極を形成する段階と、
(D4)前記感光性レジストを除去する段階と、
(D5)前記内部電極と前記外部電極との間に誘電材料を充填し、前記誘電材料をアニーリングして誘電体層を形成する段階とを含むことを特徴とする請求項7に記載の円筒型キャパシタを備えたウェーハレベルパッケージの製造方法。 In step (D),
(D1) applying a photosensitive resist on the insulating layer;
(D2) forming a first opening and a second opening in the photosensitive resist to expose the internal electrode portion and the external electrode portion;
(D3) performing a plating process on the first opening and the second opening to form an internal electrode and an external electrode;
(D4) removing the photosensitive resist;
(D5) The method of claim 7, further comprising: filling a dielectric material between the internal electrode and the external electrode, and annealing the dielectric material to form a dielectric layer. A method of manufacturing a wafer level package having a capacitor.
前記(D)段階において、前記絶縁層の他側に延長された前記再配線層の上部にメタルポストが形成され、
前記(E)段階において、前記樹脂封止部が、前記メタルポストをカバーするように形成され、前記樹脂封止部には前記メタルポストの上面を露出させるオープン部が加工されることを特徴とする請求項7に記載の円筒型キャパシタを備えたウェーハレベルパッケージの製造方法。 In the step (B), the redistribution layer is formed to extend to one side and the other side of the insulating layer in a state of being connected to the bonding pad.
In the step (D), a metal post is formed on the rewiring layer extended to the other side of the insulating layer,
In the step (E), the resin sealing portion is formed to cover the metal post, and an open portion that exposes an upper surface of the metal post is processed in the resin sealing portion. A method for manufacturing a wafer level package comprising the cylindrical capacitor according to claim 7.
(B)前記ボンディングパッドに連結された状態で前記絶縁層の一側に延長され、内部に中空部を有し且つ一側に開放部が形成された円形の外部電極部を有する再配線層を形成する段階と、
(C)前記外部電極部の外部から前記外部電極部の前記開放部を介して前記外部電極部内へ延長されるように形成され且つ前記中空部に円形の内部電極部を有する外周配線層を形成し、前記外周配線層の一側をカバーするようにカバー絶縁層を積層する段階と、
(D)前記内部電極部及び前記外部電極部の上部に内部電極及び外部電極を形成し、前記内部電極と前記外部電極との間に誘電体層を形成する段階と、
(E)前記再配線層、前記内部電極、前記外部電極、及び前記誘電体層をカバーするように前記絶縁層に樹脂封止部を形成する段階とを含んでなることを特徴とする円筒型キャパシタを備えたウェーハレベルパッケージの製造方法。 (A) providing a wafer chip provided with a bonding pad on the upper surface and having an insulating layer that exposes the bonding pad;
(B) A rewiring layer having a circular external electrode portion extending to one side of the insulating layer in a state of being connected to the bonding pad, having a hollow portion inside, and having an open portion formed on one side. Forming, and
(C) forming an outer peripheral wiring layer formed to extend from the outside of the external electrode portion into the external electrode portion through the open portion of the external electrode portion and having a circular internal electrode portion in the hollow portion And laminating a cover insulating layer so as to cover one side of the outer peripheral wiring layer;
(D) forming an internal electrode and an external electrode on top of the internal electrode portion and the external electrode portion, and forming a dielectric layer between the internal electrode and the external electrode;
(E) forming a resin sealing portion in the insulating layer so as to cover the rewiring layer, the internal electrode, the external electrode, and the dielectric layer, A method of manufacturing a wafer level package having a capacitor.
(D1)前記絶縁層の上部に感光性レジストを塗布する段階と、
(D2)前記感光性レジストに、前記内部電極部及び前記外部電極部をそれぞれ露出させる第1開口部及び第2開口部を形成する段階と、
(D3)前記第1開口部及び前記第2開口部にメッキ工程を施して内部電極及び外部電極を形成する段階と、
(D4)前記感光性レジストを除去する段階と、
(D5)前記内部電極と前記外部電極との間に誘電材料を充填し、前記誘電材料をアニーリングして誘電体層を形成する段階とを含んでなることを特徴とする請求項11に記載の円筒型キャパシタを備えたウェーハレベルパッケージの製造方法。 In step (D),
(D1) applying a photosensitive resist on the insulating layer;
(D2) forming a first opening and a second opening in the photosensitive resist to expose the internal electrode part and the external electrode part, respectively;
(D3) performing a plating process on the first opening and the second opening to form an internal electrode and an external electrode;
(D4) removing the photosensitive resist;
The method of claim 11, further comprising: (D5) filling a dielectric material between the internal electrode and the external electrode, and annealing the dielectric material to form a dielectric layer. A method of manufacturing a wafer level package having a cylindrical capacitor.
前記(D)段階において、前記絶縁層の他側に延長された前記再配線層の上部にメタルポストが形成され、
前記(E)段階において、前記樹脂封止部が、前記メタルポストをカバーするように形成され、前記樹脂封止部には前記メタルポストの上面を露出させるオープン部が加工されることを特徴とする請求項11に記載の円筒型キャパシタを備えたウェーハレベルパッケージの製造方法。 In the step (B), the redistribution layer is formed to extend to one side and the other side of the insulating layer in a state of being connected to the bonding pad.
In the step (D), a metal post is formed on the rewiring layer extended to the other side of the insulating layer,
In the step (E), the resin sealing portion is formed to cover the metal post, and an open portion that exposes an upper surface of the metal post is processed in the resin sealing portion. A method for manufacturing a wafer level package comprising the cylindrical capacitor according to claim 11.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2009-0075760 | 2009-08-17 | ||
KR20090075760 | 2009-08-17 | ||
KR1020100003866A KR101067133B1 (en) | 2009-08-17 | 2010-01-15 | Wafer level package with cylindrical capacitor and method of manufacturing the same |
KR10-2010-0003866 | 2010-01-15 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010095358A Division JP5097792B2 (en) | 2009-08-17 | 2010-04-16 | Wafer level package with cylindrical capacitor and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012094893A JP2012094893A (en) | 2012-05-17 |
JP5209110B2 true JP5209110B2 (en) | 2013-06-12 |
Family
ID=43776039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011286286A Expired - Fee Related JP5209110B2 (en) | 2009-08-17 | 2011-12-27 | Wafer level package with cylindrical capacitor and method of manufacturing the same |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5209110B2 (en) |
KR (1) | KR101067133B1 (en) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000188448A (en) * | 1998-12-22 | 2000-07-04 | Sony Corp | Wiring substrate and its manufacture |
KR100447968B1 (en) * | 2001-08-07 | 2004-09-10 | 주식회사 하이닉스반도체 | method of fabricating wafer level package |
JP4367070B2 (en) * | 2003-09-29 | 2009-11-18 | カシオ計算機株式会社 | Semiconductor device and manufacturing method thereof |
JP2006019455A (en) * | 2004-06-30 | 2006-01-19 | Nec Electronics Corp | Semiconductor device and manufacturing method thereof |
US7576426B2 (en) * | 2005-04-01 | 2009-08-18 | Skyworks Solutions, Inc. | Wafer level package including a device wafer integrated with a passive component |
KR100850897B1 (en) * | 2007-01-22 | 2008-08-07 | 주식회사 네패스 | Semiconductor device with embedded passive device and fabricating method thereof |
KR100887475B1 (en) * | 2007-02-26 | 2009-03-10 | 주식회사 네패스 | Semiconductor package and fabrication method thereof |
-
2010
- 2010-01-15 KR KR1020100003866A patent/KR101067133B1/en not_active IP Right Cessation
-
2011
- 2011-12-27 JP JP2011286286A patent/JP5209110B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20110018253A (en) | 2011-02-23 |
JP2012094893A (en) | 2012-05-17 |
KR101067133B1 (en) | 2011-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5097792B2 (en) | Wafer level package with cylindrical capacitor and method of manufacturing the same | |
US7573119B2 (en) | Semiconductor device | |
US8209856B2 (en) | Printed wiring board and method for manufacturing the same | |
JP2005045268A (en) | Method for forming re-wiring bump, semiconductor chip and mounting structure using its method | |
JP2004104102A (en) | Semiconductor device and its manufacturing method, circuit substrate and electronic apparatus | |
TWI403236B (en) | Process for fabricating circuit substrate, and circuit substrate | |
JP2012069761A (en) | Semiconductor element, semiconductor element mounting body, and manufacturing method of semiconductor element | |
JP5370599B2 (en) | Electronic component module and electronic component element | |
US20090102050A1 (en) | Solder ball disposing surface structure of package substrate | |
JP2008270573A (en) | Semiconductor device | |
JP2018137474A (en) | Electronic apparatus | |
JP4759981B2 (en) | Manufacturing method of electronic component built-in module | |
US8062927B2 (en) | Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same | |
US7544599B2 (en) | Manufacturing method of solder ball disposing surface structure of package substrate | |
JP5209110B2 (en) | Wafer level package with cylindrical capacitor and method of manufacturing the same | |
JP2009099730A (en) | Solder ball arrangement-side surface structure of package board, and its manufacturing method | |
JP2001244366A (en) | Semiconductor integrated circuit device and its manufacturing method | |
JP3972211B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2004172163A (en) | Semiconductor device and method of manufacturing the same | |
JP5607692B2 (en) | Electronic equipment | |
JP2009290173A (en) | Semiconductor device | |
KR101671973B1 (en) | The multi layer metal bump structure and method of fabricating the same | |
JP2004281896A (en) | Semiconductor device and its producing method, circuit board and electronic apparatus | |
JP5226640B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP4107951B2 (en) | Circuit device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |