JP2000188448A - Wiring substrate and its manufacture - Google Patents

Wiring substrate and its manufacture

Info

Publication number
JP2000188448A
JP2000188448A JP10364840A JP36484098A JP2000188448A JP 2000188448 A JP2000188448 A JP 2000188448A JP 10364840 A JP10364840 A JP 10364840A JP 36484098 A JP36484098 A JP 36484098A JP 2000188448 A JP2000188448 A JP 2000188448A
Authority
JP
Japan
Prior art keywords
wiring
hole
wiring board
power supply
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10364840A
Other languages
Japanese (ja)
Inventor
Kenji Araki
健次 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10364840A priority Critical patent/JP2000188448A/en
Publication of JP2000188448A publication Critical patent/JP2000188448A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To decrease a loop area formed of high frequency power supply current without mounting a part such as a capacitor for restraining radiation noise. SOLUTION: A multilayer substrate 1 is provided with a via 8 and a decoupling capacitor is practically formed of an extension part 7a of a power supply wiring 7 formed in an inner wall of the via 8 and a conductor 11 plugging a central hole 9 of the via 8 and is connected to a ground wiring 5. As a result, it is possible to decrease an area of a current loop and to restrain radiation noise effectively.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、配線(プリント)
基板及びその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to wiring (printing).
The present invention relates to a substrate and a method for manufacturing the same.

【0002】[0002]

【従来の技術】トランジスタ、IC(集積回路)、LS
I(大規模集積回路)などの回路素子が搭載された多層
配線基板から発生する放射ノイズは、コモンモードノイ
ズとノーマルモードノイズとに分類される。一般的には
前者による影響が大きいと言われている。このコモンモ
ードノイズとは、主に電源供給線やグランド(GND配
線)に流れ込む高周波電流による放射のことを言う。
2. Description of the Related Art Transistors, ICs (integrated circuits), LS
Radiation noise generated from a multilayer wiring board on which a circuit element such as I (large-scale integrated circuit) is mounted is classified into common mode noise and normal mode noise. It is generally said that the former has a large influence. The common mode noise mainly refers to radiation caused by a high-frequency current flowing into a power supply line or a ground (GND wiring).

【0003】図6は、ループ電流が作り出す放射ノイズ
を説明するための模式図である。この図に示すように、
ドライバー101からレシーバー103に向けて信号パ
ターンを流れる電流I1の経路は、その帰路電流(リタ
ーン電流)I2の経路とループ(リターンループ)を作
る。このループの面積をSとし、ループ面から垂直方向
の距離をrとし、その信号の周波数をfとすると、ルー
プ面から垂直方向に放射される電界E[ V/m] は下記
の(1)式で表される。
FIG. 6 is a schematic diagram for explaining radiation noise generated by a loop current. As shown in this figure,
The path of the current I1 flowing through the signal pattern from the driver 101 to the receiver 103 forms a loop (return loop) with the path of the return current (return current) I2. Assuming that the area of this loop is S, the distance in the vertical direction from the loop surface is r, and the frequency of the signal is f, the electric field E [V / m] radiated in the vertical direction from the loop surface is It is expressed by an equation.

【0004】 E=1.316×10-14 ×|I|f2 S(1/r)[ V/m] ・・・(1) 但し、|I|=|I1|=|I2|E = 1.316 × 10 −14 × | I | f 2 S (1 / r) [V / m] (1) where | I | = | I1 | = | I2 |

【0005】この(1)式から、周波数f、電流I、ル
ープ面積Sに比例して放射ノイズが大きくなることが分
かるが、これらのうち、周波数f及び電流Iはシステム
の制約から簡単には変更できない。従って、現実に放射
ノイズを抑えるためには、ループ面積Sをなるべく小さ
くする必要がある。
From equation (1), it can be seen that the radiation noise increases in proportion to the frequency f, the current I, and the loop area S. Of these, the frequency f and the current I are simply determined by the system restrictions. It can not be changed. Therefore, in order to actually suppress radiation noise, it is necessary to reduce the loop area S as much as possible.

【0006】また、図7はIC近傍で発生した電源電流
が作り出す放射ノイズを示す模式図である(但し、ここ
ではコンデンサをIC105に並列に接続して、下記の
ように高周波電流によるノイズを低減させている)。I
C105の電源(ピン)から発生した電流をGND(ピ
ン)配線側に落とすまでの電流経路、あるいはその逆の
電流経路が作るループ面積Sについても、前記と同様に
その大きさに比例して放射ノイズが大きくなると言え
る。つまり、図6に示したシステムに限らずこの図7に
示すような場合でも、放射ノイズを抑えるためにはルー
プ面積Sを小さくする必要がある。そのため、従来から
配線基板に図8及び図9に示すような対策が施されてい
る。
FIG. 7 is a schematic diagram showing radiation noise generated by a power supply current generated near the IC (however, a capacitor is connected in parallel with the IC 105 to reduce noise due to a high-frequency current as described below). Let me do). I
A current path until the current generated from the power supply (pin) of the C105 is dropped to the GND (pin) wiring side, or a loop area S formed by the reverse current path, is also radiated in proportion to the magnitude as described above. It can be said that the noise increases. That is, not only in the system shown in FIG. 6, but also in the case shown in FIG. 7, it is necessary to reduce the loop area S in order to suppress radiation noise. For this reason, countermeasures as shown in FIGS. 8 and 9 have conventionally been taken for wiring boards.

【0007】まず、図8(A)は、従来の配線基板の一
構造例を模式的に示す平面図であり、同図(B)は、そ
の断面図である。
First, FIG. 8A is a plan view schematically showing an example of the structure of a conventional wiring board, and FIG. 8B is a sectional view thereof.

【0008】この例の配線基板は、4層の信号層111
と3層のグランド層113と1層の電源層115とが、
それぞれ絶縁材117を介在して積層された8層プリン
ト基板である。最上層の信号層111の上には、IC1
19とコンデンサ100及び200が搭載され、IC1
19の電源端子121はビアホール120によって電源
層115に接続されている。また、IC119のグラン
ド端子123はグランド層113に接続されており、コ
ンデンサ100及び200の他端もグランド層113に
接続されている。
The wiring board of this example has four signal layers 111.
And three ground layers 113 and one power supply layer 115,
Each of these is an eight-layer printed circuit board laminated with an insulating material 117 interposed therebetween. On top of the uppermost signal layer 111, IC1
19 and capacitors 100 and 200 are mounted, and IC1
The 19 power supply terminals 121 are connected to the power supply layer 115 by via holes 120. The ground terminal 123 of the IC 119 is connected to the ground layer 113, and the other ends of the capacitors 100 and 200 are also connected to the ground layer 113.

【0009】このように、配線基板の電源層115によ
る電源供給線とグランド層113によるグランド線との
間にデカップリング用のコンデンサ100を接続せし
め、それを高周波電源電流発生源であるIC119の近
傍に並列に接続するようなことは、当業界でよく行われ
ていることである。これは、IC119のスイッチング
動作に伴って電源層115に流れる高周波電源電流をI
C119近傍でコンデンサ100を介してバイパスさせ
ると共に、IC119のスイッチング動作に伴う電源端
子121の電位変動を抑制するためである。
As described above, the decoupling capacitor 100 is connected between the power supply line of the power supply layer 115 of the wiring board and the ground line of the ground layer 113, and is connected to the vicinity of the IC 119 which is a high-frequency power supply current generation source. It is common practice in the industry to connect in parallel. This means that the high-frequency power supply current flowing through the power supply layer 115 due to the switching operation of the IC 119 is
This is to bypass the capacitor C near the capacitor 119 via the capacitor 100 and to suppress a potential change of the power supply terminal 121 due to the switching operation of the IC 119.

【0010】なお、電源供給線となる電源層115は、
抵抗値を小さくし直流電源の電圧変動を抑制する目的か
ら、一般配線に比べて配線幅の著しく広い導体で形成さ
れている。
A power supply layer 115 serving as a power supply line is
For the purpose of reducing the resistance value and suppressing the voltage fluctuation of the DC power supply, the conductor is formed of a conductor whose wiring width is much wider than that of general wiring.

【0011】次に、図9(A)は別例の配線基板(特願
平10−198584号)の構造を模式的に示す平面図
であり、同図(B)はその断面図である。
Next, FIG. 9A is a plan view schematically showing the structure of another example of a wiring board (Japanese Patent Application No. 10-198584), and FIG. 9B is a sectional view thereof.

【0012】この配線基板は、複数の電源配線を接続す
ると共に複数のコンデンサ300を搭載するためのター
ミナル223と、このターミナル223に一端を接続し
た高周波電源電流を出力するための出力側配線cと、こ
の出力側配線cの上層又は下層に配置されたグランド層
113と、このグランド層113に設けられ前記出力配
線cより広い幅でこの配線に沿ってくりぬかれた部分2
25と、前記出力側配線cの他端が接続され前記くりぬ
かれた部分225の幅より広い幅を有する配線bと、こ
の配線bと前記出力側配線cの他端との接続部に搭載さ
れたコンデンサ400と、を具備することを特徴として
いる。この配線基板も、高周波電源電流(電源層で発生
する)がコンデンサを介して流れる経路によって作られ
るループ面積を、小さくしようとするものである。
The wiring board includes a terminal 223 for connecting a plurality of power supply wires and mounting a plurality of capacitors 300, and an output-side wire c having one end connected to the terminal 223 for outputting a high-frequency power supply current. A ground layer 113 disposed above or below the output-side wiring c, and a portion 2 provided on the ground layer 113 and having a wider width than the output wiring c along the wiring 2.
25, a wire b connected to the other end of the output side wire c and having a width larger than the width of the hollow portion 225, and mounted on a connection portion between the wire b and the other end of the output side wire c. And a condenser 400. This wiring board also attempts to reduce a loop area formed by a path through which a high-frequency power supply current (generated in the power supply layer) flows through a capacitor.

【0013】[0013]

【発明が解決しようとする課題】以上で明らかなよう
に、これまでの配線基板は、ループ面積を小さくするの
に、コンデンサ等の部品を実装する必要がある。したが
って部品コスト及び実装コストがかかる。また、配線基
板の表層にこれらの部品を実装するので、表層を平坦化
(ベタ層化)したい場合には不向きである。
As is apparent from the above description, in the conventional wiring board, it is necessary to mount components such as capacitors in order to reduce the loop area. Therefore, component cost and mounting cost are required. Also, since these components are mounted on the surface layer of the wiring board, it is not suitable for flattening (solid layering) the surface layer.

【0014】本発明は上記事情を考慮してなされたもの
で、その目的は、放射ノイズを抑えるため、高周波電源
電流が形成するループ面積をコンデンサ等の部品を実装
せずに小さく出来る配線基板及びその製造方法を提供す
ることにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has as its object to provide a wiring board and a circuit board capable of reducing a loop area formed by a high-frequency power supply current without mounting components such as capacitors in order to suppress radiation noise. It is to provide a manufacturing method thereof.

【0015】[0015]

【課題を解決するための手段】すなわち、本発明の配線
基板は、絶縁層に貫通孔が形成され、この貫通孔内に第
1配線が延設されるとともに、この貫通孔内に第2配線
が延設され、前記第1配線と前記第2配線の延設部間に
誘電体が介在していることを特徴とするものである。
That is, in the wiring board of the present invention, a through hole is formed in an insulating layer, a first wiring extends in the through hole, and a second wiring extends in the through hole. Are extended, and a dielectric is interposed between the extended portions of the first wiring and the second wiring.

【0016】また、本発明の配線基板の製造方法は、絶
縁層に一方の面から他方の面に貫通する第1貫通孔を形
成する工程と、前記一方の面から第1配線を前記第1貫
通孔内に延設する工程と、前記第1貫通孔内に誘電体を
充填する工程と、この充填された誘電体に前記第1貫通
孔に沿って第2貫通孔を形成する工程と、この第2貫通
孔内に前記他方の面側から第2配線の延設部を形成する
工程とを具備することを特徴とするものである。
Further, in the method of manufacturing a wiring board according to the present invention, a step of forming a first through-hole penetrating from one surface to the other surface in the insulating layer; Extending into the through-hole, filling the first through-hole with a dielectric, forming a second through-hole in the filled dielectric along the first through-hole, Forming an extension of the second wiring from the other surface side in the second through-hole.

【0017】このように、本発明の配線基板では、絶縁
層の貫通孔内に延設された第1配線及び第2配線と、こ
れらの延設部間に介在する誘電体とが設けられているの
で、これら第1及び第2配線と誘電体とによって実質的
にコンデンサが形成可能であり、これまでのように部品
としてのコンデンサを実装しなくても、配線基板作製上
の通常の技術(フォトエッチング、化学的気相成長法、
スパッタリング、機械加工など)を用いるだけで電流ル
ープの面積を小さくでき、ノイズを効果的に抑制するこ
とが可能である。
As described above, in the wiring board according to the present invention, the first wiring and the second wiring extending in the through hole of the insulating layer and the dielectric material interposed between these extending portions are provided. Therefore, a capacitor can be substantially formed by the first and second wirings and the dielectric, and a conventional technique (for example, a conventional wiring board manufacturing technique) can be used without mounting a capacitor as a component as in the past. Photo etching, chemical vapor deposition,
The area of the current loop can be reduced by simply using sputtering, machining, or the like, and noise can be effectively suppressed.

【0018】また、本発明の配線基板の製造方法は、前
記したように絶縁層に対する第1貫通孔の形成工程と、
この貫通孔に施す第1配線延設工程と、同貫通孔への誘
電体充填工程と、この充填物に対する第2貫通孔の形成
工程と、この第2貫通孔に施す第2配線の延設工程とを
具備するので、従来のプリント基板の製造技術を利用し
て技術的困難を伴わずに前述した優れた効果を奏する配
線基板を低コストで製造することができる。
Further, according to the method of manufacturing a wiring board of the present invention, as described above, a step of forming a first through hole in an insulating layer;
A first wiring extending step for the through-hole, a dielectric filling step for the through-hole, a second through-hole forming step for the filling, and a second wiring extending for the second through-hole Since the method includes the steps described above, it is possible to manufacture a wiring board having the above-described excellent effects at low cost using the conventional printed circuit board manufacturing technology without technical difficulty.

【0019】[0019]

【発明の実施の形態】本発明においては、前記第1配線
が電源配線であり、前記第2配線がグランド配線である
ことが好ましい。そして前記第1配線の延設部の形成に
は、スルホールメッキ法を適用するのが好ましい。
In the present invention, it is preferable that the first wiring is a power wiring and the second wiring is a ground wiring. In addition, it is preferable to apply a through-hole plating method for forming the extending portion of the first wiring.

【0020】また、本発明においては、前記絶縁層が絶
縁基板であり、前記電源配線が前記第1貫通孔の壁面に
沿って延設され、前記グランド配線に接続する導体が前
記壁面に沿って前記第2貫通孔内に埋設され、前記電源
配線の延設部と前記導体との間に前記誘電体が充填され
ていることが好ましい。
Further, in the present invention, the insulating layer is an insulating substrate, the power supply wiring extends along a wall surface of the first through hole, and a conductor connected to the ground wiring extends along the wall surface. It is preferable that the dielectric is buried in the second through-hole and filled between the extended portion of the power supply wiring and the conductor.

【0021】この場合、前記電源配線の延設部が前記貫
通孔の壁面に筒状に設けられ、この筒状延設部の中央に
前記導体が配置していることが望ましい。
In this case, it is preferable that the extended portion of the power supply wiring is provided in a cylindrical shape on the wall surface of the through hole, and the conductor is arranged at the center of the tubular extended portion.

【0022】また、本発明では配線基板に前記グランド
配線が設けられ、前記電源配線を延設した前記貫通孔が
前記絶縁基板に設けられ、前記配線基板と前記絶縁基板
としての配線基板とが絶縁材を介して接着されているこ
とが好ましい。
In the present invention, the ground wiring is provided on the wiring board, the through-hole extending the power supply wiring is provided on the insulating substrate, and the wiring board is insulated from the wiring board as the insulating substrate. It is preferable that they are bonded via a material.

【0023】以下、図示する実施形態に基づいて本発明
をさらに具体的に説明する。
Hereinafter, the present invention will be described more specifically based on the illustrated embodiment.

【0024】図1は、本発明の一実施形態の配線基板を
示すもので、この配線基板は、多層配線基板1と、その
上にプリプレグなどの絶縁体層2を介して2層配線基板
3を重ねた積層構造を有する。
FIG. 1 shows a wiring board according to an embodiment of the present invention. The wiring board comprises a multilayer wiring board 1 and a two-layer wiring board 3 on which an insulating layer 2 such as a prepreg is interposed. Are laminated.

【0025】多層配線基板1は絶縁層4の表面に導体と
してグランド配線5が形成されており、図示はしないが
絶縁層4内に複数の導電層が積層された構造を有する。
また、2層配線基板3は絶縁層6の表裏両面に導電層と
して電源配線7が所望のパターンをもって形成されてい
る。
The multilayer wiring board 1 has a structure in which a ground wiring 5 is formed as a conductor on the surface of the insulating layer 4 and a plurality of conductive layers are laminated in the insulating layer 4 although not shown.
In the two-layer wiring board 3, power supply wirings 7 are formed as conductive layers on the front and back surfaces of the insulating layer 6 in a desired pattern.

【0026】この2層配線基板3の所定の箇所には、ド
リル等の機械加工によりビア(貫通孔)8が穿たれてい
る。このビア8の内壁には、電源配線7の延設部7aが
スルーホールメッキなどによって形成されている。そし
てビア8の内部には誘電体10が充填されており、この
誘電体10にドリル加工等で形成した中央孔9には銅な
どの導体11が充填され、プリプレグなどの絶縁体層2
を貫通して多層基板1のグランド配線5の表面に達して
いる。
A via (through hole) 8 is formed in a predetermined portion of the two-layer wiring board 3 by machining such as a drill. On the inner wall of the via 8, an extended portion 7a of the power supply wiring 7 is formed by through-hole plating or the like. The inside of the via 8 is filled with a dielectric 10, and a center hole 9 formed by drilling or the like in the dielectric 10 is filled with a conductor 11 such as copper, and an insulating layer 2 such as a prepreg is formed.
And reaches the surface of the ground wiring 5 of the multilayer substrate 1.

【0027】したがって、2層配線基板3のビア8で
は、電源配線7の延設部7aと導体11との間は誘電体
10で埋められ、導体11の下端は絶縁体層2を貫通し
てグランド配線5と電気的に接続されている。
Therefore, in the via 8 of the two-layer wiring board 3, the space between the extended portion 7 a of the power supply wiring 7 and the conductor 11 is filled with the dielectric 10, and the lower end of the conductor 11 penetrates the insulator layer 2. It is electrically connected to the ground wiring 5.

【0028】誘電体10の材料としては、強誘電体が好
ましい。具体的には比誘電率が10以上の物質、たとえ
ばアルミナやシリコンなどが好ましい。
The material of the dielectric 10 is preferably a ferroelectric. Specifically, a substance having a relative dielectric constant of 10 or more, for example, alumina or silicon is preferable.

【0029】この実施形態の配線基板は以上の構成を有
し、電源配線7の延設部7aと誘電体10と導体11と
によりデカップリングコンデンサが構成されているの
で、これまでのように部品としてのコンデンサを実装し
なくても、配線基板に適用される通常の技術を用いるだ
けで、電流ループの面積を小さくでき、高周波電流によ
る放射ノイズを効果的に抑えることが可能である。
The wiring board of this embodiment has the above configuration, and the extended portion 7a of the power supply wiring 7, the dielectric 10, and the conductor 11 constitute a decoupling capacitor. Even if a capacitor is not mounted, the area of the current loop can be reduced and the radiation noise due to the high-frequency current can be effectively suppressed only by using the ordinary technique applied to the wiring board.

【0030】そして、上記デカップリングコンデンサと
しての機能、たとえば、その容量は、ビア8内の誘電体
11を介した両配線7−11間の対向面積(即ち、コン
デンサの実効動作面積)及び対向距離を変化させること
により、使用するICやLSIの種類に応じて自由に設
定することができる。
The function as the decoupling capacitor, for example, the capacitance thereof depends on the area (ie, the effective operating area of the capacitor) and the distance between the two wirings 7-11 via the dielectric 11 in the via 8. Can be freely set according to the type of IC or LSI to be used.

【0031】このような優れた効果を有する本実施の形
態の配線基板は、図2に例示するような製造工程によ
り、効率的かつ経済的に製造することができる。
The wiring board according to the present embodiment having such excellent effects can be efficiently and economically manufactured by the manufacturing process illustrated in FIG.

【0032】まず、第1工程として図2の(A−1)及
び(A−2)に示すように、絶縁層6の両面に導電層7
bを形成した基板3の所望の箇所に、表面から裏面に抜
けるビア8をドリル等の機械加工により形成する。
First, as shown in FIGS. 2A-1 and 2A-2, a conductive layer 7 is formed on both sides of the insulating layer 6 as a first step.
A via 8 is formed at a desired position of the substrate 3 where b is formed by machining such as a drill.

【0033】次に、図2の(B−1)及び(B−2)に
示す如く、このビア8の内壁も含めて2層配線基板3の
配線7b上に銅などのメッキ層7cをメッキ法により形
成する。なお、ビア8内のメッキ層7cはスルーホール
メッキ法で行うことができる。続いてメッキ層7cの所
定の位置にレジスト(図示せず)を形成し、エッチング
処理を施して、所望の配線パターンを形成する。
Next, as shown in (B-1) and (B-2) of FIG. 2, a plating layer 7c of copper or the like is plated on the wiring 7b of the two-layer wiring board 3 including the inner wall of the via 8. It is formed by a method. The plating layer 7c in the via 8 can be formed by a through-hole plating method. Subsequently, a resist (not shown) is formed at a predetermined position of the plating layer 7c, and an etching process is performed to form a desired wiring pattern.

【0034】こうしてから、図2の(C−1)及び(C
−2)に示すように、2層配線基板3の裏面側を平坦な
台13上に配置してビア8の下端開口をふさぎ、電源配
線側のビア8の上端開口以外をレジスト14でおおい、
ビア8の内部にペースト状の誘電体10を押し込めて充
填する。この場合、2層配線基板3の表面側ではたとえ
ばゴムヘラ15などを用いてスキージ等を行うことが好
ましい。
After doing this, (C-1) and (C-1) in FIG.
As shown in -2), the rear surface side of the two-layer wiring board 3 is arranged on a flat table 13 to block the lower end opening of the via 8, and the resist 14 covers the opening other than the upper end opening of the via 8 on the power supply wiring side.
A paste-like dielectric 10 is pressed into the inside of the via 8 and filled. In this case, it is preferable to perform a squeegee or the like on the front side of the two-layer wiring board 3 using, for example, a rubber spatula 15 or the like.

【0035】誘電体10が固化したら、図3の(D−
1)及び(D−2)に示すように、2層配線基板3の裏
面側にプリプレグ等の絶縁体2を接着又は貼り合わせ
て、誘電体10に対し、径の小さなドリル等を用いて、
絶縁体2の裏面側に抜ける中央孔9を開ける。
When the dielectric material 10 is solidified, (D-
As shown in (1) and (D-2), an insulator 2 such as a prepreg is bonded or bonded to the back surface of the two-layer wiring board 3 and a small diameter drill or the like is applied to the dielectric 10 by using a small-diameter drill or the like.
A central hole 9 is formed on the back side of the insulator 2 so as to pass therethrough.

【0036】続いて、図3の(E−1)及び(E−2)
に示すように、グランド配線5側で多層配線基板1を絶
縁体2に接着もしくは貼り合わせ、所定の位置にレジス
ト(図示せず)を形成し、しかるのち銅などのペースト
状の導体11を充填し、これを固化させる。これによっ
て、導体11をグランド配線5に接続させ、誘電体10
を介して電源配線7の延設部7aと対向させる。
Subsequently, (E-1) and (E-2) of FIG.
As shown in (2), the multilayer wiring board 1 is bonded or bonded to the insulator 2 on the ground wiring 5 side, a resist (not shown) is formed at a predetermined position, and then a paste-like conductor 11 such as copper is filled. And solidify it. As a result, the conductor 11 is connected to the ground wiring 5, and the dielectric 10
To the extension 7a of the power supply wiring 7 via the.

【0037】以上に明らかなように、図示した実施形態
の工程によると、一般のプリント基板の製造技術を利用
して、技術的困難も伴わずに容易にかつ低製造コスト
で、効率的に本発明に基づく配線基板を製造することが
できる。
As is clear from the above, according to the steps of the illustrated embodiment, the present invention can be easily and efficiently performed at low manufacturing cost without technical difficulties by using a general printed circuit board manufacturing technique. A wiring board according to the invention can be manufactured.

【0038】以上に述べた実施の形態は、本発明の技術
思想に基づいて、種々に変形することが可能である。
The embodiments described above can be variously modified based on the technical idea of the present invention.

【0039】たとえば、本発明の配線基板は、導電層や
絶縁層の材質、層数、その形成法およびパターン形成な
どに制約を設ける必要はない。
For example, in the wiring board of the present invention, there is no need to restrict the materials and the number of the conductive layers and the insulating layers, the forming method thereof, the pattern formation, and the like.

【0040】図4に示すように、例えば矩形状のビア8
内のスルーホールメッキ層を電源側7aとグランド側7
dとに分離し、グランド側7dを導電性接着剤15によ
って配線基板1のグランド配線5と接続できる。この場
合は、図1に示したような導体11は不要となり、コン
デンサの形成工程を一層簡略化できる。
As shown in FIG. 4, for example, a rectangular via 8
The through-hole plating layers in the power supply side 7a and the ground side 7
and the ground side 7 d can be connected to the ground wiring 5 of the wiring board 1 by the conductive adhesive 15. In this case, the conductor 11 as shown in FIG. 1 becomes unnecessary, and the process of forming the capacitor can be further simplified.

【0041】また、図5は、図1に示した如きコンデン
サ構造を複数、例えば2つとし、これらを電源とグラン
ドとの間に並列に接続した例である。この例では、誘電
体10の材質を比誘電率の低いものをはじめ、種々に選
ぶことができる。
FIG. 5 shows an example in which a plurality of, for example, two capacitor structures as shown in FIG. 1 are connected in parallel between a power supply and a ground. In this example, the material of the dielectric 10 can be variously selected, including a material having a low relative dielectric constant.

【0042】また、絶縁層に設けるビアのコンデンサ容
量は、そこに充填する誘電体と導体(配線)間の対向面
積やその対向距離、さらには充填する誘電体の比誘電率
などを変化させることにより所望に調整することがで
き、使用するICやLSIの種類によって自由に設定す
ることが可能である。
Further, the capacitance of the via capacitor provided in the insulating layer is changed by changing the facing area and the facing distance between the dielectric and the conductor (wiring) to be filled therein, and the relative permittivity of the filled dielectric. Can be adjusted as desired, and can be set freely according to the type of IC or LSI used.

【0043】さらに、前記実施形態では、ビア内に電源
配線とグランド配線を延設させたが、本発明ではそれに
限らず、一般に電位差を伴う配線であれば、ビア内に延
設することができる。
Further, in the above-described embodiment, the power supply wiring and the ground wiring are extended in the via. However, the present invention is not limited to this. In general, any wiring having a potential difference can be extended in the via. .

【0044】[0044]

【発明の作用効果】本発明によると、配線基板の絶縁層
に形成されたビア内に第1配線と第2配線が延設され、
これらの延設部間に誘電体が介在しているので、これら
配線の延設部とその間の誘電体とがデカップリングコン
デンサとしての機能を発揮でき、その結果、既述した電
流ループの面積を小さくし、ノイズを効果的に抑えるこ
とが可能である。
According to the present invention, the first wiring and the second wiring extend in the via formed in the insulating layer of the wiring board.
Since a dielectric is interposed between these extending portions, the extending portions of these wirings and the dielectric therebetween can exhibit a function as a decoupling capacitor. As a result, the area of the current loop described above is reduced. It is possible to reduce the size and effectively suppress noise.

【0045】したがって、これまでの配線基板のように
部品としてのコンデンサ等を実装する必要はなくなり、
また配線基板の表層を平坦化したい場合にも十二分に対
処することができる。
Therefore, there is no need to mount a capacitor or the like as a component as in the conventional wiring board.
Further, it is possible to sufficiently cope with a case where it is desired to flatten the surface layer of the wiring board.

【0046】そして、本発明の配線基板は前記構造を有
するが故に、既述した工程から明らかな如く、通常の配
線基板の製造技術を利用して、技術的困難性を伴わずに
低コストで製造することができる。
Since the wiring board of the present invention has the above-described structure, as is apparent from the above-described steps, it is possible to use a normal wiring board manufacturing technique at low cost without technical difficulty. Can be manufactured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態における配線基板を概略的
に示し、(A)は平面図、(B)は(A)のX−X線に
沿う断面図(以下、同様)である。
FIGS. 1A and 1B schematically show a wiring board according to an embodiment of the present invention, in which FIG. 1A is a plan view, and FIG. 1B is a cross-sectional view along line XX of FIG.

【図2】同、実施形態における配線基板の製造工程の具
体例を工程順に示し、(A−1)、(B−1)、(C−
1)は平面図、(A−2)、(B−2)、(C−2)は
X−X線に沿う断面図である。
FIG. 2 shows a specific example of a manufacturing process of the wiring board in the embodiment in the order of steps, and shows (A-1), (B-1), and (C-
1) is a plan view, and (A-2), (B-2), and (C-2) are cross-sectional views along line XX.

【図3】同、実施形態における配線基板の製造工程の具
体例を工程順に示し、(D−1)及び(E−1)は平面
図、(D−2)及び(E−2)はX−X線に沿う断面図
である。
FIG. 3 shows a specific example of a manufacturing process of the wiring board in the embodiment in the order of steps, wherein (D-1) and (E-1) are plan views, and (D-2) and (E-2) are Xs. It is sectional drawing which follows the X-ray.

【図4】本発明の他の実施形態における配線基板を概略
的に示し、(A)は平面図、(B)は(A)のY−Y線
に沿う断面図である。
4A and 4B schematically show a wiring board according to another embodiment of the present invention, wherein FIG. 4A is a plan view, and FIG. 4B is a cross-sectional view taken along line YY of FIG.

【図5】本発明のさらに別の実施形態における配線基板
を概略的に示し、(A)は平面図、(B)は(A)のZ
−Z線に沿う断面図である。
FIGS. 5A and 5B schematically show a wiring board according to still another embodiment of the present invention, wherein FIG. 5A is a plan view and FIG.
It is sectional drawing which follows the -Z line.

【図6】従来の配線基板の放射ノイズを説明する模式図
である。
FIG. 6 is a schematic diagram illustrating radiation noise of a conventional wiring board.

【図7】従来の他の配線基板の放射ノイズを説明する模
式図である。
FIG. 7 is a schematic diagram illustrating radiation noise of another conventional wiring board.

【図8】従来の多層配線基板を示すもので、(A)は平
面図、(B)は断面図である。
8A and 8B show a conventional multilayer wiring board, wherein FIG. 8A is a plan view and FIG. 8B is a cross-sectional view.

【図9】既に提案された多層配線基板を示すもので、
(A)は平面図、(B)は断面図である。
FIG. 9 shows an already proposed multilayer wiring board,
(A) is a plan view and (B) is a sectional view.

【符号の説明】[Explanation of symbols]

1…多層配線基板、2…絶縁体、3…2層配線基板、
4、6…絶縁層、5…グランド配線、7…電源配線、7
a…電源配線延設部、8…ビア、9…中央孔、10…誘
電体、11…導体、13…平坦な台
DESCRIPTION OF SYMBOLS 1 ... Multilayer wiring board, 2 ... Insulator, 3 ... Double layer wiring board,
4, 6: insulating layer, 5: ground wiring, 7: power supply wiring, 7
a: power supply wiring extension, 8: via, 9: central hole, 10: dielectric, 11: conductor, 13: flat base

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4E351 AA01 AA06 BB03 BB29 BB31 BB33 BB49 CC06 CC11 DD01 DD41 GG06 5E338 AA03 BB02 BB12 BB25 BB63 BB75 CC01 CC04 CC06 CD03 EE13 5E346 AA12 AA13 AA15 AA41 AA43 BB01 BB03 BB04 BB06 BB20 CC31 DD22 EE01 EE09 FF04 FF18 FF45 GG15 HH01  ──────────────────────────────────────────────────続 き Continuing on the front page F term (reference) 4E351 AA01 AA06 BB03 BB29 BB31 BB33 BB49 CC06 CC11 DD01 DD41 GG06 5E338 AA03 BB02 BB12 BB25 BB63 BB75 CC01 CC04 CC06 CD03 EE13 5E346 AA12 AA13 BB03 A43 BB11 A0331 BB03 EE01 EE09 FF04 FF18 FF45 GG15 HH01

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 絶縁層に貫通孔が形成され、この貫通孔
内に第1配線が延設されるとともに、この貫通孔内に第
2配線が延設され、前記第1配線と前記第2配線の延設
部間に誘電体が介在していることを特徴とする配線基
板。
1. A through hole is formed in an insulating layer, a first wiring extends in the through hole, and a second wiring extends in the through hole. A wiring board, wherein a dielectric material is interposed between extending portions of the wiring.
【請求項2】 前記第1配線が電源配線であり、前記第
2配線がグランド配線である、請求項1に記載の配線基
板。
2. The wiring board according to claim 1, wherein said first wiring is a power supply wiring, and said second wiring is a ground wiring.
【請求項3】 前記絶縁層が絶縁基板であり、前記電源
配線が前記貫通孔の壁面に沿って延設され、前記グラン
ド配線に接続する導体が前記壁面に沿って前記貫通孔内
に埋設され、前記電源配線の延設部と前記導体との間に
前記誘電体が充填されている、請求項2に記載の配線基
板。
3. The insulating layer is an insulating substrate, the power supply wiring extends along a wall surface of the through hole, and a conductor connected to the ground wiring is embedded in the through hole along the wall surface. 3. The wiring board according to claim 2, wherein the dielectric is filled between the extended portion of the power supply wiring and the conductor.
【請求項4】 前記電源配線の延設部が前記貫通孔の壁
面に筒状に設けられ、この筒状延設部の中央に前記導体
が配置している、請求項3に記載の配線基板。
4. The wiring board according to claim 3, wherein an extended portion of the power supply wiring is provided in a cylindrical shape on a wall surface of the through hole, and the conductor is disposed at a center of the tubular extended portion. .
【請求項5】 配線基板に前記グランド配線が設けら
れ、前記電源配線を延設した前記貫通孔が前記絶縁基板
に設けられ、前記配線基板と前記絶縁基板としての配線
基板とが絶縁材を介して接着されている、請求項4に記
載の配線基板。
5. The wiring board is provided with the ground wiring, the power supply wiring is extended through the through-hole in the insulating board, and the wiring board and the wiring board as the insulating board are separated by an insulating material. The wiring board according to claim 4, wherein the wiring board is adhered.
【請求項6】 前記第1配線の延設部と前記誘電体と前
記第2配線の延設部とにより、コンデンサが形成されて
いる、請求項1に記載の配線基板。
6. The wiring board according to claim 1, wherein a capacitor is formed by the extension of the first wiring, the dielectric, and the extension of the second wiring.
【請求項7】 絶縁層に一方の面から他方の面に貫通す
る第1貫通孔を形成する工程と、 前記一方の面から第1配線を前記第1貫通孔内に延設す
る工程と、 前記第1貫通孔内に誘電体を充填する工程と、 この充填された誘電体に前記第1貫通孔に沿って第2貫
通孔を形成する工程と、 この第2貫通孔内に前記他方の面側から第2配線の延設
部を形成する工程とを具備することを特徴とする配線基
板の製造方法。
7. A step of forming a first through hole penetrating from one surface to the other surface in the insulating layer; and a step of extending a first wiring from the one surface into the first through hole. A step of filling the first through hole with a dielectric; a step of forming a second through hole in the filled dielectric along the first through hole; and a step of filling the second through hole into the second through hole. Forming an extension of the second wiring from the surface side.
【請求項8】 前記第1配線を電源配線とし、前記第2
配線をグランド配線とする、請求項7に記載の配線基板
の製造方法。
8. The power supply line according to claim 1, wherein the first line is a power supply line,
The method according to claim 7, wherein the wiring is a ground wiring.
【請求項9】 前記絶縁層を絶縁基板とし、前記電源配
線を前記第1貫通孔の壁面に沿って延設し、前記グラン
ド配線に接続する導体を前記壁面に沿って前記第2貫通
孔内に埋設し、前記電源配線の延設部と前記導体との間
に前記誘電体を充填する、請求項8に記載の配線基板の
製造方法。
9. The power supply line extending along a wall surface of the first through-hole, and a conductor connected to the ground line is provided along the wall surface in the second through-hole. 9. The method of manufacturing a wiring board according to claim 8, wherein the dielectric is filled between the extended portion of the power supply wiring and the conductor.
【請求項10】 前記電源配線の延設部を前記貫通孔の
壁面に筒状に設け、この筒状延設部の中央に前記導体を
配置する、請求項9に記載の配線基板の製造方法。
10. The method for manufacturing a wiring board according to claim 9, wherein an extended portion of the power supply wiring is provided in a cylindrical shape on a wall surface of the through hole, and the conductor is disposed at the center of the tubular extended portion. .
【請求項11】 前記配線基板に前記グランド配線を設
け、前記電源配線を延設した前記第1貫通孔を前記絶縁
基板に設け、前記配線基板と前記絶縁基板としての配線
基板とを絶縁材を介して接着する、請求項10に記載の
配線基板の製造方法。
11. The wiring board, wherein the ground wiring is provided, the first through-hole in which the power supply wiring is extended is provided in the insulating substrate, and an insulating material is provided between the wiring substrate and the wiring board as the insulating substrate. The method for manufacturing a wiring board according to claim 10, wherein the wiring board is adhered.
【請求項12】 前記第1配線の延設部をスルーホール
メッキで形成する、請求項7に記載の配線基板の製造方
法。
12. The method according to claim 7, wherein the extension of the first wiring is formed by through-hole plating.
【請求項13】 前記第2配線の延設部を導体の埋設に
よって形成する、請求項7に記載の配線基板の製造方
法。
13. The method according to claim 7, wherein the extension of the second wiring is formed by burying a conductor.
【請求項14】 前記第1配線の延設部と前記誘電体と
前記第2配線の延設部とによりコンデンサを形成する、
請求項7に記載の配線基板の製造方法。
14. A capacitor is formed by the extension of the first wiring, the dielectric, and the extension of the second wiring.
A method for manufacturing the wiring board according to claim 7.
JP10364840A 1998-12-22 1998-12-22 Wiring substrate and its manufacture Pending JP2000188448A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10364840A JP2000188448A (en) 1998-12-22 1998-12-22 Wiring substrate and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10364840A JP2000188448A (en) 1998-12-22 1998-12-22 Wiring substrate and its manufacture

Publications (1)

Publication Number Publication Date
JP2000188448A true JP2000188448A (en) 2000-07-04

Family

ID=18482798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10364840A Pending JP2000188448A (en) 1998-12-22 1998-12-22 Wiring substrate and its manufacture

Country Status (1)

Country Link
JP (1) JP2000188448A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011040713A (en) * 2009-08-17 2011-02-24 Samsung Electro-Mechanics Co Ltd Wafer level package having cylindrical capacitor, and method of fabricating the same
JP2012094893A (en) * 2009-08-17 2012-05-17 Samsung Electro-Mechanics Co Ltd Wafer-level package including cylindrical capacitor, and manufacturing method for the same
US9147643B2 (en) 2013-04-26 2015-09-29 Samsung Electronics Co., Ltd. Semiconductor package
JPWO2014034443A1 (en) * 2012-08-31 2016-08-08 ソニー株式会社 Wiring board and method of manufacturing wiring board
JP2016207762A (en) * 2015-04-20 2016-12-08 富士通株式会社 Print circuit board with capacitor, electronic apparatus, and manufacturing method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011040713A (en) * 2009-08-17 2011-02-24 Samsung Electro-Mechanics Co Ltd Wafer level package having cylindrical capacitor, and method of fabricating the same
JP2012094893A (en) * 2009-08-17 2012-05-17 Samsung Electro-Mechanics Co Ltd Wafer-level package including cylindrical capacitor, and manufacturing method for the same
JPWO2014034443A1 (en) * 2012-08-31 2016-08-08 ソニー株式会社 Wiring board and method of manufacturing wiring board
US9147643B2 (en) 2013-04-26 2015-09-29 Samsung Electronics Co., Ltd. Semiconductor package
JP2016207762A (en) * 2015-04-20 2016-12-08 富士通株式会社 Print circuit board with capacitor, electronic apparatus, and manufacturing method
US9763331B2 (en) 2015-04-20 2017-09-12 Fujitsu Limited Printed circuit board, electronic device, and manufacturing method

Similar Documents

Publication Publication Date Title
US8107254B2 (en) Integrating capacitors into vias of printed circuit boards
US6407929B1 (en) Electronic package having embedded capacitors and method of fabrication therefor
JP5339384B2 (en) Laminated capacitor and integrated circuit board
US5770476A (en) Passive interposer including at least one passive electronic component
KR100754714B1 (en) Power core devices and methods of making thereof
US7271348B1 (en) Providing decoupling capacitors in a circuit board
US20070090511A1 (en) Power core devices and methods of making thereof
JP2003197809A (en) Package for semiconductor device, the manufacturing method and semiconductor device
KR20060054033A (en) Capacitive/resistive devices and printed wiring boards incorporating such devices, and methods of making thereof
JP4365166B2 (en) Capacitor, multilayer wiring board, and semiconductor device
US20130239408A1 (en) Power and ground vias for power distribution systems
KR100870380B1 (en) Design of Low Inductance Embedded Capacitor Layer Connections
JP2004289133A (en) Chip package
KR20010049422A (en) High Frequency Module
US7035082B2 (en) Structure of multi-electrode capacitor and method for manufacturing process of the same
US7919804B2 (en) Power distribution for high-speed integrated circuits
JP2000188448A (en) Wiring substrate and its manufacture
US7573721B2 (en) Embedded passive device structure and manufacturing method thereof
US20030089522A1 (en) Low impedance / high density connectivity of surface mount components on a printed wiring board
JP2003051427A (en) Capacitor sheet and manufacturing method therefor, board having built-in capacitor and semiconductor device
JPH0754874B2 (en) Multilayer printed wiring board
JP2001015885A (en) High-frequency electronic circuit and structure of mounting chip three-terminal capacitor on the same
US7626828B1 (en) Providing a resistive element between reference plane layers in a circuit board
JP2000188449A (en) Wiring substrate and its manufacture
JP2002208776A (en) Wiring board for mounting semiconductor integrated circuit with bypass capacitor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051118

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20070125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071029

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080306