JP4107951B2 - Circuit device and manufacturing method thereof - Google Patents
Circuit device and manufacturing method thereof Download PDFInfo
- Publication number
- JP4107951B2 JP4107951B2 JP2002352139A JP2002352139A JP4107951B2 JP 4107951 B2 JP4107951 B2 JP 4107951B2 JP 2002352139 A JP2002352139 A JP 2002352139A JP 2002352139 A JP2002352139 A JP 2002352139A JP 4107951 B2 JP4107951 B2 JP 4107951B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive wiring
- wiring layer
- layer
- circuit device
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
【０００１】
【発明の属する技術分野】
本発明は、回路装置およびその製造方法に関し、特に、高周波の電気信号が供給された際の抵抗値の増大および信号経路の増加を抑制するために導電配線層の表面を平滑化し、更に、導電配線層と他の構成要素との密着性を向上させる回路装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
近年、ＩＣパッケージは携帯機器や小型・高密度実装機器への採用が進み、従来のＩＣパッケージとその実装概念が大きく変わろうとしている。絶縁樹脂シートの一例としてフレキシブルシートであるポリイミド樹脂シートを採用した半導体装置に関する技術がある（例えば、特許文献１参照）。
【０００３】
図１８は、フレキシブルシート５０をインターポーザー基板として採用する半導体装置を示すものである。図１８（Ａ）はこの半導体装置の平面図であり、図１８（Ｂ）は、図１８（Ａ）のＡ−Ａ線における断面図である。以下にてこの半導体装置の製造方法を説明する。
【０００４】
先ず、フレキシブルシート５０の上には、接着剤を介して銅箔パターン５１が貼り合わされて用意されている。この銅箔パターン５１は、実装される半導体素子がトランジスタ、ＩＣにより、そのパターンが異なるが、一般には、ボンディングパッド５１Ａ、アイランド５１Ｂが形成されている。また符号５２は、フレキシブルシート５０の裏面から電極を取り出すための開口部であり、前記銅箔パターン５１が露出している。続いて、このフレキシブルシート５０は、ダイボンダーに搬送され、半導体素子５３が実装される。その後、このフレキシブルシート５０は、ワイヤーボンダーに搬送され、ボンディングパッド５１Ａと半導体素子５３のパッドが金属細線５４で電気的に接続されている。
【０００５】
最後に、図１８（Ａ）の如く、フレキシブルシート５０の表面に封止樹脂５５が設けられて封止される。ここでは、ボンディングパッド５１Ａ、アイランド５１Ｂ、半導体素子５３および金属細線５４を被覆するようにトランスファーモールドされる。その後、図１８（Ｂ）に示すように、半田や半田ボール等の接続手段５６が設けられ、半田リフロー炉を通過することで開口部５２を介してボンディングパッド５１Ａと融着した球状の半田５６が形成される。その後、フレキシブルシート５０には、半導体素子５３がマトリックス状に形成されるため、ダイシングされ、個々に分離される。
【０００６】
しかしながら、図１８を参照して説明した半導体装置の製造方法は、フレキシブルシート５０を採用しているために、様々な問題を有していた。即ち、フレキシブルシート５０自身が有る程度の厚みを有しているので装置の薄型化に限界があり、製造工程に於いてフレキシブルシート５０にクラックが発生したり、フレキシブルシート５０に反りが発生してしまうという数々の問題を有していた。
【０００７】
上記のような問題を解決するために、フレキシブルシート５０等のようなインターポーザー基板を不要にした薄型の回路装置およびその製造方法が提案されている（例えば特許文献２を参照）。
【０００８】
図１９を参照して、この回路装置６０の概要を説明する。回路装置６０は、フレキシブルシート等のインターポーザを不要にして構成されている。そして、絶縁樹脂６２の表裏にシート状に接着された導電膜をエッチングすることにより、第１の導電配線層６３および第２の導電配線層６４から成る多層配線構造が実現されている。第１の導電配線層６３および第２の導電配線層６４は、絶縁層６２により絶縁され、多層接続手段７２により所望の箇所で電気的に接続されている。また、第２の導電配線層６４の所望の箇所には外部電極７４が形成され、これは実装基板等との接続電極となる。第１の導電配線層６３上には、絶縁性接着剤６８を介して半導体素子６７が固着されており、半導体素子６７の電極と第１の導電配線層６３とは金属細線７１により電気的に接続されている。封止樹脂７３は、半導体素子６７および金属細線７１を封止して全体の機械的な支持を行う働きを有する。
【０００９】
上記した回路装置６０は、フレキシブルシート等のインターポーザを不要にして構成されており、このことにより、装置全体が薄型化されている等の利点を有する。
【００１０】
【特許文献１】
特開２０００−１３３６７８号公報（第５頁、第２図）
【特許文献２】
特願２００１−１８５４２０（第１図）
【００１１】
【発明が解決しようとする課題】
しかしながら、上述した回路装置６０では、導電配線層６３、６４の表面は平滑に形成されておらず、高周波の信号が導電配線層６３、６４を通過した場合、表皮効果により抵抗値の増大および信号経路の増加の問題があった。ここで、図１９（Ｂ）を参照して、表皮効果とは、導電配線層６４に高周波の電気信号が供給された場合に、その表面付近しか電流が流れなくなる現象である。従って、電流が流れる有効面積が小さくなってしまうことから、抵抗値が大きくなり電気信号が減衰してしまう。また、導電配線層の表面が粗面である場合は、粗い表面に追従して電流が流れるので、信号経路が増加してしまう。これらのことから、高周波信号の劣化およびその遅延が生じてしまう問題があった。
【００１２】
更に、上記のような事情を考慮して、導電配線層６３、６４の表面を平滑に形成した場合、回路装置を構成する他の構成要素との密着性が低下し、外部からの水分等の侵入の問題が発生してしまう。
【００１３】
本発明は、上記した問題を鑑みて成されたものであり、本発明の主な目的は、表面が平滑に形成された導電配線層を有し且つ導電配線層と他の構成要素との密着性が強固な回路装置を提供することにある。
【００１４】
【課題を解決するための手段】
本発明の回路装置は、導電配線層と、前記導電配線上に直接あるいは絶縁して固着され高周波で動作する半導体素子と、前記半導体素子を被覆する樹脂層とを備え、電気信号が流れないダミーの導電配線層の表面は、前記電気信号が流れる前記導電配線層の表面よりも粗化された状態であり、前記導電配線層と前記樹脂層との間には、前記導電配線層を被覆する樹脂が介在することを特徴とする。
【００１５】
更に、本発明の回路装置は、導電配線層と、前記導電配線上に直接あるいは絶縁して固着され高周波で動作する半導体素子と、前記半導体素子を被覆する樹脂層とを備え、電気信号が流れないダミーの導電配線層の表面は、電気信号が流れる前記導電配線層の表面よりも粗化された状態であり、前記ダミーの導電配線層を、前記電気信号が流れる導電配線層を囲むように設けることを特徴とする。
【００１６】
更に、本発明の回路装置は、絶縁層の表面に設けられた導電配線層と、前記導電配線上に直接あるいは絶縁して固着されて高周波で動作する半導体素子と、前記半導体素子を被覆する樹脂層とを備え、前記導電配線層から露出する前記絶縁層の表面を粗化させることを特徴とする。
【００１７】
本発明の回路装置の製造方法は、絶縁層の両面に平滑な導電膜が形成された絶縁シートを用意する工程と、表面の前記導電膜をパターンニングすることにより導電配線層を形成する工程と、露出した前記絶縁層の表面を粗化する工程と、前記導電配線層に直接あるいは絶縁して高周波で動作する半導体素子を固着する工程と、前記半導体素子および前記絶縁層の表面が被覆されるように樹脂層を形成する工程とを具備することを特徴とする。
【００１８】
更に、本発明の回路装置の製造方法は、絶縁層の両面に平滑な導電膜が形成された絶縁シートを用意する工程と、表面の前記導電膜をパターンニングすることにより導電配線層を形成する工程と、前記導電配線層の周辺部を粗化する工程と、前記導電配線層に直接あるいは絶縁して高周波で動作する半導体素子を固着する工程と、前記半導体素子および前記導電配線層が被覆されるように樹脂層を形成する工程とを具備することを特徴とする。
【００１９】
【発明の実施の形態】
（回路装置１０Ａの構成を説明する第１の実施の形態）
図１を参照して、本発明の回路装置１０の構成を説明する。回路装置１０は、表面が平滑に形成された導電配線層１２と、導電配線層１２上に直接あるいは絶縁して固着された高周波用の回路素子１３と、回路素子１３を被覆する封止樹脂１７とを備え、周辺部に位置する前記導電配線層１２を粗化して導電配線層１２と封止樹脂１７との密着性を向上させる構成と成っている。このような構成要素を以下にて説明する。
【００２０】
導電配線層１２は、銅等の金属から形成され、所定の回路が実現されるようにパターニングされて形成されている。また、導電配線層１２は、表面が極めて平滑に形成された導電膜をエッチングすることにより形成されるので、表面の凹凸の差が少なく形成されている。
【００２１】
図１（Ｂ）を参照して、周辺部の導電配線層１２の表面は、中央部よりも粗化されており、粗化された周辺部の導電配線層１２と樹脂層とが密着することで、外部からの水分等の進入を抑制している。図１（Ａ）に示すように導電配線層１２がオーバーコート樹脂１８で覆われる場合は、粗化された周辺部の導電配線層１２とオーバーコート樹脂１８とが密着する。そして、オーバーコート樹脂１８が回路素子１３の下方のみに形成される場合は、粗化された周辺部の導電配線層１２と封止樹脂１７とが密着する。更に、粗化された導電配線層１２上にメッキ層１９が形成された場合は、メッキ層１９と導電配線層１２Ａとの密着も向上される。
【００２２】
回路素子１３は、高周波（例えば１ＧＨｚ以上）で動作する回路が形成された半導体素子であり、ここではフェイスアップでオーバーコート樹脂１８上に固着されており、金属細線１５を介して導電配線層１２と電気的に接続されている。ここで、回路素子１３はフェイスダウンで実装されても良い。更に、２つ以上の回路素子１３が実装されても良い。
【００２３】
オーバーコート樹脂１８は、回路素子１３と導電配線層１２とを絶縁させる働きを有する。また、回路素子１３と電気的に接続される箇所の導電配線層１２の表面がオーバーコート樹脂１８から露出している。ここでは、全ての導電配線層１２がオーバーコート樹脂１８により被覆されているが、回路素子１３が固着された箇所の導電配線層１２のみをオーバーコート樹脂１８で被覆することもできる。
【００２４】
封止樹脂１７は導電配線層１２および回路素子１３を被覆している。この封止樹脂１７は完成した回路装置全体の機械的支持の働きも兼用している。また、封止樹脂１７はトランスファーモールドにより形成される熱硬化性樹脂まやはインジェクションモールドにより形成される熱可塑性樹脂から形成されている。封止樹脂１７が粗化された周辺部の導電配線層１２と密着することで密着性を向上させることができる。更に、上記したオーバーコート樹脂１８が導電配線層１２を全面的に覆うように形成された場合は、オーバーコート樹脂１８を介して封止樹脂１７と導電配線層１２は密着している。
【００２５】
絶縁層１１は導電配線層１２の露出部をカバーするように設けられている。そして、外部電極１６が設けられる箇所に開口部が設けられている。
【００２６】
導電配線層１２の表面が平滑に形成されることのメリットを説明する。導電配線層１２の表面は凹凸の差が少なく平滑に形成されており、このことで導電配線層１２に高周波の電気信号が通過しても、表皮効果による抵抗値の増大を抑制することができる。具体的には、例えば１ＧＨｚの電気信号が銅から成る導電配線層１２を通過した場合を考えると、表面から約２μｍの部分の領域を殆どの信号が通過する。従って、導電配線層１２の表面の凹凸が大きく形成されてしまうと、その凹凸に追従して信号が流れ、このことが抵抗値の増大を招く。本発明では、導電配線層１２の表面が平滑に形成されているので凹凸の差が少ない。従って、高周波信号が導電配線層１２を通過した際の抵抗値の増大を抑制でき、電気信号の劣化や遅延を防止することができる。
【００２７】
図１（Ｂ）を参照して、ここでは、中央部に半導体素子である回路素子１３が固着され、回路素子１３と導電配線層１２とは金属細線１５を介して電気的に接続されている。そして、点のハッチングで示した箇所が、導電配線層１２の粗化を行う箇所である。即ち、周辺部の導電配線層１２を部分的に粗化することで、表皮効果による高周波信号が流れた際の信号劣化・遅延の問題を最小に押さえ、導電配線層１２と封止樹脂１７との密着性を向上させている。
【００２８】
図２を参照して回路装置１０Ｂの構成を説明する。回路装置１０Ｂは、表面が平滑に形成された導電配線層１２と、導電配線１２上に直接あるいは絶縁して固着された高周波用の回路素子１３と、回路素子１３を被覆する封止樹脂とを備え、ダミーの導電配線層１２Ｄを導電配線層１２を囲むように設け、ダミーの導電配線層１２Ｄの表面を粗化することにより、ダミーの導電配線層１２Ｄと封止樹脂１７との密着性を向上させた構成となっている。同図で、図１に示した回路装置１０Ａと構成が共通である箇所は同一符号で示している。
【００２９】
図２（Ｂ）を参照して、回路装置１０Ｂの特徴は、高周波の電気信号が流れないダミーの導電配線層１０Ｄを、導電配線層１２を囲むようにして設けたことにある。ここでは、導電配線層１２を囲むように、回路装置の外周部に枠状のダミーの導電配線層１２Ｄが２重に形成されている。そして、ダミーの導電配線層１２Ｄの表面は、導電配線層１２の表面よりも粗化されているので、ダミーの導電配線層１２Ｄとオーバーコート樹脂１８との密着は向上されている。また、オーバーコート樹脂１８は、回路素子１３が配置される箇所の導電配線層１２のみを被覆するように形成される場合がある。このような場合は、粗化されたダミーの導電配線層１２Ｄと封止樹脂１７とが密着する構造となる。このように、粗化されたダミーの導電配線層１２Ｄと樹脂層とを密着させることにより、高周波信号が流れる導電配線層１２の表面を平滑なままの状態にすることができるので、表皮効果による信号劣化の問題を抑制することができる。
【００３０】
また、ダミーの導電配線層１２Ｄを周辺部以外の箇所に設けることもできる。具体的には、電気信号が流れる導電配線層１２の間に、ダミーの導電配線層１２Ｄを介在させることができる。このことにより、回路装置１０Ｂのサイズを大きくすることなく、ダミーの導電配線層１２Ｄを設けることができる。更にまた、ダミーの導電配線層１２Ｄをランド状に設けることもできる。具体的には、例えば、回路素子１３の下方にランド状にダミーの導電配線層１２Ｄを設けることができる。
【００３１】
図３を参照して、回路装置１０Ｃの構成を説明する。回路装置１０Ｃは、絶縁層１１の表面に設けられ表面が平滑に形成された導電配線層１２と、導電配線上に直接あるいは絶縁して固着された高周波用の回路素子１３と、回路素子１３を被覆する封止樹脂１７とを備え、導電配線層１２から露出する絶縁層１１の表面を粗化することで、前記絶縁層１１と封止樹脂１７との密着を向上させる構成と成っている。同図で、図１に示した回路装置１０Ａと構成が共通である箇所は同一符号で示している。
【００３２】
ここでは、高周波信号が流れた際の表皮効果による抵抗増大を抑制するために導電配線層１２の表面は平滑に形成され、表面が粗化された絶縁層１１と封止樹脂１７とが密着することで、水分等が外部から進入するのを防止している。同図では、導電配線層１２は、絶縁層を介して積層された第１の導電配線層１２Ａおよび第２の導電配線層から成る。
【００３３】
図３（Ｂ）は図３（Ａ）の断面図に於いて、絶縁層１１付近の拡大図である。ここでは、粗化された絶縁層１１の上面と封止樹脂１７またはオーバーコート樹脂１８が密着している。そして、第２の導電配線層を被覆するオーバーコート樹脂１８と、粗化された絶縁層１１の下面とが密着している。またここでは、多層の配線構造を有する回路装置１０Ｃの構成を説明したが、図１に示したような単層の配線構造を有する回路装置１０Ａにも上記したような構成は適用可能である。即ち、図１に示す構成に於いて、絶縁層１１の表面を粗化させ、絶縁層１１と封止樹脂１７またはオーバーコート樹脂１８との密着性を向上させることで、外部からの水分等の進入を防止することができる。
【００３４】
図４を参照して、多層の配線構造を有する回路装置１０Ｄの構成を説明する。この図に示す回路装置１０Ｄの構成は、図１に示した回路装置１０Ａに於いて導電配線層１２が多層に形成されたものである。即ち、ここでは、絶縁層１１を介して第１の導電配線層１２Ａおよび第２の導電配線層から成る２層の配線構造が実現されている。また、両導電配線層は多層接続手段１４で電気的に接続されている。
【００３５】
周辺部の第１の導電配線層１２Ａは粗化されており、粗化された第１の導電配線層１２Ａと封止樹脂またはオーバーコート樹脂１８が密着することで、外部からの水分等の進入を防止している。粗化される箇所は図４（Ｂ）で点のハッチングで示される箇所である。さらに第２の導電配線層１２Ｂの周辺部も粗化されることで、第２の導電配線層１２Ｂとオーバーコート樹脂１８とが密着している。
【００３６】
また、第１の導電配線層１２Ａと第２の導電配線層１２Ｂは、部分的に信号配線ペアＰを形成している。信号配線ペアとは、平行して２つの配線層を走らせ、一方を電気信号が流れ、他方が接地電位となることで、導電配線層１２同士の隣接緩衝を抑制する構造である。ここでは、信号配線ペアＰを形成する第１および第２の導電配線層は、部分的に平行に走っている。そして、配線ペアＰを形成する第１の導電配線層１２Ａに高周波の電気信号を流し、第２の導電配線層１２Ｂを接地電位とする。このことにより、第１の導電配線層１２Ａに高周波信号を流すことにより発生する電磁界は、配線ペアＰを形成する第１及び第２の導電配線層１２の間に局在化する。従って、高周波の電気信号が流れる第１の導電配線層１２Ａ同士の隣接緩衝を抑止することができる。
【００３７】
図５を参照して、回路装置１０Ｅの構成を説明する。この図に示す回路装置１０Ｅの構成は、図２に示した回路装置１０Ｂに於いて導電配線層１２が多層に形成されたものである。即ち、ここでは、絶縁層１１を介して第１の導電配線層１２Ａおよび第２の導電配線層から成る２層の配線構造が実現されている。
【００３８】
第１の導電配線層１２Ａを囲むようにダミーの導電配線層１２Ｄが枠状に形成され、表面が粗化されたダミーの導電配線層１２Ｄと封止樹脂１７あるいはオーバーコート樹脂１８とが密着して外部からの水分等の進入を防止する構成となっている。また、絶縁層１１の裏面に形成される第２の導電配線層１２Ｂを囲むように枠状のダミーの導電配線層１２Ｄが形成され、ここでも粗化されたダミーの導電配線層１２Ｄとオーバーコート樹脂１８が密着している。
【００３９】
図６を参照して３層の多層配線が形成された回路装置１０Ｆの構成を説明する。ここでは、第１の導電配線層１２Ａ、第２の導電配線層１２Ｂおよび第３の導電配線層１２Ｃが、第１の絶縁層１１Ａおよび第２の絶縁層１１Ｂを介して積層されている。また各々の導電パターン１２は多層接続手段１４を介して電気的に接続されている。
【００４０】
上記したように、３層の配線構造を有する場合に於いても、周辺部の導電配線層１２を粗化することにより、封止樹脂１７またはオーバーコート樹脂１８との密着を向上させることができる。更に、導電配線層１２を囲むようにダミーの導電配線層１２Ｄを設けることでも、封止樹脂１７またはオーバーコート樹脂１８との密着を向上させることができる。更にまた、絶縁層１１の表面を粗化することでも、封止樹脂１７またはオーバーコート樹脂１８との密着を向上させることができる。また、絶縁層１１に替えて接着樹脂を用いる場合でも、粗化された導電配線層１２またはダミーの導電配線層１２Ｄと、接着樹脂とが密着することで、水分等の進入を防止することができる。
【００４１】
（回路装置の製造方法を説明する第２の実施の形態）
本発明の回路装置の製造方法について、図７〜図１６を参照して説明する。本発明の回路装置の製造方法は、絶縁層１１の両面に平滑な導電膜２３が形成された絶縁シート２１を用意する工程と、表面の導電膜２３をパターンニングすることにより、導電配線層１２を形成する工程と、導電配線層１２の周辺部を粗化する工程と、導電配線層１２に直接あるいは絶縁して回路素子１３を固着する工程と、回路素子１３および導電配線層が被覆されるように封止樹脂１７を形成することで、粗化された周辺部の導電配線層１２と封止樹脂１７とを密着させる工程とから構成されている。このような各工程を以下にて説明する。
【００４２】
本発明の第１の工程は、図７に示すように、平滑な第１の導電膜２３Ａと第２の導電膜２３Ｂを絶縁層１１で接着した絶縁樹脂シート２１を準備することにある。
【００４３】
絶縁シート２１の表面は、実質全域に第１の導電膜２３Ａが形成され、裏面にも実質全域に第２の導電膜２３Ｂが形成されるものである。また、第１の導電膜２３Ａおよび第２の導電膜２３Ｂは、好ましくは、Ｃｕを主材料とするもの、または公知のリードフレームの材料である。
【００４４】
また、第１および第２の導電膜２３の表面は平滑面に形成されている。具体的には、高周波の電気信号が流れた際の表皮効果により、抵抗値が増大しないように、表面の凹凸の差が小さく形成されている。
【００４５】
本発明の第２の工程は、図８に示す如く、絶縁シート２１の所望個所に第１の導電膜２３Ａおよび絶縁層１１に貫通孔３１を形成し、第２の導電膜２３Ｂを選択的に露出することにある。
【００４６】
第１の導電膜２３Ａの貫通孔３１を形成する部分だけを露出してホトレジストで全面を被覆する。そしてこのホトレジストを介して第１の導電膜２３Ａをエッチングする。第１の導電膜２３ＡはＣｕを主材料とするものであるので、エッチング液は、塩化第２鉄または塩化第２銅を用いてケミカルエッチングを行う。貫通孔３１の開口径は、ホトリソグラフィーの解像度により変化するが、ここでは５０〜１００μｍ程度である。またこのエッチングの際に、第２の導電膜２３Ｂは接着性のシート等でカバーしてエッチング液から保護する。しかし第２の導電膜２３Ｂ自体が十分に厚く、エッチング後にも平坦性が維持できる膜厚であれば、少々エッチングされても構わない。
【００４７】
続いて、ホトレジストを取り除いた後、第１の導電膜２３Ａをマスクにして、レーザーにより貫通孔３１の真下の絶縁層１１を取り除き、貫通孔３１の底に第２の導電膜２３Ｂを露出させる。レーザーとしては、炭酸ガスレーザーが好ましい。またレーザーで絶縁樹脂を蒸発させた後、開口部の底部に残査がある場合は、過マンガン酸ソーダまたは過硫酸アンモニウム等でウェットエッチングし、この残査を取り除く。
【００４８】
本発明の第３の工程は、図９および図１０に示す如く、貫通孔３１に多層接続手段１４を形成し、第１の導電膜２３Ａと第２の導電膜２３Ｂを電気的に接続することにある。
【００４９】
本工程では、２つの方法により多層接続手段１４を形成することができる。第１の方法は導電ペースト２４Ａにより多層接続手段１４を形成する方法であり、第２の方法はメッキ層２４Ｂにより多層接続手段１４を形成する方法である。
【００５０】
図９を参照して、上述した第１の方法を説明する。この方法では、前工程で形成した貫通孔３１にＡｇペーストや半田等の導電ペースト２４Ａを充填させる。このことにより、第１の導電膜２３Ａと第２の導電膜２３Ｂとは、導電ペースト２４Ａを介して電気的に接続される。
【００５１】
図１０を参照して、上述した第２の方法を説明する。先ず、貫通孔３１が形成された箇所を除外して第１の導電膜表面にエッチングレジスト３５を形成する。次に、電界メッキまたは無電界メッキによりメッキ層２４Ｂを形成する。このことにより、メッキ層２４により、第１の導電膜２３Ａと第２の導電膜２３Ｂとが電気的に接続される。メッキ層２４の材料としては、ここではＣｕ、Ａｕ、Ａｇ、Ｐｄ等を採用することができる。以上のような２つの方法により、第１の導電膜２３Ａの表面の平滑さを損なうことなく、多層接続手段１４を形成することができる。
【００５２】
本発明の第４の工程は、図１１に示すように、第１の導電膜２３Ａをエッチングして第１の導電配線層を形成することにある。
【００５３】
第１の導電膜２３Ａを所望のパターンにエッチングして第１の導電配線層１２Ａを形成する。第１の導電膜２３Ａ上に所望のパターンのホトレジストで被覆し、第１の導電配線層１２Ａをケミカルエッチングにより形成する。第１の導電膜２３ＡはＣｕを主材料とするものであるので、エッチング液は、塩化第２鉄または塩化第２銅を用いれば良い。
【００５４】
本発明の第５の工程は、図１２に示すように、導電配線層１２の周辺部を粗化することにある。
【００５５】
先ず、周辺部を露出させて第１の導電配線層１２Ａをエッチングレジスト３４で被覆する。また、高周波信号が流れないダミーの導電配線層を周辺部に設けた場合には、ダミーの導電配線層を露出させて、高周波信号が流れる第１の導電配線層１２Ａをエッチングレジスト３４で被覆する。次に、塩化第２鉄または塩化第２銅等のエッチング液を用いて、表面が粗化される程度にエッチングを行うことにより、エッチングレジスト３４から露出した第１の導電配線層１２Ａを粗化させる。本工程の粗化が終了した後に、エッチングレジスト３４は除去される。
【００５６】
本発明の第６の工程は、図１３を参照して、第１の導電配線層１２Ａ上にオーバーコート樹脂１８を形成することにある。
【００５７】
第１の導電配線層１２Ａのボンディングパッドとなる部分を露出して他の部分をオーバーコート樹脂１８で被覆する。オーバーコート樹脂１８は溶剤で溶かしたエポキシ樹脂等をスクリーン印刷で付着し、熱硬化させる。または、樹脂から成るドライフィルムを貼り付ける。ここで使用する樹脂としては、熱硬化性樹脂または熱可塑性樹脂を使用することができる。また、オーバーコート樹脂１８の材料としては感光性の樹脂または非感光性の樹脂を使用することができる。更に、ボンディングパッドとなる箇所の導電配線層を露出させるために、その上部のオーバーコート樹脂は部分的に除去される。
【００５８】
ボンディングパッド上にはボンディング性を考慮して、Ａｕ、Ａｇ等のメッキ膜が形成される。このメッキ層１９はオーバーコート樹脂１８をマスクとしてボンディングパッド上に選択的に無電界メッキで付着されるか、また第２の導電膜２３Ｂを電極として電界メッキで付着される。また、回路素子１３が載置される箇所に対応する第１の導電配線層１２Ａのみを被覆するように、オーバーコート樹脂１８を形成することもできる。また、第１の導電配線層１２Ａがオーバーコート樹脂１８で被覆された場合、周辺部の導電配線層１２Ａの表面は粗化されているので、粗化された導電配線層１２Ａとオーバーコート樹脂１８とが密着する。
【００５９】
本発明の第７の工程は、図１４に示す如く、導電配線層１２に直接あるいは絶縁して高周波用の回路素子１３を固着することにある。
【００６０】
回路素子１３は、ここでは高周波で動作する半導体素子であり、ベアチップのままオーバーコート樹脂１８上に絶縁性接着樹脂等を介してダイボンドされる。回路素子１３とその下の第１の導電配線層１２Ａとはオーバーコート樹脂１８で電気的に絶縁されるので、第１の導電配線層１２Ａは回路素子１３の下でも自由に配線でき、多層配線構造を実現できる。
【００６１】
また、回路素子１３の各電極パッドは周辺に設けた第１の導電配線層１２Ａの一部であるボンデイングパッドに金属細線１５で接続されている。回路素子１３はフェイスダウンで実装されても良い。この場合、回路素子１３の各電極パッド表面に半田ボールやバンプが設けられ、第１の導電配線層１２Ａの表面には半田ボールの位置に対応した部分にボンディングパッドと同様の電極が設けられる。
【００６２】
本発明の第８の工程は、図１５に示す如く、回路素子１３および導電配線層１２Ａが被覆されるように封止樹脂１７を形成することにある。
【００６３】
絶縁シート２１は、モールド装置にセットされて樹脂モールドを行う。モールド方法としては、トランスファーモールド、インジェクションモールド、塗布、ディピング等でも可能である。本発明では、熱可塑性樹脂を用いたトランスファーモールドで樹脂封止をおこなっている。
【００６４】
本工程では、モールドキャビティーの下金型に絶縁シート２１はフラットで当接される必要があるが、厚い第２の導電膜２３Ｂがこの働きをする。しかもモールドキャビティーから取り出した後も、封止樹脂１７の収縮が完全に完了するまで、第２の導電膜２３Ｂによってパッケージの平坦性を維持している。すなわち、本工程までの絶縁シート２１の機械的支持の役割は第２の導電膜２３Ｂにより担われている。
【００６５】
また、周辺部の第１の導電配線層１２Ａは表面が粗化されているので、粗化された第１の導電配線層１２Ａと封止樹脂１７とは密着性が向上される。このことから、外部からの水分等の進入を防止できる構成となる。
【００６６】
本発明の第９の工程は、図１６に示す如く、第２の導電膜２３Ｂを所望のパターンにエッチングして第２の導電配線層１２Ｂを形成することにある。
【００６７】
第２の導電膜２３Ｂは、所望のパターンのホトレジストで被覆し、ケミカルエッチングで第２の導電配線層１２Ｂを形成する。第２の導電配線層１２Ｂと第１の導電配線層１２Ａとは、多層接続手段１４を介して電気的に接続されて多層配線構造を実現している。
【００６８】
次に、第２の導電配線層１５は外部電極１６を形成する部分を露出して溶剤で溶かしたエポキシ樹脂等をスクリーン印刷してオーバーコート樹脂１８で大部分を被覆する。次に半田のリフローによりこの露出部分に外部電極１６を同時に形成する。最後に、絶縁シート２１には回路装置が多数マトリックス状に形成されているので、封止樹脂１７および絶縁シート２１をダイシングしてそれらを個々の回路装置に分離する。上記の工程により、回路装置の製造は行われる。
【００６９】
ここで、上記の説明では、２層の配線構造を有する回路装置の製造方法を説明したが、第２の導電膜を除去することにより、例えば図１に示すような単層の配線構造を有する回路装置を製造することが可能である。この場合は、多層接続手段１４は形成されない。そして、封止樹脂を形成する上記第８の工程が終了した後に第２の導電膜２３Ｂを除去し、絶縁層１１に穿った孔部に外部電極を形成する。
【００７０】
（回路装置の製造方法を説明する第３の実施の形態）
本発明の回路装置の製造方法について、主に図１７を参照して説明する。本発明の回路装置の製造方法は、絶縁層１１の両面に平滑な導電膜２３が形成された絶縁シート２１を用意する工程と、表面の導電膜２３をパターンニングすることにより導電配線層１２を形成する工程と、露出した絶縁層１１の表面を粗化する工程と、導電配線層１２に直接あるいは絶縁して高周波用の回路素子１３を固着する工程と、回路素子１３および絶縁層１１の表面が被覆されるように封止樹脂１７を形成することで、前記絶縁層１１と封止樹脂１７とを密着させる工程とを具備する。
【００７１】
上記した各工程は、露出した絶縁層１１の表面を粗化する工程以外の工程は、前述した第２の実施の形態と同様である。従って、第２の実施の形態と重複する工程の説明は割愛する。本実施の形態では、第１の導電配線層１２Ａから露出した絶縁層１１を粗化することで、絶縁層１１と封止樹脂１７とを密着させて信頼性を向上させている。以下にてこの工程を説明する。
【００７２】
図１７を参照して、露出した絶縁層１１の表面を粗化する工程を説明する。図１７（Ａ）は粗化を行うプラズマ照射機の概略図であり、図１７（Ｂ）はプラズマが照射される絶縁シート２１の拡大図である。
【００７３】
図１７（Ａ）を参照して、プラズマ照射機３０は、密閉容器３４の内部に設けた上段電極３１と、上段電極３１に対向して設けられて上部に絶縁シート２１が載置される下段電極３１とを有している。また、ガスを容器内部に供給する注入口３５と、その排気を行う排気口３６が設けられている。上段電極３１と下段電極３２のどちらかは、高周波電源と接続されており、電源と接続されない電極は接地されている。
【００７４】
導電箔表面の汚染物質を行うプラズマ洗浄は、化学的エッチングと物理的エッチングの２つの方法がある。化学的エッチングにはＤＰ（Direct Plazma）またはＰＥ（Plazma Etching）が含まれ、ガスとして酸素を使用することができる。物理的・化学的エッチングにはＲＩＥ（Reactive Ion Etching）が含まれ、ガスとしてアルゴン、ネオンまたはヘリウム等の不活性ガスを使用することができる。化学的エッチングでは化学的効果を使用して有機物の汚染物質の除去および表面の粗化をすることができ、物理的エッチングではスパッタ効果で有機物および無機物の汚染物質の除去および表面の粗化を行うことができる。本発明では、どちらの手法も用いることが可能である。
【００７５】
図１７（Ｂ）を参照して、プラズマによる表面粗化の詳細を説明する。絶縁シート２１は、第２の実施の形態で説明した第１の工程から第２の工程を経て、第１の導電配線層１２Ａが形成され、絶縁層１１が部分的に露出している。本発明では、プラズマの照射は、絶縁シート２１の全域に渡って行われる。具体的には、放電により生成されたプラズマ３３の中のイオンを、絶縁シート２１の表面全域に衝突させている。従って、露出する絶縁層１１の表面にイオンが衝突して、それらの表面には微細な凹凸が形成されて粗化される。また、第１の導電配線層１２Ａを樹脂層等で被覆することにより、第１の導電配線層１２Ａ表面がプラズマの影響を受けて粗化されてしまうのを防止することができる。
【００７６】
上記の工程で、絶縁層１１の表面が粗化された絶縁シート２１は、オーバーコート樹脂１８を形成する第６の工程、回路素子１３を固着する第７の工程、封止樹脂１７を形成する第８の工程および、裏面処理を行う第９の工程等を経て、回路装置として完成する。
【００７７】
本発明によれば、以下に示すような効果を奏することができる。
【００７８】
第１に、導電配線層１２の表面を平滑に形成することで、高周波の電気信号が流れる際の表皮効果による電気信号の劣化および遅延を抑制することができる。更に、周辺部の導電配線層１２を粗化することで、封止樹脂１７またはオーバーコート樹脂１８との密着性を向上できるので、水分等が装置内部に侵入するのを防止することができる。
【００７９】
第２に、導電配線層１２を囲むようにダミーの導電配線層を設け、ダミーの導電配線層１２表面を粗化させることにより、ダミーの導電配線層１２と封止樹脂１７またはオーバーコート樹脂１８との密着性を向上できる。このことにより、高周波の電気信号が流れる導電配線層１２Ａの表面は平滑に形成することができるので、上記した高周波の信号劣化および遅延を防止する効果を更に増大させることができる。
【００８０】
第３に、露出する絶縁層１１の表面を粗化させることで、絶縁層１１と封止樹脂１７またはオーバーコート樹脂１８との密着性を向上できる。
【００８１】
第４に、周辺部の導電配線層を粗化することで、回路素子１３を実装する工程や封止樹脂１７を形成する工程等の他の工程は従来と同様で、導電配線層１２と封止樹脂１７とが密着された回路装置を製造することができる。
【００８２】
第５に、絶縁層１１の表面に形成された導電配線層１２をマスクにして、プラズマ処理により露出する絶縁層１１の表面を選択的に粗化することができる。
【００８３】
【発明の効果】
本発明に依れば、表面が平滑に形成された導電配線層を有し且つ導電配線層と他の構成要素との密着性が強固な回路装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明の回路装置を説明する断面図（Ａ）、平面図（Ｂ）である。
【図２】 本発明の回路装置を説明する断面図（Ａ）、平面図（Ｂ）である。
【図３】 本発明の回路装置を説明する断面図（Ａ）、拡大図（Ｂ）である。
【図４】 本発明の回路装置を説明する断面図（Ａ）、平面図（Ｂ）である。
【図５】 本発明の回路装置を説明する断面図（Ａ）、平面図（Ｂ）である。
【図６】 本発明の回路装置を説明する断面図である。
【図７】 本発明の回路装置の製造方法を説明する断面図である。
【図８】 本発明の回路装置の製造方法を説明する断面図である。
【図９】 本発明の回路装置の製造方法を説明する断面図である。
【図１０】 本発明の回路装置の製造方法を説明する断面図である。
【図１１】 本発明の回路装置の製造方法を説明する断面図である。
【図１２】 本発明の回路装置を説明する断面図である。
【図１３】 本発明の回路装置の製造方法を説明する断面図である。
【図１４】 本発明の回路装置の製造方法を説明する断面図である。
【図１５】 本発明の回路装置の製造方法を説明する断面図である。
【図１６】 本発明の回路装置の製造方法を説明する断面図である。
【図１７】 本発明の回路装置の製造方法を説明する断面図（Ａ）、拡大図（Ｂ）である。
【図１８】 従来の半導体装置を説明する図である。
【図１９】 従来の半導体装置を説明する図である。
【符号の説明】
１０Ａ〜１０Ｆ 回路装置
１１ 絶縁層
１２Ａ 第１の導電配線層
１２Ｂ 第２の導電配線層
１３ 回路素子
１４ 多層接続手段
１５ 金属細線
１６ 外部電極
１７ 封止樹脂
１８ オーバーコート樹脂[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a circuit device and a manufacturing method thereof, and in particular, smoothes the surface of a conductive wiring layer in order to suppress an increase in resistance value and an increase in signal path when a high-frequency electrical signal is supplied, The present invention relates to a circuit device for improving the adhesion between a wiring layer and other components and a method for manufacturing the circuit device.
[0002]
[Prior art]
In recent years, IC packages are increasingly used in portable devices and small / high-density mounting devices, and conventional IC packages and their mounting concepts are about to change drastically. As an example of the insulating resin sheet, there is a technique related to a semiconductor device that employs a polyimide resin sheet that is a flexible sheet (see, for example, Patent Document 1).
[0003]
FIG. 18 shows a semiconductor device that employs the flexible sheet 50 as an interposer substrate. FIG. 18A is a plan view of this semiconductor device, and FIG. 18B is a cross-sectional view taken along the line AA in FIG. A method for manufacturing this semiconductor device will be described below.
[0004]
First, on the flexible sheet 50, a
[0005]
Finally, as shown in FIG. 18A, a
[0006]
However, the method for manufacturing a semiconductor device described with reference to FIG. 18 has various problems because the flexible sheet 50 is used. That is, since the flexible sheet 50 itself has a certain thickness, there is a limit to reducing the thickness of the apparatus, and the flexible sheet 50 is cracked or warped in the manufacturing process. It had a number of problems.
[0007]
In order to solve the above problems, a thin circuit device that eliminates the need for an interposer substrate such as the flexible sheet 50 and a manufacturing method thereof have been proposed (see, for example, Patent Document 2).
[0008]
The outline of the circuit device 60 will be described with reference to FIG. The circuit device 60 is configured without an interposer such as a flexible sheet. Then, by etching the conductive film adhered in sheet form on the front and back of the
[0009]
The above-described circuit device 60 is configured without an interposer such as a flexible sheet, and thus has an advantage that the entire device is thinned.
[0010]
[Patent Document 1]
JP 2000-133678 A (page 5, FIG. 2)
[Patent Document 2]
Japanese Patent Application No. 2001-185420 (FIG. 1)
[0011]
[Problems to be solved by the invention]
However, in the circuit device 60 described above, the surfaces of the
[0012]
Furthermore, in consideration of the above circumstances, when the surfaces of the
[0013]
The present invention has been made in view of the above-described problems, and a main object of the present invention is to have a conductive wiring layer having a smooth surface and to adhere the conductive wiring layer to other components. An object of the present invention is to provide a circuit device having high performance.
[0014]
[Means for Solving the Problems]
The circuit device of the present invention includes a conductive wiring layer, a semiconductor element that is fixed directly or insulatively on the conductive wiring and operates at a high frequency, and a resin layer that covers the semiconductor element, so that an electric signal does not flow. The surface of the conductive wiring layer is rougher than the surface of the conductive wiring layer through which the electrical signal flows, and the conductive wiring layer is covered between the conductive wiring layer and the resin layer. Resin is interposed.
[0015]
The circuit device of the present invention further includes a conductive wiring layer, a semiconductor element that is fixed directly or insulatively on the conductive wiring and operates at a high frequency, and a resin layer that covers the semiconductor element, and an electric signal flows. The surface of the dummy conductive wiring layer that is not present is in a rougher state than the surface of the conductive wiring layer through which the electric signal flows, and the dummy conductive wiring layer is surrounded by the conductive wiring layer through which the electric signal flows. It is characterized by providing.
[0016]
Furthermore, the circuit device of the present invention includes a conductive wiring layer provided on a surface of an insulating layer, a semiconductor element that is directly or insulatively fixed on the conductive wiring and operates at a high frequency, and a resin that covers the semiconductor element And a surface of the insulating layer exposed from the conductive wiring layer is roughened.
[0017]
The method for manufacturing a circuit device of the present invention includes a step of preparing an insulating sheet in which smooth conductive films are formed on both surfaces of an insulating layer, and a step of forming a conductive wiring layer by patterning the conductive film on the surface. A step of roughening the exposed surface of the insulating layer, a step of fixing a semiconductor element operating at a high frequency by directly or insulating the conductive wiring layer, and a surface of the semiconductor element and the insulating layer are coated And a step of forming a resin layer.
[0018]
Furthermore, in the method for manufacturing a circuit device according to the present invention, a conductive wiring layer is formed by patterning the conductive film on the surface by preparing an insulating sheet in which smooth conductive films are formed on both surfaces of the insulating layer. A step of roughening a peripheral portion of the conductive wiring layer, a step of fixing a semiconductor element operating at a high frequency by directly or insulating to the conductive wiring layer, and the semiconductor element and the conductive wiring layer are coated And a step of forming a resin layer.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment illustrating the configuration of the circuit device 10A)
With reference to FIG. 1, the structure of the circuit apparatus 10 of this invention is demonstrated. The circuit device 10 includes a conductive wiring layer 12 having a smooth surface, a high-frequency circuit element 13 fixed on the conductive wiring layer 12 directly or insulatively, and a sealing resin 17 covering the circuit element 13. The conductive wiring layer 12 located in the peripheral portion is roughened to improve the adhesion between the conductive wiring layer 12 and the sealing resin 17. Such components are described below.
[0020]
The conductive wiring layer 12 is formed of a metal such as copper and is formed by patterning so as to realize a predetermined circuit. Further, since the conductive wiring layer 12 is formed by etching a conductive film having a very smooth surface, the conductive wiring layer 12 is formed with a small difference in surface unevenness.
[0021]
Referring to FIG. 1B, the surface of the peripheral conductive wiring layer 12 is rougher than the central portion, and the roughened conductive wiring layer 12 and the resin layer are in close contact with each other. Therefore, entry of moisture and the like from the outside is suppressed. As shown in FIG. 1A, when the conductive wiring layer 12 is covered with the overcoat resin 18, the roughened conductive wiring layer 12 and the overcoat resin 18 are in close contact with each other. When the overcoat resin 18 is formed only below the circuit element 13, the roughened conductive wiring layer 12 and the sealing resin 17 are in close contact with each other. Further, when the plated layer 19 is formed on the roughened conductive wiring layer 12, the adhesion between the plated layer 19 and the conductive wiring layer 12A is also improved.
[0022]
The circuit element 13 is a semiconductor element in which a circuit that operates at a high frequency (for example, 1 GHz or more) is formed. Here, the circuit element 13 is fixed face-up on the overcoat resin 18 and is connected to the conductive wiring layer 12 via the fine metal wire 15. And are electrically connected. Here, the circuit element 13 may be mounted face-down. Furthermore, two or more circuit elements 13 may be mounted.
[0023]
The overcoat resin 18 has a function of insulating the circuit element 13 and the conductive wiring layer 12. In addition, the surface of the conductive wiring layer 12 that is electrically connected to the circuit element 13 is exposed from the overcoat resin 18. Here, all the conductive wiring layers 12 are covered with the overcoat resin 18, but only the conductive wiring layers 12 where the circuit elements 13 are fixed can be covered with the overcoat resin 18.
[0024]
The sealing resin 17 covers the conductive wiring layer 12 and the circuit element 13. The sealing resin 17 also serves as a mechanical support for the entire circuit device. The sealing resin 17 is made of a thermosetting resin formed by transfer molding or a thermoplastic resin formed by injection molding. Adhesion can be improved by bringing the sealing resin 17 into close contact with the roughened conductive wiring layer 12. Further, when the overcoat resin 18 is formed so as to cover the entire surface of the conductive wiring layer 12, the sealing resin 17 and the conductive wiring layer 12 are in close contact with each other through the overcoat resin 18.
[0025]
The insulating layer 11 is provided so as to cover the exposed portion of the conductive wiring layer 12. And the opening part is provided in the location in which the external electrode 16 is provided.
[0026]
The merit of the smooth formation of the surface of the conductive wiring layer 12 will be described. The surface of the conductive wiring layer 12 is smooth with little difference in unevenness, and even if a high-frequency electrical signal passes through the conductive wiring layer 12, an increase in resistance value due to the skin effect can be suppressed. . Specifically, for example, when a case where an electrical signal of 1 GHz passes through the conductive wiring layer 12 made of copper, most signals pass through a region of about 2 μm from the surface. Therefore, if the irregularities on the surface of the conductive wiring layer 12 are formed to be large, a signal flows following the irregularities, which causes an increase in resistance value. In the present invention, since the surface of the conductive wiring layer 12 is formed smoothly, there is little difference in unevenness. Therefore, an increase in resistance value when a high-frequency signal passes through the conductive wiring layer 12 can be suppressed, and deterioration or delay of the electric signal can be prevented.
[0027]
Referring to FIG. 1B, here, a circuit element 13 which is a semiconductor element is fixed at the center, and the circuit element 13 and the conductive wiring layer 12 are electrically connected through a thin metal wire 15. . And the location shown by the hatching of a point is a location which roughens the conductive wiring layer 12. FIG. That is, by partially roughening the conductive wiring layer 12 in the peripheral portion, the problem of signal degradation and delay when a high-frequency signal flows due to the skin effect is minimized, and the conductive wiring layer 12 and the sealing resin 17 Improved adhesion.
[0028]
The configuration of the circuit device 10B will be described with reference to FIG. The circuit device 10B includes a conductive wiring layer 12 having a smooth surface, a high-frequency circuit element 13 fixed on the conductive wiring 12 directly or by insulation, and a sealing resin that covers the circuit element 13. The dummy conductive wiring layer 12D is provided so as to surround the conductive wiring layer 12, and the surface of the dummy conductive wiring layer 12D is roughened to thereby improve the adhesion between the dummy conductive wiring layer 12D and the sealing resin 17. It has an improved structure. In the figure, portions having the same configuration as the circuit device 10A shown in FIG. 1 are denoted by the same reference numerals.
[0029]
Referring to FIG. 2B, the circuit device 10B is characterized in that a dummy conductive wiring layer 10D through which a high-frequency electric signal does not flow is provided so as to surround the conductive wiring layer 12. Here, a frame-like dummy conductive wiring layer 12 </ b> D is doubled on the outer periphery of the circuit device so as to surround the conductive wiring layer 12. Since the surface of the dummy conductive wiring layer 12D is rougher than the surface of the conductive wiring layer 12, the adhesion between the dummy conductive wiring layer 12D and the overcoat resin 18 is improved. Further, the overcoat resin 18 may be formed so as to cover only the conductive wiring layer 12 where the circuit element 13 is disposed. In such a case, the roughened dummy conductive wiring layer 12D and the sealing resin 17 are in close contact with each other. As described above, the surface of the conductive wiring layer 12 through which a high-frequency signal flows can be kept smooth by bringing the roughened dummy conductive wiring layer 12D into close contact with the resin layer. The problem of signal degradation can be suppressed.
[0030]
Further, the dummy conductive wiring layer 12D can be provided at a place other than the peripheral part. Specifically, a dummy conductive wiring layer 12D can be interposed between the conductive wiring layers 12 through which electric signals flow. Thus, the dummy conductive wiring layer 12D can be provided without increasing the size of the circuit device 10B. Furthermore, the dummy conductive wiring layer 12D can be provided in a land shape. Specifically, for example, a dummy conductive wiring layer 12 </ b> D can be provided in a land shape below the circuit element 13.
[0031]
The configuration of the circuit device 10C will be described with reference to FIG. The circuit device 10C has an insulating layer 11 A conductive wiring layer 12 having a smooth surface, a high-frequency circuit element 13 fixed directly or insulated on the conductive wiring, and a sealing resin 17 covering the circuit element 13. In addition, the surface of the insulating layer 11 exposed from the conductive wiring layer 12 is roughened to improve the adhesion between the insulating layer 11 and the sealing resin 17. In the figure, portions having the same configuration as the circuit device 10A shown in FIG. 1 are denoted by the same reference numerals.
[0032]
Here, in order to suppress an increase in resistance due to the skin effect when a high-frequency signal flows, the surface of the conductive wiring layer 12 is formed smoothly and the surface is roughened. 11 And the sealing resin 17 are in close contact with each other to prevent moisture and the like from entering from the outside. In the figure, the conductive wiring layer 12 is composed of a first conductive wiring layer 12A and a second conductive wiring layer laminated via an insulating layer.
[0033]
FIG. 3B is an enlarged view of the vicinity of the insulating layer 11 in the cross-sectional view of FIG. Here, the upper surface of the roughened insulating layer 11 and the sealing resin 17 or the overcoat resin 18 are in close contact. The overcoat resin 18 that covers the second conductive wiring layer and the lower surface of the roughened insulating layer 11 are in close contact with each other. Here, the configuration of the circuit device 10C having a multilayer wiring structure has been described, but the above-described configuration can also be applied to the circuit device 10A having a single-layer wiring structure as shown in FIG. That is, in the structure shown in FIG. 1, the surface of the insulating layer 11 is roughened, and the adhesion between the insulating layer 11 and the sealing resin 17 or the overcoat resin 18 is improved, so that moisture such as from the outside can be obtained. Ingress can be prevented.
[0034]
With reference to FIG. 4, the configuration of a circuit device 10D having a multilayer wiring structure will be described. The configuration of the circuit device 10D shown in this figure is such that the conductive wiring layer 12 is formed in multiple layers in the circuit device 10A shown in FIG. That is, here, a two-layer wiring structure composed of the first conductive wiring layer 12A and the second conductive wiring layer is realized via the insulating layer 11. Both conductive wiring layers are electrically connected by the multilayer connection means 14.
[0035]
The peripheral first conductive wiring layer 12A is roughened, and the roughened first conductive wiring layer 12A and the sealing resin or overcoat resin 18 come into close contact with each other, so that moisture or the like enters from the outside. Is preventing. The roughened portion is a portion indicated by hatching of dots in FIG. Further, since the peripheral portion of the second conductive wiring layer 12B is also roughened, the second conductive wiring layer 12B and the overcoat resin 18 are in close contact with each other.
[0036]
The first conductive wiring layer 12A and the second conductive wiring layer 12B partially form a signal wiring pair P. The signal wiring pair is a structure that suppresses adjacent buffering between the conductive wiring layers 12 by running two wiring layers in parallel, an electric signal flows through one, and the other becomes a ground potential. Here, the first and second conductive wiring layers forming the signal wiring pair P run partially in parallel. Then, a high-frequency electrical signal is passed through the first conductive wiring layer 12A forming the wiring pair P, and the second conductive wiring layer 12B is set to the ground potential. As a result, an electromagnetic field generated by flowing a high-frequency signal through the first conductive wiring layer 12A is localized between the first and second conductive wiring layers 12 forming the wiring pair P. Therefore, adjacent buffering between the first conductive wiring layers 12A through which high-frequency electrical signals flow can be suppressed.
[0037]
The configuration of the circuit device 10E will be described with reference to FIG. The configuration of the circuit device 10E shown in this figure is such that the conductive wiring layer 12 is formed in multiple layers in the circuit device 10B shown in FIG. That is, here, a two-layer wiring structure composed of the first conductive wiring layer 12A and the second conductive wiring layer is realized via the insulating layer 11.
[0038]
A dummy conductive wiring layer 12D is formed in a frame shape so as to surround the first conductive wiring layer 12A, and the dummy conductive wiring layer 12D whose surface is roughened and the sealing resin 17 or the overcoat resin 18 are in close contact with each other. Thus, the structure prevents moisture or the like from entering from the outside. Further, a frame-like dummy conductive wiring layer 12D is formed so as to surround the second conductive wiring layer 12B formed on the back surface of the insulating layer 11, and the rough dummy conductive wiring layer 12D and the overcoat are also formed here. The resin 18 is in close contact.
[0039]
With reference to FIG. 6, the configuration of the circuit device 10 </ b> F in which the three-layer multilayer wiring is formed will be described. Here, the first conductive wiring layer 12A, the second conductive wiring layer 12B, and the third conductive wiring layer 12C are stacked via the first insulating layer 11A and the second insulating layer 11B. In addition, each conductive pattern 12 is electrically connected through the multilayer connection means 14.
[0040]
As described above, even in the case of a three-layer wiring structure, the adhesion with the sealing resin 17 or the overcoat resin 18 can be improved by roughening the conductive wiring layer 12 in the peripheral portion. . Further, by providing a dummy conductive wiring layer 12D so as to surround the conductive wiring layer 12, the adhesion with the sealing resin 17 or the overcoat resin 18 can be improved. Furthermore, the adhesion with the sealing resin 17 or the overcoat resin 18 can also be improved by roughening the surface of the insulating layer 11. Further, even when an adhesive resin is used instead of the insulating layer 11, the roughened conductive wiring layer 12 or the dummy conductive wiring layer 12 </ b> D and the adhesive resin are in close contact with each other, so that entry of moisture or the like can be prevented. it can.
[0041]
(Second Embodiment Explaining Circuit Device Manufacturing Method)
A method for manufacturing a circuit device according to the present invention will be described with reference to FIGS. The method for manufacturing a circuit device according to the present invention includes a step of preparing an insulating sheet 21 in which smooth conductive films 23 are formed on both surfaces of an insulating layer 11, and patterning the conductive film 23 on the surface, thereby forming the conductive wiring layer 12. A step of roughening the peripheral portion of the conductive wiring layer 12, a step of fixing the circuit element 13 directly or insulated from the conductive wiring layer 12, and the circuit element 13 and the conductive wiring layer are covered. By forming the sealing resin 17 as described above, the process includes a step of bringing the conductive wiring layer 12 and the sealing resin 17 in the roughened peripheral portion into close contact with each other. Each of these steps will be described below.
[0042]
The first step of the present invention is to prepare an insulating resin sheet 21 in which a smooth first conductive film 23A and a second conductive film 23B are bonded with an insulating layer 11, as shown in FIG.
[0043]
A first conductive film 23A is formed on the entire surface of the insulating sheet 21, and a second conductive film 23B is formed on the entire back surface of the insulating sheet 21. Further, the first conductive film 23A and the second conductive film 23B are preferably made of Cu as a main material or a known lead frame material.
[0044]
Moreover, the surface of the 1st and 2nd electrically conductive film 23 is formed in the smooth surface. Specifically, the difference in surface irregularities is small so that the resistance value does not increase due to the skin effect when a high-frequency electrical signal flows.
[0045]
In the second step of the present invention, as shown in FIG. 8, a first conductive film 23A and a through hole 31 are formed in a desired portion of the insulating sheet 21 and the second conductive film 23B is selectively formed. To be exposed.
[0046]
Only the portion of the first conductive film 23A where the through hole 31 is formed is exposed and the entire surface is covered with a photoresist. Then, the first conductive film 23A is etched through this photoresist. Since the first conductive film 23A is mainly made of Cu, the etching solution is chemically etched using ferric chloride or cupric chloride. The opening diameter of the through hole 31 varies depending on the resolution of photolithography, but is about 50 to 100 μm here. In this etching, the second conductive film 23B is covered with an adhesive sheet or the like to be protected from the etching solution. However, as long as the second conductive film 23B itself is sufficiently thick and can maintain flatness even after etching, it may be slightly etched.
[0047]
Subsequently, after removing the photoresist, using the first conductive film 23A as a mask, the insulating layer 11 directly under the through hole 31 is removed by a laser, and the second conductive film 23B is exposed at the bottom of the through hole 31. As the laser, a carbon dioxide laser is preferable. In addition, after the insulating resin is evaporated by the laser, if there is a residue at the bottom of the opening, the residue is removed by wet etching with sodium permanganate or ammonium persulfate.
[0048]
In the third step of the present invention, as shown in FIGS. 9 and 10, the multi-layer connection means 14 is formed in the through hole 31, and the first conductive film 23A and the second conductive film 23B are electrically connected. It is in.
[0049]
In this step, the multilayer connection means 14 can be formed by two methods. The first method is a method of forming the multilayer connection means 14 with the conductive paste 24A, and the second method is the method of forming the multilayer connection means 14 with the plating layer 24B.
[0050]
The first method described above will be described with reference to FIG. In this method, the through-hole 31 formed in the previous process is filled with a conductive paste 24A such as Ag paste or solder. Thereby, the first conductive film 23A and the second conductive film 23B are electrically connected via the conductive paste 24A.
[0051]
The second method described above will be described with reference to FIG. First, an etching resist 35 is formed on the surface of the first conductive film except for the portion where the through hole 31 is formed. Next, the plating layer 24B is formed by electroplating or electroless plating. Thus, the first conductive film 23A and the second conductive film 23B are electrically connected by the plating layer 24. Here, Cu, Au, Ag, Pd, or the like can be used as the material of the plating layer 24. The multilayer connection means 14 can be formed by the above two methods without impairing the smoothness of the surface of the first conductive film 23A.
[0052]
As shown in FIG. 11, the fourth step of the present invention is to form the first conductive wiring layer by etching the first conductive film 23A.
[0053]
The first conductive wiring layer 12A is formed by etching the first conductive film 23A into a desired pattern. The first conductive film 23A is covered with a photoresist having a desired pattern, and the first conductive wiring layer 12A is formed by chemical etching. Since the first conductive film 23A is mainly composed of Cu, ferric chloride or cupric chloride may be used as the etching solution.
[0054]
The fifth step of the present invention is to roughen the peripheral portion of the conductive wiring layer 12 as shown in FIG.
[0055]
First, the peripheral portion is exposed to cover the first conductive wiring layer 12A with the etching resist 34. When a dummy conductive wiring layer that does not allow high-frequency signals to flow is provided in the periphery, the dummy conductive wiring layer is exposed and the first conductive wiring layer 12A that allows high-frequency signals to flow is covered with the etching resist 34. . Next, the first conductive wiring layer 12A exposed from the etching resist 34 is roughened by performing etching to such an extent that the surface is roughened using an etching solution such as ferric chloride or cupric chloride. Let After the roughening in this step is completed, the etching resist 34 is removed.
[0056]
A sixth step of the present invention is to form an overcoat resin 18 on the first conductive wiring layer 12A with reference to FIG.
[0057]
A portion to be a bonding pad of the first conductive wiring layer 12 </ b> A is exposed and the other portion is covered with the overcoat resin 18. As the overcoat resin 18, an epoxy resin or the like dissolved in a solvent is attached by screen printing and cured. Alternatively, a dry film made of resin is attached. As the resin used here, a thermosetting resin or a thermoplastic resin can be used. Further, as the material of the overcoat resin 18, a photosensitive resin or a non-photosensitive resin can be used. Further, in order to expose the conductive wiring layer at the location to be the bonding pad, the overcoat resin on the upper portion is partially removed.
[0058]
A plating film such as Au or Ag is formed on the bonding pad in consideration of bonding properties. This plating layer 19 is selectively deposited on the bonding pad by electroless plating using the overcoat resin 18 as a mask, or by electroplating using the second conductive film 23B as an electrode. Further, the overcoat resin 18 can be formed so as to cover only the first conductive wiring layer 12A corresponding to the place where the circuit element 13 is placed. When the first conductive wiring layer 12A is covered with the overcoat resin 18, the surface of the peripheral conductive wiring layer 12A is roughened, so that the roughened conductive wiring layer 12A and the overcoat resin 18 are covered. And adhere closely.
[0059]
The seventh step of the present invention is to fix the high-frequency circuit element 13 directly or insulated from the conductive wiring layer 12 as shown in FIG.
[0060]
Here, the circuit element 13 is a semiconductor element that operates at a high frequency, and is die-bonded on the overcoat resin 18 via an insulating adhesive resin or the like as a bare chip. Since the circuit element 13 and the first conductive wiring layer 12A below the circuit element 13 are electrically insulated by the overcoat resin 18, the first conductive wiring layer 12A can be freely wired under the circuit element 13, and the multilayer wiring The structure can be realized.
[0061]
In addition, each electrode pad of the circuit element 13 is connected to a bonding pad that is a part of the first conductive wiring layer 12 </ b> A provided in the periphery by a thin metal wire 15. The circuit element 13 may be mounted face down. In this case, solder balls and bumps are provided on the surface of each electrode pad of the circuit element 13, and electrodes similar to the bonding pads are provided on the surface of the first conductive wiring layer 12A corresponding to the position of the solder balls.
[0062]
The eighth step of the present invention is to form the sealing resin 17 so as to cover the circuit element 13 and the conductive wiring layer 12A as shown in FIG.
[0063]
The insulating sheet 21 is set in a molding apparatus and performs resin molding. As a molding method, transfer molding, injection molding, coating, dipping and the like are also possible. In the present invention, resin sealing is performed by transfer molding using a thermoplastic resin.
[0064]
In this step, the insulating sheet 21 needs to be in flat contact with the lower mold of the mold cavity, but the thick second conductive film 23B performs this function. In addition, even after removal from the mold cavity, the flatness of the package is maintained by the second conductive film 23B until the shrinkage of the sealing resin 17 is completely completed. That is, the role of mechanical support of the insulating sheet 21 up to this step is played by the second conductive film 23B.
[0065]
Moreover, since the surface of the first conductive wiring layer 12A in the peripheral portion is roughened, the adhesion between the roughened first conductive wiring layer 12A and the sealing resin 17 is improved. From this, it becomes a structure which can prevent the entrance | invasion of the water | moisture content etc. from the outside.
[0066]
The ninth step of the present invention is to form the second conductive wiring layer 12B by etching the second conductive film 23B into a desired pattern, as shown in FIG.
[0067]
The second conductive film 23B is covered with a photoresist having a desired pattern, and the second conductive wiring layer 12B is formed by chemical etching. The second conductive wiring layer 12B and the first conductive wiring layer 12A are electrically connected via the multilayer connection means 14 to realize a multilayer wiring structure.
[0068]
Next, the second conductive wiring layer 15 exposes a portion where the external electrode 16 is to be formed and is screen-printed with an epoxy resin or the like dissolved in a solvent, and is covered with the overcoat resin 18 for the most part. Next, the external electrode 16 is simultaneously formed on the exposed portion by reflow of solder. Finally, since many circuit devices are formed in the insulating sheet 21 in a matrix shape, the sealing resin 17 and the insulating sheet 21 are diced to separate them into individual circuit devices. The circuit device is manufactured through the above steps.
[0069]
Here, in the above description, the method for manufacturing a circuit device having a two-layer wiring structure has been described. However, by removing the second conductive film, for example, a single-layer wiring structure as shown in FIG. 1 is provided. It is possible to manufacture a circuit device. In this case, the multilayer connection means 14 is not formed. Then, after the eighth step of forming the sealing resin is completed, the second conductive film 23B is removed, and an external electrode is formed in the hole formed in the insulating layer 11.
[0070]
(Third embodiment for explaining a method of manufacturing a circuit device)
The circuit device manufacturing method of the present invention will be described mainly with reference to FIG. The method for manufacturing a circuit device according to the present invention includes a step of preparing an insulating sheet 21 in which smooth conductive films 23 are formed on both surfaces of an insulating layer 11, and the conductive wiring layer 12 is formed by patterning the conductive film 23 on the surface. A step of forming, a step of roughening the surface of the exposed insulating layer 11, a step of fixing the high-frequency circuit element 13 directly or insulated from the conductive wiring layer 12, and the surfaces of the circuit element 13 and the insulating layer 11 Forming the sealing resin 17 so as to be coated with the insulating layer 11 and the sealing resin 17.
[0071]
Each process described above is the same as the second embodiment described above except for the process of roughening the exposed surface of the insulating layer 11. Therefore, the description of the process which overlaps with 2nd Embodiment is omitted. In the present embodiment, the insulating layer 11 exposed from the first conductive wiring layer 12A is roughened, whereby the insulating layer 11 and the sealing resin 17 are brought into close contact with each other to improve reliability. This process will be described below.
[0072]
With reference to FIG. 17, the process of roughening the exposed surface of the insulating layer 11 will be described. FIG. 17A is a schematic view of a plasma irradiator that performs roughening, and FIG. 17B is an enlarged view of an insulating sheet 21 that is irradiated with plasma.
[0073]
With reference to FIG. The plasma irradiator 30 includes an upper electrode 31 provided inside the sealed container 34 and a lower electrode 31 provided opposite to the upper electrode 31 and on which the insulating sheet 21 is placed. An inlet 35 for supplying gas into the container and an exhaust port 36 for exhausting the gas are provided. Either the upper electrode 31 or the lower electrode 32 is connected to a high frequency power source, and the electrode not connected to the power source is grounded.
[0074]
There are two methods of plasma cleaning for conducting contaminants on the surface of the conductive foil: chemical etching and physical etching. Chemical etching includes DP (Direct Plazma) or PE (Plazma Etching), and oxygen can be used as a gas. Physical / chemical etching includes RIE (Reactive Ion Etching), and an inert gas such as argon, neon, or helium can be used as the gas. Chemical etching can remove organic contaminants and roughen the surface using chemical effects, and physical etching can remove organic and inorganic contaminants and roughen the surface with a sputter effect. be able to. In the present invention, either method can be used.
[0075]
With reference to FIG. Details of surface roughening by plasma will be described. In the insulating sheet 21, the first conductive wiring layer 12 </ b> A is formed through the second step from the first step described in the second embodiment, and the insulating layer 11 is partially exposed. In the present invention, plasma irradiation is performed over the entire area of the insulating sheet 21. Specifically, ions in the plasma 33 generated by the discharge collide with the entire surface of the insulating sheet 21. Accordingly, ions collide with the exposed surface of the insulating layer 11, and fine irregularities are formed on the surface and roughened. Further, by covering the first conductive wiring layer 12A with a resin layer or the like, it is possible to prevent the surface of the first conductive wiring layer 12A from being roughened due to the influence of plasma.
[0076]
The insulating sheet 21 whose surface of the insulating layer 11 is roughened in the above process forms the sixth process for forming the overcoat resin 18, the seventh process for fixing the circuit element 13, and the sealing resin 17. The circuit device is completed through the eighth step and the ninth step for performing the back surface treatment.
[0077]
According to the present invention, the following effects can be achieved.
[0078]
First, by forming the surface of the conductive wiring layer 12 smoothly, it is possible to suppress deterioration and delay of the electric signal due to the skin effect when a high-frequency electric signal flows. Furthermore, by roughening the conductive wiring layer 12 in the peripheral portion, the adhesion with the sealing resin 17 or the overcoat resin 18 can be improved, so that moisture or the like can be prevented from entering the inside of the apparatus.
[0079]
Second, a dummy conductive wiring layer is provided so as to surround the conductive wiring layer 12, and the surface of the dummy conductive wiring layer 12 is roughened, whereby the dummy conductive wiring layer 12 and the sealing resin 17 or the overcoat resin 18 are covered. Adhesion with can be improved. As a result, the surface of the conductive wiring layer 12A through which a high-frequency electrical signal flows can be formed smoothly, and the effect of preventing the above-described high-frequency signal deterioration and delay can be further increased.
[0080]
Third, by roughening the exposed surface of the insulating layer 11, the adhesion between the insulating layer 11 and the sealing resin 17 or the overcoat resin 18 can be improved.
[0081]
Fourthly, by roughening the conductive wiring layer in the peripheral portion, other processes such as the process of mounting the circuit element 13 and the process of forming the sealing resin 17 are the same as in the prior art. A circuit device in which the stop resin 17 is adhered can be manufactured.
[0082]
Fifth, the surface of the insulating layer 11 exposed by the plasma treatment can be selectively roughened using the conductive wiring layer 12 formed on the surface of the insulating layer 11 as a mask.
[0083]
【The invention's effect】
According to the present invention, it is possible to provide a circuit device having a conductive wiring layer having a smooth surface and having strong adhesion between the conductive wiring layer and other components.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view (A) and a plan view (B) illustrating a circuit device of the present invention.
FIG. 2 is a cross-sectional view (A) and a plan view (B) illustrating a circuit device of the present invention.
FIG. 3 is a cross-sectional view (A) and an enlarged view (B) illustrating a circuit device of the present invention.
4A and 4B are a cross-sectional view and a plan view illustrating a circuit device according to the present invention.
FIG. 5 is a cross-sectional view (A) and a plan view (B) illustrating a circuit device of the present invention.
FIG. 6 is a cross-sectional view illustrating a circuit device of the present invention.
FIG. 7 is a cross-sectional view illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 8 is a cross-sectional view illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 9 is a cross-sectional view illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 10 is a cross-sectional view illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 11 is a cross-sectional view illustrating the method for manufacturing the circuit device of the present invention.
FIG. 12 is a cross-sectional view illustrating a circuit device of the present invention.
FIG. 13 is a cross-sectional view illustrating the method for manufacturing the circuit device of the present invention.
FIG. 14 is a cross-sectional view illustrating the method for manufacturing the circuit device of the present invention.
FIG. 15 is a cross-sectional view illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 16 is a cross-sectional view illustrating the method for manufacturing the circuit device of the present invention.
17A and 17B are a cross-sectional view (A) and an enlarged view (B) illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 18 is a diagram illustrating a conventional semiconductor device.
FIG. 19 illustrates a conventional semiconductor device.
[Explanation of symbols]
10A-10F circuit device
11 Insulating layer
12A First conductive wiring layer
12B Second conductive wiring layer
13 Circuit elements
14 Multi-layer connection means
15 Thin metal wire
16 External electrode
17 Sealing resin
18 Overcoat resin
Claims (16)
周辺部に位置する前記導電配線層の表面は、中央部に位置する前記導電配線層の表面よりも粗化された状態であり、
前記導電配線層と前記樹脂層との間には、前記導電配線層を被覆する樹脂が介在することを特徴とする回路装置。 A conductive wiring layer ; a semiconductor element that is fixed directly or insulatively on the conductive wiring layer and operates at a high frequency; and a resin layer that covers the semiconductor element ,
The surface of the conductive wiring layer located in the peripheral portion is in a rougher state than the surface of the conductive wiring layer located in the central portion,
A circuit device characterized in that a resin covering the conductive wiring layer is interposed between the conductive wiring layer and the resin layer .
電気信号が流れないダミーの導電配線層の表面は、前記電気信号が流れる前記導電配線層の表面よりも粗化された状態であり、
前記導電配線層と前記樹脂層との間には、前記導電配線層を被覆する樹脂が介在することを特徴とする回路装置。 A conductive wiring layer ; a semiconductor element that is fixed directly or insulatively on the conductive wiring and operates at high frequency; and a resin layer that covers the semiconductor element ,
The surface of the dummy conductive wiring layer where the electric signal does not flow is in a rougher state than the surface of the conductive wiring layer where the electric signal flows,
A circuit device characterized in that a resin covering the conductive wiring layer is interposed between the conductive wiring layer and the resin layer .
電気信号が流れないダミーの導電配線層の表面は、電気信号が流れる前記導電配線層の表面よりも粗化された状態であり、
前記ダミーの導電配線層を、前記電気信号が流れる導電配線層を囲むように設けることを特徴とする回路装置。 A conductive wiring layer ; a semiconductor element that is fixed directly or insulatively on the conductive wiring and operates at high frequency; and a resin layer that covers the semiconductor element ,
The surface of the dummy conductive wiring layer where the electric signal does not flow is in a rougher state than the surface of the conductive wiring layer where the electric signal flows,
The circuit device, wherein the dummy conductive wiring layer is provided so as to surround the conductive wiring layer through which the electric signal flows.
前記導電配線層から露出する前記絶縁層の表面を粗化させることを特徴とする回路装置。A conductive wiring layer provided on the surface of the insulating layer; a semiconductor element that is fixed directly or insulatively on the conductive wiring and operates at a high frequency; and a resin layer that covers the semiconductor element ;
A circuit device characterized by roughening a surface of the insulating layer exposed from the conductive wiring layer.
表面の前記導電膜をパターンニングすることにより導電配線層を形成する工程と、
露出した前記絶縁層の表面を粗化する工程と、
前記導電配線層に直接あるいは絶縁して高周波で動作する半導体素子を固着する工程と、
前記半導体素子および前記絶縁層の表面が被覆されるように樹脂層を形成する工程とを具備することを特徴とする回路装置の製造方法。Preparing an insulating sheet having a smooth conductive film formed on both sides of the insulating layer;
Forming a conductive wiring layer by patterning the conductive film on the surface;
Roughening the exposed surface of the insulating layer;
Fixing a semiconductor element operating at high frequency directly or insulated from the conductive wiring layer; and
And a step of forming a resin layer so that the surfaces of the semiconductor element and the insulating layer are covered.
周辺部の導電配線層を露出させてエッチングレジストを被覆し、エッチングを行うことにより、周辺部の前記導電配線層を粗化することを特徴とする請求項１２記載の回路装置の製造方法。In the step of roughening the periphery of the conductive wiring layer,
13. The method of manufacturing a circuit device according to claim 12 , wherein the conductive wiring layer in the peripheral portion is roughened by exposing the conductive wiring layer in the peripheral portion, covering the etching resist, and performing etching.
高周波の電気信号が流れる前記導電配線層を囲むようにダミーの導電配線層を設け、前記ダミーの導電配線層の表面を粗化させることを特徴とする請求項１２記載の回路装置の製造方法。In the step of forming the conductive wiring layer,
A dummy conductive wiring layer so as to surround the conductive wiring layer high-frequency electric signal flows provided method of manufacturing a circuit device according to claim 12, wherein the to roughen the surface of the dummy conductive wiring layer.
表面の前記導電膜をパターンニングすることにより導電配線層を形成する工程と、
前記導電配線層の周辺部を粗化する工程と、
前記導電配線層に直接あるいは絶縁して高周波で動作する半導体素子を固着する工程と、
前記半導体素子および前記導電配線層が被覆されるように樹脂層を形成する工程とを具備することを特徴とする回路装置の製造方法。Preparing an insulating sheet having a smooth conductive film formed on both sides of the insulating layer;
Forming a conductive wiring layer by patterning the conductive film on the surface;
Roughening the periphery of the conductive wiring layer;
Fixing a semiconductor element operating at high frequency directly or insulated from the conductive wiring layer; and
And a step of forming a resin layer so as to cover the semiconductor element and the conductive wiring layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002352139A JP4107951B2 (en) | 2002-12-04 | 2002-12-04 | Circuit device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002352139A JP4107951B2 (en) | 2002-12-04 | 2002-12-04 | Circuit device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004186459A JP2004186459A (en) | 2004-07-02 |
| JP4107951B2 true JP4107951B2 (en) | 2008-06-25 |
Family
ID=32753839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002352139A Expired - Fee Related JP4107951B2 (en) | 2002-12-04 | 2002-12-04 | Circuit device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4107951B2 (en) |
-
2002
- 2002-12-04 JP JP2002352139A patent/JP4107951B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004186459A (en) | 2004-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3297879B2 (en) | Integrated circuit package formed continuously | |
| JP3670917B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4171499B2 (en) | Electronic device substrate and manufacturing method thereof, and electronic device and manufacturing method thereof | |
| US8656581B2 (en) | Method of fabricating a circuit apparatus | |
| JP3895303B2 (en) | Method for manufacturing package substrate without using plated lead | |
| JP2002329802A (en) | Semiconductor package, its manufacturing method and semiconductor device | |
| JP4107952B2 (en) | Circuit device manufacturing method | |
| JP2008085089A (en) | Resin wiring board and semiconductor device | |
| JP2002184904A (en) | Semiconductor device and method for manufacturing the same | |
| US11876012B2 (en) | Method of manufacturing semiconductor package substrate and semiconductor package substrate manufactured using the same | |
| JP3003624B2 (en) | Semiconductor device | |
| JP2011040713A (en) | Wafer level package having cylindrical capacitor, and method of fabricating the same | |
| US6248612B1 (en) | Method for making a substrate for an integrated circuit package | |
| JP4107951B2 (en) | Circuit device and manufacturing method thereof | |
| JP4084737B2 (en) | Semiconductor device | |
| JP4642061B2 (en) | Circuit device manufacturing method | |
| JP2004221404A (en) | Wiring board, its manufacturing method, semiconductor device, electronic module and electronic apparatus | |
| JPH11191571A (en) | Semiconductor device and manufacture thereof | |
| JP3477375B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH1070211A (en) | Tape carrier and production thereof | |
| JPH08316360A (en) | Ic mounting structure | |
| JP3959697B2 (en) | Semiconductor device, semiconductor device manufacturing method, and wiring board | |
| JP2001319990A (en) | Resin-sealed semiconductor device | |
| JP5209110B2 (en) | Wafer level package with cylindrical capacitor and method of manufacturing the same | |
| JP2000091496A (en) | Semiconductor device and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051202 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080304 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080401 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |