JP5205318B2 - インターリーブ型スイッチング電源 - Google Patents

Description

本発明は、インターリーブ型スイッチング電源に関し、特に、２つの臨界型昇圧チョッピングコンバータを並列に接続した場合に好適なインターリーブ型スイッチング電源に関する。

例えば、従来、この種のインターリーブ型スイッチング電源としては、図１０に示すようなものが知られている。同図に示すように、このインターリーブ型スイッチング電源は、並列接続された２つの昇圧チョッパ回路１０１および１０２を有し、昇圧チョッパ回路１０１は、インダクタＬ１０１とスイッチング素子Ｑ１０１とダイオードＤ１０１とをＴ型接続し、昇圧チョッパ回路１０２は、インダクタＬ１０２とスイッチング素子Ｑ１０２とダイオードＤ１０２とをＴ型接続して構成されている。

このインターリーブ型スイッチング電源は、商用電源の交流を整流回路１１０で整流して得られる脈流を、制御部１２０による制御の下で、昇圧チョッパ回路１０１、１０２によりそれぞれ昇圧チョッピングし、それらの出力をキャパシタＣ１０１で平滑して負荷に供給するようになっており、商用電源の交流はラインフィルタ１３０を通じて供給される。

制御部１２０は、分圧抵抗Ｒ１０１、Ｒ１０２によって得られる昇圧チョッパ回路１０１、１０２の入力電圧の検出値ｅａ、電流検出抵抗Ｒ１００によって得られる昇圧チョッパ回路１０１、１０２の入力電流の検出値ｅｃおよび分圧抵抗Ｒ１０３、Ｒ１０４によって得られるキャパシタＣ１０１の出力電圧の検出値ｅｂに基づく制御信号Ｇ１、Ｇ２で、スイッチング素子Ｑ１０１、Ｑ１０２をそれぞれ制御する。

制御部１２０は、図１１に示すように、誤差増幅器２０１で基準値Ｖｒｅｆと出力電圧検出値ｅｂとの差を増幅し、乗算器２０２で入力電圧検出値ｅａと誤差増幅出力Ｖｃとを乗算し、増幅器２０３で乗算器２０２の出力信号Ｖｍと入力電流検出値ｅｃとの差を増幅し、この増幅出力を、比較器２１４、２２４で鋸歯状波発生器２１５、２２５の出力とそれぞれ比較することにより、パルス幅変調された制御信号Ｇ１、Ｇ２をそれぞれ得るようになっている。また、鋸歯状波発生器２１５、２２５の間には遅延回路２３０が設けられ、鋸歯状波発生器２１５、２２５の出力に位相差を生じさせるようになっている。

遅延回路２３０は、例えば、図１２に示すように、比較器２３２で、鋸歯状波発生器２１５の鋸歯状波を基準電圧Ｖｒの分圧抵抗Ｒ１０５、Ｒ１０６による分圧値Ｖｓと比較し、比較出力信号をキャパシタＣ１０２と抵抗Ｒ１０７にからなる微分回路で微分し、この微分出力信号で、鋸歯状波発生器２２５出力端に接続されたトランジスタＱ１０３を駆動するようになっている。

この遅延回路２３０の働きにより、図１３に示すように、鋸歯状波発生器２１５の出力電圧（鋸歯状波１）が電圧Ｖｓを超えるタイミングＳごとに、鋸歯状波発生器２２５の出力電圧（鋸歯状波２）がリセットされる。これによって、鋸歯状波２の周期が鋸歯状波１と同一化されるとともに、位相が鋸歯状波１に対して遅延される。遅延量は電圧Ｖｓに対応する。電圧Ｖｓは遅延量が１／２周期となるように設定される。鋸歯状波１、２が１／２周期の位相差を持つことにより、制御部１２０の制御信号Ｇ１、Ｇ２は、図１４に示すように、１／２周期の位相差を持つパルス幅変調信号となる。

特開２００６−１３６０４６号公報

しかしながら、上記従来例のインターリーブ型スイッチング電源では、乗算器や鋸歯状波発生器、遅延回路等を必要とするために、制御系の構成が複雑になるという問題があった。

そこで、本発明は、上述の課題を鑑みてなされたものであり、簡易な構成で制御系を実現するとともに、効率のよいインターリーブ型スイッチング電源を提供することを目的とする。

上述の課題を解決するために、本発明は、以下の事項を提案している。

（１）本発明は、商用電源を整流する整流回路（例えば、図１の整流回路１０に相当）と、前記整流回路の出力をそれぞれ昇圧チョッピングする２個の臨界型昇圧チョッピングコンバータと、該臨界型昇圧チョッピングコンバータの出力電圧を検出する出力電圧検出回路（例えば、図１の出力電圧検出回路５０に相当）とからなるインターリーブ型スイッチング電源において、前記それぞれの臨界型昇圧チョッピングコンバータが、前記整流回路の出力に接続され、チョーク巻線と制御巻線とからなるトランス（例えば、図１のトランス２０に相当）と、該トランスの他端と接地間に設けられたスイッチング素子（例えば、図３のスイッチング素子Ｑ３１に相当）と、該スイッチング素子のオン／オフを制御する制御回路（例えば、図１の制御回路３０ａおよび３０ｂに相当）とを備え、第１の臨界型昇圧チョッピングコンバータの制御回路が、第１の臨界型昇圧チョッピングコンバータの前記制御巻線の電圧により前記第１の臨界型昇圧チョッピングコンバータのスイッチング素子のオンタイミングを生成し、第２の臨界型昇圧チョッピングコンバータの制御回路が、前記第１の臨界型昇圧チョッピングコンバータのスイッチング素子がオフしたタイミングで、前記第２の臨界型昇圧チョッピングコンバータのスイッチング素子のオンタイミングを生成することを特徴とするインターリーブ型スイッチング電源を提案している。

この発明によれば、２個の臨界型昇圧チョッピングコンバータが、トランスの他端と接地間に設けられたスイッチング素子のオン／オフを制御する制御回路を備え、第１の臨界型昇圧チョッピングコンバータの制御回路が、第１の臨界型昇圧チョッピングコンバータの制御巻線の電圧により第１の臨界型昇圧チョッピングコンバータのスイッチング素子のオンタイミングを生成し、第２の臨界型昇圧チョッピングコンバータの制御回路が、第１の臨界型昇圧チョッピングコンバータのスイッチング素子がオフしたタイミングで、第２の臨界型昇圧チョッピングコンバータのスイッチング素子のオンタイミングを生成する。したがって、例えば、第１の臨界型昇圧チョッピングコンバータのスイッチング素子におけるゲートパルスをモニターし、このゲートパルスが閉じたタイミングで第２の臨界型昇圧チョッピングコンバータのスイッチング素子のオンタイミングを生成することができるため、極めて簡易な構成で制御可能なインターリーブ型スイッチング電源を実現することができる。

（２）本発明は、（１）のインターリーブ型スイッチング電源について、前記第１の臨界型昇圧チョッピングコンバータのスイッチング素子がオフしたタイミングを前記制御巻線の電圧を利用し、検出することを特徴とするインターリーブ型スイッチング電源を提案している。

この発明によれば、第１の臨界型昇圧チョッピングコンバータのスイッチング素子がオフしたタイミングを制御巻線の信号を利用し、検出するため、極めて簡易な構成で制御可能なインターリーブ型スイッチング電源を実現することができる。

（３）本発明は、商用電源を整流する整流回路（例えば、図１の整流回路１０に相当）と、前記整流回路の出力をそれぞれ昇圧チョッピングするｋ（３≦ｋ≦ｎ）の臨界型昇圧チョッピングコンバータと、該臨界型昇圧チョッピングコンバータの出力電圧を検出する出力電圧検出回路（例えば、図１の出力電圧検出回路５０に相当）とからなるインターリーブ型スイッチング電源において、前記それぞれの臨界型昇圧チョッピングコンバータが、前記整流回路の出力に接続され、チョーク巻線と制御巻線とからなるトランス（例えば、図１のトランス２０に相当）と、該トランスの他端と接地間に設けられたスイッチング素子（例えば、図３のスイッチング素子Ｑ３１に相当）と、該スイッチング素子のオン／オフを制御する制御回路（例えば、図１の制御回路３０ａおよび３０ｂに相当）を備え、第ｋの臨界型昇圧チョッピングコンバータの前記制御回路に、第ｋ−１の臨界型昇圧チョッピングコンバータのスイッチング素子がオフするタイミングで、第ｋの臨界型昇圧チョッピングコンバータのスイッチング素子のオンタイミングを供給することを特徴とするインターリーブ型スイッチング電源を提案している。

この発明によれば、整流回路の出力をそれぞれ昇圧チョッピングするｋ（３≦ｋ≦ｎ）の臨界型昇圧チョッピングコンバータを備えたインターリーブ型スイッチング電源において、第ｋの臨界型昇圧チョッピングコンバータの前記制御回路に、第ｋ−１の臨界型昇圧チョッピングコンバータのスイッチング素子がオフするタイミングで、第ｋの臨界型昇圧チョッピングコンバータのスイッチング素子のオンタイミングを供給する。したがって、臨界型昇圧チョッピングコンバータを組み合わせることで、３個以上の臨界型昇圧チョッピングコンバータからなるインターリーブ型スイッチング電源についても簡単に構成することができる。

（４）本発明は、（３）のインターリーブ型スイッチング電源について、前記第ｋ−１の臨界型昇圧チョッピングコンバータのスイッチング素子がオフしたタイミングを前記第ｋ−１の臨界型昇圧チョッピングコンバータの前記制御巻線の電圧を利用し、検出することを特徴とするインターリーブ型スイッチング電源を提案している。

この発明によれば、第ｋ−１の臨界型昇圧チョッピングコンバータのスイッチング素子がオフしたタイミングを第ｋ−１の臨界型昇圧チョッピングコンバータの制御巻線の電圧を利用し、検出する。したがって、３個以上の臨界型昇圧チョッピングコンバータからなるインターリーブ型スイッチング電源においても、極めて簡易な構成で制御を行うことができる。

（５）本発明は、（１）から（４）のインターリーブ型スイッチング電源について、前記それぞれの臨界型昇圧チョッピングコンバータの制御回路が、前記それぞれの臨界型昇圧チョッピングコンバータにおけるスイッチング素子のオン幅が同一になるように制御することを特徴とするインターリーブ型スイッチング電源を提案している。

この発明によれば、それぞれの臨界型昇圧チョッピングコンバータの制御回路が、それぞれの臨界型昇圧チョッピングコンバータにおけるスイッチング素子のオン幅が同一になるように制御する。一般に、インターリーブ型スイッチング電源では、マスター側のオンタイミングは、チョークコイルの電流がゼロになったことを検出して行うが、スレーブ側は、チョークコイルの電流値によらず、マスター側から強制的にオンされる場合がある。しかし、本発明のように、それぞれの臨界型昇圧チョッピングコンバータにおけるスイッチング素子のオン幅が同一になるように制御すれば、スレーブ側も必ずチョークコイルの電流がゼロになった時点でオンできる。

（６）本発明は、（５）のインターリーブ型スイッチング電源について、前記それぞれの臨界型昇圧チョッピングコンバータの制御回路が、前記それぞれの臨界型昇圧チョッピングコンバータのオン時間設定端子を共通になるように接続し、同一の電圧で制御を行うことを特徴とするインターリーブ型スイッチング電源を提案している。

この発明によれば、それぞれの臨界型昇圧チョッピングコンバータの制御回路が、それぞれの臨界型昇圧チョッピングコンバータのオン時間設定端子を共通になるように接続し、同一の電圧で制御を行うオン時間設定回路を有する。したがって、それぞれの臨界型昇圧チョッピングコンバータのスイッチング素子を交互にオン状態とするとともに、オン時間の幅を双方で揃えることができるため、簡単な構成で、効率のよい電源を実現することができる。

（７）本発明は、（５）のインターリーブ型スイッチング電源について、前記それぞれの臨界型昇圧チョッピングコンバータのうち、任意の臨界型昇圧チョッピングコンバータの制御回路が、他の制御回路に前記任意の臨界型昇圧チョッピングコンバータのオン時間幅を伝達し、前記他の制御回路が伝達されたオン時間幅でスイッチング素子を制御することを特徴とするインターリーブ型スイッチング電源。

この発明によれば、それぞれの臨界型昇圧チョッピングコンバータのうち、任意の臨界型昇圧チョッピングコンバータの制御回路が、他の制御回路に任意の臨界型昇圧チョッピングコンバータのオン時間幅を伝達し、他の制御回路が伝達されたオン時間幅でスイッチング素子を制御する。つまり、本発明では、多段で接続されたインターリーブ型スイッチング電源において、いずれか１の臨界型昇圧チョッピングコンバータの制御回路がマスターとなり、他のスレーブとなる臨界型昇圧チョッピングコンバータの制御回路にマスターとなる臨界型昇圧チョッピングコンバータのオン幅を伝達する。したがって、マスター側とスレーブ側とで異なった制御ＩＣを用いている場合であっても、マスターとなる任意の臨界型昇圧チョッピングコンバータの制御回路が、他の制御回路にマスターとなる任意の臨界型昇圧チョッピングコンバータのオン時間幅を伝達することから、すべてのスイッチング素子のオン時間の幅を双方で揃えることができるため、簡単な構成で、効率のよい電源を実現することができる。

（８）本発明は、（５）のインタースリーブ型スイッチング電源において、前記それぞれの臨界型昇圧チョッピングコンバータのうち、第ｋ−１の臨界型昇圧チョッピングコンバータの制御回路が、第ｋの臨界型昇圧チョッピングコンバータの制御回路にオン幅を伝達し、前記第ｋの臨界型昇圧チョッピングコンバータの制御回路が伝達されたオン幅でスイッチング素子を制御することを特徴とするインターリーブ型スイッチング電源を提案している。

この発明によれば、それぞれの臨界型昇圧チョッピングコンバータのうち、ｋ−１の臨界型昇圧チョッピングコンバータの制御回路が、第ｋの臨界型昇圧チョッピングコンバータの制御回路にオン幅を伝達し、第ｋの臨界型昇圧チョッピングコンバータの制御回路が伝達されたオン幅でスイッチング素子を制御する。つまり、本発明では、多段で接続されたインターリーブ型スイッチング電源において、１の臨界型昇圧チョッピングコンバータの制御回路が隣接する臨界型昇圧チョッピングコンバータの制御回路との間で、それぞれマスターとスレーブの関係を有して、マスター側の臨界型昇圧チョッピングコンバータの制御回路がスレーブ側の制御回路にオン幅を伝達する。また、スレーブであった臨界型昇圧チョッピングコンバータの制御回路が次に、マスターとなり、順次、隣接する制御回路にオン幅を伝達する。したがって、それぞれの臨界型昇圧チョッピングコンバータが異なった制御ＩＣを用いている場合であっても、ｋ−１の臨界型昇圧チョッピングコンバータの制御回路が、第ｋの臨界型昇圧チョッピングコンバータの制御回路にオン幅を伝達することから、すべてのスイッチング素子のオン時間の幅を双方で揃えることができるため、簡単な構成で、効率のよい電源を実現することができる。

（９）本発明は、（６）のインターリーブ型スイッチング電源において、前記オン時間設定回路が設定端子（例えば、図３のＦＢに相当）の電圧値に応じて、オン時間を設定することを特徴とするインターリーブ型スイッチング電源を提案している。

この発明によれば、オン時間設定回路が設定端子の電圧値に応じて、オン時間を設定する。したがって、設定端子の電圧値を制御することにより、簡単な構成で、効率のよい電源を実現することができる。

（１０）本発明は、（６）のインターリーブ型スイッチング電源において、前記オン時間設定回路が設定端子（例えば、図３のＦＢに相当）の電流値に応じて、オン時間を設定することを特徴とするインターリーブ型スイッチング電源を提案している。

この発明によれば、オン時間設定回路が設定端子の電流値に応じて、オン時間を設定する。したがって、設定端子の電流値を制御することにより、簡単な構成で、効率のよい電源を実現することができる。

（１１）本発明は、（９）のインターリーブ型スイッチング電源において、前記設定端子が電流源（例えば、図３の定電流源３２に相当）と一端をグラウンドに接続された抵抗（例えば、図３のＲ３１に相当）の間に設けられ、さらに、前記出力電圧検出回路の出力端子が接続され、前記出力電圧検出回路が、基準電圧（例えば、図１のＶｃに相当）と、前記出力電圧とを比較する比較器（例えば、図１のＯＰ１に相当）で構成され、前記出力電圧が前記基準電圧よりも高いときに、比較結果に応じた電流を前記設定端子から引き抜くことを特徴とするインターリーブ型スイッチング電源を提案している。

この発明によれば、設定端子が定電流源と一端をグラウンドに接続された抵抗の間に設けられ、さらに、出力電圧が基準電圧よりも高いときに、比較結果に応じた電流を設定端子から引き抜く。したがって、設定端子に出力電圧の変動に対応した電圧値が設定されるため、簡単な構成で、効率のよい電源を実現することができる。

（１２）本発明は、（９）のインターリーブ型スイッチング電源において、前記設定端子が電流源（例えば、図３の定電流源３２に相当）と一端をグラウンドに接続された抵抗（例えば、図３のＲ３１に相当）の間に設けられ、さらに、前記出力電圧検出回路の出力端子が接続され、前記出力電圧検出回路が、基準電圧と、前記出力電圧とを比較する比較器で構成され、前記出力電圧が前記基準電圧よりも低いときに、比較結果に応じた電流を前記設定端子に供給することを特徴とするインターリーブ型スイッチング電源を提案している。

この発明によれば、設定端子が定電流源と一端をグラウンドに接続された抵抗の間に設けられ、さらに、出力電圧が基準電圧よりも低いときに、比較結果に応じた電流を設定端子に供給する。したがって、設定端子に出力電圧の変動に対応した電圧値が設定されるため、簡単な構成で、効率のよい電源を実現することができる。

本発明によれば、インターリーブ型スイッチング電源において、簡易な構成で制御系を実現することができるという効果がある。また、臨界型昇圧チョッピングコンバータを複数組み合わせて構成することから、個々のチョークコイルを小型化でき、電源全体を薄型にすることができるという効果がある。さらに、入力のスイッチングリップル電流を低減することができるため、フィルタの構成を簡素化してコストの低減を図ることができるという効果がある。

また、チョークコイルを流れる三角波状の電流の傾きは、素子の特性によりばらつきがあるが、本発明によれば、マスター側およびスレーブ側のスイッチング素子のオン幅が同じになるように制御するため、チョークコイルの電流がゼロ以外の点ところで、スレーブ側のスイッチング素子がオンすることがないという効果がある。

第１の実施形態に係るインターリーブ型スイッチング電源の一例を示す接続図である。 第１の実施形態に係るインターリーブ型スイッチング電源の変形例を示す接続図である。 第１の実施形態に係る制御回路の構成図である。 第１の実施形態に係るＦＢ端子の電圧（Ｖ_ＦＢ）とスイッチング素子のオン時間幅（Ｔ_ＯＮ）との関係を示す図である。 第１の実施形態に係るマスター側およびスレーブ側の動作波形を示す図である。 第１の実施形態の変形例に係るマスター側制御回路の構成図である。 第１の実施形態の変形例に係るスレーブ側制御回路の構成図である。 第２の実施形態に係るインターリーブ型スイッチング電源の一例を示す接続図である。 第２の実施形態に係るインターリーブ型スイッチング電源の変形例を示す接続図である。 従来例に係る電源の構成を示す図である。 従来例に係る制御部の電気的構成を示す図である。 従来例に係る遅延回路の電気的構成を示す図である。 従来例に係る鋸歯状波発生器の出力信号を示す図である。 従来例に係る鋸歯状波と制御信号との関係を示す図である。

以下、本発明の実施の形態について図面を参照しながら説明する。 なお、本実施形態における構成要素は適宜、既存の構成要素等との置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、本実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。

＜第１の実施形態＞
図１および図３から図５を用いて、本発明に係る第１の実施形態について説明する。なお、本実施形態では、２つの臨界型昇圧チョッピングコンバータからなるインターリーブ型スイッチング電源を例示して説明する。

＜インターリーブ型スイッチング電源の構成＞
本実施形態に係るインターリーブ型スイッチング電源は、主として、図１に示すように、整流回路１０と、チョークコイルＬ１および制御巻線Ｌ２とからなるトランス２０と、マスター側制御回路３０ａと、スレーブ側制御回路３０ｂと、トリガ伝達回路４０と、出力電圧検出回路５０とから構成されている。

整流回路１０は、商用電源の交流を全波整流して得られる脈流をトランス２０およびチョークコイルＬ３に供給する。トランス２０は、後述する制御回路３０内のスイッチング素子がオンの場合に、負荷に電力を供給するのと同時に、入出力の電圧差に相当するエネルギーをチョークコイルＬ１、Ｌ３に蓄積し、スイッチング素子がオフの場合に、チョークコイルＬ１、Ｌ３に蓄積したエネルギーを負荷に供給する。制御巻線Ｌ２は、チョークコイルＬ１を流れる電流に対応した信号を制御回路３０のＶＺ端子に供給する。この信号は、制御回路３０におけるスイッチング素子をオンするためのトリガ信号となる。

マスター側制御回路３０ａおよびスレーブ側制御回路３０ｂは、ＶＺ端子およびＦＢ端子に入力される信号により、スイッチング素子のオンタイミングとオン時間幅とを制御する。なお、詳細については、後述する。トリガ伝達回路４０は、制御巻線Ｌ２から出力される信号を利用して、マスター側のオフタイミングで、スレーブ側の制御回路にオントリガを供給する。これにより、２つのスイッチング素子を交互にオン状態とすることができる。

出力電圧検出回路５０は、出力電圧を検出するための抵抗Ｒ１、Ｒ２と、基準電圧源Ｖｃと、出力電圧を抵抗Ｒ１、Ｒ２で分圧した分圧値をマイナス入力に、基準電圧Ｖｃをプラス入力に接続し、フィードバック抵抗Ｒ３を有するオペアンプＯＰ１とから構成されている。出力電圧検出回路５０の出力は、制御回路３０のＦＢ端子に接続され、出力電圧の分圧値が基準電圧よりも高くなると、両者の電位差に応じた電流をＦＢ端子から引き抜くように動作する。

＜制御回路の構成＞
本実施形態に係る制御回路は、図３に示すように、スイッチング素子Ｑ３１と、ＯＮ／ＯＦＦ時間設定回路３１と、定電流源３２と、抵抗Ｒ３１とから構成されており、ＦＢ端子、ＶＺ端子を有している。

スイッチング素子Ｑ３１は、ＯＮ／ＯＦＦ時間設定回路３１からの出力信号により、オン／オフ動作を行う。具体的には、ＶＤＳ−ＧＮＤ間をオープン状態、ショート状態とする。

ＯＮ／ＯＦＦ時間設定回路３１は、ＦＢ端子およびＶＺ端子に接続され、ＶＺ端子に接続される制御巻線Ｌ２からの信号により、スイッチング素子Ｑ３１をオンとするトリガを得るとともに、ＦＢ端子の電圧値に応じて、スイッチング素子Ｑ３１のオン時間幅を決定し、これに準じた信号をスイッチング素子Ｑ３１に供給する。

図４は、ＦＢ端子の電圧（Ｖ_ＦＢ）とスイッチング素子Ｑ３１のオン時間幅（Ｔ_ＯＮ）との関係を示したものである。図３によれば、例えば、ＦＢ端子の電圧（Ｖ_ＦＢ）が「１．５Ｖ」のときは、スイッチング素子Ｑ３１のオン時間幅（Ｔ_ＯＮ）は、「０」に設定され、ＦＢ端子の電圧（Ｖ_ＦＢ）の電圧の上昇とともに、スイッチング素子Ｑ３１のオン時間幅（Ｔ_ＯＮ）が大きくなり、ＦＢ端子の電圧（Ｖ_ＦＢ）が「４．５Ｖ」以上になると、スイッチング素子Ｑ３１のオン時間幅（Ｔ_ＯＮ）が、一定値に固定される。なお、上記では、ＦＢ端子の電圧値とスイッチング素子Ｑ３１のオン時間幅とを関連付けて説明したが、これに限らず、ＦＢ端子の電流値とスイッチング素子Ｑ３１のオン時間幅とを関連付けてもよい。

ここで、ＦＢ端子には、定電流源３２と抵抗Ｒ３１とが接続されるとともに、前述の出力電圧検出回路５０の出力も接続されている。したがって、出力電圧の分圧値が基準電圧と略等しい場合には、ＦＢ端子の電圧値は、定電流源３２と抵抗Ｒ３１とで得られる一定の電圧となり、スイッチング素子Ｑ３１のオン時間幅（Ｔ_ＯＮ）は、ある一定の幅となるが、出力電圧の分圧値が基準電圧よりも高くなると、出力電圧検出回路５０の出力は、両者の電位差に応じた電流をＦＢ端子から引き抜くように動作するため、ＦＢ端子の電圧値が低下して、スイッチング素子Ｑ３１のオン時間幅（Ｔ_ＯＮ）が、ＦＢ端子の電圧値が低下に応じて、狭くなる。したがって、出力電圧の変動に応じて、ＦＢ端子の電圧を制御することにより、簡単な構成で、スイッチング素子Ｑ３１のオン時間幅（Ｔ_ＯＮ）を適切にコントロールすることができる。

＜インターリーブ型スイッチング電源の動作＞
次に、図５の動作波形を参照しながら、本実施形態に係るインターリーブ型スイッチング電源の動作について、説明する。

図５において、上側の波形群は、マスター側の動作波形を示し、下側の波形群は、スレーブ側の動作波形を示している。また、図中、ＶＤＳは、図３に示したスイッチング素子Ｑ３１のソース−ドレイン間の電圧波形を示している。さらに、同図では、ＶＺの電圧波形が「Ｈｉ」から「Ｌｏｗ」に遷移したときに、スイッチング素子Ｑ３１のオントリガが発生することを示している。

まず、マスター側の動作から見てみると、ＶＺ信号は、チョーク電流がピークになると「Ｌｏｗ」から「Ｈｉ」に遷移し、チョーク電流が、ある所定値を横切ると、「Ｈｉ」から「Ｌｏｗ」に遷移して、この状態をチョーク電流がピークに達するまで、維持する。

一方、ＶＺ信号が「Ｈｉ」から「Ｌｏｗ」に遷移したとき、スイッチング素子Ｑ３１のオントリガが発生することから、ＶＤＳは、ＶＺが「Ｈｉ」レベルのときは、「Ｈｉ」レベル、すなわち、スイッチング素子Ｑ３１がオフ状態であり、ＶＺが「Ｈｉ」から「Ｌｏｗ」に遷移したとき、スイッチング素子Ｑ３１をオンさせ、ＶＤＳを「Ｌｏｗ」レベルとする。

次に、スレーブ側のＶＺ信号には、図５のＢ）に示すように、マスター側のＶＺ信号を位相反転した信号が入力される。したがって、マスター側のＶＺ信号が「Ｌｏｗ」から「Ｈｉ」に遷移するとき、「Ｈｉ」から「Ｌｏｗ」に遷移し、スイッチング素子Ｑ３１をオンさせ、ＶＤＳを「Ｌｏｗ」レベルとする。

なお、ＶＺ信号が「Ｌｏｗ」から「Ｈｉ」に遷移しても、スレーブ側のＶＤＳは、「Ｌｏｗ」レベル、すなわち、スイッチング素子Ｑ３１のオン状態をしばらく維持しているが、これは、ＦＢ端子電圧によって、スイッチング素子Ｑ３１のオン時間幅をマスター側と同一にする機能が働いているためである。

したがって、本実施形態によれば、インターリーブ型スイッチング電源において、簡易な構成で制御系を実現することができる。また、臨界型昇圧チョッピングコンバータを２つ組み合わせて構成することから、個々のチョークコイルを小型化でき、電源全体を薄型にすることができる。さらに、２つの臨界型昇圧チョッピングコンバータのオン時間をそろえることができるため、入力のスイッチングリップル電流を低減することができ、フィルタの構成を簡素化してコストの低減を図ることができる。

＜第１の実施形態の変形例＞
第１の実施形態においては、マスター側の制御巻線Ｌ２により、チョークコイルＬ１を流れる電流に対応した信号をマスター側制御回路３０ａが検出し、これをトリガ伝達回路４０を介して、スレーブ側制御回路３０ｂにおけるスイッチング素子をオンするためのトリガ信号とする例について述べたが、本変形例では、マスター側制御回路６０ａにおけるスイッチング素子がオフしたタイミングで、スレーブ側制御回路６０ｂにおけるスイッチング素子をオンするタイミングを生成している。

具体的には、図２に示すように、マスター側制御回路６０ａにオン幅伝達出力端子とオントリガ伝達出力端子を備えるとともに、スレーブ側制御回路６０ｂにオン幅伝達入力端子とオントリガ伝達入力端子を備え、マスター側制御回路６０ａが、スレーブ側制御回路６０ｂにマスター側制御回路６０ａで検出したオントリガとオン幅（オン時間幅）を伝達し、スレーブ側制御回路が伝達されたオン時間幅でスイッチング素子を制御するようにしている。

つまり、本発明は、２つの臨界型昇圧チョッピングコンバータのオン時間幅が同じになるように制御することが目的であり、その方法としては、図１に示すように、オン時間幅を設定するマスター側制御回路３０ａのＦＢ端子とスレーブ側制御回路３０ｂのＦＢ端子を共通になるように接続してもよいし、あるいは、図２に示すように、マスター側制御回路６０ａからスレーブ側制御回路６０ｂにオン時間幅を伝達するようにしてもよい。

＜制御回路の構成＞
図６および図７を用いて、本変形例に係るマスター側制御回路６０ａの構成とスレーブ側の構成について、詳細に説明する。

＜マスター側制御回路の構成＞
図６に示すように、マスター側制御回路６０ａの基本構成は、第１の実施形態と同様であるが、ＯＮ／ＯＦＦ時間設定回路３１の出力に接続されたオントリガ伝達出力端子とオン幅伝達出力端子とを有している点において、相違している。

マスター側制御回路６０ａは、ＯＮ／ＯＦＦ時間設定回路３１によって、Ｖｚ端子およびＦＢ端子から入力される信号によりスイッチング素子Ｑ３１のオンタイミングとオン時間幅とを制御する。また、ＯＮ／ＯＦＦ時間設定回路３１から出力される信号をオントリガ伝達出力端子およびオン幅伝達出力端子に出力する。

＜スレーブ側制御回路の構成＞
図７に示すように、スレーブ側制御回路６０ｂは、スレーブ側のスイッチング素子Ｑ３２と、ＯＮ時間計測回路３３と、ディレイ回路３４とから構成されている。また、ＯＮ時間計測回路３３は、オン幅伝達入力端子に接続され、ディレイ回路３４は、オントリガ伝達入力端子に接続されている。

ＯＮ時間計測回路３３は、マスター側制御回路６０ａのオン幅伝達出力端子から出力される信号をオン幅伝達入力端子で入力し、入力した信号に基づいて、マスター側と等しいＯＮ時間幅をスレーブ側で生成する。

ディレイ回路３４は、マスター側制御回路６０ａのオントリガ伝達出力端子から出力される信号をオントリガ伝達入力端子で入力することにより、ＯＮ時間計測回路３３から出力されるＯＮ時間幅に所望のディレイ時間を与えて、マスター側のスイッチング素子のオフタイミング時に、ＯＮ時間計測回路３３から出力される信号をスレーブ側のスイッチング素子Ｑ３２のゲートに出力することによって、スレーブ側のスイッチング素子Ｑ３２の恩タイミングを制御する。

したがって、本変形例によれば、このような形態とすることにより、マスター側とスレーブ側とで異なった制御ＩＣを用いている場合であっても、マスター側制御回路６０ａが、スレーブ側制御回路６０ｂにマスター側制御回路６０ａで検出したオン時間幅を伝達することができることから、すべてのスイッチング素子のオン時間の幅を双方で揃えることができるため、簡単な構成で、各チョークコイルの電流がよりゼロに近いところで各スイッチング素子がオンする為、効率のよい電源を実現することができる。

＜第２の実施形態＞
図８を用いて、本発明の第２の実施形態について説明する。
本実施形態は、３組以上の臨界型昇圧チョッピングコンバータを組み合わせたインターリーブ型スイッチング電源を例示するものである。

本実施形態は、第１の実施形態に対して、トランス２０の制御巻線がＬ２とＬ２´で構成され、制御巻線Ｌ２の巻線電圧が制御回路３０ａのＶＺ端子に、制御巻線Ｌ２´の巻線電圧が制御回路３０ｂのＶＺ端子に供給されている。また、制御巻線Ｌ４を備え、制御巻線Ｌ４の巻線電圧が第３の臨界型チョッピングコンバータの制御回路３０ｃのＶＺ端子に供給されている。なお、上記の構成にならえば、臨界型チョッピングコンバータをいくつでも組み合わせることが可能である。

したがって、本実施形態によれば、上記のように、各制御回路のＶＺ端子に巻線電圧を供給することにより、３個以上の臨界型昇圧チョッピングコンバータを組み合わせたインターリーブ型スイッチング電源を簡単に実現することができる。

なお、本発明は、すべての臨界型チョッピングコンバータのオン時間幅が同じになるように、制御することが目的であり、その方法として、図８に示すように、制御回路３０ａ、３０ｂ、３０ｃのすべてのＦＢ端子を共通になるように接続してもよいし、あるいは、図９に示すように、制御回路７０ａから７０ｂに、制御回路７０ｂから７０ｃにオン時間幅を伝達するようにしてもよい。

以上、本発明の実施形態について説明したが、本発明は、上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。

１０；整流回路
２０；トランス
３０ａ、３０ｂ、３０ｃ；制御回路
３１；ＯＮ／ＯＦＦ時間設定回路
３２；定電流源
３３；ＯＮ時間計測回路
３４；ディレイ回路
４０；トリガ伝達回路
５０；出力電圧検出回路
６０ａ、６０ｂ；制御回路
７０ａ、７０ｂ、７０ｃ；制御回路
Ｃ１、Ｃ２；平滑コンデンサ
Ｄ１、Ｄ２；平滑ダイオード
Ｌ１、Ｌ３；チョークコイル
Ｌ２；制御巻線
ＯＰ１；オペアンプ
Ｑ３１；スイッチング素子（マスター側）
Ｑ３２；スイッチング素子（スレーブ側）
Ｒ１、Ｒ２、Ｒ３、Ｒ３１；抵抗
Ｖｃ；基準電圧

Claims (12)

1. 商用電源を整流する整流回路と、前記整流回路の出力をそれぞれ昇圧チョッピングする２個の臨界型昇圧チョッピングコンバータと、該臨界型昇圧チョッピングコンバータの出力電圧を検出する出力電圧検出回路とからなるインターリーブ型スイッチング電源において、
   前記それぞれの臨界型昇圧チョッピングコンバータが、
   前記整流回路の出力に接続され、チョーク巻線と制御巻線とからなるトランスと、
   該トランスの他端と接地間に設けられたスイッチング素子と、
   該スイッチング素子のオン／オフを制御する制御回路を備え、
   第１の臨界型昇圧チョッピングコンバータの制御回路が、第１の臨界型昇圧チョッピングコンバータの前記制御巻線の電圧により前記第１の臨界型昇圧チョッピングコンバータのスイッチング素子のオンタイミングを生成し、第２の臨界型昇圧チョッピングコンバータの制御回路が、前記第１の臨界型昇圧チョッピングコンバータのスイッチング素子がオフしたタイミングで、前記第２の臨界型昇圧チョッピングコンバータのスイッチング素子のオンタイミングを生成することを特徴とするインターリーブ型スイッチング電源。
2. 前記第１の臨界型昇圧チョッピングコンバータのスイッチング素子がオフしたタイミングを前記制御巻線の電圧を利用し、検出することを特徴とする請求項１に記載のインターリーブ型スイッチング電源。
3. 商用電源を整流する整流回路と、前記整流回路の出力をそれぞれ昇圧チョッピングするｋ（３≦ｋ≦ｎの正の整数）個の臨界型昇圧チョッピングコンバータと、該臨界型昇圧チョッピングコンバータの出力電圧を検出する出力電圧検出回路とからなるインターリーブ型スイッチング電源において、
   前記それぞれの臨界型昇圧チョッピングコンバータが、
   前記整流回路の出力に接続され、チョーク巻線と制御巻線とからなるトランスと、
   該トランスの他端と接地間に設けられたスイッチング素子と、
   該スイッチング素子のオン／オフを制御する制御回路を備え、
   第ｋの臨界型昇圧チョッピングコンバータの前記制御回路に、第ｋ−１の臨界型昇圧チョッピングコンバータのスイッチング素子がオフするタイミングで、第ｋの臨界型昇圧チョッピングコンバータのスイッチング素子のオンタイミングを供給することを特徴とするインターリーブ型スイッチング電源。
4. 前記第ｋ−１の臨界型昇圧チョッピングコンバータのスイッチング素子がオフしたタイミングを前記第ｋ−１の臨界型昇圧チョッピングコンバータの前記制御巻線の電圧を利用し、検出することを特徴とする請求項３に記載のインターリーブ型スイッチング電源。
5. 前記それぞれの臨界型昇圧チョッピングコンバータの制御回路が、前記それぞれの臨界型昇圧チョッピングコンバータにおけるスイッチング素子のオン幅が同一になるように制御することを特徴とする請求項１から請求項４のいずれかに記載のインターリーブ型スイッチング電源。
6. 前記それぞれの臨界型昇圧チョッピングコンバータの制御回路が、前記それぞれの臨界型昇圧チョッピングコンバータの時間設定端子を共通になるように接続し、同一の電圧で制御を行うことを特徴とする請求項５に記載のインターリーブ型スイッチング電源。
7. 前記それぞれの臨界型昇圧チョッピングコンバータのうち、任意の臨界型昇圧チョッピングコンバータの制御回路が、他の制御回路に前記任意の臨界型昇圧チョッピングコンバータのオン幅を伝達し、前記他の制御回路が伝達されたオン幅でスイッチング素子を制御することを特徴とする請求項５に記載のインターリーブ型スイッチング電源。
8. 前記それぞれの臨界型昇圧チョッピングコンバータのうち、第ｋ−１の臨界型昇圧チョッピングコンバータの制御回路が、第ｋの臨界型昇圧チョッピングコンバータの制御回路にオン幅を伝達し、前記第ｋの臨界型昇圧チョッピングコンバータの制御回路が伝達されたオン幅でスイッチング素子を制御することを特徴とする請求項５に記載のインターリーブ型スイッチング電源。
9. 前記それぞれの臨界型昇圧チョッピングコンバータの制御回路が、設定端子の電圧値に応じて、オン時間を設定することを特徴とする請求項６に記載のインターリーブ型スイッチング電源。
10. 前記それぞれの臨界型昇圧チョッピングコンバータの制御回路が、設定端子の電流値に応じて、オン時間を設定することを特徴とする請求項６に記載のインターリーブ型スイッチング電源。
11. 前記設定端子が電流源と一端をグラウンドに接続された抵抗の間に設けられ、さらに、前記出力電圧検出回路の出力端子が接続され、前記出力電圧検出回路が、基準電圧と、前記出力電圧とを比較する比較器で構成され、前記出力電圧が前記基準電圧よりも高いときに、比較結果に応じた電流を前記設定端子から引き抜くことを特徴とする請求項９に記載のインターリーブ型スイッチング電源。
12. 前記設定端子が電流源と一端をグラウンドに接続された抵抗の間に設けられ、さらに、前記出力電圧検出回路の出力端子が接続され、前記出力電圧検出回路が、基準電圧と、前記出力電圧とを比較する比較器で構成され、前記出力電圧が前記基準電圧よりも低いときに、比較結果に応じた電流を前記設定端子に供給することを特徴とする請求項９に記載のインターリーブ型スイッチング電源。

Images