JP5203972B2 - 予め飽和させる固定小数点乗算器 - Google Patents
予め飽和させる固定小数点乗算器 Download PDFInfo
- Publication number
- JP5203972B2 JP5203972B2 JP2008551565A JP2008551565A JP5203972B2 JP 5203972 B2 JP5203972 B2 JP 5203972B2 JP 2008551565 A JP2008551565 A JP 2008551565A JP 2008551565 A JP2008551565 A JP 2008551565A JP 5203972 B2 JP5203972 B2 JP 5203972B2
- Authority
- JP
- Japan
- Prior art keywords
- multiplier
- overflow
- operand
- operands
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229920006395 saturated elastomer Polymers 0.000 title claims description 33
- 238000000034 method Methods 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 11
- 238000009738 saturating Methods 0.000 claims description 8
- 230000000295 complement effect Effects 0.000 description 25
- 230000002411 adverse Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000079 presaturation Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
- G06F7/4991—Overflow or underflow
- G06F7/49921—Saturation, i.e. clipping the result to a minimum or maximum value
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
- G06F7/533—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
- G06F7/533—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even
- G06F7/5334—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product
- G06F7/5336—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product overlapped, i.e. with successive bitgroups sharing one or more bits being recoded into signed digit representation, e.g. using the Modified Booth Algorithm
- G06F7/5338—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product overlapped, i.e. with successive bitgroups sharing one or more bits being recoded into signed digit representation, e.g. using the Modified Booth Algorithm each bitgroup having two new bits, e.g. 2nd order MBA
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Data Mining & Analysis (AREA)
- Databases & Information Systems (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Complex Calculations (AREA)
- Executing Machine-Instructions (AREA)
- Picture Signal Circuits (AREA)
- Processing Of Color Television Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
・0は全てゼロで被乗数ビットを置換する;
・x1は該被乗数ビットを直接パスする(passes);
・x2は該被乗数ビットを1ビット位置、左シフトする(left-shifts);
・否定は該被乗数、シフトされた被乗数、またはゼロ値に関してビット単位の反転(bit-wise invert)(1の補数)を実行する。
また本願の実施例に記載の発明は、オペランドから得られた1つまたはそれより多くのパラメータを調整することは、乗数から得られた1つまたはそれより多くのブースリコードされたビットグループを変更することを備える方法を含む。
また本願の実施例に記載の発明は、乗算器回路は、乗数を複数のビットグループにリコードするように動作可能なブースリコーダを備え、各ビットグループは部分積として被乗数の正または負の倍数を選択し、ブースリコーダは、オーバフローを予め検出する回路に応答して、乗数において飽和した結果を生成するために1つまたはそれより多くのビットグループを変更するようにさらに動作可能である乗算器を含む。
Claims (12)
- 乗数オペランドおよび被乗数オペランドを含むオペランドの少なくとも1つの既知のセットについて、乗算回路において飽和を必要とするオーバフローを生じさせる、固定小数点の飽和させる乗算演算を実行する方法であって、
オーバフローを予め検出する回路において、任意の乗算演算を実行する前に、オーバフローを生じさせる該乗数および被乗数オペランドを検出すること、
該乗数オペランドからブースリコードされたビットグループを得ること、
調整されたパラメータを用いた乗算演算が該飽和した結果を生成するように、該オペランドから得られた1つまたはそれより多くのパラメータを該調整すること、
該調整されたパラメータを用いて乗算演算を実行すること、ここで、該オペランドから得られた1つまたはそれより多くのパラメータを調整することが、該オペランドから得られた部分積に、値負の1を加算することを含む、および
該乗数および被乗数オペランドを乗算せずに飽和した結果を出力すること、ここで、該乗数から得られた該ブースリコードされたビットグループの多くのうちの1つは変更される、
を含む方法。 - オーバフローを生じさせる該オペランドは、該オペランドのビットフィールドにおいて表されることができる最大の負の数である、請求項1に記載の方法。
- ブースリコードされたビットグループを変更することは、ブースリコードされたビットグループの選択をゼロから負のゼロに変更し、そして該被乗数から得られた部分積への値1の加算を抑制することを含む、請求項1に記載の方法。
- 該飽和した結果を出力することは、乗算演算の積に無関係に、該乗算演算の出力を強制的に飽和した結果にすることを含む、請求項1に記載の方法。
- 予め飽和させる乗算器であって、
乗数および被乗数を含む2つのオペランドを乗算し、そしてそれらの積を出力するように動作可能な乗算器回路と、
該乗算器回路においてオーバフローを生じさせるオペランドを検出するように動作するオーバフローを予め検出する回路と、および
該乗数をビットグループにリコードするように動作するブースリコーダと、なお、各ビットグループは部分積として該被乗数の正または負の倍数を選択し、該ブースリコーダは該オーバフローを予め検出する回路に応答して、該乗数について飽和した結果を生成するために、ビットグループの多くのうちの1つを変更するためにさらに動作し、そして
ここで、該乗算器回路は、該オーバフローを予め検出する回路に応答して、多くの1つの変更されたビットグループに対応する該部分積から該値1を減算するように動作可能である、
乗算器。 - 該オーバフローを予め検出する回路が、該オペランドのビットフィールドにおいて表されることができる最大の負の値を検出する、請求項5に記載の乗算器。
- 該ブースリコーダは、該オーバフローを予め検出する回路に応答して、最下位のリコードされたビットグループに、負のゼロを強制的に選択させるように動作可能である、請求項5に記載の乗算器。
- 該部分積を加算し、そして該ブースリコードされたビットグループによって選択された負の部分積のために値1を加算するように動作可能な並列加算器をさらに含み、該並列加算器が、該オーバフローを予め検出する回路に応答して負のゼロのための該値1の該加算を抑制するようにさらに動作可能である、請求項5に記載の乗算器。
- 乗数オペランドおよび被乗数オペランドを含むオペランドの少なくとも1つの既知のセッにおいて、乗算回路において、飽和を必要とするオーバフローを生じさせる、固定小数点の飽和させる乗算演算のための装置であって、
オーバフローを予め検出する回路において、任意の乗算演算を実行する前に、オーバフローを生じさせる該乗数および被乗数オペランドを検出する手段、
該乗数オペランドからブースリコードされたビットグループを得る手段、および
乗算演算が該飽和した結果を生成するように、該オペランドから得られた1つまたは複数のパラメータを調整する手段と、
該調整されたパラメータを用いて乗算演算を実行する手段と、ここで、該オペランドから得られた1つまたはそれより多くのパラメータを調整する手段は、該オペランドから得られた部分積に、該値負の1を追加する手段を含む、および
該乗数および被乗数オペランドを乗算せずに飽和した結果を出力する手段と、ここで該乗数から得られた該ブースリコードされたビットグループの多くのうちの1つは変更される、
を含む装置。 - オーバフローを生じさせる該オペランドは、該オペランドのビットフィールドにおいて表されることができる最大の負の数である、請求項9の装置。
- ブースリコードされたビットグループを変更するための該手段は、ブースリコードされたビットグループの該選択をゼロから負のゼロに変える手段、および該被乗数から得られた部分積への値1の該加算を抑制する手段を含む、請求項9の装置。
- 該飽和した結果を出力する手段は、該乗算演算の該積に無関係に、乗算演算の該出力を強制的に飽和した結果にする手段を含む請求項9の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/336,358 | 2006-01-20 | ||
US11/336,358 US8082287B2 (en) | 2006-01-20 | 2006-01-20 | Pre-saturating fixed-point multiplier |
PCT/US2007/060816 WO2007085012A2 (en) | 2006-01-20 | 2007-01-22 | Pre-saturating fixed-point multiplier |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011128153A Division JP5086466B2 (ja) | 2006-01-20 | 2011-06-08 | 予め飽和させる固定小数点乗算器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009524169A JP2009524169A (ja) | 2009-06-25 |
JP5203972B2 true JP5203972B2 (ja) | 2013-06-05 |
Family
ID=38015402
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008551565A Active JP5203972B2 (ja) | 2006-01-20 | 2007-01-22 | 予め飽和させる固定小数点乗算器 |
JP2011128153A Active JP5086466B2 (ja) | 2006-01-20 | 2011-06-08 | 予め飽和させる固定小数点乗算器 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011128153A Active JP5086466B2 (ja) | 2006-01-20 | 2011-06-08 | 予め飽和させる固定小数点乗算器 |
Country Status (10)
Country | Link |
---|---|
US (1) | US8082287B2 (ja) |
EP (1) | EP1974253A2 (ja) |
JP (2) | JP5203972B2 (ja) |
KR (1) | KR100958224B1 (ja) |
CN (1) | CN101371221B (ja) |
BR (1) | BRPI0707147A2 (ja) |
CA (1) | CA2635119C (ja) |
RU (1) | RU2408057C2 (ja) |
TW (1) | TWI396130B (ja) |
WO (1) | WO2007085012A2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8316071B2 (en) * | 2009-05-27 | 2012-11-20 | Advanced Micro Devices, Inc. | Arithmetic processing unit that performs multiply and multiply-add operations with saturation and method therefor |
US8892621B2 (en) * | 2011-12-19 | 2014-11-18 | Lsi Corporation | Implementation of negation in a multiplication operation without post-incrementation |
KR20130111721A (ko) * | 2012-04-02 | 2013-10-11 | 삼성전자주식회사 | 부분 곱 생성기의 부스코드 생성방법, 컴퓨터 시스템 및 그 매체와 디지털 신호프로세서 |
US9323498B2 (en) * | 2013-03-13 | 2016-04-26 | Wisconsin Alumni Research Foundation | Multiplier circuit with dynamic energy consumption adjustment |
US9747074B2 (en) | 2014-02-25 | 2017-08-29 | Kabushiki Kaisha Toshiba | Division circuit and microprocessor |
KR101644039B1 (ko) * | 2015-06-11 | 2016-07-29 | 에스케이텔레콤 주식회사 | 고정소수점 연산 방법 및 고정소수점 연산 장치 |
US11327718B2 (en) * | 2020-03-19 | 2022-05-10 | Kabushiki Kaisha Toshiba | Arithmetic circuitry for power-efficient multiply-add operations |
JP7381426B2 (ja) * | 2020-03-19 | 2023-11-15 | 株式会社東芝 | 演算回路 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6162937A (ja) * | 1984-09-04 | 1986-03-31 | Toshiba Corp | 乗算器 |
JPH01267728A (ja) | 1988-04-19 | 1989-10-25 | Ricoh Co Ltd | 乗算器 |
US5220525A (en) | 1991-11-04 | 1993-06-15 | Motorola, Inc. | Recoded iterative multiplier |
US5793315A (en) * | 1996-05-31 | 1998-08-11 | Motorola, Inc. | Bit-serial digital expandor |
JP3315042B2 (ja) | 1996-11-20 | 2002-08-19 | 株式会社リコー | 乗算装置 |
JPH11126157A (ja) | 1997-10-24 | 1999-05-11 | Matsushita Electric Ind Co Ltd | 乗算方法および乗算回路 |
EP0992885B1 (en) * | 1998-10-06 | 2005-12-28 | Texas Instruments Incorporated | Multiplier accumulator circuits |
EP0992916A1 (en) * | 1998-10-06 | 2000-04-12 | Texas Instruments Inc. | Digital signal processor |
JP3530418B2 (ja) | 1999-05-13 | 2004-05-24 | Necエレクトロニクス株式会社 | 乗算装置 |
US6574651B1 (en) * | 1999-10-01 | 2003-06-03 | Hitachi, Ltd. | Method and apparatus for arithmetic operation on vectored data |
US7058830B2 (en) | 2003-03-19 | 2006-06-06 | International Business Machines Corporation | Power saving in a floating point unit using a multiplier and aligner bypass |
US7689641B2 (en) | 2003-06-30 | 2010-03-30 | Intel Corporation | SIMD integer multiply high with round and shift |
CN100517213C (zh) * | 2004-08-26 | 2009-07-22 | 松下电器产业株式会社 | 乘法装置 |
-
2006
- 2006-01-20 US US11/336,358 patent/US8082287B2/en active Active
-
2007
- 2007-01-22 WO PCT/US2007/060816 patent/WO2007085012A2/en active Application Filing
- 2007-01-22 BR BRPI0707147-7A patent/BRPI0707147A2/pt not_active Application Discontinuation
- 2007-01-22 CN CN2007800026442A patent/CN101371221B/zh active Active
- 2007-01-22 CA CA2635119A patent/CA2635119C/en active Active
- 2007-01-22 RU RU2008134127/08A patent/RU2408057C2/ru active
- 2007-01-22 KR KR1020087020038A patent/KR100958224B1/ko active IP Right Grant
- 2007-01-22 TW TW096102331A patent/TWI396130B/zh active
- 2007-01-22 EP EP07710246A patent/EP1974253A2/en not_active Ceased
- 2007-01-22 JP JP2008551565A patent/JP5203972B2/ja active Active
-
2011
- 2011-06-08 JP JP2011128153A patent/JP5086466B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
CA2635119A1 (en) | 2007-07-26 |
JP2009524169A (ja) | 2009-06-25 |
JP2011248904A (ja) | 2011-12-08 |
KR20080089640A (ko) | 2008-10-07 |
CN101371221A (zh) | 2009-02-18 |
WO2007085012A3 (en) | 2008-01-24 |
US20070174379A1 (en) | 2007-07-26 |
CN101371221B (zh) | 2012-05-30 |
RU2008134127A (ru) | 2010-02-27 |
CA2635119C (en) | 2013-07-30 |
BRPI0707147A2 (pt) | 2011-04-19 |
WO2007085012A2 (en) | 2007-07-26 |
KR100958224B1 (ko) | 2010-05-17 |
TW200736989A (en) | 2007-10-01 |
TWI396130B (zh) | 2013-05-11 |
RU2408057C2 (ru) | 2010-12-27 |
EP1974253A2 (en) | 2008-10-01 |
US8082287B2 (en) | 2011-12-20 |
JP5086466B2 (ja) | 2012-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5086466B2 (ja) | 予め飽和させる固定小数点乗算器 | |
US8965945B2 (en) | Apparatus and method for performing floating point addition | |
JP2002108606A (ja) | スティッキービット生成回路及び乗算器 | |
US9712185B2 (en) | System and method for improved fractional binary to fractional residue converter and multipler | |
JP6309196B2 (ja) | 多項式演算のための部分積発生装置及び方法 | |
US9146707B2 (en) | Generating a fast 3x multiplicand term for radix-8 booth multiplication | |
JP5640081B2 (ja) | 飽和を伴う整数乗算および乗算加算演算 | |
KR20060057574A (ko) | 예비 포화 검사로 가산 또는 감산을 위한 산술 유닛 및 그방법 | |
JP4273071B2 (ja) | 除算・開平演算器 | |
Krishnan | A comparative study on the performance of FPGA implementations of high-speed single-precision binary floating-point multipliers | |
Issa et al. | Design of high precision radix-8 MAF unit with reduced latency | |
Dave et al. | Multiplication by complements | |
CN113434115B (zh) | 一种浮点数尾数域余数运算电路及方法 | |
Ganesh et al. | RGB-to-Grayscale Conversion Using Truncated Floating-Point Multiplier | |
MX2008009315A (en) | Pre-saturating fixed-point multiplier | |
Shinde et al. | Hardware implementation of configurable booth multiplier on FPGA | |
Hojati et al. | A Low-Cost Combinational Approximate Multiplier | |
Kumar et al. | An Efficient System Design for a 32 Bit Sum-Product Operator in Modified Booth form Using Fusion Technique | |
Singh | Speed optimization of 32 bit single precision floating point multiplier through pipelining in VHDL | |
Gopal | A novel low power multi path double precision fused multiplier accumulator architecture | |
Sridhar et al. | Design of Out-of-Order Floating-Point Unit | |
Chawla et al. | Hardware efficient reconfigurable arithmetic unit | |
Duarte et al. | Double Precision Floating-Point Multiplier using Coarse-Grain Units | |
Duvvuru et al. | A High Speed Floating Point Multiplier using Vedic Mathematics | |
Gök et al. | Evaluation of Sticky-Bit Generation Methods for Floating-Point Multipliers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100323 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100330 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100524 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100622 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110608 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110615 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110826 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120321 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5203972 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |