JPS6162937A - 乗算器 - Google Patents
乗算器Info
- Publication number
- JPS6162937A JPS6162937A JP59185072A JP18507284A JPS6162937A JP S6162937 A JPS6162937 A JP S6162937A JP 59185072 A JP59185072 A JP 59185072A JP 18507284 A JP18507284 A JP 18507284A JP S6162937 A JPS6162937 A JP S6162937A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- multiplier
- result
- complement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
- G06F7/4991—Overflow or underflow
- G06F7/49921—Saturation, i.e. clipping the result to a minimum or maximum value
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野）
本発明は並列病り７］式にＪ、る重い器（４二関（ｊる
１］ので、特にブース（Ｂｏｏｔ：ｈ ）のノノル「リ
スｌＸをＩＩ＋いたものに使用される。
１］ので、特にブース（Ｂｏｏｔ：ｈ ）のノノル「リ
スｌＸをＩＩ＋いたものに使用される。
〔発明の技術的費用）
近汗、並列病Ｌｌ ／Ｊ Ｊｖの東件器のＩｓＩ化が急
速に進／υ−（ｔＮす、その中にはＢ ＯＯｌ’ ＋１
のアル「リズノ、を採用したしのがある１、これら乗算
器の１υｊ！１の技術動向は、例Ａばｌ−１，１１Ｙ丁
Ｆ１ツタ；へ１１ニクスＩ（１９７８イ１５月２９１」
号）等に説明さね（いるが、以下２ビツトのＢ （ｌ
ｏ １． ｈのアルゴリズムを用いた部分積の生成７人
について、第５図を参照して説明する。
速に進／υ−（ｔＮす、その中にはＢ ＯＯｌ’ ＋１
のアル「リズノ、を採用したしのがある１、これら乗算
器の１υｊ！１の技術動向は、例Ａばｌ−１，１１Ｙ丁
Ｆ１ツタ；へ１１ニクスＩ（１９７８イ１５月２９１」
号）等に説明さね（いるが、以下２ビツトのＢ （ｌ
ｏ １． ｈのアルゴリズムを用いた部分積の生成７人
について、第５図を参照して説明する。
いま、被乗数を×とし、乗数をＹどし、このＹを１ｓＩ
３側から２ピツ１〜ずつ区切り、それぞれの２ピツ１〜
をり・１象にしてアルゴリズムを適用り−る。
３側から２ピツ１〜ずつ区切り、それぞれの２ピツ１〜
をり・１象にしてアルゴリズムを適用り−る。
すなわら、第５図のＶｏ ＶＩ Ｖ２ 、 Ｖ２ Ｖ３
Ｖ４ 。
Ｖ４ 。
ｙ４ｙ５ｙ６に対してそれぞれＢ （ｌ Ｏ１１ｈのア
ルゴリズムを適用し、３つの部分積を求めると、・・・
・・・・・・（１） となる。何し、ｙ は７１号ピッ［〜、ｙｏ−１〜ｙ１
は数値部である。
ルゴリズムを適用し、３つの部分積を求めると、・・・
・・・・・・（１） となる。何し、ｙ は７１号ピッ［〜、ｙｏ−１〜ｙ１
は数値部である。
いよ、Ｙの長さｎを偶数どし、仮にｙ。−０どすると、
上記（１）式は Ｙ＝−ｙ ・２ 」−ｙ ・２°−２ｎ−１ 十ｙ ・２ ＋・・・・・・十ｙ４ ・２十ｙ３・
２ ］−ｙ２・２ 」−ｙｌ・２＝ （ｙｎ−２＋ｙｎ
−１−２ｙｏ）・２＋ （Ｖｏ４ ＋ ｙｎ−３２ｙ、
、） ・２＋（ｙ２ ＋ Ｖ３−２ Ｖ４）・２２＋
（ｙｏ＋ ｙｌ−２ｙ２ ） ・２ ・・・・・・・・ （２） どなる。ぞこで、重いＰ＝Ｘ −Ｙは ｐ＝ｘ −ｙ ・・・・・・・・・（３） どなる。従−）で、式（３）Ｊ、す （ｙ２ｉ” ｙ２ｉ＋１−２ｙ２ｉ＋２）Ｘ・２２１・
・・・・・・・・（４） がここ（求める部分積（゛ある。式（３）が１）明Ｉ）
か４１Ｊ：うに、１］／２個の部分積が求まる１゜とこ
ろで゛、（ｙ２ｉ ” ２ｉ＋１−２ｙ２ｉ＋２）は相
続く３ビ゛ツｈ （Ｖ ２１． ｙ２し１．ｙ２ｉ＋
２〉の１１白に応じて０．±１．１２の１１白をどる。
上記（１）式は Ｙ＝−ｙ ・２ 」−ｙ ・２°−２ｎ−１ 十ｙ ・２ ＋・・・・・・十ｙ４ ・２十ｙ３・
２ ］−ｙ２・２ 」−ｙｌ・２＝ （ｙｎ−２＋ｙｎ
−１−２ｙｏ）・２＋ （Ｖｏ４ ＋ ｙｎ−３２ｙ、
、） ・２＋（ｙ２ ＋ Ｖ３−２ Ｖ４）・２２＋
（ｙｏ＋ ｙｌ−２ｙ２ ） ・２ ・・・・・・・・ （２） どなる。ぞこで、重いＰ＝Ｘ −Ｙは ｐ＝ｘ −ｙ ・・・・・・・・・（３） どなる。従−）で、式（３）Ｊ、す （ｙ２ｉ” ｙ２ｉ＋１−２ｙ２ｉ＋２）Ｘ・２２１・
・・・・・・・・（４） がここ（求める部分積（゛ある。式（３）が１）明Ｉ）
か４１Ｊ：うに、１］／２個の部分積が求まる１゜とこ
ろで゛、（ｙ２ｉ ” ２ｉ＋１−２ｙ２ｉ＋２）は相
続く３ビ゛ツｈ （Ｖ ２１． ｙ２し１．ｙ２ｉ＋
２〉の１１白に応じて０．±１．１２の１１白をどる。
−ぞのＩこめ、１（（／ｌ）の部分積は（ｙ２１．ｙ２
１１１．ｙ２１４２）の値に応じて、下記の表のように
Ｏ１土Ｘ、：！：２Ｘのいずれかをとることにｔよる。
１１１．ｙ２１４２）の値に応じて、下記の表のように
Ｏ１土Ｘ、：！：２Ｘのいずれかをとることにｔよる。
表 １
なお、２×すなわら被乗数の２１８のものの生成は′１
ピッ１〜のシフトを行えばＪ、く、負数を作るためには
２の補数表示をする１、：めに被乗数Ｘの否定（×）を
作り、×のｌ−３１１に１を加えればＪ、い。
ピッ１〜のシフトを行えばＪ、く、負数を作るためには
２の補数表示をする１、：めに被乗数Ｘの否定（×）を
作り、×のｌ−３１１に１を加えればＪ、い。
〔を」刊技術の問題点）
どころがＢ ｏ ｏ ｔ ｈの）アルゴリズムに」、る
重いにおいては、乗数ａ３よび被乗数が旦に負の最大＋
１？Ｉ Ｃある揚台に【３１１、ｆの型締結果が負の最
大１ｉＩｉになる（例えばＸ＝ ”１０００” 、Ｙ＝
”１０００”のときはＰ −＝ Ｘ Ｙ −” １０
０００００ ”とイＣる）ということが従来から知られ
ている。そのノこめ、例えば積Ｗ ’、ｒどの処理を行
イνう揚台には、乗数および被乗数に負の最大値が入る
と、演ｔ）結果はｉの最大値どなりぞの結果に演幹結果
が積魯され、結果に誤差を生じる。例えば、小数点が荀
号ヒッ１〜の次にある場合、負の最大（＋７ｉ ’ｌ”
、７わら（−１）×（−１）の演粋結果は−１どなり、
Ａ−バーーノ［］−をおこしてしまう。そこで従来は、
ＢＯＯ１’ｈのアルゴリズムを採用した乗算器において
は、（４の最大１１４同十の重瞳を行なわないにうにし
・でいｌこ。
重いにおいては、乗数ａ３よび被乗数が旦に負の最大＋
１？Ｉ Ｃある揚台に【３１１、ｆの型締結果が負の最
大１ｉＩｉになる（例えばＸ＝ ”１０００” 、Ｙ＝
”１０００”のときはＰ −＝ Ｘ Ｙ −” １０
０００００ ”とイＣる）ということが従来から知られ
ている。そのノこめ、例えば積Ｗ ’、ｒどの処理を行
イνう揚台には、乗数および被乗数に負の最大値が入る
と、演ｔ）結果はｉの最大値どなりぞの結果に演幹結果
が積魯され、結果に誤差を生じる。例えば、小数点が荀
号ヒッ１〜の次にある場合、負の最大（＋７ｉ ’ｌ”
、７わら（−１）×（−１）の演粋結果は−１どなり、
Ａ−バーーノ［］−をおこしてしまう。そこで従来は、
ＢＯＯ１’ｈのアルゴリズムを採用した乗算器において
は、（４の最大１１４同十の重瞳を行なわないにうにし
・でいｌこ。
（発明の目的）
本発明は！記の如ぎ従来装置Ｎの欠点を克服りるために
なされたらので、乗数おＪ、び被乗数どして負の最大値
が人力された場合でも、その演幹結果の誤差を最小限に
抑えることのできる東幹器を提供することを目的とする
。
なされたらので、乗数おＪ、び被乗数どして負の最大値
が人力された場合でも、その演幹結果の誤差を最小限に
抑えることのできる東幹器を提供することを目的とする
。
上記の目的を達成するため本発明は、被乗数Ｘおよび乗
数ＹをＢＯＯｔｈのアルゴリズムにより＠評する乗算手
段と、この乗算手段の出力が負の最大値になるか否かを
判別する手段と、負の最大値になると判別されたときに
乗算手段の出力の１の補数を乗算結果として出力する手
段どを偵りえる乗算器を提供するものである。
数ＹをＢＯＯｔｈのアルゴリズムにより＠評する乗算手
段と、この乗算手段の出力が負の最大値になるか否かを
判別する手段と、負の最大値になると判別されたときに
乗算手段の出力の１の補数を乗算結果として出力する手
段どを偵りえる乗算器を提供するものである。
〔発明の実施例）
以下、添付図面の第１図乃至第４図を参照して本発明の
いくつかの実施例を説明する。なお以下の図面の説明に
おいて同一要素は同−右号で示しである。第１図は本発
明の一実施例の構成図である。被乗数Ｘは負の最大値検
出回路（以下［検出回路という）１を介してａｏｏｔｈ
のアルゴリズｌ＼による乗算回路（以下「乗算回路」と
いう）３に与えられ、乗数Ｙは検出回路２を介して乗算
回路３に与えられる。乗算回路はＢｏｏｔｈのアルゴリ
ズムにもどづい−（ＸどＹ（！−東わし、結果／を１の
補数回路４に１ｊえる３、ま〕こ、検出回路１．２はぞ
れぞれＸ、Ｙの角の最大値を検出しており、負の最大値
が検出されたどきは’１”（アクティブ）他局をＡ Ｎ
＋）ゲーＩ〜５にうえる。、ＡＮＤゲー＋−ｂの出力
は１の補数回路４にりえられているので、Ｘ。
いくつかの実施例を説明する。なお以下の図面の説明に
おいて同一要素は同−右号で示しである。第１図は本発
明の一実施例の構成図である。被乗数Ｘは負の最大値検
出回路（以下［検出回路という）１を介してａｏｏｔｈ
のアルゴリズｌ＼による乗算回路（以下「乗算回路」と
いう）３に与えられ、乗数Ｙは検出回路２を介して乗算
回路３に与えられる。乗算回路はＢｏｏｔｈのアルゴリ
ズムにもどづい−（ＸどＹ（！−東わし、結果／を１の
補数回路４に１ｊえる３、ま〕こ、検出回路１．２はぞ
れぞれＸ、Ｙの角の最大値を検出しており、負の最大値
が検出されたどきは’１”（アクティブ）他局をＡ Ｎ
＋）ゲーＩ〜５にうえる。、ＡＮＤゲー＋−ｂの出力
は１の補数回路４にりえられているので、Ｘ。
ＹがＪＬに仙の最大値に４するどきに１の補数回路は動
作する（補数をとる）。
作する（補数をとる）。
次に第１図に承り回路の動作について説明する。
第１図の示−リＪンうに、乗算回路３への人力が共に２
進表現で×−“’ １０００ ” 、Ｙ −” １００
０ ”なる負の最大値であるどきは、東の回路３の出力
はＺ ＝ ” １００００００ ”という負の最大（「
１になる。このとき、検出回路１．２は」（に゛１′″
〈アクティブ）の信号をＡＮＤゲー１〜５に与えるの
で、１の補数回路４はりｊ作して乗算結果Ｐ＝” ０１
１１１１１ ”が得られる。この結果１） ｔ；Ｌ貞の
値に最す近い１１６なので、演算結果の誤差を最小限に
抑えることができる。
進表現で×−“’ １０００ ” 、Ｙ −” １００
０ ”なる負の最大値であるどきは、東の回路３の出力
はＺ ＝ ” １００００００ ”という負の最大（「
１になる。このとき、検出回路１．２は」（に゛１′″
〈アクティブ）の信号をＡＮＤゲー１〜５に与えるの
で、１の補数回路４はりｊ作して乗算結果Ｐ＝” ０１
１１１１１ ”が得られる。この結果１） ｔ；Ｌ貞の
値に最す近い１１６なので、演算結果の誤差を最小限に
抑えることができる。
被乗数×のみが負の最大値であるどきに１１、ＡＮＤゲ
ー１−５への入力信号は一方が“１″で・他方が０″に
なるので、その出力信号は０”′になる。従って１の補
数回路４は動作「ず（補数をとらず）、乗算回路３の出
力Ｚがそのまま結！１！Ｐとして出力される。
ー１−５への入力信号は一方が“１″で・他方が０″に
なるので、その出力信号は０”′になる。従って１の補
数回路４は動作「ず（補数をとらず）、乗算回路３の出
力Ｚがそのまま結！１！Ｐとして出力される。
乗数Ｙのみが負の最大値であるどきもＡＮＩ’）ゲート
５の出力信号は０″になるので、１の補数回路４は動作
しない。従って、乗算回路３０出力Ｚはそのまま結果Ｐ
として出力される。
５の出力信号は０″になるので、１の補数回路４は動作
しない。従って、乗算回路３０出力Ｚはそのまま結果Ｐ
として出力される。
被乗数Ｘおよび乗数Ｙが共に負の最大値でないときは、
ＡＮＤゲート５への入力信号は共に“０″なのでその出
力信号は“Ｏ″になる。従って１の補数回路４は動作せ
ず、乗算回路３の出カフ番、１そのまま結果Ｐとして出
力される。
ＡＮＤゲート５への入力信号は共に“０″なのでその出
力信号は“Ｏ″になる。従って１の補数回路４は動作せ
ず、乗算回路３の出カフ番、１そのまま結果Ｐとして出
力される。
第２図は第１図に示す実施例の変形例の構成図である。
第１図と異なるのは、１の補数回路４に代えてＡＮＤゲ
ート５の出力が′１″のどきに動作するようにしていた
２の補数回路７と、２の補数回路７の出力から１″を減
じる減算回路８が設けられていることである。この回路
によれば、第１図と同様に真の顧に最１ｊ ｉｊｊい［
〕の飴を１！Ｉることができる。
ート５の出力が′１″のどきに動作するようにしていた
２の補数回路７と、２の補数回路７の出力から１″を減
じる減算回路８が設けられていることである。この回路
によれば、第１図と同様に真の顧に最１ｊ ｉｊｊい［
〕の飴を１！Ｉることができる。
第３図は本発明の他の実ｈｌ！１例の構成図（・ある。
被乗数ＸおＪ、び乗数Ｙ ｆ、Ｌ肖接に東ＤＩ 回路３
に′ｊえられる。乗ｎ回路３の出力は検出回路６４−介
しく１の補数回路４にＬｊえられる３、検出回路５ ｉ
、１． （、’４０）最大１１ｆ１を検出したどき（換
言りればＸ、ＹがＪＬ １．−負の最大値であるために
、／が（′１の最大値ど＜Ｉ： ＝）でしょっＩことさ
）に“１″を出力し、これを１の補数回路４にｌＪえる
。１の補数回路１は“１″をｈえられたどさのみ動作り
る（補数をどる）。
に′ｊえられる。乗ｎ回路３の出力は検出回路６４−介
しく１の補数回路４にＬｊえられる３、検出回路５ ｉ
、１． （、’４０）最大１１ｆ１を検出したどき（換
言りればＸ、ＹがＪＬ １．−負の最大値であるために
、／が（′１の最大値ど＜Ｉ： ＝）でしょっＩことさ
）に“１″を出力し、これを１の補数回路４にｌＪえる
。１の補数回路１は“１″をｈえられたどさのみ動作り
る（補数をどる）。
上記の如ぎ東神器においてＸ、Ｙどしくぞれぞれ１００
０ ”がりえられると、／− ” １００００００ ”となる。従って結果出力はＰ＝
” ０１１１１１１ ”となり、となり、貞の１１ｆ
＋ ｌ；ニ最も近い（１白が得１られる。
０ ”がりえられると、／− ” １００００００ ”となる。従って結果出力はＰ＝
” ０１１１１１１ ”となり、となり、貞の１１ｆ
＋ ｌ；ニ最も近い（１白が得１られる。
第４図は第３図に承り実施例の変形例の構成図である。
第３図と異４Ｉるのは、１の補数回路１に代え−Ｃ２の
？１１１１０００と、” １ ”を減粋する減Ｇ＞回路
１０が設ｉＪられていることＣある。２の補数回路９は
検出回路６が負の最大値を検出したときに動作し、７の
２の補数を出力する。減幹回路１０ｂ同様のどきに動作
し、２の補数回路９の出力から１″を減じてＰを出力す
る。従ってこの第４図に承り回路によって６、真の値に
最も近い溜筒結果を得ることができる。
？１１１１０００と、” １ ”を減粋する減Ｇ＞回路
１０が設ｉＪられていることＣある。２の補数回路９は
検出回路６が負の最大値を検出したときに動作し、７の
２の補数を出力する。減幹回路１０ｂ同様のどきに動作
し、２の補数回路９の出力から１″を減じてＰを出力す
る。従ってこの第４図に承り回路によって６、真の値に
最も近い溜筒結果を得ることができる。
なお本発明もよ、ＢＱＯｔｈ （Ｄ ｊ’ルゴリズムに
よる東線結果が負の最大値ど４Ｔるどきに、この１の補
数を演幹結果として出力りるように構成されＩＣもので
あれば、いかなる回路構成であってもよい１、（発明の
効果） に記の如く本発明では、被乗数および乗数が負の最大価
であるため、Ｂｏｏｔｈのアルゴリズムによる型筒の結
果が負の最大＆ｉになるどきは、その乗算の結果の１の
補数を演算結果どして出力するようにしたので・、被乗
数おＪ、び乗数が共に負の最大胎であるどぎでも、その
演（）結果の誤差を最小限に抑えることのできる東線器
を得ることができる。
よる東線結果が負の最大値ど４Ｔるどきに、この１の補
数を演幹結果として出力りるように構成されＩＣもので
あれば、いかなる回路構成であってもよい１、（発明の
効果） に記の如く本発明では、被乗数および乗数が負の最大価
であるため、Ｂｏｏｔｈのアルゴリズムによる型筒の結
果が負の最大＆ｉになるどきは、その乗算の結果の１の
補数を演算結果どして出力するようにしたので・、被乗
数おＪ、び乗数が共に負の最大胎であるどぎでも、その
演（）結果の誤差を最小限に抑えることのできる東線器
を得ることができる。
第１図は本発明の一実施例の構成図、第２図は第１図に
示づ実施例の変形例の構成図、第３図は本発明の他の実
施例の構成図、第４図は第３図に示す実施例の変形例の
構成図、第５図はＢ Ｏ０１’ ｈのアルゴリズムの説
明図である。 Ｘ・・・被乗数、Ｙ・・・乗数、５・・・ΔＮ ｌ）ゲ
ー１− 。 出願人代理人 猪 股 清 第３図 第５図 箆４図 Ｐ （０１１）１１１）
示づ実施例の変形例の構成図、第３図は本発明の他の実
施例の構成図、第４図は第３図に示す実施例の変形例の
構成図、第５図はＢ Ｏ０１’ ｈのアルゴリズムの説
明図である。 Ｘ・・・被乗数、Ｙ・・・乗数、５・・・ΔＮ ｌ）ゲ
ー１− 。 出願人代理人 猪 股 清 第３図 第５図 箆４図 Ｐ （０１１）１１１）
Claims (1)
- 【特許請求の範囲】 １、被乗数および乗数をブースのアルゴリズムにより乗
算する第１の手段と、この第１の手段の出力が負の最大
値になるかどうかを判別する第２の手段と、この第２の
手段が負の最大値になると判別したときは前記第１の手
段の出力の１の補数を乗算結果として出力する第３の手
段とを備える乗算器。 ２、被乗数の負の最大値を検出する第１の検出回路と、
乗数の負の最大値を検出する第２の検出回路と、前記被
乗数および乗数をブースのアルゴリズムにより乗算する
乗算回路と、前記第１、第２の検出回路が共に負の最大
値を検出したときに前記乗算回路の出力の１の補数を乗
算結果として出力する補数回路とを備える乗算器。 ３、被乗数および乗数をブースのアルゴリズムにより乗
算する乗算回路と、この乗算回路の出力の負の最大値を
検出する検出回路と、この検出回路が負の最大値を検出
したときに前記乗算回路の出力の１の補数を乗算結果と
して出力する補数回路とを備える乗算器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59185072A JPS6162937A (ja) | 1984-09-04 | 1984-09-04 | 乗算器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59185072A JPS6162937A (ja) | 1984-09-04 | 1984-09-04 | 乗算器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6162937A true JPS6162937A (ja) | 1986-03-31 |
Family
ID=16164318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59185072A Pending JPS6162937A (ja) | 1984-09-04 | 1984-09-04 | 乗算器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6162937A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6282430A (ja) * | 1985-10-07 | 1987-04-15 | Nec Corp | 乗算回路 |
| JPS63198126A (ja) * | 1987-02-13 | 1988-08-16 | Hitachi Denshi Ltd | 演算処理回路 |
| JP2011248904A (ja) * | 2006-01-20 | 2011-12-08 | Qualcomm Incorporated | 予め飽和させる固定小数点乗算器 |
-
1984
- 1984-09-04 JP JP59185072A patent/JPS6162937A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6282430A (ja) * | 1985-10-07 | 1987-04-15 | Nec Corp | 乗算回路 |
| JPS63198126A (ja) * | 1987-02-13 | 1988-08-16 | Hitachi Denshi Ltd | 演算処理回路 |
| JP2011248904A (ja) * | 2006-01-20 | 2011-12-08 | Qualcomm Incorporated | 予め飽和させる固定小数点乗算器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4692888A (en) | Method and apparatus for generating and summing the products of pairs of numbers | |
| JPS6162937A (ja) | 乗算器 | |
| Shapovalov et al. | Frequency symbolic analysis of linear periodically time-variable circuits by sub-circuits method | |
| JPS58115492A (ja) | パタ−ン認識用自己相関器 | |
| JP3684314B2 (ja) | 複素乗算器および複素相関器 | |
| JPH01267728A (ja) | 乗算器 | |
| Keedwell | 84.39 Square-triangular numbers | |
| JPH05233682A (ja) | ディジタル信号処理装置 | |
| RU2203504C2 (ru) | Анализатор функций уолша | |
| US6654776B1 (en) | Method and apparatus for computing parallel leading zero count with offset | |
| SU993277A1 (ru) | Устройство дл измерени модул вектора рассогласовани двух процессов | |
| JPH0784762A (ja) | 乗算回路 | |
| Bellman | Use of Digital Computers in Defining Pharmacokinetic Parameters | |
| JPS59186070A (ja) | 高速信号処理装置 | |
| JPH10333885A (ja) | 乗算回路 | |
| JPS58223846A (ja) | 複素数乗算器 | |
| JPS61246837A (ja) | 並列乗算器 | |
| Graves | A Proof of the Weierstrass Condition in the Calculus of Variations | |
| JPH0793443A (ja) | 画像処理用演算回路 | |
| JPS61153768A (ja) | 高速位置合せ装置 | |
| JPS56135263A (en) | Real-time signal processor on multiprocessor system | |
| JPS55143810A (en) | Signal processing unit | |
| JP2629736B2 (ja) | 積和演算回路 | |
| JPH01292585A (ja) | アナログ差分回路 | |
| JPH01141392A (ja) | 経過時間計算装置 |