JP5191984B2 - リングレーザジャイロ装置 - Google Patents

Description

本発明はリングレーザジャイロ装置に関する。

リングレーザジャイロでは、光路長を変化させるミラートランスデューサ駆動用の＋ＨＶ（約＋２８０Ｖ）と陰極印加用の−ＨＶ（約−６００Ｖ）の２つの高電圧電源を用いる。これら２つの電源の構成方法として、別々の電源を用いる方法や２つの電圧を１つのトランスを用いて作る方法があるが、別々の電源を用いる方法の場合、装置が大型になりコストも高くなるため、１つのトランスを用いる方法が一般的である。

図７に２つの電圧を１つのトランスを用いて作る従来の高電圧電源装置１０の機能構成例を示す。高電圧電源装置１０は、給電部１１とトランス１２とＰＷＭ制御部１３とを備える。給電部１１は例えば＋１５Ｖの電圧をトランス１２の１次側に給電する。トランス１２は、１次側への入力電圧を昇圧して２次側に出力する。トランス１２は２出力となっており、一方の出力電圧が−ＨＶ、他方の出力電圧が＋ＨＶになるように巻線比が決定されている。なお、トランス１２から出力された各電圧は、実際にはダイオードで整流し、ＬＣフィルタで平滑化して直流電圧として外部に出力される。トランス１２の１次側には給電部１１からの電圧が入力されるとともに、ＰＷＭ制御部１３で生成されたＰＷＭ波形が入力される。ＰＷＭ制御部１３は、トランス１２から出力された−ＨＶ電圧がフィードバックされ、これを基準値と比較して−ＨＶの電圧値が一定になるように出力するＰＷＭ波形のパルス幅を制御する。

また、図８に高電圧電源装置１０を用いたリングレーザジャイロ装置２０の構成例を示す。リングレーザジャイロ装置２０は、高電圧電源装置１０と制御電圧生成部２１とミラートランスデューサ２２とジャイロブロック２３とフォトダイオード２４と放電電流制御部２５と放電部２６と放電電流読取抵抗２７とを備える。ジャイロブロック２３には、陽極電圧として放電部２６のレファランス電圧Ｖrefが放電電流読取抵抗２７を介して印加され、陰極電圧としてトランス１２から出力された−ＨＶが放電電流制御部２５を介して印加されることにより、プラズマ放電が発生しレーザ媒質が励起されて、互いに反対方向の２つのレーザ光がジャイロ内でリング状に発振する。放電電流制御部２５は放電電流読取抵抗２７における電圧降下量から得られた放電電流値に応じ、印加する陰極電圧を制御することでジャイロ内への放電電流量を制御する。ジャイロブロック２３内のレーザ光はフォトダイオード２４にて検知され、光の強弱が電流の強弱に変換されて制御電圧生成部２１に向けて出力される。制御電圧生成部２１は、ジャイロ内の光路長の制御に用いるミラートランスデューサ２２の駆動電圧を生成する部位であり、例えば図９に示すように搬送波生成器２１ａと電流電圧変換アンプ２１ｂと乗算器２１ｃと積分器２１ｄとアンプ２１ｅと加算器２１ｆとを備える。フォトダイオード２４から入力された電流は電流電圧変換アンプ２１ｂで電圧に変換され、乗算器２１ｃにおいて搬送波生成器２１ａで生成された搬送波と乗算される。積分器２１ｄは乗算器２１ｃの出力を積分し、乗算器２１ｃの出力値に応じ、例えば基準値＋７．５Ｖを中心に＋６．５Ｖ〜＋８．５Ｖの範囲の値を出力する。アンプ２１ｅはトランス１２から出力された＋ＨＶと積分器２１ｄの出力電圧とが入力され、積分器２１ｄの出力電圧に応じて電圧を変換する。例えば、積分器２１ｄの出力電圧が＋７．５Ｖ（基準値）の場合は１４０Ｖを、＋６．５Ｖの場合は２８０Ｖを、＋８．５Ｖの場合は０Ｖというように、積分器出力が基準値より小さい場合にはより高い電圧を、逆に大きい場合にはより低い電圧を出力するように構成する。加算器２１ｆは、アンプ２１ｅからの出力と搬送波生成器２１ａで生成された搬送波とを加算し、ミラートランスデューサ２２の駆動電圧として出力する。ミラートランスデューサ２２は制御電圧生成部２１から入力された駆動電圧に応じ駆動し、例えば先に例示した積分器２１ｄの場合には、駆動電圧が大きくなると光路長が短くなるように駆動させ、駆動電圧が小さくなると光路長が長くなるように駆動させて、ジャイロ内の光量が最大となるように制御する。

特表平８−５０７１９４号公報

従来の高電圧電源装置１０においては、−ＨＶについてはＰＷＭ制御部１３にフィードバックして一定になるように制御しているが、＋ＨＶについては制御しておらず、−ＨＶと＋ＨＶとは電圧も消費電力も異なるため、＋ＨＶは変動してしまう。＋ＨＶが変動することで次のような問題が生じる。例えば＋ＨＶが小さくなると、＋ＨＶを変換することにより得るミラートランスデューサ駆動電圧も小さくなる。駆動電圧が小さくなると、ミラートランスデューサの変化量が小さくなり、それによりレーザ発振周波数が変化し、その結果検知される角速度の誤差が大きくなる。そして、駆動電圧が更に小さくなると、光路長制御とともに行っている２つのレーザ光のロックイン制御が先行して制御不能になるため、角速度の誤差のランダムウォークは最大で数倍程度悪化する。また、このような誤差は、ミラートランスデューサを中立位置に戻すこと（リセットと呼ぶ）で解消できるが、リセット時には発振が止まるためミラートランスデューサが安定するまでの数十ｍｓは測定不能になる。このように＋ＨＶの変動は、検知される角速度の誤差の増加や頻繁な測定不能状態を招くという問題を生じる。＋ＨＶの変動による問題は、電源部品の許容誤差を小さくして変動を抑えたり変動を見越した余裕のある設計を行うことで、ある程度改善を図ることはできるが、それによりコスト上昇や装置の大型化や消費電力の増加などの新たな問題を生じる。

本発明の目的はこのような問題を解消すべく、小型かつ低コストで実現できる従来の高電圧電源装置の構成を基礎として、簡単な機能追加によりフィードバックによる出力電圧制御をしていない出力電圧の変動をも補償可能な電圧電源装置を用いたリングレーザジャイロ装置を実現することにある。

本発明は、１つのトランスを用いて二次側に複数の電圧を発生させる電圧電源装置を備えるリングレーザジャイロ装置であって、二次側の第１の出力電圧が陰極電圧として印加されるジャイロブロックと、ジャイロブロックに印加される陽極電圧の放電電流値を出力する放電電流読取抵抗と、放電電流値が一定となるように第１の出力電圧を制御するＰＷＭ制御部と、二次側の第２の出力電圧が入力され、当該第２の出力電圧の変動状態を表す制御信号を出力する制御電圧生成部と、制御信号により第２の出力電圧の低下を検知した場合に、負荷を変化させることで第１の出力電圧を低下させる負荷制御部とを備える。

本発明の構成によれば、従来の高電圧電源装置の構成を基礎として、簡単な機能追加によりフィードバックによる出力電圧制御をしていない出力電圧の変動をも補償可能な電圧電源装置を用いたリングレーザジャイロ装置を実現することができる。

高電圧電源装置１００の機能構成例を示すブロック図。 負荷制御部１２１の構成例を示す図。 負荷制御部１２２の構成例を示す図。 リングレーザジャイロ装置２００の機能構成例を示すブロック図。 制御電圧生成部２１０の機能構成例を示すブロック図。 リングレーザジャイロ装置３００の機能構成例を示すブロック図。 従来の高電圧電源装置１０の機能構成例を示すブロック図。 従来のリングレーザジャイロ装置２０の機能構成例を示すブロック図。 従来の制御電圧生成部２１の機能構成例を示すブロック図。

〔第１実施形態〕
図１に本発明の高電圧電源装置１００の機能構成例を示す。高電圧電源装置１００は、従来の高電圧電源装置１０に制御電圧生成部１１０と負荷制御部１２０とを加えたものである。なお、以下においては電圧の基準値を７．５Ｖとして説明するが、他の電圧値でもよい。また、高電圧電源装置の出力電圧は２つの場合で説明するが、３つ以上であってもよい。

高電圧電源装置１０は、先に説明したようにトランス１２から２つの高電圧＋ＨＶ、−ＨＶを出力し、−ＨＶをＰＷＭ制御部１３にフィードバックすることで−ＨＶを安定化する。

制御電圧生成部１１０は、電圧が安定化されていない＋ＨＶの変動状態を監視して、その変動状態を表す制御信号を出力する。負荷制御部１２０は、トランス１２の−ＨＶの高電圧出力端子に接続され、制御信号により＋ＨＶの出力電圧の変動を検知した場合に、負荷を変化させることで−ＨＶの出力電圧も追従して変動させる。変動した−ＨＶは、ＰＷＭ制御部１３にフィードバックされ、−ＨＶは安定化される。

負荷制御部１２０の具体的な構成例を図２に示す。なお、図２の構成は制御電圧生成部１１０が、＋ＨＶが低下していない場合には所定の基準値より大きな制御信号電圧を出力し、＋ＨＶが低下している場合には所定の基準値より小さな制御信号電圧を出力することを前提としている。

図２に示す負荷制御部１２１は分圧回路１２１ａとＰｃｈＦＥＴを備える電流制御回路１２１ｂとから構成される。所定の基準値（７．５Ｖ）より大きな制御信号電圧が分圧回路１２１ａに入力されると、抵抗Ｒ１とＲ２により分圧（例えば１／３）された電圧は２．５Ｖより大きい。この場合、ＰｃｈＦＥＴのドレイン−ソース間のインピーダンスは無限大に近くなるため、−ＨＶの高電圧出力端子から電流制御回路１２１ｂへは電流は流れない。一方、所定の基準値７．５Ｖより小さな制御信号電圧が分圧回路１２１ａに入力されると、分圧された電圧は２．５Ｖより小さくなる。この場合、ＰｃｈＦＥＴのドレイン−ソース間のインピーダンスも小さくなるため、ドレイン−ソース間に電流が流れる。このように電流が流れることで、−ＨＶの消費電力が大きくなり、その結果−ＨＶの出力電圧が低下するため、ＰＷＭ制御により−ＨＶの電圧低下が補償される。そしてこのＰＷＭ制御の際、パルスのデューティー比が大きくなり、その結果トランス１２の＋ＨＶ側の２次巻線の電力が大きくなるため、＋ＨＶの電圧も上昇することとなり電圧低下が補償される。

〔第２実施形態〕
図１の負荷制御部１２０の他の実施形態を図３に示す。図３に示す負荷制御部１２２は、分圧回路１２２ａとＰＮＰトランジスタを備える電流制御回路１２２ｂとから構成される。分圧回路１２２ａは、オペアンプと抵抗Ｒ１と抵抗Ｒ２とからなる反転アンプであり、電源電圧は１５Ｖ単電源動作であり、基準電圧は７．５Ｖである。このような分圧回路１２２ａに制御信号電圧の所定の基準値（７．５Ｖ）より大きな制御信号電圧が入力されると、分圧回路１２２ａの基準電圧が７．５Ｖであるため反転アンプの出力電圧は７．５Ｖ以下となる。そしてこの時、電源制御回路１２２ｂのＰＮＰトランジスタのベース−エミッタ間の電圧はＲ３とＲ４とで構成される抵抗分圧により０．６Ｖより低くなるためＰＮＰトランジスタには電流が流れず、従って負荷制御部１２２から−ＨＶの高電圧出力端子に向けて電流は流れない。一方、所定の基準値７．５Ｖより小さな制御信号電圧が分圧回路１２２ａに入力されると、反転アンプの出力電圧が０Ｖより大きくなる。そしてＲ３とＲ４で構成される抵抗分圧によってＰＮＰトランジスタのエミッタ電圧が０．６Ｖ程度になるとＲ３、ＰＮＰトランジスタからＲ５を通って−ＨＶの高電圧出力端子に向けて電流が流れる。このように電流が流れることで、−ＨＶの消費電力が大きくなり、その結果−ＨＶの出力電圧が低下するため、ＰＷＭ制御により−ＨＶの電圧低下が補償される。そしてこのＰＷＭ制御の際、パルスのデューティー比が大きくなり、その結果トランス１２の＋ＨＶ側の２次巻線の電力が大きくなるため、＋ＨＶの電圧も上昇することとなり電圧低下が補償される。

なお、以上の説明では、フィードバック電圧を用いたＰＷＭ制御による電圧安定化が行われる対象が−ＨＶである場合を説明したが、フィードバック電圧を用いたＰＷＭ制御による電圧安定化が行われる対象を＋ＨＶとし、本発明による制御の対象を−ＨＶとすることも同様な方法により可能である。以下の応用例においても同様である。

以上のように、本発明によれば従来の２電圧出力の高電圧電源装置の構成を基礎として、簡単な機能追加によりフィードバックによる出力電圧制御をしていない方の出力電圧の変動をも補償可能な高電圧電源装置を小型かつ低コストで実現することができる。

〔第１応用例〕
図４に、本発明の高電圧電源装置１００を組み込んだリングレーザジャイロ装置２００の機能構成例を示す。リングレーザジャイロ装置２００は、制御電圧生成部２１が制御電圧生成部２１０に置き換わり、負荷制御部１２０が加わった以外は図８に示す従来のリングレーザジャイロ装置２０と同様の構成であり、負荷制御部１２０は第１実施形態と同じものである（なお、以下の動作説明では、図２に示す負荷制御部１２１を用いた場合を取り上げて説明するが、負荷制御部１２２を用いた場合も同様の作用効果を得ることができる）。

図５に制御電圧生成部２１０の機能構成例を示す。制御電圧生成部２１０は、第１実施形態の制御電圧生成部１１０の構成を具体化したものである。制御電圧生成部２１０は、各構成要素の処理内容を含め、図９に示す従来の制御電圧生成部２１と同様のものであり、ただ、制御信号を積分器２１ｄの出力として取り出すという点においてのみ異なる。

リングレーザジャイロ装置２００おいては、アンプ２１ｅに入力される＋ＨＶがミラートランスデューサの駆動電圧より十分に大きい場合には、光路長が最適に制御されレーザ光量が最大となっているため、フォトダイオード２４で取り出される電流も大きいため、積分器２１ｄの出力は基準値７．５Ｖより大きく、負荷制御部１２１において抵抗分圧された制御電圧は２．５Ｖより大きい。この場合、ＰｃｈＦＥＴのドレイン−ソース間のインピーダンスは無限大に近くなるため、−ＨＶの高電圧出力端子に負荷制御部１２１から電流は流れない。一方、＋ＨＶが小さくなりミラートランスデューサの駆動電圧に近い電圧になった場合には、フォトダイオード２４で取り出される電流も小さくなるため、積分器２１ｄの出力はやがて基準値７．５Ｖより小さくなり、負荷制御部１２１において抵抗分圧された制御電圧も２．５Ｖより小さくなる。この場合、ＰｃｈＦＥＴのドレイン−ソース間のインピーダンスも小さくなるため、ドレイン−ソース間に−ＨＶの高電圧出力端子に向けて電流が流れる。このように電流が流れることで、−ＨＶの消費電力が大きくなり、その結果−ＨＶの出力電圧が低下するため、ＰＷＭ制御により−ＨＶの電圧低下が補償される。そしてこのＰＷＭ制御の際、パルスのデューティー比が大きくなり、その結果トランス１２の＋ＨＶ側の２次巻線の電力が大きくなるため、＋ＨＶの電圧も上昇することとなり電圧低下が補償される。

以上のように、本発明によれば従来のリングレーザジャイロ装置の構成を基礎として、簡単な機能追加により＋ＨＶの電圧変動をも補償可能な高電圧電源装置が組み込まれたリングレーザジャイロ装置を、小型かつ低コストで実現することができる。

〔第２応用例〕
図６に本発明のリングレーザジャイロ装置３００の機能構成例を示す。この例では第１応用例と異なり、放電電流値が一定となるように−ＨＶを制御しているため、＋ＨＶは一定となるのではなく、放電電流値を一定とする電圧値で安定化される。リングレーザジャイロ装置３００は、給電部１１とトランス１２とＰＷＭ制御部１３と制御電圧生成部２１０と負荷制御部１２０とミラートランスデューサ２２とジャイロブロック２３とフォトダイオード２４と放電部２６と放電電流読取抵抗２７と積分器３１０と反転アンプ３２０とを備える。このうち、積分器３１０と反転アンプ３２０以外の構成要素は、放電電流制御部２５を除き、同じ符号を付した図４に示す本発明のリングレーザジャイロ装置２００の構成要素と同じである。すなわち、構成要素上は放電電流制御部２５が積分器３１０と反転アンプ３２０とに置き換わった形となっている。

リングレーザジャイロ装置２００では、放電電流制御部２５が放電電流読取抵抗２７における電圧降下量から放電電流値を得て、これに基づき陰極電圧を変化させることで放電電流量を制御するが、リングレーザジャイロ装置３００では、放電電流読取抵抗２７における電圧降下後の電圧に基づき、積分器３１０の出力を変化させることにより、ＰＷＭ制御部１３のデューティー比を制御して−ＨＶを変化させ、それを直接陰極に印加する。具体的には、次のような処理を行う。まず、放電電流読取抵抗２７における電圧降下後の電圧と積分器３１０に接続された基準値との差を積分器３１０において積分する。ここで、基準値は所望の放電電流量に基づき予め設定しておく。このとき、所望の放電電流量より大きくなった場合、放電電流読取抵抗２７における電圧降下後の電圧は基準値より小さくなる。そのため、積分器３１０の出力は大きくなるが、反転アンプ３２０を経ることで逆に出力が小さくなり、これがＰＷＭ制御部１３に入力されると、ＰＷＭ制御部１３はパルスのデューティー比を小さくするように動作する。デューティー比が小さくなるとトランス１２の２次側の出力電圧＋ＨＶ、−ＨＶが共に小さくなる。そして、その結果陰極電圧が小さくなるため、放電電流も小さくなる。このように放電電流を制御することができる。なお、＋ＨＶの変動補償方法についてはリングレーザジャイロ２００と同様である。

以上説明したリングレーザジャイロ装置３００の構成によれば、リングレーザジャイロ装置２００より放電電流の制御の精度がやや劣るものの、構成が複雑な放電電流制御部２５を備えない分、装置を小型・低コスト化できる。

１０、１００ 高電圧電源装置
２０、２００、３００ リングレーザジャイロ装置
１２１ａ、１２２ａ 分圧回路
１２１ｂ、１２２ｂ 電流制御回路

Claims (3)

1. １つのトランスを用いて二次側に複数の電圧を発生させる電圧電源装置を備えるリングレーザジャイロ装置であって、
   上記二次側の第１の出力電圧が陰極電圧として印加されるジャイロブロックと、
   上記ジャイロブロックに印加される陽極電圧の放電電流値を出力する放電電流読取抵抗と、
   上記放電電流値が一定となるように上記第１の出力電圧を制御するＰＷＭ制御部と、
   上記二次側の第２の出力電圧が入力され、当該第２の出力電圧の変動状態を表す制御信号を出力する制御電圧生成部と、
   上記制御信号により上記第２の出力電圧の低下を検知した場合に、負荷を変化させることで上記第１の出力電圧を低下させる負荷制御部と
   を備えるリングレーザジャイロ装置。
2. 請求項１に記載のリングレーザジャイロ装置であって、
   上記負荷制御部は、
   上記制御信号を分圧する分圧回路と、
   分圧された上記制御信号により上記負荷を変化させて上記第１の出力電圧を低下させる電流制御回路と
   を備えることを特徴とするリングレーザジャイロ装置。
3. 請求項１または請求項２に記載のリングレーザジャイロ装置であって、
   リングレーザジャイロの光路長を調整する駆動機構であるミラートランスデューサと、
   リングレーザジャイロ内のレーザ光を検知し、その強弱を電流の強弱として取り出すフォトダイオードと、
   を備え、
   上記制御電圧生成部は、
   搬送波を生成する搬送波生成器と、
   上記フォトダイオードの出力電流を電圧に変換して出力する電流電圧変換アンプと、
   上記電流電圧変換アンプの出力と上記搬送波とを乗ずる乗算器と、
   上記乗算器の出力を積分して上記制御信号を出力する積分器と、
   上記制御信号の値に応じ、上記第２の出力電圧の強度を調節して出力するアンプと、
   上記アンプの出力と上記搬送波とを加算して、上記ミラートランスデューサの駆動電圧を出力する加算器と
   を備える
   ことを特徴とするリングレーザジャイロ装置。

Images