JP5182485B2

JP5182485B2 - 電源回路及びその制御方法、プロジェクタ用電源回路並びにプロジェクタ

Info

Publication number: JP5182485B2
Application number: JP2008015007A
Authority: JP
Inventors: 賢一塩入
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2008-01-25
Filing date: 2008-01-25
Publication date: 2013-04-17
Anticipated expiration: 2028-01-25
Also published as: JP2009177977A

Description

本発明は、電源回路及びその制御方法、プロジェクタ用電源回路並びにプロジェクタに関する。

交流電源を直流電源に変換する回路として、整流器と平滑コンデンサを組み合わせたコンデンサインプット型整流回路を使用した電源回路が知られている。しかし、コンデンサインプット型整流回路では、交流電圧のピーク時近辺でしか入力電流が流れ込まないため、力率が小さいという課題があった。

そこで、コンデンサインプット型整流回路を使用した電源回路の力率を改善した回路として、整流器と昇圧回路を組み合わせた力率改善（ＰＦＣ：Power Factor Correction）回路を使用した電源回路が開発されている。
国際公開第２００３／０４７０８０号パンフレット

昇圧回路を動作させるためには、入力電圧よりも高い出力電圧を設定する必要がある。特に複数の電圧の入力電圧が想定される場合（例えば家庭用電源電圧が異なる複数の国や地域での使用が想定される場合）には、最も高い入力電圧であっても動作するような出力電圧を設定する必要がある。しかし、出力電圧を大きくすると、昇圧回路に用いられるスイッチ素子による電力損失が大きくなるため、電源回路としての電力変換効率は小さくなるという課題があった。

本発明は、以上のような問題点に鑑みてなされたものであり、力率を改善しつつ、電力変換効率を改善した電源回路及びその制御方法、プロジェクタ用電源回路並びにプロジェクタを提供することを目的とする。

（１）本発明の電源回路は、全波整流回路と、前記全波整流回路の出力電圧を昇圧して直流電圧を出力する昇圧回路と、前記昇圧回路の出力電圧を所望の電圧に制御する制御回路を含む電源回路であって、前記全波整流回路の入力電圧の絶対値が所与の電圧を上回った飽和期間において、前記昇圧回路の出力電圧が前記全波整流回路の出力電圧を上回るように制御回路を部分昇圧制御する部分昇圧制御回路を有することを特徴とする。

本発明によれば、昇圧回路の出力電圧が入力電圧を上回った状態を維持することで昇圧回路による力率改善効果を出しつつ、平均出力電圧を低くできるので、電力変換効率を改善した電源回路を提供することが可能になる。

（２）この電源回路であって、前記昇圧回路は、出力電圧を制御可能なスイッチ素子を含み、前記制御回路は、前記スイッチ素子を制御する制御部と、前記昇圧回路の出力電圧に対応した電圧を前記制御部に出力する検出部を有し、前記制御部は、前記検出部の出力電圧が所定値となるように前記スイッチ素子を制御し、前記部分昇圧制御回路は、前記飽和期間において前記検出部の出力電圧を下げるように、前記検出部を制御することにより前記部分昇圧制御を行ってもよい。

（３）この電源回路であって、前記部分昇圧制御回路は、入力段に全波整流部を有し、前記全波整流回路と同一の入力電圧を受け付けてもよい。

（４）本発明のプロジェクタ用電源回路は、この電源回路の出力電圧を入力し、降圧する降圧回路を含むことを特徴とする。

（５）本発明のプロジェクタは、このプロジェクタ用電源回路を含むことを特徴とする。

（６）本発明の電源回路の制御方法は、全波整流回路と、前記全波整流回路の出力電圧を昇圧して直流電圧を出力する昇圧回路と、前記昇圧回路の出力電圧を所望の電圧に制御する制御回路を含む電源回路の制御方法であって、前記全波整流回路の入力電圧の絶対値が所与の電圧を上回った飽和期間において、前記昇圧回路の出力電圧が前記全波整流回路の出力電圧を上回るように制御回路を部分昇圧制御することを特徴とする。

本発明によれば、昇圧回路の出力電圧が入力電圧を上回った状態を維持することで昇圧回路の力率改善効果を出しつつ、平均出力電圧を低くできるので、電力変換効率を改善した電源回路の制御方法を提供することが可能になる。

以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。

１．電源回路及び電源回路の制御方法
（１）本実施の形態に係る電源回路の構成
図１は、本実施の形態に係る電源回路の回路図の一例である。

本実施の形態に係る電源回路１は、全波整流回路１０を含む。全波整流回路１０は、交流入力電圧ＡＣを全波整流する、すなわち、入力電圧の正負に関わらず、入力電圧の絶対値に相当する電圧を出力する。全波整流回路１０は、例えば図２に示すような、ダイオードＤ１乃至Ｄ４からなるダイオードブリッジ回路５０であってもよい。

本実施の形態に係る電源回路１は、昇圧回路２０を含む。昇圧回路２０は、全波整流回路１０の出力電圧を昇圧して、直流電圧Ｖｏｕｔを出力する。昇圧回路２０は、公知・周知の種々の形態が可能である。本実施の形態においては、昇圧回路２０は昇圧チョッパ回路で構成されている。

昇圧チョッパ回路は、コイル２１、ダイオード２２、スイッチ素子２３及びコンデンサ２４を含んで構成されてもよい。スイッチ素子２１は、例えばトランジスタで構成されてもよい。本実施の形態においては、コイル２１の一端は全波整流回路１０の出力端子に接続され、コイル２１の他端はダイオード２２のアノード及びスイッチ素子２３の一端に接続されている。ダイオード２２のカソードはコンデンサ２４の一端に接続されるとともに昇圧チョッパ回路の出力端子と接続されている。スイッチ素子２３の他端及びコンデンサ２４の他端は接地電位に接続されている。スイッチ素子２３の制御端子には後述する制御回路３０から制御信号が入力され、スイッチ素子２３のＯＮ／ＯＦＦが制御される。制御信号には、例えばＰＷＭ（Pulse Width Modulation）制御信号が用いられてもよい。

ここで、スイッチ素子２３がＯＮすると、コイル２１に電流が流れ、コイル２１にエネルギーが蓄えられる。その後、スイッチ素子２３がＯＦＦすると、コイル２１に蓄えられたエネルギーがダイオード２２を介してコンデンサ２４を充電する。その結果、昇圧チョッパ回路の入力電圧、すなわち全波整流回路１０の出力電圧が昇圧され、コンデンサ２４の両端にはスイッチ素子２３がＯＮする時間の割合に応じた直流電圧Ｖｏｕｔが発生する。

本実施の形態に係る電源回路１は、制御回路３０を含む。制御回路３０は、昇圧回路２０の出力電圧を所望の電圧に制御する。制御回路３０は、スイッチ素子２３を制御する制御部３１と、昇圧回路２０の出力電圧Ｖｏｕｔに対応した電圧Ｖｍを制御部３１に出力する検出部３２を含んでもよい。また、制御部３１は、検出部３２の出力電圧Ｖｍが所定値となるようにスイッチ素子２３を制御してもよい。

制御部３１は公知・周知の力率改善制御回路でもよく、その一例を図３に示す。図３に示す制御部３１は、エラーアンプ３１１、コンデンサ３１２、入力電圧検出回路３１３、乗算器３１４、電流検出回路３１５、エラーアンプ３１６、ゼロ電流検出回路３１７、ＲＳラッチ回路３１８及びバッファアンプ３１９を含んで構成されている。以下、図３に示した制御部３１の動作を簡単に説明する。

スイッチ素子２３がＯＮになると、コイル２１からスイッチ素子２３を介して電流が流れる。コイル２１からの電流は、ゼロから直線的に上昇する。この電流は、電流検出回路３１５で検出され、乗算器３１４の出力電圧で決定される基準値に達すると、エラーアンプ３１６からＲＳラッチ回路３１８へリセット信号が出力され、スイッチ素子２３はＯＦＦになる。

スイッチ素子２３がＯＦＦになると、コイル２１からダイオード２２を介して電流が流れる。コイル２１からの電流は、直線的に減少し、ゼロまで戻る。コイル２１からの電流がゼロまで戻ると、ゼロ電流検出回路３１７からＲＳラッチ回路３１８へセット信号が出力され、スイッチ素子２３は再びＯＮになる。

なお、上述した乗算器３１４の出力電圧で決定される基準値は、以下の動作による決定される。

エラーアンプ３１１は、検出部３２の出力電圧Ｖｍと基準電圧Ｖｒｅｆを比較して出力する。コンデンサ３１２は、エラーアンプ３１１の出力電圧を平滑化する。その結果、エラーアンプ３１１から乗算器３１４への入力電圧は、正の所定値又は接地電位のほぼ直流電圧となる。

入力電圧検出回路３１３は、全波整流回路１０の出力電圧、すなわち、昇圧回路２０の入力電圧に対応した電圧を乗算器３１４へ出力する。

乗算器３１４は、コンデンサ３１２で平滑化されたエラーアンプ３１１の出力電圧と入力電圧検出回路３１３の出力電圧の積をエラーアンプ３１６へ出力する。すなわち、エラーアンプ３１１の出力電圧が正の所定値の場合、乗算器３１４は全波整流された交流入力電圧に比例した電圧を出力する。一方、エラーアンプ３１１の出力電圧が接地電位の場合、乗算器３１４は接地電位の電圧を出力する。

したがって、制御部３１は、検出部３２の出力電圧Ｖｍが基準電圧Ｖｒｅｆよりも小さいときには、スイッチ素子２３をＯＮ／ＯＦＦ制御して昇圧回路２０を昇圧動作させ、検出部３２の出力電圧が基準電圧Ｖｒｅｆよりも大きいときには、スイッチ素子２３をＯＦＦのままにして昇圧回路２０を昇圧動作させないように制御する構成となっている。なお、制御部３１の一部又は全てを半導体集積回路として構成してもよい。

検出部３２は、昇圧回路２０の出力電圧Ｖｏｕｔに対応した電圧Ｖｍを制御部３１に出力する公知・周知の構成であってもよい。検出部３２の構成の一例を図４に示す。図４に示す検出部３２は、第１の抵抗３２１（抵抗値をＲ１とする）、第２の抵抗３２２（抵抗値をＲ２とする）、第３の抵抗３２３（抵抗値をＲ３とする）及びスイッチ３２４を含んで構成されている。

ここで、スイッチ３２４がＯＦＦの場合における検出部３２の出力電圧をＶｍ１、スイッチ３２４がＯＮの場合における検出部３２の出力電圧の出力電圧をＶｍ２とする。

スイッチ３２４がＯＦＦの場合、検出部３２は、昇圧回路２０の出力電圧Ｖｏｕｔに比例する以下の式（１）で表される電圧Ｖｍ１を制御部３１へ出力する。

スイッチ３２４がＯＮの場合、検出部３２は、昇圧回路２０の出力電圧Ｖｏｕｔに比例する以下の式（２）で表される電圧Ｖｍ２を制御部３１へ出力する。

ここで、以下の式（３）で表される関係が成立している。

したがって、Ｖｍ１＞Ｖｍ２の関係が成立する。

すなわち、Ｖｏｕｔが一定であっても、スイッチ３２４を切り替えることで、検出部３２から制御部３１への出力電圧Ｖｍを変化させることができる。

なお、本実施の形態においては、第２の抵抗３２２と、第３の抵抗３２３とスイッチ３２４の直列回路とを並列接続とし、Ｖｍを２段階に切り替え可能な構成としたが、例えば、さらに抵抗とスイッチの直列回路を第２の抵抗３２２に並列接続し、Ｖｍを多段階に切り替え可能な構成としてもよい。

本実施の形態に係る電源回路１は、部分昇圧制御回路４０を含む。部分昇圧制御回路４０は、全波整流回路１０の入力電圧の絶対値が所与の電圧Ｖｔｈを上回った飽和期間に、昇圧回路２０の出力電圧が全波整流回路１０の出力電圧を上回るように制御回路３０を部分昇圧制御する。部分昇圧制御回路４０は、入力段に全波整流部４１を有し、全波整流回路１０と同一の入力電圧を受け付けてもよい。全波整流部４１は、例えば図２に示すような、ダイオードＤ１乃至Ｄ４からなるダイオードブリッジ回路５０であってもよい。

図５は、部分昇圧制御回路４０の構成の一例である部分昇圧制御回路４００の回路図である。入力電圧Ｖｉｎは、全波整流された交流入力電圧であり、例えば、全波整流部４１の出力電圧であっても、全波整流回路１０の出力電圧であってもよい。

図５に示す部分昇圧制御回路４００は、抵抗４０１乃至４０４、ＮＰＮトランジスタ４０５及びコンデンサ４０６乃至４０７を含んで構成されている。

入力電圧Ｖｉｎは、抵抗４０１及び４０２で分圧され、電圧ＶｄがＮＰＮトランジスタ４０５のベースに入力される。したがって、電圧Ｖｄの値により、ＮＰＮトランジスタ４０５のＯＮとＯＦＦが決まる。すなわち、抵抗４０１及び４０２の分圧比を調節することにより、電圧Ｖｔｈを任意に設定することができる。

以下、図５に示す部分昇圧制御回路４００の動作を、図６に示す波形図を用いて簡単に説明する。図６（Ａ）の実線は、入力電圧Ｖｉｎを示す。図６（Ｂ）の実線は、出力電圧Ｖｏを示す。

電圧ＶｄによりＮＰＮトランジスタ４０５がＯＦＦの場合、出力電圧Ｖｏは、電源電圧Ｖｃｃに近い電圧となる（期間Ｔ１）。入力電圧Ｖｉｎの上昇に伴い、電圧Ｖｄが上昇し、トランジスタ４０５がＯＮになると、出力電圧Ｖｏは、０Ｖに近い電圧となる（期間Ｔ２）。その後、入力電圧Ｖｉｎの降下に伴い、電圧Ｖｄが降下し、再びトランジスタ４０５がＯＦＦになると、出力電圧Ｖｏは、再び電源電圧Ｖｃｃに近い電圧となる（期間Ｔ３）。

この出力電圧Ｖｏの変化により、例えば検出部３２のスイッチ３２４を切り替えるように構成すると、全波整流回路１０の入力電圧の絶対値が所与の電圧Ｖｔｈを上回った飽和期間に、昇圧回路２０の出力電圧が全波整流回路１０の出力電圧を上回るように制御回路３０を制御することができる。

（２）本実施の形態に係る電源回路の動作
本実施の形態に係る電源回路１の動作の一例を、図７に示す波形図を用いて説明する。

図７（Ａ）は、交流入力電圧ＡＣの電圧波形である。本実施の形態においては、正のピーク電圧をＶａｃとする。図７（Ｂ）は、全波整流回路１０の出力電圧（すなわち、昇圧回路２０の入力電圧）Ｖｉｎの電圧波形である。全波整流回路１０の出力電圧Ｖｉｎは、交流入力電圧ＡＣの絶対値に相当する。なお、部分昇圧制御回路４０が全波整流部４１を有している場合には、全波整流部４１の出力電圧波形も図７（Ｂ）に示す波形となる。

図７（Ｃ）は、部分昇圧制御回路４０の出力電圧Ｖｏの電圧波形である。部分昇圧制御回路４０は、全波整流回路１０の出力電圧Ｖｉｎ（すなわち、全波整流回路１０の入力電圧の絶対値）が所与の電圧Ｖｔｈを上回った飽和期間（期間Ｔｐ）に、昇圧回路２０の出力電圧が全波整流回路１０の出力電圧を上回るように制御回路３０を制御する。そのために、出力電圧Ｖｏは、飽和期間（期間Ｔｐ）と飽和期間以外の通常動作期間（期間Ｔｎ）とで異なるように動作している。本実施の形態においては、通常動作期間（期間Ｔｎ）での出力電圧はＶｏ１、飽和期間（期間Ｔｐ）での出力電圧はＶｏ２となっている。なお、電圧ＶｔｈはＶｔｈ＜Ｖａｃの関係を満たす電圧であってもよい。例えば、ピーク電圧Ｖａｃが３７０Ｖのとき、電圧Ｖｔｈを２７０Ｖとしてもよい。

図７（Ｄ）は、昇圧回路２０の出力電圧Ｖｏｕｔと全波整流回路１０の出力電圧Ｖｉｎの電圧波形との関係を示す波形図である。制御回路３０は、部分昇圧制御回路４０の出力電圧Ｖｏに基づいて、昇圧回路２０の出力電圧Ｖｏｕｔが全波整流回路１０の出力電圧Ｖｉｎを上回るように制御している。例えば、部分昇圧制御回路４０の出力電圧Ｖｏが所定値より小さくなると、昇圧回路２０の出力電圧Ｖｏｕｔを大きくするように制御してもよい。本実施の形態においては、通常動作期間（期間Ｔｎ）での昇圧回路２０の出力電圧はＶｏｕｔ１、飽和期間（期間Ｔｐ）での昇圧回路２０の出力電圧はＶｏｕｔ２となっている。なお、電圧Ｖｏｕｔ１は、Ｖｏｕｔ１＜Ｖａｃの関係を満たす電圧であってもよい。また、電圧Ｖｏｕｔ１は、Ｖｏｕｔ１＞Ｖｔｈの関係を満たす電圧である。さらに、電圧Ｖｏｕｔ２はＶｏｕｔ２＞Ｖｏｕｔ１及びＶｏｕｔ２＞Ｖａｃの関係を満たす電圧である。例えば、ピーク電圧Ｖａｃが３７０Ｖのとき、電圧Ｖｏｕｔ１を３００Ｖ、電圧Ｖｏｕｔ２を３９０Ｖとしてもよい。

次に、本実施の形態に係る電源回路１の動作の一例を時間順に説明する。

まず、全波整流回路１０の出力電圧Ｖｉｎが、電圧Ｖｔｈを下回っている期間（通常動作期間；期間Ｔｎ）の場合、部分昇圧制御回路４０の出力電圧Ｖｏは電圧Ｖｏ１となる。このとき制御回路３０は、昇圧回路２０の出力電圧Ｖｏｕｔが通常動作期間の出力電圧Ｖｏｕｔ１になるように、昇圧回路２０を制御する。

次に、全波整流回路１０の出力電圧Ｖｉｎが、電圧Ｖｔｈを上回っている期間（飽和期間；期間Ｔｐ）の場合、部分昇圧制御回路４０の出力電圧Ｖｏは電圧Ｖｏ２となる。このとき制御回路３０は、昇圧回路２０の出力電圧Ｖｏｕｔが飽和期間の出力電圧Ｖｏｕｔ２になるように、昇圧回路２０を制御する。

なお、本実施の形態においては、飽和期間における昇圧回路２０の出力電圧Ｖｏｕｔが矩形波になるように制御する構成で説明したが、昇圧回路２０の出力電圧Ｖｏｕｔが入力電圧Ｖｉｎを上回った状態を維持できれば、波形は問わない。

例えば、図８（Ａ）に示すように、飽和期間における昇圧回路２０の出力電圧Ｖｏｕｔの波形が階段状になるように制御する構成でもよい。また例えば、図８（Ｂ）に示すように、飽和期間における昇圧回路２０の出力電圧Ｖｏｕｔの波形が入力電圧波形に追従した昇圧波形になるように制御する構成でもよい。この場合、昇圧回路２０の出力電圧Ｖｏｕｔが所定値よりも大きくならないようにリミッタを設けた構成としてもよい。

なお、本実施の形態においては、電圧Ｖｔｈを上回る電圧Ｖａｃの交流電圧が入力された場合を説明したが、電圧Ｖｔｈを上回らない電圧Ｖａｃの交流電圧が入力された場合には、飽和期間が存在せずに通常動作期間のみとなる。したがって、この場合でも特に問題は発生せずに電源回路１は動作する。

（３）本実施の形態に係る電源回路及び電源回路の制御方法の効果
本実施の形態に係る電源回路及び電源回路の制御方法によれば、昇圧回路２０の出力電圧Ｖｏｕｔが入力電圧Ｖｉｎを上回った状態を維持することが可能になるため、昇圧回路２０による力率改善効果を出しつつ、平均出力電圧を低くすることができる。例えば、複数の電圧の入力電圧が想定される場合でも、最も高い入力電圧であっても動作するような出力電圧よりも小さな電圧を通常動作期間の出力電圧Ｖｏｕｔ１として設定することができる。また例えば、入力電圧のピーク電圧Ｖａｃが一定である場合でも、ピーク電圧Ｖａｃよりも小さな電圧を通常動作期間の出力電圧Ｖｏｕｔ１として設定することができる。したがって、電力変換効率を改善した電源回路及び電源回路の制御方法を提供することが可能になる。

また、部分昇圧制御回路４０は、検出部３２を制御することにより部分昇圧制御を行う構成とした場合には、制御部３１の一部又は全てがＩＣ化されている場合でも、通常はＩＣ化されていない検出部３２を制御することで部分昇圧制御が可能になる。

さらに、部分昇圧制御回路４０は、入力段に全波整流部４１を有し、全波整流回路１０と同一の入力電圧を受け付ける構成とした場合には、昇圧回路２０などの影響を受けることなく部分昇圧制御回路４０が入力電圧を適切に検出することができ、より適切な制御が可能になる。また、全波整流回路１０の後段に高調波除去のためのフィルタを配置する場合でも、部分昇圧制御回路４０が入力電圧を適切に検出することができ、より適切な制御が可能になる。

２．プロジェクタ用電源回路
図９は、本実施の形態に係るプロジェクタ用電源回路の回路図の一例である。なお、図１の電源回路と共通する部分については同一の符号を付し、その詳細な説明は省略する。

本実施の形態に係るプロジェクタ用電源回路２は、電源回路１を含む。電源回路１の構成は図１乃至図５を用いて既に説明したとおりであり、全波整流回路１０、昇圧回路２０、制御回路３０及び部分昇圧制御回路４０を含んで構成されている。電源回路１の動作は図６乃至図８を用いて既に説明したとおりである。

本実施の形態に係るプロジェクタ用電源回路２は、降圧回路６０を含む。降圧回路６０は、電源回路１の出力電圧Ｖｏｕｔを入力し、降圧して直流電圧Ｖｄｏｕｔを出力する。

降圧回路６０は公知・周知の種々の構成が可能である。例えば図１０（Ａ）に示す降圧チョッパ回路６００のような構成でもよい。降圧チョッパ回路６００は、スイッチ素子６０１、ダイオード６０２、コイル６０３、コンデンサ６０４を含んで構成され、制御回路６０５がスイッチ素子６０１のＯＮ／ＯＦＦを切り替え制御することにより出力電圧Ｖｄｏｕｔを制御してもよい。また例えば、図１０（Ｂ）に示すフライバックコンバータ６１０のような構成でもよい。フライバックコンバータ６１０は、スイッチ素子６１１、フライバックトランス６１２、ダイオード６１３、コンデンサ６１４を含んで構成され、制御回路６１５がスイッチ素子６１１のＯＮ／ＯＦＦを切り替え制御することにより出力電圧Ｖｄｏｕｔを制御してもよい。

本実施の形態に係るプロジェクタ用電源回路によれば、前段の昇圧回路２０の平均出力電圧を低くすることができるので、後段の降圧回路６０においても変換効率が向上する。したがって、全体として変換効率の高いプロジェクタ用電源回路を提供することが可能になる。また、本実施の形態に係るプロジェクタ用電源回路によれば、後段に降圧回路６０を有することにより、前段の昇圧回路２０の出力電圧Ｖｏｕｔが飽和期間と通常動作期間で異なっていても、降圧回路６０により直流定電圧を出力することも可能になる。

３．プロジェクタ
図１１は、本実施の形態に係るプロジェクタの回路図の一例である。

本実施の形態に係るプロジェクタ１００は、電源回路２００を含む。電源回路２００は、交流電源１７０からの入力電圧１７２を基に、直流電圧２２２を生成して出力する。なお、交流電源１７０と電源回路２００の間に、放射性ノイズ及び伝導性ノイズを除去するためのＥＭＩフィルタ１１０を含み、電源回路２００は、ＥＭＩフィルタ１１０の出力電圧１１２を基に、直流電圧２２２を生成して出力してもよい。

電源回路２００は、先に説明した電源回路１と同一の構成でもよく、全波整流回路２１０、昇圧回路２００、制御回路２３０、部分昇圧制御回路２４０を含んで構成される。本実施の形態において、電源回路２００の動作は電源回路１の動作と同一である。

本実施の形態に係るプロジェクタ１００は、フライバックコンバータ１２０を含んでもよい。フライバックコンバータ１２０は、フライバックトランス１２２により１次側と２次側を絶縁し、昇圧回路２２０が出力する直流電圧２２２を降圧した直流電圧１２４をフライバックトランス１２２の２次側に発生させ、後述する冷却ファン駆動回路１３０に出力する。

本実施の形態に係るプロジェクタ１００は、冷却ファン駆動回路１３０及び冷却ファン１４０を含んでもよい。冷却ファン駆動回路１３０は、冷却ファン１４０に駆動電圧１３２を出力する。

本実施の形態に係るプロジェクタ１００は、バラスト回路１５０及びランプ１６０を含んでもよい。バラスト回路１５０は、昇圧回路２２０の出力電圧２２２を基にランプ駆動電流１５４を生成し、ランプ１６０を駆動する。バラスト回路１５０は、直流電圧２２２を降圧する降圧チョッパ回路１５２を含んで構成されてもよい。

本実施の形態に係るプロジェクタによれば、昇圧回路及び降圧回路（フライバックコンバータ、降圧チョッパ回路）の変換効率が向上するため、従来よりも電力効率の良いプロジェクタを提供することができる。

本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

例えば、本実施の形態に係る電源回路１においては、部分昇圧制御回路４０は、検出部３２を制御することにより部分昇圧制御を行う構成であったが、制御部３１を直接制御する構成、例えば基準電圧Ｖｒｅｆを制御する構成であってもよい。

また例えば、本実施の形態に係る電源回路１においては、部分昇圧制御回路４０は、入力段に全波整流部４１を有した構成であったが、全波整流回路１０の出力電圧を部分昇圧制御回路４０の入力電圧とする構成であってもよい。

本実施の形態に係る電源回路の構成の一例を説明するための図。本実施の形態に係る電源回路の構成の一例を説明するための図。本実施の形態に係る電源回路の構成の一例を説明するための図。本実施の形態に係る電源回路の構成の一例を説明するための図。本実施の形態に係る電源回路の構成の一例を説明するための図。本実施の形態に係る電源回路の動作の一例を説明するための図。本実施の形態に係る電源回路の動作の一例を説明するための図。本実施の形態に係る電源回路の動作の一例を説明するための図。本実施の形態に係るプロジェクタ用電源回路の構成の一例を説明するための図。本実施の形態に係るプロジェクタ用電源回路の構成の一例を説明するための図。本実施の形態に係るプロジェクタの構成の一例を説明するための図。

符号の説明

１電源回路、２プロジェクタ用電源回路、１０全波整流回路、２０昇圧回路、２１コイル、２２ダイオード、２３スイッチ素子、２４コンデンサ、３０制御回路、３１制御部、３２検出部、４０部分昇圧制御回路、４１全波整流部、５０ダイオードブリッジ回路、６０降圧回路、１００プロジェクタ、１１０ＥＭＩフィルタ、１１２出力電圧、１２０フライバックコンバータ、１２２フライバックトランス、１２４直流電圧、１３０冷却ファン駆動回路、１３２駆動電圧、１４０冷却ファン、１５０バラスト回路、１５２降圧チョッパ回路、１５４駆動電流、１６０ランプ、１７０交流電源、１７２入力電圧、２００電源回路、２１０全波整流回路、２２０昇圧回路、２２２直流電圧、２３０制御回路、２４０部分昇圧制御回路、３１１エラーアンプ、３１２コンデンサ、３１３入力電圧検出回路、３１４乗算器、３１５電流検出回路、３１６エラーアンプ、３１７ゼロ電流検出回路、３１８ＲＳラッチ回路、３１９バッファアンプ、３２１〜３２３抵抗、３２４スイッチ、４００部分昇圧制御回路、４０１〜４０４抵抗、４０５ＮＰＮトランジスタ、４０６〜４０７コンデンサ、６００降圧チョッパ回路、６０１スイッチ素子、６０２ダイオード、６０３コイル、６０４コンデンサ、６０５制御回路、６１０フライバックコンバータ、６１１スイッチ素子、６１２フライバックトランス、６１３ダイオード、６１４コンデンサ、６１５制御回路、Ｄ１〜Ｄ４ダイオード

Claims

全波整流回路と、
前記全波整流回路の出力電圧を昇圧して直流電圧を出力する昇圧回路と、
前記昇圧回路の出力電圧を所望の電圧に制御する制御回路を含む電源回路であって、
前記全波整流回路の入力電圧の瞬時値の絶対値が所与の電圧を上回った飽和期間において、前記昇圧回路の出力電圧が前記全波整流回路の出力電圧を上回るように制御回路を部分昇圧制御する部分昇圧制御回路を有することを特徴とする電源回路。
請求項１に記載の電源回路であって、
前記昇圧回路は、出力電圧を制御可能なスイッチ素子を含み、
前記制御回路は、前記スイッチ素子を制御する制御部と、前記昇圧回路の出力電圧に対応した電圧を前記制御部に出力する検出部を有し、
前記制御部は、前記検出部の出力電圧が所定値となるように前記スイッチ素子を制御し、
前記部分昇圧制御回路は、前記飽和期間において前記検出部の出力電圧を下げるように、前記検出部を制御することにより前記部分昇圧制御を行うことを特徴とする電源回路。
請求項１又は２のいずれかに記載の電源回路であって、
前記部分昇圧制御回路は、入力段に全波整流部を有し、前記全波整流回路と同一の入力電圧を受け付けることを特徴とする電源回路。
請求項１乃至３のいずれかに記載の電源回路の出力電圧を入力し、降圧する降圧回路を含むことを特徴とするプロジェクタ用電源回路。
請求項４に記載のプロジェクタ用電源回路を含むことを特徴とするプロジェクタ。
全波整流回路と、
前記全波整流回路の出力電圧を昇圧して直流電圧を出力する昇圧回路と、
前記昇圧回路の出力電圧を所望の電圧に制御する制御回路を含む電源回路の制御方法で
あって、
前記全波整流回路の入力電圧の瞬時値の絶対値が所与の電圧を上回った飽和期間において、前記昇圧回路の出力電圧が前記全波整流回路の出力電圧を上回るように制御回路を部分昇圧制御することを特徴とする電源回路の制御方法。