JP5163863B2

JP5163863B2 - クロック信号発生装置

Info

Publication number: JP5163863B2
Application number: JP2007286319A
Authority: JP
Inventors: 啓佐敏竹内
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2006-12-14
Filing date: 2007-11-02
Publication date: 2013-03-13
Anticipated expiration: 2027-11-02
Also published as: JP2008171394A

Description

本発明は情報処理装置等のクロック信号を発生するクロック信号発生装置に関し、特に、多値レベル信号伝送に用いて好適なクロック信号発生装置に関する。

コンピュータシステムなどの情報処理装置内においてデジタルＩＣの動作を同期させるために二値のクロック信号（矩形波）が使用されている。ＣＰＵを高速動作させるためにシステムのクロック信号の周波数は高くなり（例えば、数百ＭＨｚ）、更に、ＣＰＵチップ内ではシステムクロック信号をＰＬＬ（phase locked loop）回路などによってＮ（自然数）倍に高めて使用している。

一方、情報処理装置の低消費電力化を実現させるために、ＣＰＵ負荷の程度に対応して供給電圧を５ボルトから３．３ボルトへ連続的に変化させたり、システムの動作クロック信号の周波数を高域から低域に連続的に変化させている。例えば、特開平８−４４４６５号公報には、マイクロプロセッサの動作クロック周波数を負荷に応じて連続的に変化させると共に、当該動作クロック周波数に応じた電源電圧をマイクロプロセッサに供給して適切な動作速度（クロック信号周波数）と消費電力の低減のバランスを図る手法が提案されている。

特開平８−４４４６５号公報

しかしながら、情報処理装置で用いられているクロック信号は矩形波であるため信号伝達の際にＮ次高調波成分による波形歪みが生じ、情報伝達効率が低下する。また、クロック信号を複数デバイスに伝送する際にも信号伝送系における高周波伝搬特性の相違により信号遅延のばらつきが生じて位相合わせが容易でない。また、ＩＣの実装基板や信号バスなどから奇数次高調波による輻射ノイズが発生し易い。

また、上述のように情報処理装置の低消費電力化のためにシステムのクロック周波数を相対的に低く設定した場合であっても、データ伝送量がなるべく低下しないことが望ましい。出願人はこのための一つの解決方法として情報処理装置内におけるデータ伝送法として多値レベル信号伝送を検討している。この多値レベル信号伝送の伝送クロック信号としても好適なクロック信号であることが望ましい。

よって、本発明の目的は、クロック信号伝送において信号波形歪みや信号遅延による位相ひずみの生じにくいクロック信号を発生するクロック信号発生装置を提供することである。
また、本発明の目的は、多値レベル信号を伝送する際のクロック信号としても好適なクロック信号を発生するクロック信号発生装置を提供することである。

上記目的を達成するため本発明のクロック信号発生装置は、単一の周波数成分からなる第１クロック信号を出力する信号発生部と、上記第１クロック信号の振幅値内に設定された複数の閾値と上記第１クロック信号の瞬時値とを比較して上記第１クロック信号の位相を判別し、当該位相に対応して信号の立ち上がり又は立ち下がりを決定して第２クロック信号を形成する位相角度検出部と、を備える。

かかる構成とすることによって、単一の周波数成分の信号に基づくクロック信号が形成され、奇数次高調波成分の少ないクロック信号が得られ、伝送信号の波形歪み、信号成分の伝送遅延のばらつきが抑制される。また、奇数次高調波成分の輻射によるノイズの発生も減少する。

望ましい実施態様では、上記第１クロック信号の前半周期においては第１の閾値群を使用し、上記第１クロック信号の後半周期においては第２の閾値群を使用して上記第２クロック信号の立ち上がり又は上記立ち下がりを決定する。それにより、第２クロック信号の高調波の周波数分布（周波数スペクトル）を調整することが可能となる。

望ましい実施態様では、上記複数の閾値と上記第１クロック信号の瞬時値との比較がウインドコンパレータによって行われる。それによって、上記第１クロック信号の位相が特定の位相角度にあることを判別することができる。

望ましい実施態様では、上記第２クロック信号は信号バスの伝送クロック信号として使用され、上記第１クロック信号の波形の最大振幅値が上記信号バスのデータ線を伝送する多値レベル信号の最大値に応じて設定される。それにより、回路電源電圧が変更されるなどして信号バスの多値レベル信号の最大値（信号振幅）が変化したときであっても、これに対応した伝送クロック信号を得ることが可能となって具合がよい。

望ましい実施態様では、更に、上記単一の周波数成分からなる第１クロック信号を移相（例えば、π／２（９０度））した信号から第３クロック信号を形成し、第３クロック信号と上記第２クロック信号とを所定論理に基づいて合成して第４クロック信号を形成する。この第４クロック信号を、例えば、信号バスの伝送クロックとする。それにより、適宜な数の波数（パルス数）及び波形幅（周波数スペクトル分布）を得ることが可能となる。

望ましい実施態様では、上記第１クロック信号が非離散的（非デジタル的）な波形である正弦波（ｓｉｎ波、ｃｏｓ波）である。また、正弦波に近似した三角波であっても良い。

本発明の情報処理装置は、上述したクロック信号発生装置を備える。

以下、本発明の実施の形態について図面を参照しつつ説明する。

まず、本発明の背景に存在する情報処理装置（コンピュータシステム）の電源電圧可変化による省電力化について図２を参照して説明する。同図はＣＰＵチップあるいはＣＰＵを含むモジュールの動作電圧を連続的に可変とする場合の説明図である。

同図において、横軸はＣＰＵ（又はデータバス）の動作クロック周波数［ＧＨｚ］、縦軸はＣＰＵ又はＣＰＵモジュールに供給する電源電圧〔Ｖ〕示している。例えば、情報処理装置（コンピュータシステム）が実行するアプリケーションがテレビ放送、ＤＶＤなどの動画や多チャンネル音声等を処理するものであるときは、データ処理量が膨大であるので、ＣＰＵの処理能力を高めるべく動作クロック周波数を最高周波数近傍に引き上げる。また、動作電圧も高く設定してトランジスタの負荷駆動能力を高めて高速動作を可能とする。実行アプリケーションがテキスト処理であるときは、ＣＰＵのデータ処理量は少ないので、ＣＰＵの消費電力を抑制するべく動作クロック周波数を低い周波数に下げる。動作電圧も低く設定してトランジスタに流れる電流を抑制して電力消費を抑制する。インターネットやコンテンツ（マルチメディア）閲覧の場合には、ＣＰＵの消費電力と処理能力をとバランスさせるべく動作クロック周波数をテキスト処理と動画処理との中間に設定する。動作電圧も中間的な値に設定する。また、図示しない入力部（キーボード、マウス、通信等）の待ち状態では、最小電圧／最小周波数により待機状態となり、入力部のイベントにより上記の目的別状態で動作する。

なお、出願人は上記情報処理装置の省電力化に関し、別途の出願（特開２００４−３３６０１０号公報）において、例えば、図１５に示すように、ＭＯＳトランジスタの全回路ブロックのバックゲート電位を制御することによって回路ブロック毎にトランジスタ動作をコントロールする技術を提案している。この技術を用いることによって電源電圧を連続的に変化しても（ある程度の電圧範囲内で）動作し得るようにＭＯＳトランジスタの閾値を制御することができ、低電圧であってもＶＬＳＩチップを機能させることが可能である。

図１５はＶＬＳＩチップのウェル構造を示している。Ｐ型基板６４０にはそれぞれ独立したＮウェル６４１、６４２、６４４、６４５が各々形成され、さらに、Ｎウェル６４１内にはＰウェル６４３が形成され、Ｎウェル６４４内にはＰウェル６４６が形成されたトリプルウェル構造となっている。Ｐウェル６４３はＮＭＯＳトランジスタＭＮｉを形成するためのウェルであり、そのウェル電位Ｖ_PWiは同トランジスタＭＮｉのバックゲート電位を示している。また、Ｎウェル６４２はＰＭＯＳトランジスタＭＰｉを形成するためのウェルであり、そのウェル電位Ｖ_NWiは同トランジスタＭＰｉのバックゲート電位を示している。また、Ｎウェル４５、Ｐウェル４６は回路ブロック内の論理素子を構成するＰＭＯＳトランジスタ、ＮＭＯＳトランジスタを形成するためのウェルである。ウェル電位Ｖ_PiはＮＭＯＳトランジスタのバックゲート電位を示しており、ウェル電位Ｖ_NiはＰＭＯＳトランジスタのバックゲート電位を示している。

このように、ＣＰＵの動作クロック周波数と動作電圧とを実行アプリケーションや各種イベントの発生・消滅に応じて連続的に設定することによって、コンピュータシステムの電力の節約と不自由のない処理能力の提供との両立を図る。

図１は、このような電源電圧を連続的に可変としたコンピュータシステムを概略的に説明するブロック図である。

同図において、可変電圧供給源１０はコンピュータシステム内の各部に動作電源電圧を供給する電源回路であり、図示しない電池（又は外部交流電源を直流に変換するＡＣ−ＤＣコンバータ）の出力をＤＣ−ＤＣコンバータによってＣＰＵからの指令信号に応じたレベルの供給電圧Ｖｄｄに設定する。

後に詳細に説明されるクロック信号発生部２０は、第１のクロック信号に対応するシステムクロックに基づいてコンピュータシステムの各種クロック信号を生成する。このクロック信号には第２のクロック信号に対応するデータの伝送クロック信号が含まれる。伝送クロック信号は信号バス３０の伝送クロック線３１を介して各機能モジュール４１〜４３に供給される。信号バス３０は伝送クロック線３１の他にｎ本のデータ線３２を含んでいる。

各データ線３２には、後述の図１３及び図１４に示すような、電圧レベルが連続的に変化する（アナログ）多値のデータ信号（多値入力信号）が各モジュールから出力される。この多値入力信号は、伝送クロックの立ち上がり位置、立ち下がり位置、あるいは立ち上がり及び立ち下がりの両位置に同期した位相位置（信号の時間軸上の位置）の電圧レベルに情報が定義されている。図１３の例では、４値（「０」，「１」，「２」及び「３」の４値（Ｍ＝４））の例が、同図中に点線の正弦波で示されるシステムクロック信号の１クロック分の区間について示されている。

この信号バス３０によってモジュール４１〜４３は相互に接続されている。モジュール４１はＣＰＵのＬＳＩチップあるいはＬＳＩチップを搭載したボードである。ＣＰＵはＯＳ、アプリケーションプログラムを実行する他、前述の可変電圧供給源１０の供給電圧制御を行う。モジュール４２はＲＡＭのＬＳＩチップあるいはＬＳＩチップを搭載したボードである。モジュール４３は外部機器とデータ伝送を行うＩ／ＯのＬＳＩチップあるいはＬＳＩチップを搭載したボードである。なお、モジュール４１〜４３は複数設けられる各種の機能モジュールの一部を代表して表示されている。各モジュールには可変電圧供給源１０から可変電源電圧Ｖｄｄが供給されている。

次に、信号バス１０に接続される多値入力インタフェースについて説明する。

図３は、機能モジュール内の構成例１を概略的に示しており、多値入力信号のレベルを判別するための閾値電圧を形成する閾値基準発生部４１０、多値入力信号をデータ信号（二進値）に変換する多値入力インタフェース４２０、変換されたデータ信号を使用して所のデータ処理を実行する二進値論理の論理回路部４３０、データ処理された結果（二進値）を伝送クロックに同期してＤ−Ａ変換して多値信号に変換して信号バスに出力する多値出力インタフェース４４０を備えている。

図４は、閾値基準発生部４１０の構成例を示しており、可変電圧供給源１０から供給される（可変）電圧Ｖｄｄからブリーダ抵抗による抵抗分圧回路によって比較基準電圧Ｌ１〜Ｌｎを形成して、多値入力インタフェース４２０、論理回路部４３０、多値出力インタフェース４４０に供給する。図４（Ａ）は、多値信号が二値の場合、同図（Ｂ）は多値信号が二値の場合、同図（Ｃ）は多値信号が四値の場合を示している。可変電圧Ｖｄｄの各レベルに応じて比較基準電圧Ｌ１〜Ｌｎは設定される。

図５及び図６は、多値入力インタフェース４２０の構成を説明する説明図である。多値入力インタフェース４２０は、複数のレベル比較器と、各レベル比較器の出力に基づいてレベルに対応するデータに変換する論理回路によって構成される。論理回路は供給される伝送クロック信号３１に同期してレベル判別を行うことによって情報位置を正しく判別する。論理回路は後段の論理回路部４３０で取り扱うデータ形式（二値論理、多値論理）に対応してデータ変換を行う。

図５（Ａ）の例では、二値（０，１）のｎ個の入力信号を二値のｎ個のデータ信号（信号線数ｎ本）に変換している。図５（Ｂ）の例では、三値（０，１，２）のｎ個の入力信号を二値の２ｎ個のデータ信号（信号線数２ｎ本）に変換している。図５（Ｂ）の例では、三値（０，１，２）のｎ個の入力信号を二値の２ｎ個のデータ信号（信号線数２ｎ本）に変換している。図６の例では、四値（０，１，２，３）のｎ個の入力信号を二値の２ｎ個のデータ信号（信号線数２ｎ本）に変換している。

なお、上述したように、後段の多値論理処理に対応して、１つの多値入力信号について、値に応じて４ビット出力、８ビット出力、１６ビット出力、３２ビット出力、６４ビット出力、１２８ビット出力、…などとすることができる。例えば、図１３に示すシステムクロックの１クロック期間相当の多値入力信号の情報を８ビット相当のデータ信号とし、これをシリアルデータ（信号線数１）として、あるいはパラレルデータとして（信号線数８）として後段の論理回路部４３０に送ることができる。

なお、データ信号には、アドレス情報、コマンド（指令）、データ（数値）など種々のものが含まれる。

また、上述した閾値判別を行うレベル比較器は、入力信号が所定値の範囲内にあるかどうかを判別可能なウインドコンパレータに置き換えることが可能である。また、閾値判別を行うレベル比較器はＡ−Ｄ変換器で代用することもできる。

前述したように、後段の二進論理で構成される論理回路部４３０は各モジュールの目的に応じた所定のデータ処理を実行して、処理結果（二進値）を伝送クロックに同期してＤ−Ａ変換し、多値出力信号（多値レベル信号）Ｏ１〜Ｏｎに変換して信号バス３０に出力する。例えば、論理回路部４３０がメモリ（記憶部）モジュールである場合には、書き込み指令、書き込みアドレス、書き込みデータに対応して該当アドレスにデータを記憶する。また、読み出し命令、読み出しアドレスに対応して該当アドレスから読み出したデータを信号バス３０に出力する。

図７は、他の実施例を説明する説明図である。同図において図３と対応する部分には同一符号を付し、かかる部分の説明は省略する。

この実施例では、クロック信号発生部２０が出力する正弦波のシステムクロック信号の振幅電圧Ｅｍａｘを利用している。閾値基準発生部４１０はシステムクロック信号を振幅電圧Ｅｍａｘを直流電圧Ｅｍａｘに変換する回路を備え、当該電圧Ｅｍａｘを既述抵抗分圧回路のバイアス電源としている。

図８は、他の実施例を説明する説明図である。同図において図７と対応する部分には同一符号を付し、かかる部分の説明は省略する。

この実施例では、論理回路部４３０を多値論理で構成している。多値入力インタフェース４２０の既述論理回路は多値論理用のデータとして多値入力信号を変換する。また、多値出力インタフェース４４０は論理回路部４３０が出力する多値論理出力をＤ−Ａ変換器によって対応する多値レベルの出力信号に伝送クロックに同期して変換する。

このように、各モジュールへの供給電圧が（連続的に）変更され、それによって信号バスの多値信号レベルが変動する場合であっても、供給電圧の変動に応じた閾値電圧を得て多値入力信号のレベル弁別（信号レベルに基づくデータ復調）を行うので電源電圧を連続的に変化させる制御方式（図２参照）のコンピュータシステムにおいて判別の安定な多値入力インタフェースを得ることが可能となる。

図９は、伝送クロック信号を出力するクロック信号発生部２０を説明する説明図である。

同図（Ａ）に示すように、クロック信号発生部２０は、概略、正弦波のシステムクロック信号（第１クロック信号）Ｓを発生する正弦波発振器２１０、システムクロック信号Ｓをレベル増幅する増幅器２２０、システムクロック信号Ｓから伝送クロック信号（第２クロック信号）を形成する位相角度検出部２３０等によって構成されている。位相角度検出部２３０は、複数（この例では、４つ）のウインドコンパレータと、論理回路等によって構成される（図５参照）。増幅器２２０及び位相角度検出部２３０には可変電圧供給電源１０からＣＰＵ４１の電圧設定指令信号によって設定された電源電圧Ｖｄｄが供給される。システムクロック信号Ｓの振幅ｍａｘは電源電圧Ｖｄｄに応じて設定される。

同図（Ｂ）及び同図（Ｃ）は、位相角度検出部２３０の動作を説明する説明図である。位相角度検出部２３０は、正弦波システムクロック信号Ｓの振幅値をｎ分割し、各分割点に対応する信号の位相（時間軸上の位置）をウインドコンパレータによって検出し、検出時の位相を伝送クロック信号の波形の立ち上がり又は立ち下がりとしている。このようにすることで、伝送クロック信号のパルス信号波形の幅を変化させ、可及的に伝送クロック信号の周波数スペルトル成分を分散させ、奇数Ｎ次高調波成分を抑制することが可能となる。

この図（Ｂ）の例では、ｎ分割として適宜に設定された四閾値ｌ１，ｌ２，ｌ３，ｌ４を各ウインドコンパレータの検出範囲に設定している。

図（Ｃ）の例では、ｎ分割として四閾値（０〜π（０度〜１８０度）で四値ｌ１，ｌ２，ｌ３，ｌ４、π〜２π（１８０度〜３６０度）で四値ｌ１，ｌ２'，ｌ３'，ｌ４）を設定している。０〜πの範囲とπ〜２πの範囲とで閾値を少しずらしている。閾値のずれ加減はウインドコンパレータの検出幅によって設定することができる。これによって、伝送クロック信号の波形が左右対称となって特定の周波数成分（スペクトル）のレベルが増加することを回避している。閾値を示す線の左側（位相０度の表示線近傍）に当該閾値での信号波形の立ち上がり又は立ち下がりを意味する矢印が示されている。上述の手法によって、システムクロック信号（正弦波）Ｓの一周期について伝送クロックを形成した例が同図（Ｃ）の下欄に示されている。

図１０は、位相角度検出部２３０における、ｎ分割として五閾値（前半周期０〜πで五値ｌ１，ｌ２，ｌ３，ｌ４，ｌ５、後半周期π〜２πで五値ｌ１'，ｌ２'，ｌ３'，ｌ４'，ｌ５'）を設定した例を示している。この例においても、ウインドコンパレータの下限値と上限値とを利用して０〜πの範囲とπ〜２πの範囲とで閾値を少しずらしている。ずらすことによって、伝送クロック信号の波形が左右対称となって特定の周波数成分（スペクトル）のレベルが増加することを回避することが可能である。

図１１は、クロック信号発生部２０の他の構成例を説明する説明図である。同図において図９（Ａ）と対応する部分には同一符号を付している。

図１１に示すように、クロック信号発生部２０は、正弦波のシステムクロック信号Ｓ１及びＳ２を発生する正弦波発振器２１０及び２１２、２つのシステムクロック信号Ｓ１及びＳ２をそれぞれレベル増幅する増幅器２２０及び２２２、レベル調整されたシステムクロック信号Ｓ１及びＳ２から伝送クロック信号を形成する位相角度検出部２３２等によって構成されている。増幅器２２０及び位相角度検出部２３０には可変電圧供給電源１０からＣＰＵ４１の電圧設定指令信号によって設定された電源電圧Ｖｄｄが供給される。システムクロック信号Ｓ１の振幅Ｅｍａｘは電源電圧Ｖｄｄに応じて設定される。

図１２（Ａ）及び同（Ｂ）に示すように、システムクロック信号Ｓ１及びＳ２はπ／２（９０度）の位相差を有している。位相角度検出部２３２においては、図９（Ｂ）の例と同様にして、システムクロック信号Ｓ１から伝送クロック信号１（図１２（Ｄ））を形成する。また、位相角度検出部２３２は、システムクロック信号Ｓ２から、０〜πで「Ｈ」となり、π〜２πで「Ｌ」となる矩形波（同図（Ｃ））を得て、この矩形波と伝送クロック信号１とを所定論理（例えば、０〜πで伝送クロック信号１をそのまま、π〜２πで伝送クロック信号１を反転）によって合成し、伝送クロック信号２（同図（Ｅ））を形成する。

伝送クロック信号２は、図１２（Ａ）に示されるように、システムクロック信号Ｓ１の０〜πの範囲においては位相０度の表示線近傍に示されている矢印の向きにしたがって、当該閾値での信号波形の立ち上がり又は立ち下がりが設定されている。また、システムクロック信号Ｓ１のπ〜２πの範囲においては位相２π（３６０度）の表示線近傍に示されている矢印の向きにしたがって、当該閾値での信号波形の立ち上がり又は立ち下がりが設定されている。

なお、上述した実施例においては、位相角度検出部２３０、２３２は振幅値をｎ分割する閾値によって伝送クロック信号の立ち上がり又は立ち下がりの位置を決定しているが、これをシステムクロック信号の時間軸上の位置（位相）の判別によって行っても良い。例えば、システムクロック信号の一周期によってリセットされるカウンタのカウント値と予め設定された伝送クロック信号の各波形の立ち上がり又は立ち下がり位置のデータとを比較して伝送クロック信号の波形を形成する用にしても良い。

このようにして形成された伝送クロック信号は、信号バス３０の伝送クロック信号となり、各モジュールの多値入力インタフェースに供給される。前述した図１３及び１４に示すように、多値入力インタフェースでは伝送クロック信号に同期して多値信号のレベルを判別することによってレベルに定義された値を判別する。また、多値出力インタフェースでは伝送クロック信号に同期して内部データ信号を多値信号（レベル信号）に変換（Ｄ−Ａ変換）して信号バス３０に出力する。

以上説明したように本発明の実施例によれば、供給電圧／システムクロック信号に基づいてデバイス内の閾値を可変できるため、ＣＰＵなどによる閾値設定制御が必要ないのでコンピュータシステムを制御するＣＰＵの制御負荷が軽くなる。また、ハードウェアでの構成となるためデバイス内での動作品質が向上する。閾値を複数段設けることにより、容易に多値理論に基づいた論理デバイスを実現できる。

また、本発明の実施例によれば、単一周波数成分のクロック（例えば、正弦波、三角波）をシステムクロック信号として使用しているので、Ｎ次高調波による信号伝達歪み、複数デバイスへの伝送の際の周波数成分の遅延特性の相違による位相ひずみを最小限に抑制することが可能である。Ｎ次高調波の抑制により、情報処理装置やデバイスからの輻射ノイズを軽減することができ結果的に低消費電力化にも貢献できる。また、位相の異なる単一周波数成分クロックを組み合わせて周波数の異なるクロックを容易に得ることもでき、具合がよい。

本発明の回路や情報処理装置は、テレビ等の情報機器や、携帯電話、携帯用パソコン、ＰＤＡ等の携帯機器にも適用可能である。本発明を携帯機器に適用した場合には、上述した種々の効果（低消費電力、動作品質の向上、ＣＰＵの制御負荷軽減、位相ひずみの低減）が特に顕著である。同様に、本発明の回路や情報処理装置は、車両等の移動体にも適用可能であり、携帯機器に適用した場合と同様の効果を有する。

図１６は、本発明の実施例による回路を利用した携帯電話を示す説明図である。同図（Ａ）は携帯電話７００の外観を示しており、同図（Ｂ）は、内部構成の例を示している。携帯電話７００は、携帯電話７００の動作を制御する制御回路７１０と、電池７３０とを備えている。電池７３０は、制御回路７１０に電源を供給する。なお、電池７３０は燃料電池等でもよい。制御回路７１０は、ＭＰＵ７１２と周辺回路７１４とを備えている。ＭＰＵ７１２は図１のＣＰＵ４１に相当し、周辺回路７１４は、図９の回路２０を含んでいる。この制御回路７１０内において、上記実施例で説明した種々の処理を実現することが可能である。

本発明の多値入力インタフェースを備える情報処理装置の例を説明する説明図である。電源電圧を連続的に変化させることができる情報処理装置を説明する説明図である。情報処理装置内の機能モジュールの例を説明する説明図である。閾値電圧発生部の構成例を説明する回路図である。多値入力インタフェースの構成例を示すブロック回路図である。多値入力インタフェースの他の構成例を示すブロック回路図である。他の機能モジュール（クロック信号電圧利用）の例を説明する説明図である。他の機能モジュール（多値論理）の例を説明する説明図である。クロック信号発生部の構成例を説明する説明図である。他の伝送クロックの形成例を説明する説明図である。他のクロック信号発生部の構成例を説明する説明図である。伝送クロックの形成例を説明する説明図である。伝送クロック信号の使用例を説明する説明図である。伝送クロック信号の他の使用例を説明する説明図である。バックゲート電圧制御を説明する説明図である。本発明の応用例を説明する説明図である。

符号の説明

１０可変電圧電源（回路電源）、２０クロック信号発生部、３０信号バス、４１〜４３各種機能のモジュール、２１０，２１２発振器、２３０，２３２位相角度検出器、４１０閾値基準発生部、４２０多値入力インタフェース、４３０論理回路部、４４０多値出力インタフェース

Claims

正弦波信号からなる第１クロック信号を出力する信号発生部と、
前記第１クロック信号の振幅値内に設定された複数の閾値と前記第１クロック信号の瞬時値とを比較して前記第１クロック信号の位相を判別し、当該位相に対応して信号の立ち上がり又は立ち下がりを決定して第２クロック信号を形成する位相角度検出部と、を備え、
前記位相角度検出部は、前記第１クロック信号の前半周期においては第１の閾値群を使用し、前記第１クロック信号の後半周期においては当該第１の閾値群と閾値にずれがある第２の閾値群を使用して前記第２クロック信号の立ち上がり又は前記立ち下がりを決定し、前記第１クロック信号の一周期分に相当する前記第２クロック信号の信号波形を前記前半周期と前記後半周期とで左右非対称に形成する、クロック信号発生装置。
前記複数の閾値と前記第１クロック信号の瞬時値との比較がウインドコンパレータによって行われる、請求項１に記載のクロック信号発生装置。
前記第２クロック信号は信号バスの伝送クロック信号として使用され、
前記第１クロック信号の波形の最大振幅値が前記信号バスのデータ線を伝送する多値レベル信号の最大値に応じて設定される、請求項１に記載のクロック信号発生装置。
請求項１乃至３のいずれかに記載のクロック信号発生装置を備える情報処理装置。
前記情報処理装置が携帯電話機である、請求項４に記載の情報処理装置。