JP5160104B2 - 表示素子の検査方法 - Google Patents

Description

本発明は、第１配線と第２配線との間の電位差に対する電流値を測定することで第１スイッチング素子の良否を判定可能な検査領域を備えた表示素子の検査方法に関する。

従来、表示素子としての液晶パネルは、アレイ基板と対向基板とを対向配置し、これら基板間に液晶層を介在して構成されている。

このような液晶パネルのアレイ基板上には、複数の画素に対応する画素電極が積層されているとともに、この画素電極を駆動する第１スイッチング素子としての表示用薄膜トランジスタ（ＴＦＴ）が各画素に対応して形成された表示領域が形成されている。

そして、この表示領域の表示用ＴＦＴの良否の検査用の検査回路を備えた検査領域を一体に有する液晶パネルが知られている（例えば、特許文献１参照。）。

このような液晶パネルにおいては、例えば表示用ＴＦＴのゲート電極およびソース電極にそれぞれ電気的に接続された第１配線および第２配線が、表示領域から検査領域に亘って連続形成され、これら第１配線と第２配線とには、検査領域の検査回路を構成する第２スイッチング素子としての検査用薄膜トランジスタ（ＴＦＴ）のゲート電極およびソース電極が電気的に接続されている。そして、検査回路においては、第１配線と第２配線との間に十数Ｖの電位差を加え、第１配線と第２配線との間で電流値を検査することで、表示用ＴＦＴの良否を判定している。
特開２００４−４５６０１号公報

しかしながら、上述の液晶パネルでは、第１配線と第２配線との間に表示用ＴＦＴと検査用ＴＦＴとがともに電気的に接続されているため、検査回路での測定電流値が表示用ＴＦＴに流れる電流値だけでなく、良否判定対象ではない検査用ＴＦＴに流れる電流値をも測定しているので、測定電流値が異常を示した際に、表示用ＴＦＴと検査用ＴＦＴとのいずれに異常があるかを区別することができないという問題点を有している。

すなわち、検査用ＴＦＴに異常があった場合でも、それは検査領域の異常に過ぎず、表示領域の異常ではないにも拘らず、上述の液晶パネルでは、検査用ＴＦＴに異常があった場合に、表示用ＴＦＴに異常があった場合と同様の電流値が検出され、表示用ＴＦＴの不良であると誤判定してしまうおそれがある。

本発明は、このような点に鑑みなされたもので、第１スイッチング素子の不良誤判定を防止できる表示素子の検査方法を提供することを目的とする。

本発明は、複数の画素、および、これら画素を駆動する第１スイッチング素子を備えた表示領域と、第２スイッチング素子を備え検査終了後に前記表示領域側から分割される検査領域と、前記表示領域から前記検査領域に引き回された第１配線および第２配線と、前記検査領域に設けられた第３配線とを具備し、前記第１スイッチング素子が前記第１配線と前記第２配線とに電気的に接続され、前記第２スイッチング素子が前記第２配線と前記第３配線とに電気的に接続されて前記検査領域に配置された表示素子の検査方法であって、前記第１配線と前記第２配線との間に所定の電位差を加えるとともに、前記第２スイッチング素子をオンさせた状態で前記第１スイッチング素子をオンオフさせて、前記検査領域にて前記第２配線と前記第３配線との間で電流値を測定することにより、前記第１スイッチング素子と前記第２スイッチング素子との良否を判定するものである。

そして、第１スイッチング素子が電気的に接続された第１配線と第２配線との他に、第３配線を検査領域に設け、第２配線と第３配線との間に第２スイッチング素子を電気的に接続して、第１配線と第２配線との間に所定の電位差を加えるとともに、第２スイッチング素子をオンさせた状態で第１スイッチング素子をオンオフさせて、検査領域にて第２配線と第３配線との間で電流値を測定することにより、第１スイッチング素子および第２スイッチング素子の良否を判定する。

本発明によれば、検査領域で測定する電流値を第１スイッチング素子と第２スイッチング素子とで区別し、第１スイッチング素子の不良誤判定を防止できる。

以下、本発明の一実施の形態の表示素子の構成を図１および図２を参照して説明する。

図１および図２に表示素子としての平面表示素子である液晶表示素子すなわち液晶パネル１を示し、この液晶パネル１は、透光性基板としての図示しないアレイ基板と対向基板とを対向配置し、これら基板間に液晶層を介在して構成され、平面視で四角形状の表示領域５と、この表示領域５に隣接する検査領域６とを有している。

表示領域５には、画素Ｇがマトリクス状に形成され、これら画素Ｇに対応して透明電極である画素電極が設けられているとともに、これら画素電極を駆動する第１スイッチング素子としての薄膜トランジスタ（ＴＦＴ）すなわち表示用ＴＦＴ11がそれぞれアレイ基板上に設けられている。

一方、検査領域６には、第２スイッチング素子としての薄膜トランジスタ（ＴＦＴ）すなわち検査用ＴＦＴ12がそれぞれアレイ基板上に設けられている。

表示用ＴＦＴ11は、表示領域５から検査領域６に亘って連続した短絡配線としての第１信号線である第１配線15にソース電極S1が電気的に接続され、表示領域５から検査領域６に亘って連続した短絡配線である第２配線16にドレイン電極D1が電気的に接続され、かつ、表示領域５から検査領域６に亘って連続した短絡配線としての第１ゲート線である第１トリガ線17にゲート電極G1が電気的に接続されている。

また、検査用ＴＦＴ12は、第２配線16にソース電極S2が電気的に接続され、検査領域６にのみ設けられた短絡配線である第３配線18にドレイン電極D2が電気的に接続され、かつ、検査領域６にのみ設けられた第２ゲート線としての第２トリガ線19にゲート電極G2が電気的に接続されている。

次に、上記各ＴＦＴ11，12の製造方法について説明する。

まず、アレイ基板を構成する透光性絶縁性基板としての高歪点ガラス基板、あるいは石英基板などの上に、例えばＣＶＤ法などにより非晶質半導体としてのアモルファスシリコンなどの半導体層を例えば５０ｎｍ程度被着し、４５０℃で１時間炉アニールをした後、塩化キセノン（ＸｅＣｌ）エキシマレーザを照射し、半導体層を多結晶化し、さらに、この多結晶化したシリコンをフォトエッチング法により島状にパターニングして、チャネル層21を形成する。

次いで、ＣＶＤ法などにより、透光性絶縁性基板の全面に第１絶縁層であるシリコン酸化膜（ＳｉＯｘ）23を、例えば１００ｎｍ程度被着した後、このシリコン酸化膜23上全面に、例えばタンタル（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、あるいは銅（Ｃｕ）などの単体、あるいはその積層膜（合金膜）を第１導体層として４００ｎｍ程度被着し、フォトエッチング法により所定の形状にパターニングしてゲート電極G1，G2を形成する。このとき、第１配線15、第２配線16、第１トリガ線17、第３配線18および第２トリガ線19の一部も同時に形成される。

さらに、積層膜上に第２絶縁層であるシリコン酸化膜25を被着し、フォトエッチング法により、コンタクトホール26，27を形成した後、例えばタンタル（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、あるいは銅（Ｃｕ）などの単体、あるいはその積層膜（合金膜）を第２導体層として５００ｎｍ程度被着し、フォトエッチング法により所定の形状にパターニングすることで、ソース電極S1，S2、ドレイン電極D1，D2、および、各線15，16，17，18，19のそれぞれの他部が形成され、液晶パネル１の表示領域５および検査領域６が完成する。

次に、上記一実施の形態の液晶パネル１の検査方法を説明する。

まず、検査領域６側にて第１配線15と第２配線16との間に所定の電位差、例えば十数Ｖの電位差を加えるとともに、第２トリガ線19に電圧を加えて検査用ＴＦＴ12をオンさせた状態で、第１トリガ線17に加える電圧を変化させて表示用ＴＦＴ11をオンオフさせる。

そして、検査領域６において第２配線16と第３配線18との間で電流値を測定すると、各ＴＦＴ11，12がともに正常であれば、表示用ＴＦＴ11がオンのとき正常な電流値が測定され、表示用ＴＦＴ11がオフのとき電流が測定されない。

一方、表示用ＴＦＴ11が異常である場合には、表示用ＴＦＴ11のオフの際にも電流値が測定されるなど、測定した電流値が異常となる。

また、検査用ＴＦＴ12が異常である場合には、表示用ＴＦＴ11のオンの際に電流が測定されない。

なお、検査が終了すると、検査領域６は、表示領域５との境界線Ｌを境にして表示領域５と物理的に分割されて破棄される。

上述したように、上記一実施の形態では、表示用ＴＦＴ11が電気的に接続された第１配線15と第２配線16との他に、第３配線18を検査領域６に設け、第２配線16と第３配線18との間に検査用ＴＦＴ12を電気的に接続して、第１配線15と第２配線16との間の電位差に対する第２配線16と第３配線18との間の電流値を検査領域６で測定して表示用ＴＦＴ11の良否を判定することで、検査領域６で測定する電流値を、表示用ＴＦＴ11に流れる電流値と検査用ＴＦＴ12に流れる電流値とに区別する。

すなわち、第１配線と第２配線とに表示用ＴＦＴと検査用ＴＦＴとの双方のソース電極とドレイン電極とがそれぞれ電気的に接続された従来の場合では、第１配線と第２配線との間に所定の電位差を加えて第１配線と第２配線との間に流れる電流値を測定すると、表示用ＴＦＴと検査用ＴＦＴとの双方に流れる電流値を測定することとなり、いずれのＴＦＴに異常があるかを判定できなかったのに対して、本実施の形態では、表示用ＴＦＴ11に流れる電流値と検査用ＴＦＴ12に流れる電流値とを区別することで、検査用ＴＦＴ12に異常があった場合でも、測定した電流値の結果は異常になることがないので、表示用ＴＦＴ11の不良誤判定を防止できる。

また、表示用ＴＦＴ11の不良を正確に判定できるため、従来の場合には再検査などを必要としていた検査用ＴＦＴ側の不良の場合などでも、検査の作業性を向上できる。

なお、上記一実施の形態において、図３に示す一参考技術のように、表示用ＴＦＴ11に代えて、第１スイッチング素子としての薄膜ダイオード（ＴＦＤ）である表示用ＴＦＤ31のアノードA1を第１配線15に、カソードC1を第２配線16に、それぞれ電気的に接続するとともに、検査用ＴＦＴ12に代えて、第２スイッチング素子としての薄膜ダイオード（ＴＦＤ）である検査用ＴＦＤ32のアノードA2を第２配線16に、カソードC2を第３配線17に、それぞれ電気的に接続する構成としても、上記一実施の形態と同様の作用効果を奏することができる。

また、表示素子としては、液晶パネル１以外でも、例えば有機ＥＬパネルなど、他の様々なものに適用できる。

本発明の一実施の形態の表示素子の要部を示す説明回路図である。 同上表示素子の要部を示す説明断面図である。 本発明の一参考技術の表示素子の要部を示す説明回路図である。

符号の説明

１ 表示素子としての液晶パネル
５ 表示領域
６ 検査領域
11 第１スイッチング素子としての表示用ＴＦＴ
12 第２スイッチング素子としての検査用ＴＦＴ
15 第１配線
16 第２配線
18 第３配線
Ｇ 画素

Claims (1)

1. 複数の画素、および、これら画素を駆動する第１スイッチング素子を備えた表示領域と、第２スイッチング素子を備え検査終了後に前記表示領域側から分割される検査領域と、前記表示領域から前記検査領域に引き回された第１配線および第２配線と、前記検査領域に設けられた第３配線とを具備し、前記第１スイッチング素子が前記第１配線と前記第２配線とに電気的に接続され、前記第２スイッチング素子が前記第２配線と前記第３配線とに電気的に接続されて前記検査領域に配置された表示素子の検査方法であって、
   前記第１配線と前記第２配線との間に所定の電位差を加えるとともに、前記第２スイッチング素子をオンさせた状態で前記第１スイッチング素子をオンオフさせて、前記検査領域にて前記第２配線と前記第３配線との間で電流値を測定することにより、前記第１スイッチング素子と前記第２スイッチング素子との良否を判定する
   ことを特徴とした表示素子の検査方法。

Images