JP5157612B2

JP5157612B2 - 半導体評価方法

Info

Publication number: JP5157612B2
Application number: JP2008108107A
Authority: JP
Inventors: 武志添田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2008-04-17
Filing date: 2008-04-17
Publication date: 2013-03-06
Anticipated expiration: 2028-04-17
Also published as: JP2009257970A

Description

本発明は、半導体評価方法に係り、特に試料を高分解能かつ高精度で評価し得る半導体評価方法に関する。

従来より、半導体装置の電気的特性の評価が、以下のようにして行われてきた。

図２３は、従来の半導体装置の評価方法を示す断面図である。

まず、評価対象となる半導体装置を用意する。

例えばシリコンより成る半導体基板１５４には、素子領域を画定する素子分離領域１５５が形成されている。素子分離領域１５５が形成された半導体基板１５４内には、ウェル１５７が形成されている。半導体基板１５４上には、ゲート絶縁膜１５６を介してゲート電極１５８が形成されている。ゲート電極１５８は、例えば、ポリシリコン膜１５８ａと金属膜１５８ｂとを順次積層して成る積層膜により構成されている。

ゲート電極１５８の側壁部分には、サイドウォール絶縁膜１６０が形成されている。サイドウォール絶縁膜１６０が形成されたゲート電極１５８の両側の半導体基板１５４内には、ソース／ドレイン拡散層１６２が形成されている。こうして、ゲート電極１５８とソース／ドレイン拡散層１６２とを有するトランジスタ１６４が構成されている。

半導体基板１５４上には、トランジスタ１６４を覆うように層間絶縁膜１６６が形成されている。層間絶縁膜１６６には、導体プラグ１６８及び配線１７０が埋め込まれている。層間絶縁膜１６６上には、電極パッド１７２が形成されている。電極パッド１７２は、導体プラグ１６８及び配線１７０を介して、トランジスタ１６４のゲート電極１５８又はソース／ドレイン拡散層１６２に電気的に接続されている。層間絶縁膜１６６上には保護膜１６７が形成されている。電極パッド１７２は、保護膜１６７から露出している。

半導体装置を評価する際には、半導体検査装置のプローブ１２２を電極パッド１７２に接触させ、導体プラグ１６８及び配線１７０を介して、トランジスタ１６４等に電圧を印加する。そして、複数のトランジスタ１６４等より成る電気回路の特性が半導体検査装置により測定される。

しかしながら、図２３に示すような半導体装置の評価方法では、電気回路としての特性を測定するため、トランジスタ１６４の特性を単体で評価することはできなかった。

ここで、半導体基板１５４上にトランジスタ１６４のみを形成した状態で、トランジスタ１６４の評価を行うことも考えられる。しかし、実際の半導体装置では、トランジスタ１６４を形成した後に、様々な成膜プロセス、熱処理等が行われる。このため、半導体基板１５４上にトランジスタ１６４のみを形成した段階におけるトランジスタ１６４の特性と、実際に製造された半導体装置におけるトランジスタ１６４の特性とでは、大きく異なってしまう場合が多い。従って、完成した後の半導体装置に対して評価を行うことが極めて重要である。

完成した後の半導体装置に対しての評価方法としては、以下のような評価方法が提案されている。図２４は、提案されている半導体評価方法を示す工程図である。

まず、完成した半導体装置より成る試料１１２を用意する（図２３参照）。

次に、機械的研磨等により、電極パッド１７２、配線１７０等を除去する（図２４（ａ）参照）。

次に、層間絶縁膜１６６をエッチング除去する（図２４（ｂ）参照）。

次に、導体プラグ１６８及びゲート電極１５８を選択的にエッチング除去する（図２４（ｃ）参照）。

こうして、測定対象となる試料１１２が作成される。
特開２００３−１００８３２号公報特開平８−１６０１０９号公報特開平１０−１３５２８１号公報特開２００６−７３６０４号公報

しかしながら、提案されている評価方法では、ゲート電極１５８を選択的にエッチングする際に、ゲート絶縁膜１５６にダメージが加わってしまっていた。また、提案されている評価方法では、配線１７０等を研磨する際に、トランジスタ１６４までもが研磨されてしまうのを防止すべく、試料１１２の表面を光学顕微鏡等により頻繁に確認しなければならなかった。また、エッチングを行う際には、エッチング液、エッチングガス、エッチング条件等を最適化しなければならなかった。このため、提案されている評価方法は、試料の作成自体が容易ではなく、試料１１２の作成に長時間を要してしまっていた。また、上記のようにして作成された試料１１２は、表面に大きな凹凸が形成されてしまうため、ＳＰＭ（Scanning Probe Microscope、走査型電子顕微鏡）等を用いた評価を行うのには適していなかった。

本発明の目的は、試料にダメージを加えることなく、高分解能かつ高精度で多様な情報を取得することができる半導体評価方法を提供することにある。

本発明の一観点によれば、半導体基板と、前記半導体基板の第１の面側に形成された半導体素子と、前記半導体素子を覆うように形成された絶縁層とを有する半導体装置より成る試料を、走査型プローブ顕微鏡を用いて評価する半導体評価方法であって、前記試料の前記絶縁層が形成されている側が試料台に接するように、前記試料台上に前記試料を固定する第１のステップと、前記半導体基板の第２の面側を研磨することにより、前記半導体基板の厚さを所定の厚さまで薄くする第２のステップと、前記走査型プローブ顕微鏡の探針にバイアス電圧を印加し、前記探針を前記半導体基板の前記第２の面側に接触させ、走査を行いながら前記探針に流れる電流を測定する第３のステップとを有し、前記第３のステップでは、前記バイアス電圧を順次変化させ、各々の前記バイアス電圧毎に前記探針に流れる電流を順次測定し、前記第３のステップでは、前記試料に埋め込まれた導体プラグを介して、測定対象となる前記半導体素子に電圧を印加し、前記半導体素子に電圧を印加した状態で、前記探針に流れる電流を測定し、前記第３のステップでは、前記半導体素子に印加する電圧である半導体素子印加電圧を順次変化させ、各々の前記半導体素子印加電圧毎に前記探針に流れる電流を測定し、前記第３のステップでは、各々の前記バイアス電圧毎における前記探針に流れる電流を更に各々の前記半導体素子印加電圧毎に測定することを特徴とする半導体評価方法が提供される。

本発明によれば、半導体基板の裏面側を研磨することにより半導体基板の厚さを薄くし、走査型プローブ顕微鏡の探針に電圧を印加した状態で、半導体基板の裏面側に探針を接触させ、探針を走査させることにより、試料に対する測定を行う。半導体基板の厚さが薄いため、探針から半導体基板内に流れ込む電子が、極めて狭い領域に集中した状態で半導体素子側に流入する。このため、本発明によれば、高分解能かつ高精度で測定することができる。しかも、研磨するのは半導体基板の裏面側であるため、半導体基板の表面側に形成された半導体素子等にダメージを加えることもない。しかも、本発明によれば、探針に印加するバイアス電圧を順次変化させ、各々のバイアス電圧毎に電流像を順次取得するため、試料についての多様な情報を取得することが可能である。また、本発明によれば、電流像とともにＡＦＭ像も取得するため、ＡＦＭ像と電流像とを対応するように表示させることができる。このように、本発明によれば、高分解能かつ高精度で多様な情報を取得することができ、デバイス開発における有力な指針を得ることができる。

［第１実施形態］
本発明の第１実施形態による半導体評価方法を図１乃至図１８を用いて説明する。図１は、本実施形態において用いられる半導体評価装置を示す概略図である。

まず、本実施形態による半導体評価方法において用いられる半導体評価装置について図１を用いて説明する。

本実施形態において用いられる半導体評価装置は、走査型電子顕微鏡（ＳＰＭ、Scanning Probe Microscope）を用いた半導体評価装置であって、プローブ２２に電圧を印加する電圧印加手段２１と、所定の厚さまで薄くした半導体基板５４（図８、図９参照）の裏面側にプローブ２２を接触させ、プローブ２２を流れる電流を測定する電流測定手段２４、２６とを有するものである。

本実施形態による半導体評価装置は、主として、半導体評価装置全体を制御するとともに所定の処理を行う処理部１０と、試料１２をＸ−Ｙ方向に走査するＸ−Ｙステージ１４と、圧電素子（図示せず）を用いて導電性のカンチレバー１６をＺ方向に移動させるスキャナ１８と、スキャナ１８の圧電素子に印加される電圧に基づいてＡＦＭ（Atomic Force Microscope、原子間力顕微鏡）像を生成するＡＦＭ像生成部２０と、試料１２にバイアス電圧Ｖ_ｂｉａｓを印加するための電源２１と、プローブ２２に流れる電流を増幅するアンプ２４と、アンプ２４により増幅された信号に基づいて電流像を生成する電流像生成部２６と、ＡＦＭ像と電流像とを対応させて表示する表示部２８とを有している。

処理部１０は、例えばコンピュータにより構成されている。

処理部１０には、記憶部３０が接続されている。記憶部３０には、測定結果等の様々なデータが一時的又は継続的に記憶される。記憶部３０は、例えばハードディスクやＲＡＭ等により構成することができる。記憶部３０には、処理部１０に所定の処理や制御を行わせるためのプログラムがインストールされている。

処理部１０には、操作者が命令を入力するための入力部３２が接続されている。入力部３２は、例えば、キーボードやマウス等により構成することができる。

処理部１０には、Ｘ−Ｙ走査回路３４が接続されている。Ｘ−Ｙ走査回路３４は、処理部１０から出力されるＸＹ座標に関する信号に基づいて、Ｘ−Ｙステージ１４を制御するための信号を出力する。

Ｘ−Ｙステージ１４上には、試料１２を支持する試料台３６が載置される。Ｘ−Ｙステージ１４は、Ｘ−Ｙ走査回路３４から出力される信号に基づいて、試料台３６をＸ−Ｙ方向に適宜移動させる。

試料台３６の材料としては、例えば、自然光又はレーザ光を透過する透明な材料が用いられる。試料台３６の材料として透明な材料を用いるのは、後述するように、光学顕微鏡を用いて等厚干渉縞を観察する際に、試料台３６を介して試料１２に光を入射させる必要があるためである。

試料台３６には、電極３８が埋め込まれている。電極３８は、バイアス電圧Ｖ_ｂｉａｓを試料１２に印加するためのものである。試料１２は、例えば導電性の接着剤７６（図９参照）を用いて試料台３６に固定されている。試料１２のうちの試料台３６に対向する面には、トランジスタ６４（図９参照）等に接続された電極パッド７２（図９参照）が形成されている。電極パッド７２は、導電性の接着剤７６及び電極３８を介して、電源２１のプラス側に電気的に接続される。こうして、バイアス電圧Ｖ_ｂｉａｓが試料１２に印加されるようになっている。

スキャナ１８は、圧電素子（図示せず）と、圧電素子により駆動されるアクチュエータ４０とを有している。アクチュエータ４０には、導電性のカンチレバー１６が取り付けられている。圧電素子に印加される電圧に応じてアクチュエータ４０がＺ方向に移動され、アクチュエータ４０の移動に伴ってカンチレバー１６がＺ方向に移動する。

導電性のカンチレバー１６の先端部の下面側には、導電性のプローブ（探針）２２が設けられている。試料１２に対して測定を行う際には、導電性のプローブ２２の先端を試料１２に接触させながら測定を行う。

カンチレバー１６の先端部の上面側には、ミラー４２が設けられている。ミラー４２の上方には、レーザ光源４４が設けられている。レーザ光源４４から出射されるレーザ光は、ミラー４２により反射され、検出器４６に入射される。

検出器４６は、検出面におけるレーザ光が入射される位置を検出するものである。プローブ２２をＸ−Ｙ方向に走査させると、プローブ２２が接触している試料１２表面の凹凸に応じて、カンチレバー１６の反り具合が変化し、ミラー４２の傾斜角が変化する。ミラー４２の傾斜角が基準の角度に対して変化すると、ミラー４２の傾斜角に応じて、検出器４６の検出面に入射されるレーザ光の位置も変化する。検出器４６は、検出面におけるレーザ光の入射位置に基づいた信号を出力する。

検出器４６から出力される信号は、サーボ回路（フィードバックループ回路）４８に入力される。サーボ回路４８は、検出器４６から出力される信号に基づき、検出器４６の検出面に入射されるレーザ光の位置が基準の位置となるように、スキャナ１８の圧電素子に印加する電圧を変化させる。

圧電素子は、サーボ回路により印加される電圧に応じて、アクチュエータ４０をＺ方向に駆動する。具体的には、圧電素子は、ミラー４２の傾斜角が基準の傾斜角に戻るようにアクチュエータ４０をＺ方向に駆動する。プローブ２２の先端が接触している試料１２の表面の高さが基準の高さより高い場合には、プローブ２２の先端が接触している試料１２の表面の高さに応じた電圧が圧電素子に印加され、プローブ２２の先端が接触している試料１２の表面の高さに応じた位置にアクチュエータ４０が移動する。また、プローブ２２の先端が接触している試料１２の表面の高さが基準の高さより低い場合には、プローブ２２の先端が接触している試料１２の表面の高さに応じた電圧が圧電素子に印加され、プローブ２２の先端が接触している試料１２の表面の高さに応じた位置にアクチュエータ４０が下方に移動する。このように、圧電素子に印加される電圧は、プローブ２２の先端が接触している試料１２の表面の高さに応じた電圧となる。

サーボ回路４８からスキャナ１８の圧電素子に入力される電圧信号は、ＡＦＭ像を生成するためのＡＦＭ像生成部２０にも入力される。スキャナ１８の圧電素子に印加される電圧は、プローブ２２の先端が接触している試料１２の表面の高さに応じた電圧であるため、ＡＦＭ像生成部２０は、スキャナ１８の圧電素子に印加される電圧信号に基づいて、プローブ２２の先端が接触している試料１２の表面の高さを求めることができる。また、プローブ２２の先端が位置しているＸＹ座標に関する情報が、処理部１０からＡＦＭ像生成部２０に入力される。ＡＦＭ像生成部２０は、プローブ２２の先端が接触している試料１２の表面の高さに関するデータと、プローブ２２の先端が位置しているＸＹ座標に関する情報とに基づいて、ＡＦＭ像を生成する。

電源２１は、試料１２にバイアス電圧Ｖ_biasを印加するためのものである。電源２１の一方の出力端子は、配線５０、電極３８及び導電性接着剤７６を介して試料１２に設けられた電極パッド７２に電気的に接続される。電源２１の他方の出力端子は、接地電位ＧＮＤに接続されている。電源２１は、バイアス電圧Ｖ_biasの大きさを適宜変化させることができる。処理部１０は、電源２１から出力されるバイアス電圧Ｖ_biasの大きさを適宜制御する。

導電性のカンチレバー１６は、配線５２を介してアンプ２４の一方の入力端子に接続されている。アンプ２４の他方の入力端子は、接地電位ＧＮＤに接続されている。

プローブ２２及び導電性カンチレバー１６には、プローブ２２が接触している部分の電気的特性に応じた電流が流れる。プローブ２２及び導電性カンチレバー１６に流れる電流は、アンプ２４により増幅される。

アンプ２４により増幅された信号は、電流像生成部２６に入力される。電流像生成部２６に入力される信号は、プローブ２２及びカンチレバー１６を流れる電流に応じた信号である。電流像生成部２６は、電流像生成部２６に入力される信号に基づいて、プローブ２２及びカンチレバー１６に流れる電流を求めることができる。また、プローブ２２の先端が位置しているＸＹ座標に関する情報が、処理部１０から電流像生成部２６に入力される。電流像生成部２６は、プローブ２２等に流れる電流に関するデータと、プローブ２２が位置しているＸＹ座標に関する情報とに基づいて、電流像を生成する。なお、電流像とは、試料の各箇所において測定される電流の分布を画像として表したものである。

プローブ２２に流れる電流は、バイアス電圧Ｖ_biasの大きさによって変化する。また、測定された電流に基づいて生成される電流像も、バイアス電圧Ｖ_biasの大きさによって変化する。バイアス電圧Ｖ_biasの大きさによって電流像が変化するのは、試料に含まれる様々な構成要素の閾値電圧等の相違によるものと考えられる。このため、本実施形態では、試料についての多様な情報を取得すべく、バイアス電圧Ｖ_biasの大きさを適宜変化させ、各々のバイアス電圧Ｖ_bias毎に電流像を取得する。

ＡＦＭ像生成部２０により生成されたＡＦＭ像に関するデータは、処理部１０に入力される。また、電流像生成部２６により生成された電流像に関するデータも、処理部１０に入力される。

処理部１０は、ＡＦＭ像と電流像とを、表示器２８の表示画面に表示する。ＡＦＭ像と電流像とは同じＸＹ座標系に関連付けられているため、ＡＦＭ像に対応するように電流像を表示することが可能である。表示部２８は、例えばＣＲＴや液晶ディスプレイ等により構成されている。また、ＡＦＭ像や電流像は、プリンタ（図示せず）により印刷表示することも可能である。

こうして、本実施形態による半導体評価装置が構成されている。

次に、本実施形態による半導体評価方法を図２乃至図１０を用いて説明する。図２は、本実施形態による半導体評価方法を示すフローチャートである。図３は、半導体基板上にトランジスタ等を形成した状態を示す断面図である。図４は、半導体基板の裏面側を研磨する方法を示す工程図である。図５は、試料を試料台に固定した状態を示す断面図である。図６は、半導体基板の厚さを薄くした状態を示す断面図である。図７は、半導体基板の厚さを薄くした状態を示す平面図及び断面図である。図７（ａ）は平面図であり、図７（ｂ）は図７（ａ）のＡ−Ａ′線断面図である。図８は、試料がセッティングされている状態を示す斜視図である。図９は、試料がセッティングされている状態を示す断面図である。

まず、図３に示すように、試料１２を用意する（ステップＳ１）（図２参照）。試料１２としては、例えば、表面側（第１の面側）にトランジスタ等の半導体素子が形成された半導体基板５４を用意する。

半導体基板５４としては、例えばシリコン基板が用いられている。半導体基板５４の厚さは、例えば０．３ｍｍ以上である。半導体基板５４内には、素子領域を画定する素子分離領域５５が形成されている。素子分離領域５５が形成された半導体基板５４内には、ウェル５７が形成されている。半導体基板５４の表面側には、ゲート絶縁膜５６を介してゲート電極５８が形成されている。ゲート電極５８は、例えば、ポリシリコン膜５８ａと金属膜５８ｂとを順次積層して成る積層膜により構成されている。ゲート長は、例えば４０ｎｍ程度である。ゲート電極５８の側壁部分には、サイドウォール絶縁膜６０が形成されている。サイドウォール絶縁膜６０が形成されたゲート電極５８の両側の半導体基板５４内には、ソース／ドレイン拡散層６２が形成されている。こうして、ゲート電極５８とソース／ドレイン拡散層６２とを有するトランジスタ６４が構成されている。半導体基板５４上には、トランジスタ６４を覆うように層間絶縁膜６６が形成されている。層間絶縁膜６６には、導体プラグ６８及び配線７０が埋め込まれている。層間絶縁膜６６上には、電極パッド７２が形成されている。電極パッド７２は、導体プラグ６８及び配線７０を介して、トランジスタ６４のゲート電極５８又はソース／ドレイン拡散層６２に電気的に接続されている。層間絶縁膜６６上には保護膜６７が形成されている。電極パッド７２は、保護膜６７から露出している。

次に、図４（ａ）に示すように、透明な材料より成る試料台３６を用意する（ステップＳ２）。試料台３６の材料として透明な材料を用いるのは、後述するように、光学顕微鏡により等厚干渉縞を観察する際に、試料台３６を介して試料１２に光を入射させる必要があるためである。透明な材料より成る試料台３６としては、例えば、ガラス板、石英板等を挙げることができる。試料台３６には、貫通孔７４が形成されている。貫通孔７４内には、電極３８が埋め込まれている。電極３８は、バイアス電圧Ｖ_ｂｉａｓを試料１２に印加するためのものである。

なお、試料台３６として、導電性を有する透明板を用いてもよい。導電性を有する透明板としては、例えば、表面にＩＴＯ膜が形成されたガラス板等を挙げることができる。試料台３６として導電性を有する透明板を用いれば、試料台３６に電極３８を埋め込むことなく、試料台３６を介して試料１２に電圧を印加することが可能となる。

次に、図４（ｂ）及び図５に示すように、導電性の接着剤７６を用いて、試料台３６上に試料１２を固定する（ステップＳ３）。導電性の接着剤７６としては、透明な導電性接着剤を用いる。試料１２を試料台３６に接着する際には、半導体基板５４の表面側（第１の面側）、即ち、トランジスタ６４等が形成された側が、試料台３６に対向するようにする。導電性の接着剤７６を用いて試料１２を試料台３６に固定するため、電極３８が、導電性接着剤７６及び電極パッド７２等を介して、トランジスタ６４のゲート電極５８及びソース／ドレイン拡散層６２に電気的に接続される。

次に、図４（ｃ）に示すように、研磨布７８等を用いて半導体基板５４の裏面側（第２の面側）を研磨し（背面研磨）、半導体基板５４の厚さを薄くする（ステップＳ４）。半導体基板５４の裏面側を研磨する際には、まず、粗研磨により半導体基板５４の厚さをある程度まで薄くし（粗研磨）、その後、ＣＭＰ法等により鏡面研磨を行う（仕上げ研磨）。仕上げ研磨を行うことにより、半導体基板５４の裏面側が十分に平坦な状態となる。

こうして、図４（ｄ）及び図６に示すように、半導体基板５４の厚さが薄くなる。試料１２の評価を高分解能かつ高精度に行うためには、半導体基板５４の厚さｔを極めて薄くすることが必要である。具体的には、半導体基板５４の厚さｔを１μｍ以下とすることが望ましい。

研磨により薄くした半導体基板５４の厚さｔは、例えば光学顕微鏡を用いて等厚干渉縞を観察することにより求めることができる。等厚干渉縞とは、厚さが場所により変化している薄層の表裏面で反射された光による干渉縞のことである。等厚干渉縞では、同じ厚さの部分が同じ明るさとなる。等厚干渉縞を光学顕微鏡により観察する際に、試料台３６を介して試料１２に光を入射させるため、試料台３６は透明であることが必要である。

図７（ｂ）に示すように、半導体基板５４の縁部では、半導体基板５４の厚さｔ_０は０μｍとなっている。半導体基板５４の縁部から中央部に向かって、半導体基板５４の厚さｔが徐々に厚くなっている。このような試料１２を光学顕微鏡で観察すると、図７（ａ）に示すような等厚干渉縞が観察される。従って、厚さが０μｍである半導体基板５４の縁部における厚さｔ_０を基準とし、等厚干渉縞の数に基づいて、試料１２の各箇所における半導体基板５４の厚さｔを求めることが可能である。

こうして、研磨により薄くした半導体基板５４の厚さｔが確認される。

次に、図１に示すように、試料台３６をＸ−Ｙステージ１４上に載置する（ステップＳ５）。試料台３６をＸ−Ｙステージ１４上に載置する際には、半導体基板５４の裏面側（第２の面側）が上側に位置するように、試料台３６を載置する。

次に、試料台３６に埋め込まれた電極３８から引き出された配線５０を、電源２１の出力端子に接続する（ステップＳ６）。

次に、図１、図８及び図９に示すように、プローブ２２の位置合わせを行う（ステップＳ７）。

こうして、試料１２に対して測定を行うための準備が完了する。

次に、試料１２に対しての測定を開始する。

試料１２に対しての測定を開始する際には、操作者（図示せず）が、試料１２の測定を開始すべき旨の命令を入力部３２から入力する。

処理部１０は、操作者による命令に基づいて、以下のような処理を行う。

まず、プローブ２２に電圧（第１の電圧）を印加した状態で、Ｘ−Ｙステージ１４を走査する。Ｘ−Ｙステージ１４の走査は、処理部１０により制御される。また、電源２１によりプローブ２２に印加される電圧も、処理部１０により制御される。プローブ２２に印加する電圧は、試料１２に応じて適宜設定すればよい。ここでは、第１の電圧を、例えば１．０Ｖとする。電流像生成部２６は、プローブ２２に流れる電流に応じた信号を、ＸＹ座標に関連付けて取得し、電流像（第１の電流像）を生成する。また、ＡＦＭ像生成部２０は、スキャナ１８の圧電素子に印加される電圧信号をＸＹ座標に関連付けて取得し、ＡＦＭ像を生成する。こうして、第１の電流像とＡＦＭ像とが取得される（ステップＳ８）。

なお、本願の特許請求の範囲及び明細書中において、プローブ（探針）に電圧を印加するとは、プローブ２２と試料１２との間にバイアス電圧を印加するあらゆる場合を含むものとする。即ち、試料１２を電源２１のプラス側に接続し、プローブ２２を電源２１のマイナス側に接続（接地）してもよいし、試料１２を電源２１のマイナス側に接続（接地）し、プローブ２２を電源２１のプラス側に接続してもよい。

図１０は、半導体基板の厚さと測定における分解能との関係を示す概念図である。図１０（ａ）は、半導体基板の厚さが比較的厚い場合を示しており、図１０（ｂ）は、半導体基板の厚さが比較的薄い場合を示している。

プローブ２２から半導体基板５４内に流入する電子は、半導体基板５４内で発散する。図１０（ａ）に示すように、半導体基板５４の厚さｔが比較的厚い場合には、電子が比較的広い領域に発散してゲート電極５８側に流入するため、あまり高い分解能で測定することができず、測定値のばらつきやノイズも比較的大きくなってしまう。

これに対し、図１０（ｂ）に示すように、半導体基板５４の厚さｔが極めて薄い場合には、電子が極めて狭い領域に集中している状態でゲート電極５８側に流入するため、非常に高い分解能で測定することができ、測定値のばらつきやノイズも非常に小さくすることができる。従って、本実施形態のように半導体基板５４の厚さｔを極めて薄くすることにより、高分解能かつ高精度に測定を行うことが可能となる。

次に、処理部１０は、電流像生成部２６により生成された第１の電流像に関するデータと、ＡＦＭ像生成部２０により生成されたＡＦＭ像に関するデータとを用い、第１の電流像とＡＦＭ像とを表示器２８の表示画面上に表示させる（ステップＳ９）。こうして、プローブ２２に第１の電圧を印加した状態で取得された第１の電流像とＡＦＭ像とが、表示器２８の表示画面上に表示される。処理部１０は、第１の電流像に関するデータとＡＦＭ像に関するデータとを記憶部３０に記憶させる。

次に、更なる電流像の取得を行うか否かを判断する（ステップＳ１０）。第１の電流像のみにより試料１２の評価が可能な場合には、更なる電流像の取得を行うことなく、測定を終了してもよい。しかし、第１の電流像のみでは試料１２に対する評価を行えない場合には、更なる電流像の取得を行う。また、第１の電流像のみにより試料１２に対する評価を行える場合であっても、更に電流像を取得することが望ましい場合には、更なる電流像の取得を行う。

なお、更なる電流像の取得を行うか否かについては、操作者が電流像を観察することにより判断してもよいし、制御部１０が判断してもよい。

更なる電流像の取得を行う場合には、プローブ２２に印加するバイアス電圧を変化させる（ステップＳ１１）。プローブ２２に印加する電圧（第２の電圧）は、適宜設定すればよい。ここでは、第２の電圧を第１の電圧より高い電圧とする。より具体的には、第２の電圧を、例えば１．４Ｖとする。

次に、プローブ２２に第２の電圧を印加した状態で、Ｘ−Ｙステージ１４を走査する。電流像生成部２６は、プローブ２２に流れる電流に応じた信号を、ＸＹ座標に関連付けて取得し、電流像（第２の電流像）を生成する。こうして、第２の電流像が取得される（ステップＳ８）。

処理部１０は、電流像生成部２６により生成された第２の電流像に関するデータと、ＡＦＭ像生成部２０により生成されたＡＦＭ像に関するデータとを用い、第２の電流像とＡＦＭ像とを表示器２８の表示画面上に表示させる（ステップＳ９）。こうして、プローブ２２に第２の電圧を印加した状態で取得された第２の電流像とＡＦＭ像とが、表示器２８の表示画面上に表示される。処理部１０は、第２の電流像に関するデータを記憶部３０に記憶させる。

次に、更なる電流像の取得を行うか否かを判断する（ステップＳ１０）。第１の電流像及び第２の電流像により試料１２の評価が可能な場合には、更なる電流像の取得を行うことなく、測定を終了してもよい。しかし、第１の電流像及び第２の電流像では試料１２に対する評価を行えない場合には、更なる電流像の取得を行う。また、第１の電流像及び第２の電流像により試料１２に対する評価を行える場合であっても、更に電流像を取得することが望ましい場合には、更なる電流像の取得を行う。

更なる電流像の取得を行う場合には、プローブ２２に印加するバイアス電圧を変化させる（ステップＳ１１）。プローブ２２に印加する電圧（第３の電圧）は、適宜設定すればよい。ここでは、第３の電圧を第２の電圧より高い電圧とする。より具体的には、第３の電圧を、例えば１．８Ｖとする。

次に、第３の電圧をプローブ２２に印加した状態で、Ｘ−Ｙステージ１４を走査する。電流像生成部２６は、プローブ２２に流れる電流に応じた信号を、ＸＹ座標に関連付けて取得し、電流像（第３の電流像）を生成する。こうして、第３の電流像が取得される（ステップＳ８）。

処理部１０は、電流像生成部２６により生成された電流像に関するデータと、ＡＦＭ像生成部２０により生成されたＡＦＭ像に関するデータとを用い、第３の電流像とＡＦＭ像とを表示器２８の表示画面上に表示させる（ステップＳ９）。こうして、プローブ２２に第３の電圧を印加した状態で取得された第３の電流像とＡＦＭ像とが、表示器２８の表示画面上に表示される。処理部１０は、第３の電流像に関するデータを記憶部３０に記憶させる。

次に、更なる電流像の取得を行うか否かを判断する（ステップＳ１０）。第１の電流像乃至第３の電流像により試料１２の評価が可能な場合には、更なる電流像の取得を行うことなく、測定を終了してもよい。しかし、第１の電流像乃至第３の電流像では試料１２に対する評価を行えない場合には、プローブ２２に印加する電圧を更に順次変化させて、更なる電流像の取得を順次行う。また、第１の電流像乃至第３の電流像により試料１２に対する評価を行える場合であっても、更に電流像を取得することが望ましい場合には、プローブ２２に印加するバイアス電圧を更に順次変化させて（ステップＳ１１）、更なる電流像の取得等を各々のバイアス電圧について順次行う（ステップＳ８）。

プローブ２２に印加する電圧を順次変化させることにより得られた電流像は、ＡＦＭ像とともに、表示器２８の表示画面上に順次表示される（ステップＳ９）。処理部１０は、プローブ２２に印加する電圧を順次変化させることにより得られた電流像に関するデータを、記憶部３０に順次記憶させる。

更なる電流像の取得を行うか否かを更に判断（ステップＳ１０）し、更なる電流像の取得の必要がないと最終的に判断した場合には、試料１２に対しての測定を終了する。

図１１は、本実施形態による半導体評価方法により得られたＡＦＭ像を示す図である。図１２及び図１３は、本実施形態による半導体評価方法により得られた電流像を示す図である。図１１乃至図１３は、素子領域を含む領域を走査することにより得られたものである。図１２及び図１３では、表示色の明度を異ならせることにより電流の大きさを表している。表示色が濃くなるほど電流が大きく、表示色が薄くなるほど電流が小さい。図１２（ａ）は、試料台３６の電極３８に印加するバイアス電圧Ｖ_ｂｉａｓを−３Ｖに設定した場合を示しており、図１２（ｂ）は、試料台３６の電極３８に印加するバイアス電圧Ｖ_ｂｉａｓを−４Ｖに設定した場合を示しており、図１３は、試料台３６の電極３８に印加するバイアス電圧Ｖ_ｂｉａｓを−５Ｖに設定した場合を示している。

図１２（ａ）では、ウェル５７が電流像に明確に現れている。図１２（ｂ）では、ウェル５７のみならずゲート電極５８も電流像に明確に現れている。図１３では、ゲート電極５８が電流像に明確に現れている。

このように、バイアス電圧の大きさによって異なる電流像が得られるのは、上述したように、試料１２に含まれる様々な構成要素の閾値電圧等の相違によるものと考えられる。

図１４は、本実施形態による半導体評価方法により得られたＡＦＭ像を示す図である。図１５及び図１６は、本実施形態による半導体評価方法により得られた電流像を示す図である。図１４乃至図１６は、ゲート電極を含む領域を走査することにより得られたものである。図１５及び図１６では、表示色の明度を異ならせることにより電流の大きさを表している。表示色が濃くなるほど電流が大きく、表示色が薄くなるほど電流が小さい。図１５（ａ）は、試料台３６の電極３８に印加するバイアス電圧Ｖ_ｂｉａｓを−１Ｖに設定した場合を示しており、図１５（ｂ）は、試料台３６の電極３８に印加するバイアス電圧Ｖ_ｂｉａｓを−２Ｖに設定した場合を示しており、図１６は、試料台３６の電極３８に印加するバイアス電圧Ｖ_ｂｉａｓを−３Ｖに設定した場合を示している。

図１４から分かるように、物理的な変化が生じている箇所が２箇所に存在している。

また、図１５及び図１６から分かるように、極めて大きな電流が流れている箇所が２箇所に存在している。また、図１５（ａ）に示す電流像と、図１５（ｂ）に示す電流像と、図１６に示す電流像とは、互いに異なっている。このように、バイアス電圧の大きさによって異なる電流像が得られるのは、上述したように、試料１２に含まれる様々な構成要素の閾値電圧等の相違によるものと考えられる。

図１７は、本実施形態による半導体評価方法により得られたＡＦＭ像を示す図である。図１８は、本実施形態による半導体評価方法により得られた電流像を示す図である。図１７及び図１８は、ゲート電極５８を含む領域を走査することにより得られたものである。図１８では、表示色の明度を異ならせることにより電流の大きさを表している。表示色が濃くなるほど電流が大きく、表示色が薄くなるほど電流が小さい。

図１８において点線を用いて示した領域は、ゲート電極５８が形成されている領域である。

図１８において丸印を用いて示したように、ゲート電極５８が形成されている領域において、極めて大きな電流が流れている箇所が２箇所に存在している。これらの箇所においては、ゲート絶縁膜５６において絶縁破壊が生じていると考えられる。

このように、本実施形態では、半導体基板５４の裏面側を研磨することにより半導体基板５４の厚さを極めて薄くし、プローブ２２に電圧を印加した状態で、半導体基板５４の裏面側にプローブ２２を接触させ、プローブ２２を走査させることにより、試料１２に対する測定を行う。半導体基板５４の厚さが極めて薄いため、プローブ２２から半導体基板５４内に流れ込む電子が、極めて狭い領域に集中した状態でトランジスタ６４側に流入する。このため、本実施形態によれば、高分解能かつ高精度で測定することができる。しかも、研磨するのは半導体基板５４の裏面側であるため、半導体基板５４の表面側に形成されたトランジスタ等にダメージを加えることもない。しかも、本実施形態によれば、プローブ２２に印加するバイアス電圧を順次変化させ、各々のバイアス電圧毎に電流像を順次取得するため、試料１２についての多様な情報を取得することが可能である。また、本実施形態によれば、電流像とともにＡＦＭ像も取得するため、ＡＦＭ像と電流像とを対応するように表示させることができる。このように、本実施形態によれば、高分解能かつ高精度で多様な情報を取得することができ、デバイス開発における有力な指針を得ることができる。

［第２実施形態］
本発明の第２実施形態による半導体評価方法を図１９乃至図２１を用いて説明する。図１９は、本実施形態において用いられる半導体評価装置を示す概略図である。図２０は、試料がセッティングされている状態を示す斜視図である。図２１は、本実施形態による半導体評価方法を示すフローチャートである。図１乃至図１８に示す第１実施形態による半導体評価方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。

本実施形態による半導体評価方法は、トランジスタ等の半導体素子に電圧を印加し、半導体素子を動作させながら、測定を行うことに主な特徴がある。

図２０に示すように、半導体基板５４の厚さｔは、研磨により薄くなっている。

半導体基板５４及び層間絶縁膜６６には、導体プラグ８８ａが埋め込まれている。導体プラグ８８ａの一方の端部は、トランジスタ６４のソース拡散層６２ａに電気的に接続された電極パッド７２ａに接続されている。導体プラグ８８ａの他方の端部は、半導体基板５４の裏面側（第２の面側）に露出している。なお、図１９において、半導体基板５４の裏面側（第２の面側）は紙面上側に位置しており、半導体基板５４の表面側（第１の面側）は紙面下側に位置している。

また、半導体基板５４及び層間絶縁膜６６には、導体プラグ８８ｂが埋め込まれている。導体プラグ８８ｂの一方の端部は、トランジスタ６４のゲート電極５８に電気的に接続された電極パッド７２ｂに接続されている。導体プラグ８８ｂの他方の端部は、半導体基板５４の裏面側に露出している。

また、半導体基板５４及び層間絶縁膜６６には、導体プラグ８８ｃが埋め込まれている。導体プラグ８８ｃの一方の端部は、トランジスタ６４のドレイン拡散層６２ｂに電気的に接続された電極パッド７２ｃに接続されている。導体プラグ８８ｃの他方の端部は、半導体基板５４の裏面側に露出している。

また、半導体基板５４及び層間絶縁膜６６には、導体プラグ８８ｄが埋め込まれている。導体プラグ８８ｄの一方の端部は、半導体基板５４に電気的に接続された電極パッド７２ｄに接続されている。導体プラグ８８ｄの他方の端部は、半導体基板５４の裏面側に露出している。

なお、導体プラグ８８ａ〜８８ｄは、半導体基板５４を研磨により薄くした後に、例えばＦＩＢ（Focused Ion Beam）を用いて半導体基板５４及び層間絶縁膜６６にコンタクトホールを形成し、コンタクトホール内に導体プラグ８８ａ〜８８ｄを埋め込むことにより形成することが可能である。

試料１２ａは、非導電性の接着剤７６ａにより試料台３６（図１９参照）に固定されている。なお、非導電性の接着剤を用いて試料１２ａを試料台３６に固定しているのは、電極パッド７２ａ〜７２ｄが接着剤を介して互いに導通するのを防止するためである。

図１９に示すように、導体プラグ８８ａには、電源２１ａの一方の出力端子が接続されている。導体プラグ８８ａには、電源２１ａによりバイアス電圧Ｖ_bias1が印加される。

また、導体プラグ８８ｂには、電源２１ｂの一方の出力端子が接続されている。導体プラグ８８ｂには、電源２１ｂによりバイアス電圧Ｖ_bias２が印加される。

また、導体プラグ８８ｃには、電源２１ｃの一方の出力端子が接続されている。導体プラグ８８ｃには、電源２１ｃによりバイアス電圧Ｖ_bias３が印加される。

また、導体プラグ８８ｄには、電源２１ｄの一方の出力端子が接続されている。導体プラグ８８ｄには、電源２１ｄによりバイアス電圧Ｖ_bias４が印加される。

電源２１ａ〜２１ｄの他方の出力端子は、それぞれ接地電圧ＧＮＤに接続されている。

バイアス電圧Ｖ_bias1〜Ｖ_bias４は、例えばトランジスタ６４が動作するように適宜設定されている。

こうして、複数の電極パッド７２ａ〜７２ｄの各々にバイアス電圧Ｖ_bias1〜Ｖ_bias４が独立して印加されるようになっている。

次に、本実施形態による半導体評価方法を図１９乃至図２１を用いて説明する。

まず、試料１２ａを用意する（ステップＳ２１）（図２１参照）。

次に、試料台３６を用意する（ステップＳ２２）。本実施形態では、半導体基板５４等に埋め込まれた導体プラグ８８ａ〜８８ｄ（図２０参照）を介して試料に電圧を印加するため、試料台３６に電極３８を埋め込んでおく必要はない。

次に、非導電性の接着剤７６ａを用いて試料台３６上に試料１２ａを固定する（ステップＳ２３）。なお、非導電性の接着剤を用いて試料１２ａを試料台３６に固定しているのは、電極パッド７２ａ〜７２ｄが接着剤を介して互いに導通するのを防止するためである。

次に、研磨布７８（図４参照）等を用いて半導体基板５４の裏面側（第２の面側）を研磨し（背面研磨）、半導体基板５４の厚さを薄くする（ステップＳ２４）。

次に、試料台３６をＸ−Ｙステージ１４上に載置する（ステップＳ２５）。試料台３６をＸ−Ｙステージ１４上に載置する際には、半導体基板５４の裏面側（第２の面側）が上側に位置するように、試料台３６を載置する。

次に、トランジスタ６２等の半導体素子等を、電源２１ａ〜２１ｄの一方の出力端子にそれぞれ電気的に接続する（ステップＳ２６）。ここでは、トランジスタ６２等の半導体素子等は、導体プラグ８８ａ〜８８ｄを介して電源２１ａ〜２１ｄに接続される。

次に、プローブ２２の位置合わせを行う（ステップＳ２７）。

こうして、試料１２ａに対して測定を行うための準備が完了する。

次に、試料１２ａに対しての測定を開始する。

試料１２ａに対しての測定を開始する際には、操作者（図示せず）が、試料１２ａの測定を開始すべき旨の命令を入力部３２から入力する。

まず、各々の電源２１ａ〜２１ｄから出力されるバイアス電圧Ｖ_bias1〜Ｖ_bias４を設定する。電源２１ａ〜２１ｄから出力されるバイアス電圧Ｖ_bias1〜Ｖ_bias４は、処理部１０により制御される。

次に、プローブ２２に電圧（第１の電圧）を印加した状態で、Ｘ−Ｙステージ１４を走査する。プローブ２２に印加する電圧は、試料１２ａに応じて適宜設定すればよい。ここでは、第１の電圧を、例えば１．０Ｖとする。電流像生成部２６は、プローブ２２に流れる電流に応じた信号を、ＸＹ座標に関連付けて取得し、電流像（第１の電流像）を生成する。また、ＡＦＭ像生成部２０は、スキャナ１８の圧電素子に印加される電圧信号をＸＹ座標に関連付けて取得し、ＡＦＭ像を生成する。こうして、第１の電流像とＡＦＭ像とが取得される（ステップＳ２８）。

なお、試料１２ａの導体プラグ８８ａ〜８８ｄを電源２１ａ〜２１ｄのプラス側に接続し、プローブ２２を電源２１ａ〜２１ｄのマイナス側に接続（接地）してもよいし、試料１２ａの導体プラグ８８ａ〜８８ｄを電源２１ａ〜２１ｄのマイナス側に接続（接地）し、プローブ２２を電源２１ａ〜２１ｄのプラス側に接続してもよい。

次に、処理部１０は、電流像生成部２６により生成された第１の電流像に関するデータと、ＡＦＭ像生成部２０により生成されたＡＦＭ像に関するデータとを用い、第１の電流像とＡＦＭ像とを表示器２８の表示画面上に表示させる（ステップＳ２９）。こうして、プローブ２２に第１の電圧を印加した状態で取得された第１の電流像とＡＦＭ像とが、表示器２８の表示画面上に表示される。処理部１０は、第１の電流像に関するデータとＡＦＭ像に関するデータとを記憶部３０に記憶させる。

次に、更なる電流像の取得を行うか否かを判断する（ステップＳ３０）。第１の電流像のみにより試料の評価が可能な場合には、更なる電流像の取得を行うことなく、測定を終了してもよい。しかし、第１の電流像のみでは試料に対する評価を行えない場合には、更なる電流像の取得を行う。また、第１の電流像のみにより試料に対する評価を行える場合であっても、更に電流像を取得することが望ましい場合には、更なる電流像の取得を行う。

更なる電流像の取得を行う場合には、プローブ２２に印加するバイアス電圧を変化させる（ステップＳ３１）。プローブ２２に印加する電圧（第２の電圧）は、適宜設定すればよい。ここでは、第２の電圧を第１の電圧より高い電圧とする。より具体的には、第２の電圧を、例えば１．４Ｖとする。

次に、プローブ２２に第２の電圧を印加した状態で、Ｘ−Ｙステージ１４を走査する。電流像生成部２６は、プローブ２２に流れる電流に応じた信号を、ＸＹ座標に関連付けて取得し、電流像（第２の電流像）を生成する。こうして、第２の電流像が取得される（ステップＳ２８）。

処理部１０は、電流像生成部２６により生成された第２の電流像に関するデータと、ＡＦＭ像生成部２０により生成されたＡＦＭ像に関するデータとを用い、第２の電流像とＡＦＭ像とを表示器２８の表示画面上に表示させる（ステップＳ２９）。こうして、プローブ２２に第２の電圧を印加した状態で取得された第２の電流像とＡＦＭ像とが、表示器２８の表示画面上に表示される。処理部１０は、第２の電流像に関するデータを記憶部３０に記憶させる。

次に、更なる電流像の取得を行うか否かを判断する（ステップＳ３０）。第１の電流像及び第２の電流像により試料の評価が可能な場合には、更なる電流像の取得を行うことなく、測定を終了してもよい。しかし、第１の電流像及び第２の電流像では試料に対する評価を行えない場合には、更なる電流像の取得を行う。また、第１の電流像及び第２の電流像により試料に対する評価を行える場合であっても、更に電流像を取得することが望ましい場合には、更なる電流像の取得を行う。

更なる電流像の取得を行う場合には、プローブ２２に印加するバイアス電圧を変化させる（ステップＳ３１）。プローブ２２に印加する電圧（第３の電圧）は、適宜設定すればよい。ここでは、第３の電圧を第２の電圧より高い電圧とする。より具体的には、第３の電圧を、例えば１．８Ｖとする。

次に、第３の電圧をプローブ２２に印加した状態で、Ｘ−Ｙステージ１４を走査する。電流像生成部２６は、プローブ２２に流れる電流に応じた信号を、ＸＹ座標に関連付けて取得し、電流像（第３の電流像）を生成する。こうして、第３の電流像が取得される（ステップＳ２８）。

処理部１０は、電流像生成部２６により生成された電流像に関するデータと、ＡＦＭ像生成部２０により生成されたＡＦＭ像に関するデータとを用い、第３の電流像とＡＦＭ像とを表示器２８の表示画面上に表示させる（ステップＳ２９）。こうして、プローブ２２に第３の電圧を印加した状態で取得された第３の電流像とＡＦＭ像とが、表示器２８の表示画面上に表示される。処理部１０は、第３の電流像に関するデータを記憶部３０に記憶させる。

次に、更なる電流像の取得を行うか否かを判断する（ステップＳ３０）。第１の電流像乃至第３の電流像により試料の評価が可能な場合には、更なる電流像の取得を行うことなく、測定を終了してもよい。しかし、第１の電流像乃至第３の電流像では試料に対する評価を行えない場合には、プローブ２２に印加する電圧を更に順次変化させて、更なる電流像の取得を順次行う。また、第１の電流像乃至第３の電流像により試料に対する評価を行える場合であっても、更に電流像を取得することが望ましい場合には、プローブ２２に印加するバイアス電圧を更に順次変化させて（ステップＳ３１）、更なる電流像の取得等を各々のバイアス電圧について順次行う（ステップＳ２８）。

プローブ２２に印加する電圧を順次変化させることにより得られた電流像は、ＡＦＭ像とともに、表示器２８の表示画面上に順次表示される（ステップＳ２９）。処理部１０は、プローブ２２に印加する電圧を順次変化させることにより得られた電流像に関するデータを、記憶部３０に順次記憶させる。

更なる電流像の取得を行うか否かを更に判断（ステップＳ３０）し、更なる電流像の取得の必要がないと最終的に判断した場合には、試料１２ａに対しての測定を終了する。

このように、本実施形態によれば、トランジスタ６４等の半導体素子等にバイアス電圧Ｖ_bias1〜Ｖ_bias４を適宜印加しながら測定を行うため、特定のトランジスタ６４を動作させた状態で試料の評価を行うことができる。従って、本実施形態によれば、更に有用な測定結果を取得することができ、デバイス開発の有用な指針とすることができる。

［第３実施形態］
本発明の第３実施形態による半導体評価方法を図１９、図２０及び図２２を用いて説明する。図２２は、本実施形態による半導体評価方法を示すフローチャートである。図１乃至図２１に示す第１又は第２実施形態による半導体評価方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。

本実施形態による半導体評価方法は、トランジスタ等の半導体素子に印加する電圧を順次変化させ、各々の電圧毎に電流像等を順次取得することに主な特徴がある。

まず、試料１２ａを用意するステップ（ステップＳ４１）からプローブ２２の位置合わせを行うステップ（ステップＳ４７）までは、図２１を用いて上述した第２実施形態による半導体評価方法のステップＳ２１〜Ｓ２７と同様であるので、説明を省略する（ステップＳ４１〜Ｓ４７）。

次に、試料１２ａに対しての測定を開始する。

次に、プローブ２２に電圧（第１の電圧）を印加した状態で、Ｘ−Ｙステージ１４を走査する。プローブ２２に印加する電圧は、試料１２ａに応じて適宜設定すればよい。ここでは、第１の電圧を、例えば１．０Ｖとする。電流像生成部２６は、プローブ２２に流れる電流に応じた信号を、ＸＹ座標に関連付けて取得し、電流像（第１の電流像）を生成する。また、ＡＦＭ像生成部２０は、スキャナ１８の圧電素子に印加される電圧信号をＸＹ座標に関連付けて取得し、ＡＦＭ像を生成する。こうして、第１の電流像とＡＦＭ像とが取得される（ステップＳ４８）。

次に、処理部１０は、電流像生成部２６により生成された第１の電流像に関するデータと、ＡＦＭ像生成部２０により生成されたＡＦＭ像に関するデータとを用い、第１の電流像とＡＦＭ像とを表示器２８の表示画面上に表示させる（ステップＳ４９）。こうして、プローブ２２に第１の電圧を印加した状態で取得された第１の電流像とＡＦＭ像とが、表示器２８の表示画面上に表示される。処理部１０は、第１の電流像に関するデータとＡＦＭ像に関するデータとを記憶部３０に記憶させる。

次に、更なる電流像の取得を行うか否かを判断する（ステップＳ５０）。

更なる電流像の取得を行う場合には、プローブ２２に印加するバイアス電圧を変化させる（ステップＳ５１）。プローブ２２に印加する電圧（第２の電圧）は、適宜設定すればよい。ここでは、第２の電圧を第１の電圧より高い電圧とする。より具体的には、第２の電圧を、例えば２．０Ｖとする。

次に、プローブ２２に第２の電圧を印加した状態で、Ｘ−Ｙステージ１４を走査する。電流像生成部２６は、プローブ２２に流れる電流に応じた信号を、ＸＹ座標に関連付けて取得し、電流像（第２の電流像）を生成する。こうして、第２の電流像が取得される（ステップＳ４８）。

処理部１０は、電流像生成部２６により生成された第２の電流像に関するデータと、ＡＦＭ像生成部２０により生成されたＡＦＭ像に関するデータとを用い、第２の電流像とＡＦＭ像とを表示器２８の表示画面上に表示させる（ステップＳ４９）。こうして、プローブ２２に第２の電圧を印加した状態で取得された第２の電流像とＡＦＭ像とが、表示器２８の表示画面上に表示される。処理部１０は、第２の電流像に関するデータを記憶部３０に記憶させる。

更なる電流像の取得を行う場合には、プローブ２２に印加するバイアス電圧を変化させる（ステップＳ５１）。プローブ２２に印加する電圧（第３の電圧）は、適宜設定すればよい。ここでは、第３の電圧を第２の電圧より高い電圧とする。より具体的には、第３の電圧を、例えば３．０Ｖとする。

次に、第３の電圧をプローブ２２に印加した状態で、Ｘ−Ｙステージ１４を走査する。電流像生成部２６は、プローブ２２に流れる電流に応じた信号を、ＸＹ座標に関連付けて取得し、電流像（第３の電流像）を生成する。こうして、第３の電流像が取得される（ステップＳ４８）。

処理部１０は、電流像生成部２６により生成された電流像に関するデータと、ＡＦＭ像生成部２０により生成されたＡＦＭ像に関するデータとを用い、第３の電流像とＡＦＭ像とを表示器２８の表示画面上に表示させる（ステップＳ４９）。こうして、プローブ２２に第３の電圧を印加した状態で取得された第３の電流像とＡＦＭ像とが、表示器２８の表示画面上に表示される。処理部１０は、第３の電流像に関するデータを記憶部３０に記憶させる。

このようにして、プローブ２２に印加するバイアス電圧を順次変化させて（ステップＳ５１）、更なる電流像の取得が各々のバイアス電圧について順次行われ（ステップＳ４８）、取得された電流像がＡＦＭ像とともに表示器２８の表示画面上に順次表示される（ステップＳ４９）。

こうして、トランジスタ６４等の半導体素子にある電圧が印加された状態で電流像の取得等が行われる。

ある電圧をトランジスタ６４等の半導体素子に印加した状態で電流像等の取得が終了した後には、半導体素子に印加する電圧を変化させて更なる電流像等の取得を行うか否かを判断する（ステップＳ５２）。

トランジスタ６４等の半導体素子に印加する電圧を変化させて更なる電流像等の取得を行う場合には、トランジスタ６４等の半導体素子に印加する電圧を変化させる（ステップＳ５３）。

次に、上記と同様にして、電流像の取得等が各々のバイアス電圧について順次行われる（ステップＳ４８〜Ｓ５１）。

次に、半導体素子に印加する電圧を更に変化させて電流像等の取得を行うか否かを判断する（ステップＳ５２）。

トランジスタ６４等の半導体素子に印加する電圧を変化させて更なる電流像等の取得を行う場合には、トランジスタ６４等の半導体素子に印加する電圧を更に変化させる（ステップＳ５３）。

こうして、トランジスタ６４等の半導体素子に印加する電圧を順次変化させて電流像の取得等が行われる。

トランジスタ６４等の半導体素子に印加する電圧の増加は、例えばトランジスタ６４等の半導体素子に損傷が生じるまで行われる。

トランジスタ６４等の半導体素子に損傷が生じた後に、トランジスタ６４等の半導体素子に印加する電圧を更に上昇させて、電流像の取得等を更に行ってもよい。

また、試料１２ａを加熱しながら電流像等の取得を行ってもよい。これにより、試料１２ａを加熱しながら電流像等の取得を行うことにより、トランジスタ６４等の半導体素子に損傷を生じさせやすくすることができる。即ち、試料１２ａを加熱しながら測定を行えば、加速試験を行うことができる。

更なる電流像の取得を行うか否かを更に判断（ステップＳ５２）し、更なる電流像の取得の必要がないと最終的に判断した場合には、試料１２ａに対しての測定を終了する。

このように、本実施形態によれば、トランジスタ６４等の半導体素子等に印加するバイアス電圧Ｖ_bias1〜Ｖ_bias４を変化させ、各々の電圧毎に電流像等の取得を行うため、更に有用な測定結果を取得することができ、デバイス開発の有用な指針とすることができる。

［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。

例えば、上記実施形態では、試料１２を電源２１のプラス側を接続し、プローブ２２を電源２１のマイナス側に接続する場合を例に説明したが、プローブ２２を電源２１のプラス側に接続し、試料１２を電源２１のマイナス側に接続するようにしてもよい。

また、上記実施形態では、プローブ２２に流れる電流を測定する場合を例に説明したが、プローブ２２の電位を測定するようにしてもよい。この場合には、試料の電位像が得られることとなる。なお、電位像とは、試料の各箇所において測定された電位の分布を画像として表したものである。

また、第１又は第２実施形態において、試料１２、１２ａを加熱しながら測定を行ってもよい。

以上詳述した通り、本発明の特徴をまとめると以下のようになる。

（付記１）
半導体基板と、前記半導体基板の第１の面側に形成された半導体素子と、前記半導体素子を覆うように形成された絶縁層とを有する半導体装置より成る試料を、走査型プローブ顕微鏡を用いて評価する半導体評価方法であって、
前記試料の前記絶縁層が形成されている側が試料台に接するように、前記試料台上に前記試料を固定する第１のステップと、
前記半導体基板の第２の面側を研磨することにより、前記半導体基板の厚さを所定の厚さまで薄くする第２のステップと、
前記走査型プローブ顕微鏡の探針にバイアス電圧を印加し、前記探針を前記半導体基板の前記第２の面側に接触させ、走査を行いながら前記探針に流れる電流を測定する第３のステップとを有し、
前記第３のステップでは、前記バイアス電圧を順次変化させ、各々の前記バイアス電圧毎に前記探針に流れる電流を順次測定する
ことを特徴とする半導体評価方法。

（付記２）
付記１記載の半導体評価方法において、
前記第３のステップでは、試料の各箇所において測定された電流に基づいて電流像を表示する
ことを特徴とする半導体評価方法。

（付記３）
付記２記載の半導体評価方法において、
前記第３のステップでは、原子間力顕微鏡像をも取得し、前記電流像を前記原子間力顕微鏡像に対応させて表示する
ことを特徴とする半導体評価方法。

（付記４）
付記２又は３記載の半導体評価方法において、
前記第３のステップでは、測定対象となる前記半導体素子に電圧を印加した状態で、前記探針に流れる電流を測定する
ことを特徴とする半導体評価方法。

（付記５）
付記４記載の半導体評価方法において、
前記第３のステップでは、前記半導体素子に印加する電圧を順次変化させ、各々の電圧毎に前記探針に流れる電流を測定する
ことを特徴とする半導体評価方法。

（付記６）
付記５記載の半導体評価方法において、
前記第３のステップでは、少なくとも前記半導体素子に損傷が生じるまで前記半導体素子に印加する電圧を順次上昇させる
ことを特徴とする半導体評価方法。

（付記７）
付記４乃至６のいずれかに記載の半導体評価方法において、
前記第３のステップでは、前記試料を加熱しながら、前記探針に流れる電流を測定する
ことを特徴とする半導体評価方法。

（付記８）
付記１乃至７のいずれかに記載の半導体評価方法において、
前記第２のステップでは、測定対象となる前記半導体素子が形成されている領域の前記半導体基板の厚さが１μｍ以下になるまで、前記半導体基板の厚さを薄くする
ことを特徴とする半導体評価方法。

本発明の第１実施形態による半導体評価方法において用いられる半導体評価装置を示す概略図である。本発明の第１実施形態による半導体評価方法を示すフローチャートである。半導体基板上にトランジスタ等を形成した状態を示す断面図である。半導体基板の裏面側を研磨する方法を示す工程図である。試料を試料台に固定した状態を示す断面図である。半導体基板の厚さを薄くした状態を示す断面図である。半導体基板の厚さを薄くした状態を示す平面図及び断面図である。試料がセッティングされている状態を示す斜視図である。試料がセッティングされている状態を示す断面図である。半導体基板の厚さと測定における分解能との関係を示す概念図である。本発明の第１実施形態による半導体評価方法により得られたＡＦＭ像を示す図（その１）である。本発明の第１実施形態による半導体評価方法により得られた電流像を示す図である（その１）。本発明の第１実施形態による半導体評価方法により得られた電流像を示す図である（その２）。本発明の第１実施形態による半導体評価方法により得られたＡＦＭ像を示す図（その２）である。本発明の第１実施形態による半導体評価方法により得られた電流像を示す図（その３）である。本発明の第１実施形態による半導体評価方法により得られた電流像を示す図（その４）である。本発明の第１実施形態による半導体評価方法により得られたＡＦＭ像を示す図（その３）である。本発明の第１実施形態による半導体評価方法により得られた電流像を示す図（その５）である。本発明の第２実施形態において用いられる半導体評価装置を示す概略図である。試料がセッティングされている状態を示す斜視図である。本発明の第２実施形態による半導体評価方法を示すフローチャートである。本発明の第３実施形態による半導体評価方法を示すフローチャートである。従来の半導体装置の評価方法を示す断面図である。提案されている半導体評価方法を示す工程図である。

符号の説明

１０…処理部
１２、１２ａ…試料
１４…Ｘ−Ｙステージ
１６…カンチレバー
１８…スキャナ
２０…ＡＦＭ像生成部
２１、２１ａ〜２１ｄ…電源
２２…プローブ
２４…アンプ
２６…電流像生成部
２８…表示器
３０…記憶部
３２…入力部
３４…Ｘ−Ｙ走査回路
３６…試料台
３８…電極
４０…アクチュエータ
４２…ミラー
４４…レーザ光源
４６…検出器
４８…サーボ回路
５０…配線
５２…配線
５４…半導体基板
５５…素子分離領域
５６…ゲート絶縁膜
５７…ウェル
５８…ゲート電極
５８ａ…ポリシリコン膜
５８ｂ…金属膜
６０…サイドウォール絶縁膜
６２…ソース／ドレイン拡散層
６２ａ…ソース拡散層
６２ｂ…ドレイン拡散層
６４…トランジスタ
６６…層間絶縁膜
６７…保護膜
６８…導体プラグ
７０…配線
７２、７２ａ〜７２ｄ…電極パッド
７４…貫通孔
７６…導電性接着剤
７６ａ…非導電性接着剤
７８…研磨布
８８ａ〜８８ｄ…導体プラグ
１２２…プローブ
１５４…半導体基板
１５５…素子分離領域
１５６…ゲート絶縁膜
１５７…ウェル
１５８…ゲート電極
１５８ａ…ポリシリコン膜
１５８ｂ…金属膜
１６０…サイドウォール絶縁膜
１６２…ソース／ドレイン拡散層
１６４…トランジスタ
１６６…層間絶縁膜
１６７…保護膜
１６８…導体プラグ
１７０…配線
１７２…電極パッド

Claims

半導体基板と、前記半導体基板の第１の面側に形成された半導体素子と、前記半導体素子を覆うように形成された絶縁層とを有する半導体装置より成る試料を、走査型プローブ顕微鏡を用いて評価する半導体評価方法であって、
前記試料の前記絶縁層が形成されている側が試料台に接するように、前記試料台上に前記試料を固定する第１のステップと、
前記半導体基板の第２の面側を研磨することにより、前記半導体基板の厚さを所定の厚さまで薄くする第２のステップと、
前記走査型プローブ顕微鏡の探針にバイアス電圧を印加し、前記探針を前記半導体基板の前記第２の面側に接触させ、走査を行いながら前記探針に流れる電流を測定する第３のステップとを有し、
前記第３のステップでは、前記バイアス電圧を順次変化させ、各々の前記バイアス電圧毎に前記探針に流れる電流を順次測定し、
前記第３のステップでは、前記試料に埋め込まれた導体プラグを介して、測定対象となる前記半導体素子に電圧を印加し、前記半導体素子に電圧を印加した状態で、前記探針に流れる電流を測定し、
前記第３のステップでは、前記半導体素子に印加する電圧である半導体素子印加電圧を順次変化させ、各々の前記半導体素子印加電圧毎に前記探針に流れる電流を測定し、
前記第３のステップでは、各々の前記バイアス電圧毎における前記探針に流れる電流を更に各々の前記半導体素子印加電圧毎に測定する
ことを特徴とする半導体評価方法。
請求項１記載の半導体評価方法において、
前記第３のステップでは、試料の各箇所において測定された電流に基づいて電流像を表示する
ことを特徴とする半導体評価方法。
請求項２記載の半導体評価方法において、
前記第３のステップでは、原子間力顕微鏡像をも取得し、前記電流像を前記原子間力顕微鏡像に対応させて表示する
ことを特徴とする半導体評価方法。