JP5148337B2 - Light emitting diode chip and manufacturing method thereof - Google Patents
Light emitting diode chip and manufacturing method thereof Download PDFInfo
- Publication number
- JP5148337B2 JP5148337B2 JP2008082243A JP2008082243A JP5148337B2 JP 5148337 B2 JP5148337 B2 JP 5148337B2 JP 2008082243 A JP2008082243 A JP 2008082243A JP 2008082243 A JP2008082243 A JP 2008082243A JP 5148337 B2 JP5148337 B2 JP 5148337B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- light
- type semiconductor
- emitting diode
- diode chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
本発明は、照明、露光などに用いられる発光ダイオード（Light Emitting Diode：略称ＬＥＤ）チップおよび発光ダイオードチップの製造方向に関する。 The present invention relates to a light emitting diode (Light Emitting Diode: LED) chip used for illumination, exposure, and the like, and a manufacturing direction of the light emitting diode chip.
発光ダイオード素子は発光電力効率に優れるため、信号表示用のほか、高輝度の照明装置としても用いられている。従来の技術として、発光ダイオード（Light Emitting Diode：略称ＬＥＤ）素子を取り扱いが容易な小型パッケージに封止した発光ダイオードチップが知られている（たとえば、特許文献１参照）。このような、発光ダイオードチップでは、小型基板上に複数のＬＥＤ素子をダイボンドペースト材によって搭載している。そして、各ＬＥＤ素子のアノード側またはカソード側をワイヤボンディングによって共通の電極に電気的に接続している。 Since the light emitting diode element is excellent in light emission power efficiency, it is used not only for signal display but also as a high-luminance lighting device. As a conventional technique, a light emitting diode chip in which a light emitting diode (abbreviated as LED) element is sealed in a small package that is easy to handle is known (for example, see Patent Document 1). In such a light emitting diode chip, a plurality of LED elements are mounted on a small substrate by a die bond paste material. And the anode side or cathode side of each LED element is electrically connected to the common electrode by wire bonding.
従来の技術の発光ダイオードチップにおいて、ＬＥＤ素子をモールドするモールド樹脂は、ＬＥＤ素子を保護するために設けられているだけである。 In the conventional light emitting diode chip, the mold resin for molding the LED element is only provided to protect the LED element.
そこで本発明は上記問題に鑑み、外部に取り出せる光量を増加させることが可能な発光ダイオードチップおよびその製造方法を提供する。 In view of the above problems, the present invention provides a light-emitting diode chip capable of increasing the amount of light that can be extracted to the outside and a method for manufacturing the same.
本発明に係る発光ダイオードチップは、半導体基板と、
該半導体基板上に形成される一導電型半導体層と該一導電型半導体層に積層される逆導電型半導体層との接合部分をそれぞれが含み、前記接合部分が離れて設けられる複数の発光部と、
透光性を有する樹脂によって形成され、各発光部をモールドするモールド部であって、半導体基板から離れるにつれて厚み方向の断面が小さくなる角錐台形状に形成されるモールド部とを含み、
前記モールド部は側面の一部に反射面を有し、該反射面は、前記半導体基板の厚み方向で前記各発光部に対向する領域の周囲に設けられて、前記発光部からの光の少なくとも一部を前記厚み方向で各発光部が臨む領域に導くことを特徴とする。
A light emitting diode chip according to the present invention includes a semiconductor substrate,
A plurality of light emitting portions each including a junction portion between one conductivity type semiconductor layer formed on the semiconductor substrate and a reverse conductivity type semiconductor layer stacked on the one conductivity type semiconductor layer, the junction portions being provided apart from each other When,
A mold part that is formed of a light-transmitting resin and molds each light-emitting part, and includes a mold part that is formed in a truncated pyramid shape with a cross-section in the thickness direction that decreases with distance from the semiconductor substrate;
The mold part has a reflecting surface on a part of a side surface, and the reflecting surface is provided around a region facing each light emitting part in the thickness direction of the semiconductor substrate, and at least of light from the light emitting part partially characterized the guide wolfberry in the region facing the light-emitting portions in the thickness direction.
また本発明に係る発光ダイオードチップの製造方法は、一導電型半導体層と該一導電型半導体層に積層される逆導電型半導体層との接合部分をそれぞれが含み、前記接合部分が離れて設けられる複数の発光部が形成される半導体基板を準備する工程と、
前記半導体基板の各発光部に積層して、透光性を有する樹脂層を形成する工程と、
前記半導体基板の厚み方向で前記各発光部に対向する領域の周囲に設けられて、前記発光部からの光の少なくとも一部を前記厚み方向で前記各発光部が臨む領域に導く反射面を、前記樹脂層のうちの一部を除去することによって、外表面の一部に形成する工程と、を含むことを特徴とする。
The method for manufacturing a light-emitting diode chip according to the present invention includes a junction portion between one conductivity type semiconductor layer and a reverse conductivity type semiconductor layer stacked on the one conductivity type semiconductor layer, and the junction portions are provided apart from each other. A step of preparing a semiconductor substrate on which a plurality of light emitting portions are formed;
Laminating each light emitting part of the semiconductor substrate to form a resin layer having translucency;
Provided around the region facing the respective light emitting portions in a thickness direction before Symbol semiconductor substrate, a reflective surface for guiding a region facing said light-emitting portions at least partially in the thickness direction of the light from the light emitting portion And a step of forming a part of the outer surface by removing a part of the resin layer .
本発明の発光ダイオードチップによれば、各発光部からの光は周囲に拡散し、モールド部を透過して外部に放射されるが、各発光部からの光のうちの一部はモールド部の外表面において反射される。この外表面が、発光部からの光の少なくとも一部を前記発光部が臨む領域に導く反射面を有することによって、前記外表面で反射されてしまい外部に取り出せなかった光、および半導体基板の厚み方向で各発光部が臨む領域に照射されなかった光を、各発光部が臨む領域に取り出すことができる。したがって、従来の発光ダイオードチップよりも、同じ駆動電流でより多くの光を発光部が臨む領域に取り出すことができ、パッケージサイズを大きくすることなく、利用可能な光量を増加することができる。 According to the light emitting diode chip of the present invention, the light from each light emitting part diffuses to the surroundings and is transmitted to the outside through the mold part, but a part of the light from each light emitting part is emitted from the mold part. Reflected at the outer surface. The outer surface has a reflecting surface that guides at least part of light from the light emitting portion to a region where the light emitting portion faces, so that the light reflected by the outer surface and cannot be extracted to the outside, and the thickness of the semiconductor substrate Light that has not been irradiated onto the region facing each light emitting unit in the direction can be extracted to the region facing each light emitting unit. Therefore, more light can be extracted to the region where the light emitting unit faces with the same drive current than the conventional light emitting diode chip, and the available light amount can be increased without increasing the package size.
本発明の発光ダイオードチップの製造方法によれば、前記発光ダイオードチップの反射面は、樹脂層の一部を取り除いて形成されるので、樹脂層によって発光部をモールドするときに同時に形成することができ、工定数を増加させることなく、発光部が臨む領域により多くの光を取り出すことができる発光ダイオードチップを製造することができる。 According to the method for manufacturing a light-emitting diode chip of the present invention, the reflection surface of the light-emitting diode chip is formed by removing a part of the resin layer, so that it can be formed at the same time when the light-emitting portion is molded with the resin layer. Thus, it is possible to manufacture a light-emitting diode chip that can extract more light in the region where the light-emitting portion faces without increasing the work constant.
図１は、本発明の実施の一形態の発光ダイオードチップ１の構成を模式的に示す斜視図である。図２は、図１の切断面線Ａ−Ａから見た断面図である。図３は、発光ダイオードチップ１の平面図である。なお図１および図３では、図面が煩雑となるのを防止するために、一導電型半導体層３、絶縁層１１および保護層１２を省略して記載している。 FIG. 1 is a perspective view schematically showing a configuration of a light-emitting diode chip 1 according to an embodiment of the present invention. FIG. 2 is a cross-sectional view taken along the section line AA of FIG. FIG. 3 is a plan view of the light-emitting diode chip 1. In FIGS. 1 and 3, the one-conductivity type semiconductor layer 3, the insulating layer 11, and the protective layer 12 are omitted in order to prevent the drawings from becoming complicated.
発光ダイオードチップ１は、半導体基板２と、半導体基板２上に形成される一導電型半導体層３と、一導電型半導体層３に積層される逆導電型半導体層４との接合部分５をそれぞれが含み、接合部分５が島状に設けられる複数の発光部６と、半導体基板２上に設けられ、各発光部６に含まれる一導電型半導体層３と電気的に接続される第１共通電極７と、半導体基板２上に設けられ、各発光部６に含まれる逆導電型半導体層４と電気的に接続される第２共通電極８と、第２共通電極８および各発光部６に含まれる逆導電型半導体層４とを電気的に接続する接続配線９と、モールド部８１とを含んで構成される。本実施の形態では、発光部６の数は８つに選ばれている。発光ダイオードチップ１は、絶縁層１１および保護層１２をさらに備える。 The light-emitting diode chip 1 includes a junction portion 5 between a semiconductor substrate 2, a one-conductivity-type semiconductor layer 3 formed on the semiconductor substrate 2, and a reverse-conductivity-type semiconductor layer 4 stacked on the one-conductivity-type semiconductor layer 3, respectively. A plurality of light emitting portions 6 in which the joint portions 5 are provided in an island shape, and a first common provided on the semiconductor substrate 2 and electrically connected to the one-conductivity-type semiconductor layer 3 included in each light emitting portion 6 An electrode 7, a second common electrode 8 provided on the semiconductor substrate 2 and electrically connected to the reverse conductivity type semiconductor layer 4 included in each light emitting unit 6, the second common electrode 8, and each light emitting unit 6 A connection wiring 9 for electrically connecting the reverse conductivity type semiconductor layer 4 included and a mold part 81 are included. In the present embodiment, the number of light emitting units 6 is selected as eight. The light emitting diode chip 1 further includes an insulating layer 11 and a protective layer 12.
半導体基板２は、高抵抗または絶縁性を有する。半導体基板２は、たとえばシリコン（Ｓｉ）またはガリウム砒素（ＧａＡｓ）によって形成される。半導体基板２は、一導電型の不純物がドーピングされた一導電型のＳｉまたはＧａＡｓによって形成されてもよく、ノンドープのＳｉまたはＧａＡｓによって形成されてもよい。半導体基板２は直方体の板形状に形成される。半導体基板２をＳｉによって形成する場合には、ＧａＡｓによって形成する場合と比較して、加工しやすく、安価であり、放熱性を向上させることができる。 The semiconductor substrate 2 has high resistance or insulation. The semiconductor substrate 2 is formed of, for example, silicon (Si) or gallium arsenide (GaAs). The semiconductor substrate 2 may be formed of one conductivity type Si or GaAs doped with one conductivity type impurity, or may be formed of non-doped Si or GaAs. The semiconductor substrate 2 is formed in a rectangular parallelepiped plate shape. When the semiconductor substrate 2 is formed of Si, it is easier to process and cheaper than the case of forming it from GaAs, and heat dissipation can be improved.
一導電型半導体層３は、半導体基板２の厚み方向Ｚの一方の主面２ａの全面に積層して形成される。一導電型半導体層３は、一導電型の不純物がドーピングされた一導電型のＧａＡｓによって形成される。一導電型半導体層３のうち発光部６を構成する部分では、発光部６を構成しない部分と比較して厚さが大きく形成される。この一導電型半導体層３の厚さが部分的に異なるのは、後述する製造プロセス上において生じるものであり、一導電型半導体層３の厚さは均一に形成されていてもよい。 The one-conductivity-type semiconductor layer 3 is formed by being laminated on the entire surface of one main surface 2 a in the thickness direction Z of the semiconductor substrate 2. The one conductivity type semiconductor layer 3 is formed of one conductivity type GaAs doped with one conductivity type impurity. Of the one-conductivity-type semiconductor layer 3, the portion constituting the light emitting portion 6 is formed thicker than the portion not constituting the light emitting portion 6. The one-conductivity-type semiconductor layer 3 is partially different in thickness in the manufacturing process described later, and the one-conductivity-type semiconductor layer 3 may be formed uniformly.
逆導電型半導体層４は、一導電型半導体層３の厚み方向Ｚの一方に積層され、前記厚さが大きい部分に設けられる。逆導電型半導体層４は、たとえば逆導電型の不純物がドーピングされた逆導電型のＧａＡｓによって形成される。複数の逆導電型半導体層４は、相互に間隔をあけて島状に形成されており、前記厚み方向Ｚに垂直で、かつ相互に垂直であって、主面２ａの周縁辺の各辺に平行または垂直な第１方向Ｘおよび第２方向Ｙに離れて形成されている。本実施の形態では、第１方向Ｘを半導体基板２の主面２ａの長手方向とし、第２方向Ｙを半導体基板２の主面２ａの短手方向とする。複数の逆導電型半導体層４は、複数の列に並んで配列され、マトリクス状に設けられる。第１方向Ｘに隣接する逆導電型半導体層４の間隔Ｔ１と、第２方向Ｙに隣接する逆導電型半導体層４の間隔Ｔ２とは、たとえば２μｍ以上１０μｍ未満に選ばれる。本実施の形態では、第１方向Ｘに４つ配列され、第２方向Ｙに２つ配列されている。逆導電型半導体層４は、第１方向Ｘの両端部１３を除く領域に形成される。 The reverse conductivity type semiconductor layer 4 is laminated on one side in the thickness direction Z of the one conductivity type semiconductor layer 3 and is provided in a portion where the thickness is large. The reverse conductivity type semiconductor layer 4 is formed of, for example, reverse conductivity type GaAs doped with a reverse conductivity type impurity. The plurality of reverse conductivity type semiconductor layers 4 are formed in an island shape with a space between each other, perpendicular to the thickness direction Z and perpendicular to each other, and on each side of the peripheral edge of the main surface 2a. It is formed apart parallel or perpendicular the first direction X and second direction Y. In the present embodiment, the first direction X is the longitudinal direction of the main surface 2 a of the semiconductor substrate 2, and the second direction Y is the short direction of the main surface 2 a of the semiconductor substrate 2. The plurality of reverse conductivity type semiconductor layers 4 are arranged in a plurality of columns and provided in a matrix. The interval T1 between the opposite conductivity type semiconductor layers 4 adjacent in the first direction X and the interval T2 between the opposite conductivity type semiconductor layers 4 adjacent in the second direction Y are selected to be 2 μm or more and less than 10 μm, for example. In the present embodiment, four are arranged in the first direction X and two are arranged in the second direction Y. The reverse conductivity type semiconductor layer 4 is formed in a region excluding both end portions 13 in the first direction X.
一導電型半導体層３と一導電型半導体層３に積層される逆導電型半導体層４との接合部分５を含む発光部６は、ＰＮ接合のダイオード素子を構成している。本実施の形態では、一導電型は、Ｎ型であり、逆導電型は、Ｐ型としているが、一導電型が、Ｐ型であり、逆導電型が、Ｎ型に選ばれていてもよい。また半導体基板２をＳｉによって形成し、一導電型半導体層３および逆導電型半導体層４をＧａＡｓによって形成すると、ＳｉとＧａＡｓとの格子定数の相違によって一導電型半導体層３および逆導電型半導体層４にひずみが生じ、半導体基板２をＧａＡｓによって形成する場合よりも、一導電型半導体層３および逆導電型半導体層４におけるバンドギャップが狭くなり、放射される光の波長が低波長側に２０ｎｍ程度シフトする。たとえば８５０ｎｍの波長の光を放射させる場合には、ＡｌＧａＡｓが用いられているが、半導体基板２をＳｉによって形成し、一導電型半導体層３および逆導電型半導体層４をＧａＡｓによって形成するだけで、同様に８５０ｎｍ程度の波長の光を放射する発光部６を形成することができ、酸化し易いＡｌを含む材料を用いる必要がなくなるので、製造プロセスにおける手間を低減することができる。 The light emitting section 6 including the junction 5 between the one-conductivity-type semiconductor layer 3 and the reverse-conductivity-type semiconductor layer 4 stacked on the one-conductivity-type semiconductor layer 3 constitutes a PN junction diode element. In this embodiment, the one conductivity type is the N type and the reverse conductivity type is the P type, but the one conductivity type is the P type and the reverse conductivity type is selected as the N type. Good. When the semiconductor substrate 2 is formed of Si and the one-conductivity-type semiconductor layer 3 and the reverse-conductivity-type semiconductor layer 4 are formed of GaAs, the one-conductivity-type semiconductor layer 3 and the reverse-conductivity-type semiconductor are formed by the difference in lattice constant between Si and GaAs. The band gap in the one-conductivity-type semiconductor layer 3 and the reverse-conductivity-type semiconductor layer 4 becomes narrower than that in the case where the layer 4 is distorted and the semiconductor substrate 2 is formed of GaAs. Shift about 20 nm. For example, when radiating light having a wavelength of 850 nm, AlGaAs is used. However, the semiconductor substrate 2 is formed of Si, and the one-conductivity-type semiconductor layer 3 and the reverse-conductivity-type semiconductor layer 4 are formed of GaAs. Similarly, the light-emitting portion 6 that emits light having a wavelength of about 850 nm can be formed, and it is not necessary to use a material containing Al that is easily oxidized, so that time and effort in the manufacturing process can be reduced.
一導電型半導体層３および複数の逆導電型半導体層４には、前記発光部６のうち逆導電型半導体層４の一表面４ａの中央部と、半導体基板２の第１方向Ｘにおける端部１３のうち一方の端部１３ａとを除く領域に、絶縁層１１が積層されている。絶縁層１１は、電気絶縁性を有し、かつ発光部６から放射される光を透過する材料によって形成され、窒化シリコン（ＳｉＮ）、酸化シリコン（ＳｉＯ２）またはポリイミドなどから成る。 The one-conductivity-type semiconductor layer 3 and the plurality of reverse-conductivity-type semiconductor layers 4 include a central portion of one surface 4 a of the reverse-conductivity-type semiconductor layer 4 in the light-emitting portion 6 and an end portion in the first direction X of the semiconductor substrate 2. An insulating layer 11 is laminated in a region excluding one end portion 13 a of 13. The insulating layer 11 is made of a material that has electrical insulation and transmits light emitted from the light emitting portion 6 and is made of silicon nitride (SiN), silicon oxide (SiO 2 ), polyimide, or the like.
第１共通電極７は、半導体基板２の第１方向Ｘにおける一方の端部１３ａに設けられ、前記絶縁層１１が設けられていない領域で、一導電型半導体層３に接触して設けられる。第１共通電極７は、半導体基板２の第１方向Ｘにおける両端部間にわたって形成されている。第１共通電極７が一導電型半導体層３に接触して設けられ、各発光部６に含まれる一導電型半導体層３が連なって形成されているので、電流が一導電型半導体層３を流れるので、半導体基板２を介して電流を流す場合と比較して、電流が流れやすく発光ダイオードチップ１における発熱を抑制することができる。一導電型半導体層３の不純物濃度は、１Ｅ＋１７ａｔｏｍｓ／ｃｃ〜１Ｅ＋１９ａｔｏｍｓ／ｃｃ程度に選ばれる。 The first common electrode 7 is provided at one end 13 a in the first direction X of the semiconductor substrate 2, and is provided in contact with the one-conductivity type semiconductor layer 3 in a region where the insulating layer 11 is not provided. The first common electrode 7 is formed across both end portions in the first direction X of the semiconductor substrate 2. Since the first common electrode 7 is provided in contact with the one-conductivity-type semiconductor layer 3 and the one-conductivity-type semiconductor layer 3 included in each light emitting unit 6 is formed continuously, the current flows through the one-conductivity-type semiconductor layer 3. Since the current flows, compared to the case where the current flows through the semiconductor substrate 2, the current flows more easily and heat generation in the light-emitting diode chip 1 can be suppressed. The impurity concentration of the one conductivity type semiconductor layer 3 is selected to be about 1E + 17 atoms / cc to about 1E + 19 atoms / cc.
第２共通電極８は、半導体基板２の第１方向Ｘにおける他方の端部１３ｂに設けられ、前記絶縁層１１に積層して設けられる。第２共通電極８は、半導体基板２の第１方向Ｘにおける両端部間にわたって形成されている。しがたって第１および第２共通電極８間に、前記複数の発光部６が設けられている。 The second common electrode 8 is provided on the other end 13 b in the first direction X of the semiconductor substrate 2 and is provided by being laminated on the insulating layer 11. The second common electrode 8 is formed across both ends in the first direction X of the semiconductor substrate 2. Therefore, the plurality of light emitting portions 6 are provided between the first and second common electrodes 8.
接続配線９は、逆導電型半導体層４および絶縁層１１に積層して設けられ、第２共通電極８に接続されている。接続配線９は、複数設けられている。各接続配線９は、第２共通電極８から第１方向Ｘに沿って延び、第１方向Ｘに並ぶ複数の発光部６の逆導電型半導体層４にそれぞれ接続される。発光部６のうち逆導電型半導体層４の一表面４ａの中央部は、絶縁層１１に形成される貫通孔１４から露出する。前記貫通孔１４に接続配線９の一部が形成されて、接続配線９は各逆導電型半導体層４と接触する。このように接続配線９によって複数の発光部６の逆導電型半導体層４を並列に接続することによって、各発光部６と第２共通電極８とを個別に接続する場合と比較して、配線の数および面積を小さくすることができ、チップが大型化してしまうことがない。 The connection wiring 9 is provided by being stacked on the reverse conductivity type semiconductor layer 4 and the insulating layer 11 and is connected to the second common electrode 8. A plurality of connection wirings 9 are provided. Each connection wiring 9 extends from the second common electrode 8 along the first direction X, and is connected to the reverse conductive semiconductor layers 4 of the plurality of light emitting units 6 arranged in the first direction X, respectively. The central portion of the surface 4 a of the reverse conductivity type semiconductor layer 4 in the light emitting portion 6 is exposed from the through hole 14 formed in the insulating layer 11. A part of the connection wiring 9 is formed in the through hole 14, and the connection wiring 9 is in contact with each reverse conductivity type semiconductor layer 4. In this way, by connecting the reverse conductive semiconductor layers 4 of the plurality of light emitting units 6 in parallel by the connection wiring 9, compared to the case where each light emitting unit 6 and the second common electrode 8 are individually connected, the wiring The number and area of the chip can be reduced, and the chip is not increased in size.
各発光部６の一導電型半導体層３と逆導電型半導体層４との接合面１５の大きさは、一辺がＬ１の正方形となるように形成される。前記Ｌ１は、たとえば１００μｍ程度に選ばれる。接続配線９の第２方向Ｙの幅Ｗ１は、Ｌ１の２μｍ以上１０μｍ未満に選ばれる。接続配線９の幅が２μｍ未満になると接続配線の断線するおそれがあり、２μｍ以上になると、各発光部６からの光が接続配線９によって反射されてしまい、外部に照射される光量が低下するおそれがあるので、前述のような範囲に選ぶことによって、接続配線９による接続の信頼性を保持しつつも、外部に照射される光量をできるだけ多くすることができる。 The size of the joint surface 15 between the one-conductivity-type semiconductor layer 3 and the reverse-conductivity-type semiconductor layer 4 of each light-emitting portion 6 is formed to be a square with one side L1. The L1 is selected to be about 100 μm, for example. The width W1 in the second direction Y of the connection wiring 9 is selected to be 2 μm or more and less than 10 μm of L1. If the width of the connection wiring 9 is less than 2 μm, the connection wiring may be disconnected. If the width is 2 μm or more, the light from each light emitting portion 6 is reflected by the connection wiring 9 and the amount of light irradiated to the outside decreases. Since there is a fear, by selecting the range as described above, it is possible to increase the amount of light irradiated to the outside as much as possible while maintaining the reliability of connection by the connection wiring 9.
第１および第２共通電極７，８と、接続配線９とは、金属から成り、たとえばＡｕＣｒまたはＡｇ、あるいは、ＡｕＳｂ、ＡｕＳｉまたはＡｕＧｅ等の合金によって形成されている。前述した絶縁層１１は、一導電型半導体層３と、接続配線９および第２共通電極８とが導通することを防止するために形成されるものであって、少なくとも一導電型半導体層３と、接続配線９および第２共通電極８とのそれぞれの間に形成されていればよい。 The first and second common electrodes 7 and 8 and the connection wiring 9 are made of metal, and are formed of an alloy such as AuCr or Ag, or AuSb, AuSi, or AuGe, for example. The insulating layer 11 described above is formed to prevent the one-conductivity-type semiconductor layer 3 from being electrically connected to the connection wiring 9 and the second common electrode 8, and includes at least one-conductivity-type semiconductor layer 3. It is only necessary to be formed between the connection wiring 9 and the second common electrode 8.
保護層１２は、接続配線９を保護するために形成され、第１および第２共通電極７，８と少なくとも一部分を露出させた状態で、接続配線９と、絶縁層１１とを覆って形成されている。保護層１２は、発光部６から放射される光を透過する材料によって形成され、ＳｉＮ、ＳｉＯ２またはポリイミドなどから成る。エポキシやアクリルなど透光性を有する合成樹脂からなる。保護層１２は、接続配線９のみを覆って形成されていればよく、絶縁層１１を全て覆う必要はない。 The protective layer 12 is formed to protect the connection wiring 9 and is formed to cover the connection wiring 9 and the insulating layer 11 in a state where at least a part of the first and second common electrodes 7 and 8 are exposed. ing. The protective layer 12 is made of a material that transmits light emitted from the light emitting unit 6 and is made of SiN, SiO 2, polyimide, or the like. It consists of a synthetic resin having translucency such as epoxy and acrylic. The protective layer 12 only needs to be formed so as to cover only the connection wiring 9, and does not need to cover the entire insulating layer 11.
モールド部８１は、複数の発光部６を覆って形成される。モールド部８１の発光部６から放射される光の屈折率は、保護層１２の屈折率と同等か、それ以下となるように選ばれ、１．４以上２．０未満に選ばれるのが好ましい。モールド部８１は、たとえばエポキシ樹脂材料、アクリル系樹脂材料、またはポリイミドによって形成される。モールド部８１は、光透過性の観点から、エポキシ樹脂材料を用いるのが好ましい。モールド部８１の厚み方向Ｚの大きさは、１００μｍ程度に選ばれる。 The mold part 81 is formed so as to cover the plurality of light emitting parts 6. The refractive index of light emitted from the light emitting portion 6 of the mold portion 81 is selected so as to be equal to or lower than the refractive index of the protective layer 12, and is preferably selected to be 1.4 or more and less than 2.0. . Mold portion 81 is formed of, for example, an epoxy resin material, an acrylic resin material, or polyimide. The mold part 81 is preferably made of an epoxy resin material from the viewpoint of light transmittance. The size of the mold part 81 in the thickness direction Z is selected to be about 100 μm.
モールド部８１は、各発光部６上で前記保護層１２に積層して設けられて、各発光部６を個別にモールドする。各モールド部８１は、外表面の一部に、厚み方向Ｚで発光部６に対向する領域の周囲に設けられて、発光部６からの光の少なくとも一部を厚み方向Ｚで発光部６が臨む領域に導く反射面８２を有する。モールド部８１は、半導体基板２から離れるにつれて厚み方向Ｚの断面が小さくなる角錐台形状に形成され、その側面８３が、前記反射面８２を形成する。 The mold part 81 is provided on each light emitting part 6 so as to be laminated on the protective layer 12 and molds each light emitting part 6 individually. Each mold part 81 is provided on a part of the outer surface around a region facing the light emitting part 6 in the thickness direction Z, and at least part of the light from the light emitting part 6 is transmitted in the thickness direction Z by the light emitting part 6. It has a reflecting surface 82 that leads to the facing area. Mold part 81 is formed in a truncated pyramid shape in which the cross section of the thickness direction Z becomes smaller with distance from the semi-conductor substrate 2, the side surface 83 forms the reflective surface 82.
またモールド部８１の厚み方向Ｚの延びる側面８３は、モールドする発光部６の側部を含み、厚み方向Ｚに延びる仮想円筒面から、第１および第２方向Ｘ，Ｙにそれぞれ予め定める範囲Ｌ３内に形成される。また前記側面８３が、厚み方向Ｚに平行な仮想一平面に対して成す角度は、０°以上４５°以下に選ばれる。前記予め定める範囲Ｌ３は、０μｍ以上２５μｍ未満に選ばれる。モールド部８１の側面８３は、発光部６からの光の少なくとも一部を厚み方向Ｚで各発光部６が臨む領域に導く反射面として機能する。 Further, the side surface 83 extending in the thickness direction Z of the mold portion 81 includes a side portion of the light emitting portion 6 to be molded, and ranges predetermined from the virtual cylindrical surface extending in the thickness direction Z in the first and second directions X and Y, respectively. Formed inside. The angle formed by the side surface 83 with respect to a virtual plane parallel to the thickness direction Z is selected from 0 ° to 45 °. The predetermined range L3 is selected from 0 μm to less than 25 μm. The side surface 83 of the mold part 81 functions as a reflecting surface that guides at least part of the light from the light emitting part 6 to the region where each light emitting part 6 faces in the thickness direction Z.
次に発光ダイオードチップ１の製造工程について説明する。図４および図５は、発光ダイオードチップ１の製造工程を示す断面図である。発光ダイオードチップ１は、１つの半導体ウェハを用いて、複数個がまとめて製造されるが、図４では、１つの発光ダイオードチップ１となる部分について図示している。 Next, the manufacturing process of the light emitting diode chip 1 will be described. 4 and 5 are cross-sectional views showing the manufacturing process of the light-emitting diode chip 1. A plurality of light emitting diode chips 1 are manufactured together using one semiconductor wafer. FIG. 4 illustrates a portion that becomes one light emitting diode chip 1.
製造工程を開始すると、まず第１工程では、半導体基板２となる半導体ウェハを準備する。以下、半導体ウェハについても半導体基板２と記載する。 When the manufacturing process is started, first, in the first process, a semiconductor wafer to be the semiconductor substrate 2 is prepared. Hereinafter, the semiconductor wafer is also referred to as a semiconductor substrate 2.
次に第２工程では、半導体基板２の厚み方向の主面２ａ上に、一導電型半導体層３を形成する材料から成る半導体膜２１と、逆導電型半導体層４を形成する材料から成る半導体膜２２とを順次形成する。図４（１）は、第２工程の終了時における発光ダイオードチップ１の断面図である。半導体膜２１，２２は、たとえばＣＶＤ（Chemical Vapor Deposition）法によって形成される。 Next, in the second step, a semiconductor film 21 made of a material for forming the one-conductivity-type semiconductor layer 3 and a semiconductor made of a material for forming the reverse-conductivity-type semiconductor layer 4 on the main surface 2 a in the thickness direction of the semiconductor substrate 2. A film 22 is sequentially formed. FIG. 4A is a cross-sectional view of the light-emitting diode chip 1 at the end of the second step. The semiconductor films 21 and 22 are formed by, for example, a CVD (Chemical Vapor Deposition) method.
次に第３工程では、半導体膜２２一部を除去することによって、それぞれ離れた複数の逆導電型半導体層４を形成する。図４（２）は、第３工程の終了時における発光ダイオードチップ１の断面図である。第３工程では、半導体膜２２にフォトレジスト膜を積層して、パターニングを行ってその一部をエッチングによって除去し、半導体膜２２のうち前記フォトレジスト膜から露出する部分をエッチングして、互いに離れた複数の逆導電型半導体４が形成される。また、第３工程では、複数の逆導電型半導体層４の間を完全に分離するために、半導体膜２２の一部とともに、半導体膜２１の一部を除去する。これによって、一部で厚さの異なる一導電型半導体層３が形成される。 Next, in the third step, a part of the semiconductor film 22 is removed to form a plurality of reverse conductivity type semiconductor layers 4 that are separated from each other. FIG. 4B is a cross-sectional view of the light-emitting diode chip 1 at the end of the third step. In the third step, a photoresist film is stacked on the semiconductor film 22, patterned and a part thereof is removed by etching, and portions of the semiconductor film 22 exposed from the photoresist film are etched away from each other. A plurality of reverse conductivity type semiconductors 4 are formed. In the third step, part of the semiconductor film 21 is removed together with part of the semiconductor film 22 in order to completely separate the plurality of reverse conductivity type semiconductor layers 4. Thereby, the one-conductivity-type semiconductor layer 3 having a partly different thickness is formed.
次に第４工程では、絶縁層１１を形成する。図４（３）は、第４工程の終了時における発光ダイオードチップ１の断面図である。第４工程では、一導電型半導体層３と逆導電型半導体層４との積層体に絶縁層１１の材料から成る絶縁膜を積層し、この絶縁膜にフォトレジスト膜を積層して、パターニングを行ってその一部をエッチングによって除去し、絶縁膜のうちフォトレジスト膜から露出する部分をエッチングする。 Next, in the fourth step, the insulating layer 11 is formed. FIG. 4C is a cross-sectional view of the light-emitting diode chip 1 at the end of the fourth step. In the fourth step, an insulating film made of the material of the insulating layer 11 is stacked on the stacked body of the one-conductivity-type semiconductor layer 3 and the reverse-conductivity-type semiconductor layer 4, and a photoresist film is stacked on the insulating film to perform patterning. A part of the insulating film is removed by etching, and a part of the insulating film exposed from the photoresist film is etched.
次に第５工程では、第１および第２共通電極８，９ならびに接続配線９を形成する。図４（４）は、第５工程の終了時における発光ダイオードチップ１の断面図である。第５工程では、絶縁層１１と、一導電型半導体層３および逆導電型半導体層４からそれぞれ露出する部分とに、第１および第２共通電極８，９ならびに接続配線９の材料から成る金属膜を積層し、この金属膜にフォトレジスト膜を積層して、パターニングを行ってその一部をエッチングによって除去し、金属膜のうちフォトレジスト膜から露出する部分をエッチングする。金属膜は、たとえばスパッタリング法によって形成される。 Next, in the fifth step, the first and second common electrodes 8 and 9 and the connection wiring 9 are formed. FIG. 4 (4) is a cross-sectional view of the light-emitting diode chip 1 at the end of the fifth step. In the fifth step, the metal made of the material of the first and second common electrodes 8 and 9 and the connection wiring 9 is formed on the insulating layer 11 and the portions exposed from the one-conductivity-type semiconductor layer 3 and the reverse-conductivity-type semiconductor layer 4, respectively. A film is laminated, a photoresist film is laminated on the metal film, patterning is performed, a part of the metal film is removed by etching, and a portion of the metal film exposed from the photoresist film is etched. The metal film is formed by, for example, a sputtering method.
次に第６工程では、保護層１２を形成する。図４（５）は、第６工程の終了時における発光ダイオードチップ１の断面図である。第６工程では、第１および第２共通電極８，９ならびに接続配線９と、絶縁層１１とを覆って、保護層１２の材料から成る保護膜を積層し、この保護膜にフォトレジスト膜を積層して、パターニングを行ってその一部をエッチングによって除去し、保護膜のうちフォトレジスト膜から露出する部分をエッチングする。 Next, in the sixth step, the protective layer 12 is formed. FIG. 4 (5) is a cross-sectional view of the light-emitting diode chip 1 at the end of the sixth step. In the sixth step, a protective film made of the material of the protective layer 12 is laminated so as to cover the first and second common electrodes 8, 9 and the connection wiring 9, and the insulating layer 11, and a photoresist film is formed on the protective film. Lamination is performed, patterning is performed, and a part thereof is removed by etching, and a portion of the protective film exposed from the photoresist film is etched.
次に第７工程に移り、モールド部８１を形成するための樹脂層７２を形成する。図５（１）は、第７工程の終了時における発光ダイオードチップ１の断面図である。第７工程では、前述した保護層１２および第１および第２共通電極７，８を覆って、スピンコートによって樹脂を塗布し、予め定める温度でプリベークする。樹脂層７２の厚さは、１００μｍ程度である。 Next, the process moves to the seventh step, and a resin layer 72 for forming the mold part 81 is formed. FIG. 5A is a cross-sectional view of the light-emitting diode chip 1 at the end of the seventh step. In the seventh step, the protective layer 12 and the first and second common electrodes 7 and 8 are covered, a resin is applied by spin coating, and prebaked at a predetermined temperature. The thickness of the resin layer 72 is about 100 μm.
次に第８工程に移り、レジストマスク８５を形成する。図５（２）は、第８工程の終了時における発光ダイオードチップ１の断面図である。第８工程では、前記樹脂層７２に積層して、フォトレジスト膜を積層して、パターニングを行ってその一部をエッチングによって除去して、レジストマスク８５を形成する。レジストマスク８５は、各発光部６に対応する位置に島状に形成されており、各発光部６の厚み方向Ｚに重なり、厚み方向Ｚから見た平面視において発光部６よりも大きくなるように設けられている。 Next, the process proceeds to an eighth step, where a resist mask 85 is formed. FIG. 5B is a cross-sectional view of the light-emitting diode chip 1 at the end of the eighth step. In the eighth step, a resist mask 85 is formed by laminating the resin layer 72, laminating a photoresist film, performing patterning, and removing a part thereof by etching. The resist mask 85 is formed in an island shape at a position corresponding to each light emitting unit 6, overlaps with the thickness direction Z of each light emitting unit 6, and is larger than the light emitting unit 6 in a plan view viewed from the thickness direction Z. Is provided.
次に第９工程に移り、エッチングを行う。図５（３）は、第９工程の終了時における発光ダイオードチップ８０の断面図である。第９工程では、樹脂層７２をエッチングして、第１および第２共通電極７，８を露出させるとともに、各発光部６の間で保護層１２が露出して、樹脂層７２が分断する。 Next, the process moves to the ninth step and etching is performed. FIG. 5C is a cross-sectional view of the light-emitting diode chip 80 at the end of the ninth step. In the ninth step, the resin layer 72 is etched to expose the first and second common electrodes 7 and 8, and the protective layer 12 is exposed between the light emitting units 6, and the resin layer 72 is divided.
次に第１０工程に移り、レジストマスクを除去し、第１１工程に移ってポストベークを行った後、第１２工程に移り、発光ダイオードチップ１をダイシングし、個片化することによって発光ダイオードチップ１が形成される。以上の工程を終了することによって、図２に示すような断面を有する発光ダイオードチップ１を製造することができる。 Next, the process proceeds to the 10th process, the resist mask is removed, the process proceeds to the 11th process and post-baking is performed, and then the process proceeds to the 12th process, where the light emitting diode chip 1 is diced and separated into individual pieces. 1 is formed. By completing the above steps, the light-emitting diode chip 1 having a cross section as shown in FIG. 2 can be manufactured.
以上のように発光ダイオードチップ１では、各発光部６からの光は周囲に拡散し、モールド部８１を透過して外部に放射されるが、モールド部８１が導光路として機能し、各発光部６からの光のうちの一部はモールド部８１の側面８３において反射される。この側面８３が、発光部６からの光の少なくとも一部を発光部６が臨む領域に導く反射面８２となるので、外部に取り出せなかった光、および厚み方向Ｚで各発光部６が臨む領域に照射されなかった光を、各発光部６が臨む領域に取り出すことができる。したがって、従来の発光ダイオードチップよりも、同じ駆動電流でより多くの光を発光部が臨む領域に取り出すことができ、パッケージサイズを大きくすることなく、利用可能な光量を増加することができる。また各発光部６が個別にモールドされることによって、発光部６と反射面８２とを近接して設けることができ、それぞれの反射面８２の形状を、モールドしている発光部６からの光のみを反射する構成とすればよいので、反射面８２の設計を行いやすくすることができる。 As described above, in the light emitting diode chip 1, the light from each light emitting unit 6 diffuses to the surroundings and is transmitted to the outside through the mold unit 81, but the mold unit 81 functions as a light guide, and each light emitting unit Part of the light from 6 is reflected on the side surface 83 of the mold part 81. The side surface 83 serves as a reflecting surface 82 that guides at least part of the light from the light emitting unit 6 to the region where the light emitting unit 6 faces, so that the light that cannot be extracted to the outside and the region where each light emitting unit 6 faces in the thickness direction Z The light that has not been irradiated can be extracted to the area where each light emitting unit 6 faces. Therefore, more light can be extracted to the region where the light emitting unit faces with the same drive current than the conventional light emitting diode chip, and the available light amount can be increased without increasing the package size. In addition, since each light emitting unit 6 is individually molded, the light emitting unit 6 and the reflecting surface 82 can be provided close to each other, and the shape of each reflecting surface 82 is changed from the light emitting unit 6 that is molded. Therefore, the reflecting surface 82 can be easily designed.
また一導電型半導体層３および逆導電型半導体層４は、半導体基板２上に結晶成長によって直接形成されるので、パッケージの小型化に伴って半導体基板２のサイズを小さくしても、半導体基板２上に複数の発光部６を設けることができる。各発光部６は、それぞれ共通の第１および第２共通電極７，８に電気的に接続されているので、第１共通電極７と第２共通電極８とに電圧を印加することによって、並列接続される全ての発光部６の接合部分５において発光が生じるので、各発光部６に電流を分散させて、各発光部６における電流密度の上昇を抑制することができる。これによって、駆動電圧の上昇を抑制することができ、信頼性を向上させることができ、また駆動電流に伴って発光量を増加させることができる。したがって、パッケージのサイズを大きくしなくても、光量を増加させることができ、発光ダイオードチップ１を用いて小型の発光装置を構成することができる。 The one-conductivity-type semiconductor layer 3 and the reverse-conductivity-type semiconductor layer 4 are directly formed on the semiconductor substrate 2 by crystal growth. Therefore, even if the size of the semiconductor substrate 2 is reduced as the package is downsized, the semiconductor substrate A plurality of light-emitting portions 6 can be provided on 2. Since each light emitting part 6 is electrically connected to the common first and second common electrodes 7 and 8, respectively, by applying a voltage to the first common electrode 7 and the second common electrode 8, the light emitting parts 6 are connected in parallel. Since light emission occurs in the joint portions 5 of all the light emitting units 6 to be connected, current can be dispersed in each light emitting unit 6 and an increase in current density in each light emitting unit 6 can be suppressed. As a result, an increase in driving voltage can be suppressed, reliability can be improved, and the amount of light emission can be increased with the driving current. Therefore, the amount of light can be increased without increasing the size of the package, and a small light emitting device can be configured using the light emitting diode chip 1.
また本実施の形態の発光ダイオードチップ８０の製造方法によれば、発光ダイオードチップ８０の反射面８２は、樹脂層７２の一部を取り除いて形成されるので、樹脂層７２によって発光部６をモールドするときに同時に形成することができ、工定数を増加させることなく、発光部６が臨む領域により多くの光を取り出すことができる発光ダイオードチップを製造することができる。 Further, according to the method of manufacturing the light emitting diode chip 80 of the present embodiment, the reflecting surface 82 of the light emitting diode chip 80 is formed by removing a part of the resin layer 72, so that the light emitting unit 6 is molded by the resin layer 72. Thus, it is possible to manufacture a light-emitting diode chip that can be formed at the same time and can extract more light in a region where the light-emitting portion 6 faces without increasing the work constant.
また半導体基板２上に一導電型半導体層３を形成する材料から成る半導体膜２１と、逆導電型半導体層４を形成する材料から成る半導体膜２２とを順次形成して半導体膜２２の一部を除去して、それぞれ離れた複数の逆導電型半導体層４を形成することによって、簡単に半導体基板２上に複数の発光部６を形成することができる。一導電型半導体層３は、各発光部６において共通に接続されているので、第１共通電極７を一導電型半導体層３と電気的に接続することによって、別体で配線を形成することなく、第１共通電極を各発光部に接続することができる。したがって、発光ダイオードチップの製造工程を低減し、また製造に必要な余分な材料を低減して、生産性の向上および生産コストの削減が可能となる。 Further, a semiconductor film 21 made of a material for forming the one-conductivity-type semiconductor layer 3 and a semiconductor film 22 made of a material for forming the reverse-conductivity-type semiconductor layer 4 are sequentially formed on the semiconductor substrate 2 to form a part of the semiconductor film 22. The plurality of light-emitting portions 6 can be easily formed on the semiconductor substrate 2 by forming a plurality of reverse conductivity type semiconductor layers 4 separated from each other. Since the one-conductivity-type semiconductor layer 3 is connected in common in each light emitting section 6, a wiring is formed separately by electrically connecting the first common electrode 7 to the one-conductivity-type semiconductor layer 3. The first common electrode can be connected to each light emitting unit. Therefore, it is possible to improve the productivity and reduce the production cost by reducing the manufacturing process of the light emitting diode chip and reducing the extra material necessary for the manufacturing.
図６は、本発明の実施のさらに他の発光ダイオードチップ２０の構成を模式的に示す斜視図である。図７は、図６の切断面線Ｄ−Ｄから見た断面図である。なお図６では、図面が煩雑となるのを防止するために、一導電型半導体層３、絶縁層１１および保護層１２を省略して記載している。本実施の形態の発光ダイオードチップ２０は、図１〜図５に示す実施の形態の発光ダイオードチップ１とはモールド部の形状が異なるのみであり、他の構成は同様であるので、同様の部分には同様の参照符号を付して、その説明を省略する。 FIG. 6 is a perspective view schematically showing a configuration of still another light-emitting diode chip 20 according to the embodiment of the present invention. FIG. 7 is a cross-sectional view taken along the section line DD of FIG. In FIG. 6, in order to prevent the drawing from becoming complicated, the one-conductivity type semiconductor layer 3, the insulating layer 11, and the protective layer 12 are omitted. The light emitting diode chip 20 of the present embodiment is different from the light emitting diode chip 1 of the embodiment shown in FIGS. Are denoted by the same reference numerals, and the description thereof is omitted.
本実施の形態のモールド部９１は、複数の発光部６を一体的に覆って形成される。モールド部９１の厚み方向Ｚの大きさは、１００μｍ程度に選ばれる。モールド部９１は、モールド部８１と同様の材料から成る。モールド部９１は、各発光部６上で前記保護層１２に積層して設けられて、各発光部６を一体的にモールドする。モールド部９１は、外表面の一部に、厚み方向Ｚで発光部６に対向する領域の周囲に設けられて、発光部６からの光の少なくとも一部を厚み方向Ｚで発光部６が臨む領域に導く反射面９２を有する。モールド部９１は、半導体基板２から離れるにつれて厚み方向Ｚの断面が小さくなる角錐台形状に形成され、その遊端部９３が複数に分割されている。前記遊端部９３には、第１および第２方向Ｘ，Ｙに沿ってそれぞれ延びる溝９４が形成されており、各溝９４は、各発光部６の間領域に臨んで形成されている。言い換えればモールド部９１は、モールド部８１の基端部９７側を一体に形成した形状である。 The mold part 91 of the present embodiment is formed so as to integrally cover the plurality of light emitting parts 6. The size of the mold part 91 in the thickness direction Z is selected to be about 100 μm. The mold part 91 is made of the same material as the mold part 81. The mold part 91 is provided on each light emitting part 6 so as to be laminated on the protective layer 12 and integrally molds each light emitting part 6. The mold part 91 is provided on a part of the outer surface around a region facing the light emitting part 6 in the thickness direction Z, and the light emitting part 6 faces at least part of the light from the light emitting part 6 in the thickness direction Z. It has a reflective surface 92 that leads to the region. Mold part 91 is formed in a truncated pyramid shape in which the cross section of the thickness direction Z becomes smaller with distance from the semi-conductor substrate 2, the free end portion 93 is divided into a plurality. Grooves 94 extending along the first and second directions X and Y are formed in the free end portion 93, and each groove 94 is formed facing the region between the light emitting portions 6. In other words, the mold part 91 has a shape in which the base end part 97 side of the mold part 81 is integrally formed.
モールド部９１は、前述したモールド部８１と同様の材料から成る。またモールド部９１の外方に臨む側面９５と、前記溝９４に臨む側面９６とは、モールドする発光部６の側部を含み、厚み方向Ｚに延びる仮想円筒面から、第１および第２方向Ｘ，Ｙにそれぞれ予め定める範囲Ｌ３内に形成される。また前記側面９５が、厚み方向Ｚに平行な仮想一平面に対して成す角度は、０°以上４５°未満に選ばれる。モールド部９１の各側面９５，９６は、発光部６からの光の少なくとも一部を厚み方向Ｚで各発光部６が臨む領域に導く反射面として機能する。 The mold part 91 is made of the same material as the mold part 81 described above. Further, the side surface 95 facing the outside of the mold portion 91 and the side surface 96 facing the groove 94 include the side portions of the light emitting portion 6 to be molded, and extend from the virtual cylindrical surface extending in the thickness direction Z in the first and second directions. Each of X and Y is formed within a predetermined range L3. The angle formed by the side surface 95 with respect to a virtual plane parallel to the thickness direction Z is selected to be 0 ° or more and less than 45 °. The side surfaces 95 and 96 of the mold portion 91 function as a reflecting surface that guides at least part of the light from the light emitting portion 6 to a region where each light emitting portion 6 faces in the thickness direction Z.
また本実施の形態の発光ダイオードチップ２０は、前述した実施の形態の発光ダイオードチップ８０と同様の工程で製造することができ、第９工程におけるエッチングにおいて樹脂層７２のうちの除去する部分を調整すればよい。このような構成であっても、発光ダイオードチップ８０と同様の効果を達成することができる。また前記溝９２の深さは、モールド部９１の厚み方向Ｚの大きさの４０％程度に形成されるほうが望ましい。また各発光部６が一体的にモールドされることによって、モールド部９１の強度が低下してしまうことを抑制することができる。 Further, the light emitting diode chip 20 of the present embodiment can be manufactured in the same process as the light emitting diode chip 80 of the above-described embodiment, and the portion to be removed of the resin layer 72 is adjusted in the etching in the ninth process. do it. Even with such a configuration, the same effect as the light-emitting diode chip 80 can be achieved. The depth of the groove 92 is preferably about 40% of the size of the mold portion 91 in the thickness direction Z. Moreover, it can suppress that the intensity | strength of the mold part 91 falls because each light emission part 6 is integrally molded.
図８は、本発明の実施のさらに他の形態における発光ダイオードチップ３０の一部を示す平面図である。図８では、図面が煩雑となるのを防止するために、一導電型半導体層３、絶縁層１１、保護層１２、モールド部８１を省略して記載している。本実施の形態と図１〜図５に示す前述の実施の形態とでは、接続配線９の形状が異なるのみであり、他の構成は同様であるので、同様の部分には同様の参照符号を付して、その説明を省略する。 FIG. 8 is a plan view showing a part of a light-emitting diode chip 30 in still another embodiment of the present invention. In FIG. 8, in order to prevent the drawing from becoming complicated, the one-conductive semiconductor layer 3, the insulating layer 11, the protective layer 12, and the mold part 81 are omitted. In the present embodiment and the above-described embodiment shown in FIGS. 1 to 5, only the shape of the connection wiring 9 is different and the other configurations are the same. A description thereof will be omitted.
本実施の形態における接続配線９は、第２方向Ｙの長さが異なる第１部分３１と第２部分３２とが、第１方向Ｘに連なって形成されている。第１部分３１は、逆導電型半導体層４に積層して形成されており、第２部分３２は、各発光部６の第１方向Ｘの両端部と、発光部６の間の保護層１２とを一体的に覆って形成されている。すなわち第２部分３２は、発光部６の第１方向Ｘにおける側部を覆って形成されている。第２部分３２は、その一部が逆導電型半導体層４に厚み方向Ｚに重なる位置にも形成されている。第１部分３１の幅は、前述したＷ１に形成され、第１部分３２の幅は、発光部６ｂの第２方向Ｙの幅よりも大きくなるように形成されている。発光部６が設けられる部分、すなわち逆導電型半導体層４が設けられている部分は、逆導電型半導体層４が設けられていない部分と比較して突出しており、接続配線９はこのような凹凸部分に形成されることになる。接続配線９に第２部分３２を設けることによって、段差が形成されている部分において、接続配線９の接続の信頼性を向上させることができる。また第２部分３２は、発光部６の側方を覆うことになるので、この側方に向かう光を反射することができ、これによって発光部６から厚み方向Ｚに向かう光をより多く取り出せるようになる。また第２部分３２は、第１方向Ｘの両端部の発光部６の第１方向Ｘの外側の端部にもそれぞれ形成されていており、これによって第１方向Ｘの側方への光の拡散を抑制することができる。 In the connection wiring 9 in the present embodiment, a first portion 31 and a second portion 32 having different lengths in the second direction Y are formed continuously in the first direction X. The first portion 31 is formed by being stacked on the reverse conductivity type semiconductor layer 4, and the second portion 32 is the protective layer 12 between both ends of the light emitting portions 6 in the first direction X and the light emitting portions 6. And are integrally covered. That is, the second portion 32 is formed so as to cover the side portion in the first direction X of the light emitting unit 6. The second portion 32 is also formed at a position where a part of the second portion 32 overlaps the reverse conductivity type semiconductor layer 4 in the thickness direction Z. The width of the first portion 31 is formed at W1 described above, and the width of the first portion 32 is formed to be larger than the width of the light emitting unit 6b in the second direction Y. The portion where the light emitting portion 6 is provided, that is, the portion where the reverse conductivity type semiconductor layer 4 is provided protrudes as compared with the portion where the reverse conductivity type semiconductor layer 4 is not provided, and the connection wiring 9 is formed in such a manner. It will be formed in the uneven part. By providing the second portion 32 in the connection wiring 9, the connection reliability of the connection wiring 9 can be improved in the portion where the step is formed. Moreover, since the 2nd part 32 will cover the side of the light emission part 6, it can reflect the light which goes to this side, and can extract more light which goes to the thickness direction Z from the light emission part 6 by this. become. The second portions 32 are also formed at the outer ends of the light emitting portions 6 at both ends in the first direction X in the first direction X, respectively. Diffusion can be suppressed.
本実施の形態では、図３に示すように、各接続配線９は相互に離れて形成されているが、本発明の実施のさらに他の形態では、各接続配線９の第２部分３２は、相互に連なって形成されてもよい。具体的には、第２共通電極８以外の場所で各接続配線を電気的に接続する接続部を備えていてもよい。これによって複数の接続配線９が、第２共通電極８を介さなくても電気的に接続され、１つの接続配線９の一部が切断したとしても、接続部から電流を供給することができ、信頼性を向上させることができる。 In the present embodiment, as shown in FIG. 3, the connection wirings 9 are formed apart from each other. However, in still another embodiment of the present invention, the second portion 32 of each connection wiring 9 is They may be formed continuously with each other. Specifically, a connection portion that electrically connects each connection wiring at a place other than the second common electrode 8 may be provided. Thereby, the plurality of connection wirings 9 are electrically connected without going through the second common electrode 8, and even if a part of one connection wiring 9 is cut off, current can be supplied from the connection part, Reliability can be improved.
図９は、本発明の実施のさらに他の形態における発光ダイオードチップ４０の一部を示す平面図である。図９では、図面が煩雑となるのを防止するために、一導電型半導体層３、絶縁層１１、保護層１２モールド部８１を省略して記載している。本実施の形態と図１〜図５に示す前述の実施の形態とでは、接続配線９の形状が異なるのみであり、他の構成は同様であるので、同様の部分には同様の参照符号を付して、その説明を省略する。 FIG. 9 is a plan view showing a part of a light-emitting diode chip 40 according to still another embodiment of the present invention. In FIG. 9, in order to prevent the drawing from becoming complicated, the one-conductivity type semiconductor layer 3, the insulating layer 11, and the protective layer 12 mold part 81 are omitted. In the present embodiment and the above-described embodiment shown in FIGS. 1 to 5, only the shape of the connection wiring 9 is different and the other configurations are the same. A description thereof will be omitted.
本実施の形態における接続配線９は、第２共通電極８から第１方向Ｘに延びる２つの配線部分４１，４２を備える。配線部分４１，４２は、第２方向Ｙに間隔をあけて形成され、それぞれが各発光部６の逆導電型半導体層４の第２方向Ｙの端部に接続され、逆導電型半導体層４の第２方向Ｙの両端部間には積層されない。このように接続配線９を形成することによって、発光部６の中央部から強く放射される光を接続配線９によって遮ることなく、厚み方向Ｚに取り出すことができ、外部に取り出すことができる光量を増加させることができる。絶縁層１１には、逆導電型半導体層４に積層される部分で、かつ配線部分４１，４２が積層される部分に貫通孔４３がそれぞれ形成されている。各配線部分４１，４２は、発光部６の第２方向Ｙの端部をそれぞれ覆って形成され、逆導電型半導体層４の厚み方向Ｚだけでなく、発光部６の第２方向Ｙの側部を覆って形成される。これによって、段差が形成されている部分において、接続配線９の接続の信頼性を向上させることができる。また配線部分４１，４２は、発光部６の第２方向Ｙの側方を覆うことになるので、この側方に向かう光を反射することができ、これによって発光部６から厚み方向Ｚに向かう光をより多く取り出せるようになる。 The connection wiring 9 in the present embodiment includes two wiring portions 41 and 42 extending from the second common electrode 8 in the first direction X. The wiring portions 41 and 42 are formed at intervals in the second direction Y, and each is connected to an end portion in the second direction Y of the reverse conductivity type semiconductor layer 4 of each light emitting portion 6, and the reverse conductivity type semiconductor layer 4. Are not stacked between both ends in the second direction Y. By forming the connection wiring 9 in this way, light that is strongly radiated from the central portion of the light emitting unit 6 can be extracted in the thickness direction Z without being blocked by the connection wiring 9, and the amount of light that can be extracted to the outside. Can be increased. In the insulating layer 11, through holes 43 are formed in portions where the reverse conductive semiconductor layer 4 is stacked and where the wiring portions 41 and 42 are stacked. Each of the wiring portions 41 and 42 is formed so as to cover the end portion of the light emitting unit 6 in the second direction Y, and not only in the thickness direction Z of the reverse conductivity type semiconductor layer 4 but also in the second direction Y side of the light emitting unit 6. It is formed covering the part. Thereby, the connection reliability of the connection wiring 9 can be improved in the portion where the step is formed. Moreover, since the wiring parts 41 and 42 cover the side of the light emitting part 6 in the second direction Y, the light directed toward the side can be reflected, and thereby the light emitting part 6 goes in the thickness direction Z. More light can be extracted.
本実施の形態では、各接続配線９は相互に離れて形成されているが、本発明の実施のさらに他の形態では、各接続配線９の配線部分４１，４２は、第２方向Ｙで相互に隣接する接続配線９の配線部分４１，４２に連なって形成されてもよい。具体的には、第２共通電極８以外の場所で各接続配線を電気的に接続する接続部を備えていてもよい。これによって隣接する接続配線９の配線部分４１，４２が、第２共通電極８を介さなくても電気的に接続され、１つの接続配線９の一部が切断したとしても、接続部から電流を供給することができ、信頼性を向上させることができる。 In the present embodiment, the connection wirings 9 are formed apart from each other. However, in still another embodiment of the present invention, the wiring portions 41 and 42 of the connection wirings 9 are mutually in the second direction Y. May be formed continuously to the wiring portions 41 and 42 of the connection wiring 9 adjacent to the wiring line 41. Specifically, a connection portion that electrically connects each connection wiring at a place other than the second common electrode 8 may be provided. As a result, the wiring portions 41 and 42 of the adjacent connection wiring 9 are electrically connected without passing through the second common electrode 8, and even if a part of one connection wiring 9 is disconnected , a current is supplied from the connection portion. It can be supplied and the reliability can be improved.
図１０は、本発明の実施のさらに他の形態における発光ダイオードチップ５０の一部を示す平面図である。図１０では、図面が煩雑となるのを防止するために、一導電型半導体層３、絶縁層１１、保護層１２およびモールド部８１を省略して記載している。本実施の形態と図１〜図５に示す前述の実施の形態とでは、接続配線９の形状が異なるのみであり、図９に示す実施の形態の発光ダイオードチップ４０において連結部分５１を付加した構成であり、他の構成は同様であるので、同様の部分には同様の参照符号を付して、その説明を省略する。 FIG. 10 is a plan view showing a part of a light-emitting diode chip 50 according to still another embodiment of the present invention. In FIG. 10, in order to prevent the drawing from becoming complicated, the one-conductive semiconductor layer 3, the insulating layer 11, the protective layer 12, and the mold part 81 are omitted. The present embodiment and the above-described embodiment shown in FIGS. 1 to 5 differ only in the shape of the connection wiring 9, and a connecting portion 51 is added to the light-emitting diode chip 40 of the embodiment shown in FIG. Since other configurations are the same, the same reference numerals are given to the same parts, and the description thereof is omitted.
本実施の形態における接続配線９は、第２共通電極８から第１方向Ｘに延びる２つの配線部分４１，４２と、配線部分４１，４２を連結する連結部分５１とを含んで構成されている。連結部分５１は、各発光部６の第１方向Ｘの両端部と、発光部６の間の保護層１２とを一体的に覆って形成されている。すなわち連結部分５１は、発光部６の第１方向Ｘにおける側部を覆って形成されている。接続配線９に連結部分５１を設けることによって、段差が形成されている部分において、接続配線９の接続の信頼性を向上させることができる。また連結部分５１は、発光部６の第１方向Ｘの側方を覆うことになるので、この側方に向かう光を反射することができ、これによって前述の図８および図９に示す実施の形態と比較して、発光部６から厚み方向Ｚに向かう光をより多く取り出せるようになる。 The connection wiring 9 in the present embodiment includes two wiring portions 41 and 42 extending from the second common electrode 8 in the first direction X, and a connecting portion 51 that connects the wiring portions 41 and 42. . The connecting portion 51 is formed so as to integrally cover both end portions of each light emitting unit 6 in the first direction X and the protective layer 12 between the light emitting units 6. That is, the connecting portion 51 is formed so as to cover the side portion of the light emitting portion 6 in the first direction X. By providing the connection part 51 in the connection wiring 9, the connection reliability of the connection wiring 9 can be improved in the part where the step is formed. Moreover, since the connection part 51 will cover the side of the light emitting part 6 in the first direction X, it can reflect the light directed toward this side, thereby implementing the embodiment shown in FIGS. 8 and 9 described above. Compared with the form, more light from the light emitting portion 6 toward the thickness direction Z can be extracted.
本実施の形態では、各接続配線９は相互に離れて形成されているが、本発明の実施のさらに他の形態では、各接続配線９の配線部分４１，４２は、第２方向Ｙで相互に隣接する接続配線９の配線部分４１，４２に連なって形成されてもよい。具体的には、第２共通電極８以外の場所で各接続配線を電気的に接続する接続部を備えていてもよい。これによって複数の接続配線９が、第２共通電極８を介さなくても電気的に接続され、１つの接続配線９の一部が切断したとしても、接続部から電流を供給することができ、信頼性を向上させることができる。 In the present embodiment, the connection wirings 9 are formed apart from each other. However, in still another embodiment of the present invention, the wiring portions 41 and 42 of the connection wirings 9 are mutually in the second direction Y. May be formed continuously to the wiring portions 41 and 42 of the connection wiring 9 adjacent to the wiring line 41. Specifically, a connection portion that electrically connects each connection wiring at a place other than the second common electrode 8 may be provided. Thereby, the plurality of connection wirings 9 are electrically connected without going through the second common electrode 8, and even if a part of one connection wiring 9 is cut off, current can be supplied from the connection part, Reliability can be improved.
図１１は、本発明の実施のさらに他の形態における発光ダイオードチップ６０の一部を示す断面図である。なお図１１では、モールド部８１を省略して記載している。本実施の形態と図１〜図５に示す前述の実施の形態とでは、基本的に一導電型半導体層３の形状が異なり、他の構成は同様であるので、同様の部分には同様の参照符号を付して、その説明を省略する。本実施の形態では、一導電型半導体層３が半導体基板２上で、逆導電型半導体層４とともに島状に形成される。このような一導電型半導体層３は、前述した図４に示す実施の形態の第３工程において、半導体膜２２一部を除去するときに、半導体膜２１の一部を半導体基板２が露出するまで除去すればよい。また本実施の形態では、半導体基板２は、低抵抗を有する。このような半導体基板２は、前述の実施の形態に比べてドーピング濃度を多くすればよい。たとえば半導体基板２における不純物濃度は、１Ｅ＋１８ａｔｏｍｓ／ｃｃ〜１Ｅ＋２０ａｔｏｍｓ／ｃｃ程度に選ばれ、その抵抗値は、１Ｅ−３Ωｃｍ〜１Ｅ−４Ωｃｍ程度に選ばれている。 FIG. 11 is a cross-sectional view showing a part of a light-emitting diode chip 60 according to still another embodiment of the present invention. In FIG. 11, the mold part 81 is omitted. The present embodiment and the above-described embodiment shown in FIGS. 1 to 5 are basically different in the shape of the one-conductivity type semiconductor layer 3 and the other configurations are the same. Reference numerals are assigned and description thereof is omitted. In the present embodiment, the one conductivity type semiconductor layer 3 is formed in an island shape together with the reverse conductivity type semiconductor layer 4 on the semiconductor substrate 2. In such a one-conductivity type semiconductor layer 3, the semiconductor substrate 2 is partially exposed when the semiconductor film 22 is partially removed in the third step of the embodiment shown in FIG. 4 described above. Can be removed. In the present embodiment, the semiconductor substrate 2 has a low resistance. Such a semiconductor substrate 2 only needs to have a higher doping concentration than the above-described embodiment. For example, the impurity concentration in the semiconductor substrate 2 is selected to be about 1E + 18 atoms / cc to 1E + 20 atoms / cc, and the resistance value is selected to be about 1E-3 Ωcm to 1E-4 Ωcm.
このように各発光部６に含まれる一導電型半導体層３が相互に離れて形成されているので、一導電型半導体層３が形成されていない領域では、第１共通電極７および絶縁層１１は、半導体基板２の主面２ａ上に形成される。第１共通電極７は半導体基板２を介して各一導電型半導体層３と電気的に接続されることになる。本実施の形態では、一導電型半導体層３と逆導電型半導体層４とＧａＡｓによって形成し、半導体基板をＳｉによって形成すると、エッチングによって形成するときに、前述の第３工程において、ＧａＡｓのみを選択的にエッチングするエッチング液を用いて半導体基板２が露出するまでエッチングを行えればよいので、エッチング量を細かく制御しなくてもよくなるという利点がある。また本実施の形態は、前述した各実施の形態のいずれの発光ダイオードチップにも適用することができる。
Thus, since the one conductivity type semiconductor layer 3 included in each light emitting part 6 is formed away from each other, the first common electrode 7 and the insulating layer 11 are formed in a region where the one conductivity type semiconductor layer 3 is not formed. Is formed on the main surface 2 a of the semiconductor substrate 2. The first common electrode 7 is electrically connected to each one conductivity type semiconductor layer 3 through the semiconductor substrate 2. In the present embodiment, when the one-conductivity-type semiconductor layer 3, the reverse-conductivity-type semiconductor layer 4 and GaAs are formed, and the semiconductor substrate is formed by Si, only GaAs is formed in the above-described third step when formed by etching. Since etching only needs to be performed until the semiconductor substrate 2 is exposed using an etching solution that selectively etches, there is an advantage that the etching amount need not be finely controlled. In addition, this embodiment can be applied to any of the light-emitting diode chips of the above-described embodiments.
前述した各実施の形態の発光ダイオードチップでは、発光部６を８個形成しているが、発光部６の数は８個に限らず複数個であればよく、発光部６が第１方向Ｘに複数並んで配列される構成であればよい。また本発明の実施のさらに他の形態では、前述した各実施の形態のいずれにおいてもモールド部８１，９１のいずれかを設ける構成とすることができ、これによってモールド部８１，９１が設けられる構成と同様の効果を達成することができる。 In the light emitting diode chip of each of the embodiments described above, eight light emitting portions 6 are formed. However, the number of light emitting portions 6 is not limited to eight, and a plurality of light emitting portions 6 may be used. Any configuration may be used as long as it is arranged side by side. In still another embodiment of the present invention, any of the above-described embodiments can be configured to provide any of the mold parts 81 and 91, thereby providing the mold parts 81 and 91. The same effect can be achieved.
図１２は、発光ダイオードチップ１を複数備える発光装置１００の斜視図である。発光装置１００は、基板１０１上の一表面１０１ａにダイボンドによって複数の発光ダイオードチップ１を実装して構成される。各発光ダイオードチップ１は、第１および第２方向Ｘ，Ｙに所定の間隔をあけて配列される。本実施の形態では、４つの発光ダイオードチップ１が基板１０１上に設けられている。基板１０１は、たとえばＳｉから成り、ヒートシンクとして機能する。また各発光ダイオードチップ１は、図示しないボンディングワイヤによって、直列または並列となるように接続される。並列に接続する場合には、第２方向Ｙに隣接する発光ダイオードチップ１の第１共通電極７を相互に接続し、並列に接続する場合には、第１方向Ｘに隣接する発光ダイオードチップ１の第１共通電極７を相互に接続すればよい。第１および第２共通電極７，８は、前記ボンディングワイヤを介して、実装基板に形成される接続部にそれぞれ電気的に接続される。 FIG. 12 is a perspective view of a light emitting device 100 including a plurality of light emitting diode chips 1. The light emitting device 100 is configured by mounting a plurality of light emitting diode chips 1 on one surface 101a on a substrate 101 by die bonding. Each light emitting diode chip 1 is arranged at a predetermined interval in the first and second directions X and Y. In the present embodiment, four light emitting diode chips 1 are provided on the substrate 101. The substrate 101 is made of Si, for example, and functions as a heat sink. Each light emitting diode chip 1 is connected in series or in parallel by a bonding wire (not shown). When connected in parallel, the first common electrodes 7 of the light emitting diode chips 1 adjacent in the second direction Y are connected to each other, and when connected in parallel, the light emitting diode chips 1 adjacent in the first direction X. The first common electrodes 7 may be connected to each other. The first and second common electrodes 7 and 8 are electrically connected to connection portions formed on the mounting substrate through the bonding wires, respectively.
本実施の形態では、発光装置１００は、前述した発光ダイオードチップ１を基板１０１に実装しているが、基板１０１に実装される発光ダイオードチップは、発光ダイオードチップ１に限らず、前述のいずれの実施の形態の発光ダイオードチップであってもよい。 In the present embodiment, the light-emitting device 100 has the above-described light-emitting diode chip 1 mounted on the substrate 101, but the light-emitting diode chip mounted on the substrate 101 is not limited to the light-emitting diode chip 1, The light-emitting diode chip of the embodiment may be used.
以下に実施例と比較例とについて説明する。
（実施例）
前述した実施の形態の発光ダイオードチップ１と同様の構成を有し、発光部６を４個有する発光ダイオードチップ１ａ（実施例１）と、発光部６を１２個有する発光ダイオードチップ１ｂ（実施例２）を形成した。図１３および図１４は、それぞれ実施例における発光ダイオードチップ１ａ，１ｂの平面図である。発光ダイオードチップ１ａ，１ｂは、発光部６の数と発光部６の大きさが異なるのみであって、その他の構成は同様である。半導体基板２をｎ型のＳｉによって形成し、その第１方向Ｘの大きさを６００μｍとし、第２方向Ｙの大きさを３００μｍとし、厚み方向Ｚの大きさを１００μｍとした。一導電型半導体層３は、ｎ型のＧａＡｓによって形成し、逆導電型半導体層４は、ｐ型のＧａＡｓによって形成した。接合部分５の接合面１５の大きさは、発光ダイオードチップ１ａでは、一辺が１００μｍの正方形となるように形成し、発光ダイオードチップ１ｂでは、一辺が６０μｍの正方形となるように形成したまた接続配線９の第２方向Ｙの幅Ｗ１は、５μｍとなるように形成した。また第１方向Ｘに隣接する逆導電型半導体層４の間隔Ｔ１と、第２方向Ｙに隣接する逆導電型半導体層４の間隔Ｔ２とは、発光ダイオードチップ８０ａでは、２０μｍとなるように形成し、発光ダイオードチップ８０ｂでは、２０μｍとなるように形成した。
Examples and comparative examples will be described below.
(Example)
The light emitting diode chip 1a (Example 1) having the same configuration as the light emitting diode chip 1 of the above-described embodiment and having four light emitting parts 6 and the light emitting diode chip 1b having 12 light emitting parts 6 (Examples) 2) was formed. FIGS. 13 and 14 are plan views of the light-emitting diode chips 1a and 1b, respectively, in the example. The light emitting diode chips 1a and 1b differ only in the number of light emitting units 6 and the size of the light emitting units 6, and the other configurations are the same. The semiconductor substrate 2 was formed of n-type Si, the size in the first direction X was 600 μm, the size in the second direction Y was 300 μm, and the size in the thickness direction Z was 100 μm. The one conductivity type semiconductor layer 3 was formed of n-type GaAs, and the reverse conductivity type semiconductor layer 4 was formed of p-type GaAs. In the light emitting diode chip 1a, the size of the bonding surface 15 of the bonding portion 5 is formed to be a square with a side of 100 μm, and the light emitting diode chip 1b is formed to have a side with a side of 60 μm. 9 was formed to have a width W1 in the second direction Y of 5 μm. In the light emitting diode chip 80a, the interval T1 between the opposite conductivity type semiconductor layers 4 adjacent in the first direction X and the interval T2 between the opposite conductivity type semiconductor layers 4 adjacent in the second direction Y are formed to be 20 μm. The light emitting diode chip 80b was formed to have a thickness of 20 μm.
またモールド部８１は、第１方向Ｘが４００μｍとなり、第２方向Ｙが３００μｍとなり、厚み方向Ｚが１００μｍとなるように形成した。 The mold part 81 was formed such that the first direction X was 400 μm, the second direction Y was 300 μm, and the thickness direction Z was 100 μm.
（比較例）
また比較例として、発光素子を１つだけ備える従来の技術の発光ダイオードチップ１１０を形成した。図１５は、発光ダイオードチップ１１０の平面図である。発光ダイオードチップ１１０では、小型基板１１１にＬＥＤ素子１１２をダイボンドして、ＬＥＤ素子の表面と、小型基板１１１に形成される接続部とをボンディングワイヤ１１３によって接続した。小型基板１１１の平面視における寸法は、１０００μｍ×６００μｍとした。ＬＥＤ素子１１２を構成する半導体層の層厚および物性は、発光部６に含まれる一導電型半導体層と逆導電型半導体層との層厚および物性と等しくなるように形成されている。またＬＥＤ素子１１２は、直方体形状に形成され、厚み方向に垂直な方向における寸法は、一辺が１００μｍの正方形となるように形成した。ボンディングワイヤ１１３は、１０μｍのものを用い、ＬＥＤ素子１１２との接触部分の直径が８０μｍ程度となるように形成した。また小型基板１１１は、比較例のモールド部と同様の物性の樹脂によって、小型基板１１１の一表面の全面を覆って、外径が直方体形状となるようにモールドした。
(Comparative example)
As a comparative example, a conventional light emitting diode chip 110 having only one light emitting element was formed. FIG. 15 is a plan view of the light emitting diode chip 110. In the light emitting diode chip 110, the LED element 112 is die-bonded to the small substrate 111, and the surface of the LED element and the connection portion formed on the small substrate 111 are connected by the bonding wire 113. The size of the small substrate 111 in plan view was 1000 μm × 600 μm. The layer thickness and physical properties of the semiconductor layer constituting the LED element 112 are formed to be equal to the layer thickness and physical properties of the one conductive type semiconductor layer and the reverse conductive type semiconductor layer included in the light emitting unit 6. The LED element 112 was formed in a rectangular parallelepiped shape, and the dimension in the direction perpendicular to the thickness direction was formed to be a square having a side of 100 μm. A bonding wire 113 having a thickness of 10 μm was used so that the diameter of the contact portion with the LED element 112 was about 80 μm. The small substrate 111 was molded such that the outer diameter of the small substrate 111 was a rectangular parallelepiped by covering the entire surface of one surface of the small substrate 111 with a resin having the same physical properties as the mold part of the comparative example.
図１６は、実施例１および２の発光ダイオードチップ１ａ，１ｂと、比較例の発光ダイオードチップ１１０とにおける、電流電圧特性を示すグラフである。図１６のグラフの横軸は電圧（単位：Ｖ）を表し、グラフの縦軸は電流（単位：ｍＡ）を表す。図１６を見ると分かるように、本実施例の発光ダイオードチップ１ａ，１ｂでは、比較例の発光ダイオードチップ１１０と比較して、定電圧で大電流を流すことができる。したがって、駆動電流を増加させるときに駆動電圧の増加が抑制されることが判る。 FIG. 16 is a graph showing current-voltage characteristics of the light-emitting diode chips 1a and 1b of Examples 1 and 2 and the light-emitting diode chip 110 of the comparative example. The horizontal axis of the graph in FIG. 16 represents voltage (unit: V), and the vertical axis of the graph represents current (unit: mA). As can be seen from FIG. 16, in the light emitting diode chips 1a and 1b of the present embodiment, a large current can be passed at a constant voltage as compared with the light emitting diode chip 110 of the comparative example. Therefore, it can be seen that an increase in drive voltage is suppressed when the drive current is increased.
図１７は、実施例１および２の発光ダイオードチップ１ａ，１ｂと、比較例の発光ダイオードチップ１１０とにおける、駆動電流と発光する光の波長との関係を示すグラフである。図１７のグラフの横軸は駆動電流（単位：ｍＡ）を表し、グラフの縦軸は波長（単位：ｎｍ）を表す。図１７を見ると判るように、本実施例の発光ダイオードチップ１ａ，１ｂでは、比較例の発光ダイオードチップ１１０と比較して、駆動電流を増加したときの波長の変化が小さい。したがって、駆動電流の増減に対して、安定した波長の光を放射させることができ、本実施例の発光ダイオードチップ１ａ，１ｂは、光源として信頼性が高いことが判る。 FIG. 17 is a graph showing the relationship between the drive current and the wavelength of emitted light in the light-emitting diode chips 1a and 1b of Examples 1 and 2 and the light-emitting diode chip 110 of the comparative example. The horizontal axis of the graph in FIG. 17 represents drive current (unit: mA), and the vertical axis of the graph represents wavelength (unit: nm). As can be seen from FIG. 17, in the light-emitting diode chips 1a and 1b of this example, the change in wavelength when the drive current is increased is smaller than that of the light-emitting diode chip 110 of the comparative example. Therefore, it can be seen that light having a stable wavelength can be emitted as the drive current increases or decreases, and that the light-emitting diode chips 1a and 1b of this embodiment are highly reliable as light sources.
１，２０，３０，４０，５０，６０ 発光ダイオードチップ
２ 半導体基板
３ 一導電型半導体層
４ 逆導電型半導体層
５ 接合部分
６ 発光部
７ 第１共通電極
８ 第２共通電極
９ 接続配線
３１ 第１部分
３２ 第２部分
４１ 配線部分
５１ 連結部分
８１，９１ モールド部
８２，９２ 反射面
８３，９５ 側面
１００ 発光装置
1, 20, 30, 40, 50, 60 Light-emitting diode chip 2 Semiconductor substrate 3 One-conductivity-type semiconductor layer 4 Reverse-conductivity-type semiconductor layer 5 Junction portion 6 Light-emitting portion 7 First common electrode 8 Second common electrode 9 Connection wiring 31 First 1 part 32 2nd part 41 wiring part 51 connecting part 81, 91 mold part 82, 92 reflecting surface 83, 95 side surface 100 light emitting device
Claims (12)
該半導体基板上に形成される一導電型半導体層と該一導電型半導体層に積層される逆導電型半導体層との接合部分をそれぞれが含み、前記接合部分が離れて設けられる複数の発光部と、
透光性を有する樹脂によって形成され、各発光部をモールドするモールド部であって、半導体基板から離れるにつれて厚み方向の断面が小さくなる角錐台形状に形成されるモールド部とを含み、
前記モールド部は側面の一部に反射面を有し、該反射面は、前記半導体基板の厚み方向で前記各発光部に対向する領域の周囲に設けられて、前記発光部からの光の少なくとも一部を前記厚み方向で各発光部が臨む領域に導くことを特徴とする発光ダイオードチップ。 A semiconductor substrate;
A plurality of light emitting portions each including a junction portion between one conductivity type semiconductor layer formed on the semiconductor substrate and a reverse conductivity type semiconductor layer stacked on the one conductivity type semiconductor layer, the junction portions being provided apart from each other When,
A mold part that is formed of a light-transmitting resin and molds each light-emitting part, and includes a mold part that is formed in a truncated pyramid shape with a cross-section in the thickness direction that decreases with distance from the semiconductor substrate;
The mold part has a reflecting surface on a part of a side surface, and the reflecting surface is provided around a region facing each light emitting part in the thickness direction of the semiconductor substrate, and at least of light from the light emitting part emitting diode chip, wherein the conductive wolfberry part in a region facing the light-emitting portions in the thickness direction.
前記第１共通電極は、前記一導電型半導体層に積層して形成されることを特徴とする請求項６または請求項７に記載の発光ダイオードチップ。 The one-conductivity-type semiconductor layers of the light emitting units are formed to be connected to each other,
The light emitting diode chip according to claim 6, wherein the first common electrode is formed by being stacked on the one-conductivity-type semiconductor layer.
前記列の方向に並ぶ複数の発光部に含まれる前記逆導電型半導体層は、前記列の方向に沿って延びる接続配線によって、前記第２共通電極と電気的に接続されることを特徴とする請求項７または請求項８に記載の発光ダイオードチップ。 The light emitting units are arranged in a plurality of rows,
The reverse conductivity type semiconductor layers included in the plurality of light emitting units arranged in the column direction are electrically connected to the second common electrode by connection wirings extending along the column direction. The light-emitting diode chip according to claim 7 or 8.
前記半導体基板の各発光部に積層して、透光性を有する樹脂層を形成する工程と、
前記半導体基板の厚み方向で前記各発光部に対向する領域の周囲に設けられて、前記発光部からの光の少なくとも一部を前記厚み方向で前記各発光部が臨む領域に導く反射面を、前記樹脂層のうちの一部を除去することによって、外表面の一部に形成する工程と、を含むことを特徴とする発光ダイオードチップの製造方法。 A semiconductor substrate is prepared which includes a junction portion of a one-conductivity-type semiconductor layer and a reverse-conductivity-type semiconductor layer stacked on the one-conductivity-type semiconductor layer. And a process of
Laminating each light emitting part of the semiconductor substrate to form a resin layer having translucency;
Provided around the region facing the respective light emitting portions in a thickness direction before Symbol semiconductor substrate, a reflective surface for guiding a region facing said light-emitting portions at least partially in the thickness direction of the light from the light emitting portion And a step of forming a part of the outer surface by removing a part of the resin layer .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008082243A JP5148337B2 (en) | 2008-03-26 | 2008-03-26 | Light emitting diode chip and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008082243A JP5148337B2 (en) | 2008-03-26 | 2008-03-26 | Light emitting diode chip and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009238964A JP2009238964A (en) | 2009-10-15 |
| JP5148337B2 true JP5148337B2 (en) | 2013-02-20 |
Family
ID=41252576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008082243A Expired - Fee Related JP5148337B2 (en) | 2008-03-26 | 2008-03-26 | Light emitting diode chip and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5148337B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9105813B1 (en) * | 2014-05-30 | 2015-08-11 | Mikro Mesa Technology Co., Ltd. | Micro-light-emitting diode |
| KR102305180B1 (en) * | 2017-04-25 | 2021-09-28 | 주식회사 루멘스 | Micro led display apparatus and method for fabricating the same |
| KR102399464B1 (en) * | 2017-06-27 | 2022-05-19 | 주식회사 루멘스 | LED panel |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0628725Y2 (en) * | 1986-11-13 | 1994-08-03 | スタンレー電気株式会社 | Lens for LED lamp |
| JP2001177150A (en) * | 1999-12-17 | 2001-06-29 | Hitachi Cable Ltd | Light emitting diode array |
| JP2002026386A (en) * | 2000-07-10 | 2002-01-25 | Toyoda Gosei Co Ltd | Iii nitride compound semiconductor light emitting element |
| JP2002049326A (en) * | 2000-08-02 | 2002-02-15 | Fuji Photo Film Co Ltd | Plane light source and display element using the same |
| JP4100155B2 (en) * | 2002-12-05 | 2008-06-11 | オムロン株式会社 | Luminescent light source, luminescent light source array, and apparatus using the luminescent light source |
| KR20060131534A (en) * | 2005-06-16 | 2006-12-20 | 삼성전기주식회사 | Semiconductor emitting device with approved and manufacturing method for the same |
-
2008
- 2008-03-26 JP JP2008082243A patent/JP5148337B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009238964A (en) | 2009-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5148336B2 (en) | Light emitting diode chip and manufacturing method thereof | |
| US8344412B2 (en) | Chip level package of light-emitting diode | |
| US10297719B2 (en) | Micro-light emitting diode (micro-LED) device | |
| US8598617B2 (en) | Methods of fabricating light emitting diode packages | |
| JP5973693B2 (en) | Light emitting device and light emitting device package | |
| JP6074317B2 (en) | Semiconductor light emitting device and light source unit | |
| KR101154709B1 (en) | Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system | |
| KR20120031342A (en) | Wafer-level light emitting diode package and method of fabricating the same | |
| KR101916131B1 (en) | Light emitting device, method for fabricating the same and lighting system | |
| KR101660020B1 (en) | Wafer-level light emitting diode package and method of fabricating the same | |
| JP5276680B2 (en) | Light emitting device package, lighting system | |
| WO2023071910A1 (en) | Micro-led chip structure and manufacturing method therefor | |
| JP5010203B2 (en) | Light emitting device | |
| KR20010088929A (en) | AlGaInN LED device and their fabrication method | |
| JP7112596B2 (en) | semiconductor light emitting device | |
| JP2012009619A (en) | Light-emitting element and semiconductor wafer | |
| US6809345B2 (en) | Semiconductor light emitting element and semiconductor light emitting device | |
| JP5148337B2 (en) | Light emitting diode chip and manufacturing method thereof | |
| KR20110129620A (en) | Light emitting device, method for fabricating the light emitting device and light emitting device package | |
| KR102237144B1 (en) | Light emitting device and light emitting device package | |
| JP6188919B2 (en) | Optoelectronic semiconductor chip and optoelectronic semiconductor component | |
| KR20120031472A (en) | Wafer-level light emitting diode package and method of fabricating the same | |
| JP2017055045A (en) | Semiconductor light emitting device | |
| JP2017054902A (en) | Semiconductor light emitting device | |
| KR20090033971A (en) | Light emitting diode package and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120903 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120918 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121024 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121128 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5148337 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |