JP5147428B2

JP5147428B2 - チャージポンプ回路

Info

Publication number: JP5147428B2
Application number: JP2008016488A
Authority: JP
Inventors: 恒次堤; 憲治末松; 昌彦小牧; 寛池松
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2008-01-28
Filing date: 2008-01-28
Publication date: 2013-02-20
Anticipated expiration: 2028-01-28
Also published as: JP2009176225A

Description

この発明は、駆動用の基準電流に応じた電流の出力又は引き込みを行うカレントミラー回路を搭載しているチャージポンプ回路に関するものである。

従来より、電流吐き出し型のカレントミラー回路と、電流引き込み型のカレントミラー回路とから構成されているチャージポンプ回路は提案されている（例えば、特許文献１を参照）。
図８は従来のチャージポンプ回路を示す構成図であり、カレントミラー回路ＣＭＰは電流吐き出し型のカレントミラー回路、カレントミラー回路ＣＭＮは電流引き込み型のカレントミラー回路である。

カレントミラー回路ＣＭＰは、駆動用の基準電流を供給する基準電流源ＩＳＰと、ドレイン端子が基準電流源ＩＳＰと接続されているトランジスタＭＰ１と、ベース端子がトランジスタＭＰ１のベース端子が接続されることにより、トランジスタＭＰ１とカレントミラー接続されており、基準電流源ＩＳＰから供給される基準電流に応じた電流を出力するトランジスタＭＰ２とから構成されている。

一方、カレントミラー回路ＣＭＮは、駆動用の基準電流を供給する基準電流源ＩＳＮと、ドレイン端子が基準電流源ＩＳＮと接続されているトランジスタＭＮ１と、ベース端子がトランジスタＭＮ１のベース端子が接続されることにより、トランジスタＭＮ１とカレントミラー接続されており、基準電流源ＩＳＮから供給される基準電流に応じた電流の引き込みを行うトランジスタＭＮ２とから構成されている。

チャージポンプ回路は、ＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）中の１回路ブロックとして使われることが多く、前段の位相周波数比較器から出力されるＵＰ信号，ＤＮ信号に応じてスイッチＳＷ１，ＳＷ２が制御されて、電流の出力動作や引き込み動作を行う。
具体的には、ＵＰ信号の信号レベルがＨレベルとなり、スイッチＳＷ１がＯＮ（閉状態）になると、カレントミラー回路ＣＭＰから基準電流に応じた電流が出力される。
また、ＵＮ信号の信号レベルがＨレベルとなり、スイッチＳＷ２がＯＮ（閉状態）になると、カレントミラー回路ＣＭＮにより基準電流に応じた電流が引き込まれる。
なお、ＵＰ信号とＵＮ信号の双方の信号レベルがＨレベルとなって、スイッチＳＷ１，ＳＷ２がＯＮ（閉状態）になると、電流の出力動作と引き込み動作により、電流がキャンセルされて、外部には電流が出力されない。

ここで、ＰＬＬにおける重要な特性の一つとして、出力信号の位相雑音が挙げられる。
ＰＬＬの位相雑音は、例えば、ＶＣＯの特性など、様々な要因で決まるが、雑音劣化の一要因として、チャージポンプ回路の出力雑音の影響が挙げられる。
つまり、チャージポンプ回路の出力電流に雑音が重畳していると、ＶＣＯの発振周波数を制御する電圧の雑音特性が悪くなり、ＰＬＬの出力信号の位相雑音が劣化する。
このため、ＰＬＬの低位相雑音化を実現するには、チャージポンプ回路の出力電流の雑音を下げることが重要である。

特開平６−８５６６４号公報（段落番号［００１７］、図１）

従来のチャージポンプ回路は以上のように構成されているので、出力電流の雑音が、基準電流源ＩＳＰ，ＩＳＮに加わっている雑音と、カレントミラーを構成するトランジスタＭＰ１，ＭＰ２，ＭＮ１，ＭＮ２で発生する雑音の総和で決定され、ＭＯＳトランジスタを用いてトランジスタＭＰ１，ＭＰ２，ＭＮ１，ＭＮ２を構成する場合、フリッカ雑音が特に大きくなる。フリッカ雑音はＭＯＳトランジスタのゲートサイズで決まり、ゲートサイズを大きくすれば、フリッカ雑音を小さくすることができるが、回路サイズが大きくなってしまうなどの課題があった。

この発明は上記のような課題を解決するためになされたもので、回路サイズを大きくすることなく、雑音を小さくすることができるチャージポンプ回路を得ることを目的とする。

この発明に係るチャージポンプ回路は、第１及び第２のカレントミラー回路における第１のトランジスタと第２のトランジスタの間にスイッチを挿入し、第２のトランジスタにより入出力端子から電流が出力される期間中又は電流が引き込まれる期間中、そのスイッチが開状態に制御されるようにしたものである。

この発明によれば、第１及び第２のカレントミラー回路における第１のトランジスタと第２のトランジスタの間にスイッチを挿入し、第２のトランジスタにより入出力端子から電流が出力される期間中又は電流が引き込まれる期間中、そのスイッチが開状態に制御されるように構成したので、回路サイズを大きくすることなく、雑音を小さくすることができる効果がある。

実施の形態１．
図１はこの発明の実施の形態１によるチャージポンプ回路を示す構成図であり、図において、カレントミラー回路１は電流吐き出し型のカレントミラー回路であり、カレントミラー回路２は電流引き込み型のカレントミラー回路である。
また、カレントミラー回路１はスイッチ３を介して入出力端子５と接続されており、カレントミラー回路２はスイッチ４を介して入出力端子５と接続されている。
スイッチ３は例えば前段の位相周波数比較器から出力されるＵＰ信号の信号レベルがＨレベルとなるとＯＮ（閉状態）になり、ＵＰ信号の信号レベルがＬレベルとなるとＯＦＦ（開状態）になる。
スイッチ４は例えば前段の位相周波数比較器から出力されるＤＮ信号の信号レベルがＨレベルとなるとＯＮ（閉状態）になり、ＤＮ信号の信号レベルがＬレベルとなるとＯＦＦ（開状態）になる。
なお、スイッチ３，４からスイッチング手段が構成されている。

カレントミラー回路１の基準電流源１１は制御信号ＣＳＰの信号レベルがＨレベルになると、駆動用の基準電流を供給し、制御信号ＣＳＰの信号レベルがＬレベルになると、基準電流の供給を停止する。
ここでは、基準電流源１１が制御信号ＣＳＰにしたがって基準電流の供給を制御するものについて示したが、基準電流源１１とトランジスタ１２の間にスイッチを挿入し、制御信号ＣＳＰにしたがって当該スイッチの開閉を制御するようにしてもよい。
カレントミラー回路１のトランジスタ１２はドレイン端子が基準電流源１１と接続され、ソース端子が電圧源ＶＤＤと接続されている。なお、トランジスタ１２は第１のトランジスタを構成している。

カレントミラー回路１のトランジスタ１３はベース端子がトランジスタ１２のベース端子と接続され、ソース端子が電圧源ＶＤＤと接続されることにより、トランジスタ１２とカレントミラー接続されており、基準電流源１１から供給される基準電流に応じた電流をドレイン端子から出力する。なお、トランジスタ１３は第２のトランジスタを構成している。
カレントミラー回路１のスイッチ１４はトランジスタ１２とトランジスタ１３におけるベース端子間に挿入され、スイッチ３がＯＮ（閉状態）に制御される期間中、ＯＦＦ（開状態）に制御される。

カレントミラー回路２の基準電流源２１は制御信号ＣＳＮの信号レベルがＨレベルになると、駆動用の基準電流を供給し、制御信号ＣＳＮの信号レベルがＬレベルになると、基準電流の供給を停止する。
ここでは、基準電流源２１が制御信号ＣＳＮにしたがって基準電流の供給を制御するものについて示したが、基準電流源２１とトランジスタ２２の間にスイッチを挿入し、制御信号ＣＳＮにしたがって当該スイッチの開閉を制御するようにしてもよい。
カレントミラー回路２のトランジスタ２２はドレイン端子が基準電流源２１と接続され、ソース端子がグランドと接続されている。なお、トランジスタ２２は第１のトランジスタを構成している。

カレントミラー回路２のトランジスタ２３はベース端子がトランジスタ２２のベース端子と接続され、ソース端子がグランドと接続されることにより、トランジスタ２２とカレントミラー接続されており、基準電流源２１から供給される基準電流に応じた電流の引き込みを行う。なお、トランジスタ２３は第２のトランジスタを構成している。
カレントミラー回路２のスイッチ２４はトランジスタ２２とトランジスタ２３におけるベース端子間に挿入され、スイッチ４がＯＮ（閉状態）に制御される期間中、ＯＦＦ（開状態）に制御される。

次に動作について説明する。
仮に、制御信号ＣＳＰ，ＣＳＮの信号レベルが常にＨレベルであるとすると、基準電流源１１，２１から常に基準電流が供給され、スイッチ１４，２４が常にＯＮ（閉状態）になり、図８の従来のチャージポンプ回路と同等の回路になる。
図２は制御信号ＣＳＰ，ＣＳＮの信号レベルが常にＨレベルである場合の定常動作時のＵＰ信号及びＵＮ信号の波形を示す説明図である。

ＵＰ信号とＤＮ信号は、図２に示すように、チャージポンプ回路の動作周波数ｆ₀で信号レベルの変化（Ｈレベル／Ｌレベル）を繰り返しており、ＵＰ信号の信号レベルがＨレベルであるとき、スイッチ３がＯＮ（閉状態）になり、カレントミラー回路１から出力される電流がスイッチ３を通過して、入出力端子５から出力される。
また、ＤＮ信号の信号レベルがＨレベルであるとき、スイッチ４がＯＮ（閉状態）になり、カレントミラー回路２により入出力端子５から引き込まれる電流がスイッチ４を通過する。

このため、カレントミラー回路１から出力される電流と、カレントミラー回路２により引き込まれる電流がキャンセルされて、入出力端子５では、ほとんど電流の入出力がなくなる。
しかし、カレントミラー回路１，２から出力される雑音電流は無相関であるため、雑音電流についてはキャンセルされず、ＵＰ信号，ＤＮ信号のパルス幅で、入出力端子５から出力されることになる。
この際、チャージポンプ回路から出力される雑音としては、カレントミラー回路１，２から出力されている雑音電流が動作周波数ｆ₀でサンプリングされた値となる。
周波数領域で考えると、チャージポンプ回路の出力雑音電流のスペクトルを動作周波数ｆ₀で折り返し積分した形となる。

図３はこの発明の実施の形態１によるチャージポンプ回路における制御信号の波形例を示す説明図である。
ＵＰ信号とＤＮ信号は、図２の例と同様に、チャージポンプ回路の動作周波数ｆ₀で信号レベルの変化（Ｈレベル／Ｌレベル）を繰り返している。
一方、制御信号ＣＳＰ，ＣＳＮは、動作周波数ｆ₀より低い周波数ｆ₁で信号レベルが変化（Ｈレベル／Ｌレベル）し、ＵＰ信号，ＤＮ信号の信号レベルがＨレベルの期間は、信号レベルがＬレベルとなるようなデューティ比を持っている。
図３の例では、制御信号ＣＳＰ，ＣＳＮの周波数ｆ₁がｆ₀／２となっているが、動作周波数ｆ₀より小さければ、本発明の効果を得ることができる。
また、図３の例では、制御信号ＣＳＰ，ＣＳＮが単一周期の波形となっているが、例えば、周期がランダムであるなど、単一周期でない波形でもよい。

制御信号ＣＳＰ，ＣＳＮが、図３に示すように制御された場合、ＵＰ信号，ＤＮ信号の信号レベルがＨレベルになる期間中は、スイッチ１４，２４がＯＦＦ（開状態）になるため、カレントミラー回路１，２内のトランジスタ１３，２３のゲート端子が基準電流源１１，２１と非接続になる。
このとき、スイッチ１４，２４のＯＦＦ抵抗が十分に大きければ、ゲート−ソース間容量に電荷が蓄積されるため、トランジスタ１３，２３のゲート電位は一定に保たれ、スイッチ１４，２４がＯＮ（閉状態）のときと同様の電流をトランジスタ１３，２３から出力することができる。
また、トランジスタ１３，２３のゲート端子が基準電流源１１，２１と接続されていないため、出力される雑音電流には、基準電流側の雑音（基準電流源１１，２１、トランジスタ１２，２２の雑音）の影響が含まれないことになる。

以上の動作により、基準電流源１１，２１とトランジスタ１２，２２で発生する雑音電流成分は、チャージポンプ回路の出力端では、周波数ｆ₁でサンプリングされて出力されることになる。
例えば、図３に示すように、ｆ₁＝ｆ₀／２の場合、サンプリングで折り返される回数が２倍になるため、フリッカ雑音の影響が相対的に小さくなる。
ここで、図４は出力電流雑音のスペクトルイメージを示す説明図である。
フリッカ雑音の低減量は、周波数ｆ₁を小さくするほど大きくなるが、カレントミラー回路１，２内のスイッチ１４，２４によるリーク電流が存在するため、無限に大きくすることはできない。

以上で明らかなように、この実施の形態１によれば、カレントミラー回路１，２におけるトランジスタ１２，２２とトランジスタ１３，２３の間にスイッチ１４，２４を挿入し、トランジスタ１３，２３により入出力端子５から電流が出力される期間中又は入出力端子５から電流が引き込まれる期間中、そのスイッチ１４，２４がＯＦＦ（開状態）に制御されるように構成したので、トランジスタの回路サイズを大きくすることなく、入出力端子５から出力される雑音を小さくすることができる効果を奏する。

なお、この実施の形態１では、基準電流源１１，２１が制御信号ＣＳＰ，ＣＳＮにしたがって基準電流の供給を制御するものについて示したが、トランジスタ１３，２３の入力インピーダンスが、スイッチ１４，２４のオフ抵抗と比べて低い場合には、スイッチ１４，２４だけで、基準電流源側とのアイソレーションを取ることができるため、基準電流源１１，２１が制御信号ＣＳＰ，ＣＳＮにしたがって基準電流の供給を制御する必要はなく、常に、基準電流を供給している状態でもよい（図５を参照）。

実施の形態２．
図６はこの発明の実施の形態２によるチャージポンプ回路を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
カレントミラー回路１のコンデンサ１５はトランジスタ１３のゲート端子とスイッチ１４の間に並列に接続されている。
カレントミラー回路２のコンデンサ２５はトランジスタ２３のゲート端子とスイッチ２４の間に並列に接続されている。

この実施の形態２では、コンデンサ１５，２５を挿入していることにより、スイッチ１４，２４をＯＦＦ（開状態）にする時間が長くても、電流のリークによる電圧変動を小さくすることができる。
これにより、周波数ｆ₁を小さくして、さらに、フリッカ雑音の低減量を大きくすることができる効果を奏する。

なお、トランジスタ１３，２３の入力インピーダンスが、スイッチ１４，２４のオフ抵抗と比べて低い場合には、上述したように、スイッチ１４，２４だけで、基準電流源側とのアイソレーションを取ることができるので、基準電流源１１，２１が制御信号ＣＳＰ，ＣＳＮにしたがって基準電流の供給を制御しないようにしてもよいが、リーク電流によるトランジスタ１３，２３のゲート端子の電圧変動が大きくなる。
しかし、この実施の形態２では、コンデンサ１５，２５を挿入しているので、その電圧変動を補償することができる（図７を参照）。

実施の形態１，２では、ＭＯＳトランジスタを用いて、トランジスタ１２，１３，２２，２３を構成するものについて示したが、これに限るものではなく、他の構造の能動素子（例えば、バイポーラトランジスタ）を用いるようにしてもよい。
この場合も、同様の効果を奏することができる。

この発明の実施の形態１によるチャージポンプ回路を示す構成図である。制御信号ＣＳＰ，ＣＳＮの信号レベルが常にＨレベルである場合の定常動作時のＵＰ信号及びＵＮ信号の波形を示す説明図である。この発明の実施の形態１によるチャージポンプ回路における制御信号の波形例を示す説明図である。出力電流雑音のスペクトルイメージを示す説明図である。この発明の実施の形態１による他のチャージポンプ回路を示す構成図である。この発明の実施の形態２によるチャージポンプ回路を示す構成図である。この発明の実施の形態２による他のチャージポンプ回路を示す構成図である。従来のチャージポンプ回路を示す構成図である。

符号の説明

１カレントミラー回路、２カレントミラー回路、３，４スイッチ（スイッチング手段）、５入出力端子（出力端子、入力端子）、１１，２１基準電流源、１２，２２トランジスタ（第１のトランジスタ）、１３，２３トランジスタ（第２のトランジスタ）、１４，２４スイッチ、１５，２５コンデンサ。

Claims

駆動用の基準電流を供給する基準電流源、上記基準電流源と直列に接続されている第１のトランジスタ、上記第１のトランジスタとカレントミラー接続されており、上記基準電流源から供給される基準電流に応じた電流を出力する第２のトランジスタ、及び上記第１のトランジスタと上記第２のトランジスタの間に挿入され、上記第２のトランジスタにより入出力端子から電流が出力される期間中、開状態に制御されるスイッチからなる第１のカレントミラー回路と、駆動用の基準電流を供給する基準電流源、上記基準電流源と直列に接続されている第１のトランジスタ、上記第１のトランジスタとカレントミラー接続されており、上記基準電流源から供給される基準電流に応じた電流の引き込みを行う第２のトランジスタ、及び上記第１のトランジスタと上記第２のトランジスタの間に挿入され、上記第２のトランジスタにより上記入出力端子から電流が引き込まれる期間中、開状態に制御されるスイッチからなる第２のカレントミラー回路と、上記第１のカレントミラー回路又は上記第２のカレントミラー回路の少なくとも一方を上記入出力端子と接続するスイッチング手段とを備え、上記第１及び第２のカレントミラー回路を構成するスイッチが、上記スイッチング手段が開閉される周期より長い周期で開閉されることを特徴とするチャージポンプ回路。