JP5140917B2 - Charge amount evaluation element - Google Patents

Charge amount evaluation element Download PDF

Info

Publication number
JP5140917B2
JP5140917B2 JP2005307738A JP2005307738A JP5140917B2 JP 5140917 B2 JP5140917 B2 JP 5140917B2 JP 2005307738 A JP2005307738 A JP 2005307738A JP 2005307738 A JP2005307738 A JP 2005307738A JP 5140917 B2 JP5140917 B2 JP 5140917B2
Authority
JP
Japan
Prior art keywords
electrode pads
charge amount
substrate
fuse
evaluation element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005307738A
Other languages
Japanese (ja)
Other versions
JP2007114127A (en
Inventor
康浩 遠藤
和範 丸山
美隆 大嶋
伸一 若菜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005307738A priority Critical patent/JP5140917B2/en
Publication of JP2007114127A publication Critical patent/JP2007114127A/en
Application granted granted Critical
Publication of JP5140917B2 publication Critical patent/JP5140917B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、磁気ディスクの磁気ヘッド素子の製造過程において発生する、磁気ヘッド素子の損傷の原因である帯電の発生を検出するための帯電量評価素子の構造に関するものである。   The present invention relates to a structure of a charge amount evaluation element for detecting the occurrence of charging that is a cause of damage to a magnetic head element, which occurs in the process of manufacturing a magnetic head element of a magnetic disk.

磁気ヘッドの小型化、高密度化が進むにつれ、静電気や電気的ストレスによる損傷が多発するようになっている。磁気ディスクヘッドの製造工程では、静電気や電気的ストレスによって磁気ヘッド素子そのものが損傷を受ける。このことが磁気ヘッドの小型化に伴って歩留まり低下の主要因の一つとなっている。これを防止するために、組み立て工程では、帯電防止措置として帯電プレートモニターや表面電位計による評価が行われる。   As magnetic heads become smaller and higher in density, damage due to static electricity and electrical stress frequently occurs. In the manufacturing process of the magnetic disk head, the magnetic head element itself is damaged by static electricity or electrical stress. This is one of the main causes of yield reduction with the downsizing of the magnetic head. In order to prevent this, in the assembly process, evaluation by a charged plate monitor or a surface potential meter is performed as an antistatic measure.

磁気ディスクの磁気ヘッド素子は、基板上に導電膜や絶縁膜、MR膜を始めとする磁性膜などを積層した断面構造を持っている。   A magnetic head element of a magnetic disk has a cross-sectional structure in which a conductive film, an insulating film, a magnetic film such as an MR film, etc. are laminated on a substrate.

磁気ヘッド素子の製造工程では、各種の絶縁膜やシールド膜、磁性膜などを、スパッタ法などを用いて成膜する工程、フォトリソグラフィによるパターニング工程、イオンミリングやドライエッチングによるエッチング工程を何度も繰り返す。   In the manufacturing process of the magnetic head element, various insulating films, shield films, magnetic films, etc. are formed by sputtering, patterning process by photolithography, etching process by ion milling or dry etching many times. repeat.

これらの過程、例えばイオンミリングによるエッチング工程において、過剰な静電気が発生することにより導電性の電極部分にイオンや電子が流入し、素子を破壊する原因となっている。   In these processes, for example, an etching process by ion milling, excessive static electricity is generated, so that ions and electrons flow into the conductive electrode portion, causing damage to the element.

静電気の影響について同様に問題となっている半導体分野では、半導体集積回路のボンディングパッドに近接して導電材料のヒューズ部を設け、ボンディングパッドに静電気が印加されたときに誘導された電荷がヒューズ部を流れてヒューズが破損することによって、静電気の印加履歴を記録する方法が提案されている。
特開昭64−12565号公報 組み立て工程以前の、磁気ヘッド素子の製造工程(イオンエッチングプロセス)における損傷の問題については、プローブを用いたプロセス装置内の帯電量評価を行なう方法がある。
In the semiconductor field where the influence of static electricity is also a problem, a fuse portion made of a conductive material is provided close to the bonding pad of a semiconductor integrated circuit, and the charge induced when static electricity is applied to the bonding pad There has been proposed a method of recording an application history of static electricity by causing a fuse to break through the flow.
For the problem of damage in the manufacturing process (ion etching process) of the magnetic head element before the assembly process, there is a method of evaluating the charge amount in the process apparatus using a probe.

図10はこの方法の説明図であって、一般的なラングミュアプローブによるプロセス装置内の電流値を測定する手法である。チャンバ200内のプラズマに対し電位エネルギを与えたプローブ201を直接挿入し、電子202やイオン203の衝突による電流値からプラズマ中の電子やイオンの密度や温度の情報を得る。従って、この方法は、直接イオンによる過剰静電気の発生を検出するものではない。実際の損傷程度を検出・判定できるものではないので、有効な対策ではなかった。
ラングミュアプローブ http://www.kobelco.co.jp/p109/cvd/l2p.htm
FIG. 10 is an explanatory diagram of this method, and is a method of measuring a current value in a process apparatus using a general Langmuir probe. A probe 201 having potential energy applied to the plasma in the chamber 200 is directly inserted, and information on the density and temperature of electrons and ions in the plasma is obtained from the current value due to the collision of the electrons 202 and ions 203. Therefore, this method does not detect the generation of excess static electricity due to direct ions. Since it was not possible to detect and judge the actual degree of damage, it was not an effective measure.
Langmuir probe http://www.kobelco.co.jp/p109/cvd/l2p.htm

静電気の発生は特定の工程でのみ発生するものではなく、上記の対策では、磁気ヘッド素子の製造プロセス(洗浄工程などを含む)の過程全体にわたる帯電・損傷の評価ができないということや、正確な評価が不可能であるという問題があった。   The generation of static electricity does not occur only in a specific process. With the above measures, charging and damage cannot be evaluated over the entire process of the magnetic head element manufacturing process (including the cleaning process). There was a problem that evaluation was impossible.

磁気ヘッド素子の不良モードには、大別して、素子に過大電流が流れて焼損するモード(電流モード)と、上下シールドと素子間に電位差が生じその絶縁破壊によって素子が損傷するモード(電圧モード)の2つのモードがあることがわかっているが、従来の半導体製造装置用の評価素子では感度不足(電位差が5V以上を対象とする)であることや、磁気ヘッド素子に特有の不良モードを検出できない問題があった。特に、磁気ヘッド素子で問題となる不良は、5V以下の非常に小さな電位差で発生し、その検出が困難になっているのが現状である。   The magnetic head element failure mode can be broadly divided into a mode in which an excessive current flows through the element and burns out (current mode), and a mode in which a potential difference occurs between the upper and lower shields and the element and the element is damaged due to dielectric breakdown (voltage mode). However, the conventional evaluation element for semiconductor manufacturing equipment has insufficient sensitivity (for potential difference of 5V or more) and detects a defective mode peculiar to the magnetic head element. There was a problem that could not be done. In particular, defects that cause problems with magnetic head elements are caused by a very small potential difference of 5 V or less, and it is difficult to detect them.

従来の半導体分野で使われている方法は、構造上、検出感度が少なくとも電位差10V以上であり、磁気ディスクヘッド製造工程で問題となっている5V以下、特に1〜3V程度で発生する不良検出には適用できないことが分かっている。   The conventional method used in the semiconductor field has a detection sensitivity of at least a potential difference of 10 V or more due to its structure, and is used to detect defects occurring at 5 V or less, particularly about 1 to 3 V, which is a problem in the magnetic disk head manufacturing process. Is known to be inapplicable.

このように、5V以下の電気的ストレスを検出できる高感度で、かつ、プロセス装置内で発生する帯電量を直接検出できるか、磁気ヘッド素子が形成されるウエハが受ける損傷を直接的に検出することが可能な、帯電量評価手法が求められる。   In this way, it is possible to directly detect the amount of charge generated in the process apparatus with high sensitivity capable of detecting an electrical stress of 5 V or less, or directly detect damage to the wafer on which the magnetic head element is formed. There is a need for a charge amount evaluation technique that can be used.

本発明は、製造工程内の磁気ヘッド素子に損傷を与える静電気や電気的ストレスを検出することを目的とする。   An object of the present invention is to detect static electricity or electrical stress that damages a magnetic head element in a manufacturing process.

1 表面に絶縁膜を有する導体または半導体による基板の絶縁膜上に、導体による2つの電極パッドと、電極パッドの片方と基板とを導通させる構造と、電極パッド間を接続するヒューズ配線とを形成し、帯電量評価素子とする。(図1参照)
2 前記の構成において、2つの電極パッド間に、ヒューズ配線とは別の電気配線を構成し、(すなわち同様の配線を2組構成し、)片方の配線(ヒューズ配線)のみを覆う保護レジストを形成する。(図3参照)
3 表面に絶縁膜を有する導体または半導体による基板の絶縁膜上に、
導体による2つの電極パッドと、電極パッドの片方と基板とを導通させる構造と、電極パッド間を接続するヒューズ配線と、ヒューズ配線を覆う保護レジストとによる単位素子を複数設ける。更に、導体による外部との接続電極となる接続パッドと、単位素子の基板と導通する電極パッド間と接続パッドとを接続する導体パターンと、単位素子の他の電極パッド間と接続パッドとを接続する導体パターンとを設けることにより帯電量評価素子として構成する。(図4参照)
以上の構成は電流モードによる損傷を検出するための構成(電流型)である。ヒューズ両端の電極パッドに流入するイオンや電子により、電極パッド間に電位差が発生し、ヒューズを電流が流れる。このとき発生する熱によって起こるヒューズの抵抗変化を測定することにより、MRヘッドのピン反転不良モードのESD現象の発生の可能性を検出する。
1の構成は、その基本構成である。2および3の構成は、エッチング過程で保護レジストのない配線が切断されたとき、ヒューズ配線に不安定な電流が流れることによるヒューズの抵抗変化を検出する。
4 表面に絶縁膜を有する導体または半導体による基板の絶縁膜上に、導体による2つの電極パッドを設ける。電極パッドの片方と基板とを導通させる構造とし、電極パッドの間にギャップ構造を設ける。
5 さらに、両電極パッドのギャップ構造の下に、その下にある基板の絶縁膜より表面抵抗の低い材料による高抵抗膜を配置する。材料としては半導体などが考えられる。(図2参照)
以上、4と5の構成は、電圧モードによる損傷を検出するための構成(電圧型)である。
電気的に浮いた電極に電荷が蓄積され間隙部の絶縁が破壊されることによる、磁気ヘッド素子の絶縁破壊モードのESD現象を検出することを狙いとする。5の構成は、両電極パッド間の間隙に表面抵抗の低い膜を配置することにより、電位差が低くても対応できるようにした、感度を高くする構成である。
6 請求項1または請求項記載の帯電量評価素子(電流型)と、請求項3に記載の帯電量評価素子(電圧型)との両方を基板上に設ければ両方の破壊モードを検出できる。
7 以上の帯電量評価素子を基板上に寸法・形状を変えて複数形成すれば(図5参照)、帯電量(損傷程度)を定量的に判定できる。
8 これらの帯電量評価素子を、磁気ディスクヘッド用ウエハと同サイズのウエハ上に形成(図6参照)すれば、プロセス装置におけるイオン濃度の分布や強度の調整に利用できる。また、適宜、磁気ディスクヘッド用ウエハに混在させることにより、磁気ヘッド素子製造過程のどこで異常が発生するかを、また、プロセス装置等の時間的変動を検出できる。
9 磁気ヘッド素子を形成する過程の初期段階に、磁気ヘッド素子の形成と並行して(あるいはその前に)、磁気ディスクヘッド用ウエハ内の一部に帯電量評価素子を形成する(図7参照)ならば、直接的に磁気ヘッド素子の製造過程における帯電量、ひいては損傷程度を検出できる。
1 Conductor having an insulating film on the surface or semiconductor insulating substrate film, two electrode pads made of a conductor, a structure for electrically connecting one of the electrode pads and the substrate, and a fuse wiring connecting the electrode pads are formed. Thus, a charge amount evaluation element is obtained. (See Figure 1)
2 In the above-described configuration, an electrical wiring different from the fuse wiring is formed between the two electrode pads (that is, two sets of similar wiring are configured) and a protective resist covering only one wiring (fuse wiring) is provided. Form. (See Figure 3)
3 On the insulating film of the substrate made of a conductor or semiconductor having an insulating film on the surface,
A plurality of unit elements each including two electrode pads made of a conductor, a structure for electrically connecting one of the electrode pads and the substrate, a fuse wiring connecting the electrode pads, and a protective resist covering the fuse wiring are provided. Furthermore, a connection pad that is a connection electrode to the outside by a conductor, a conductive pattern that connects the connection pad between the electrode pads that are electrically connected to the substrate of the unit element, and a connection pad that is connected between the other electrode pads of the unit element By providing a conductive pattern to be configured, it is configured as a charge amount evaluation element. (See Figure 4)
The above configuration is a configuration (current type) for detecting damage due to the current mode. Due to ions and electrons flowing into the electrode pads at both ends of the fuse, a potential difference is generated between the electrode pads, and a current flows through the fuse. By measuring the resistance change of the fuse caused by the heat generated at this time, the possibility of occurrence of the ESD phenomenon in the pin reversal failure mode of the MR head is detected.
The configuration 1 is the basic configuration. The configurations 2 and 3 detect a change in resistance of the fuse due to an unstable current flowing through the fuse wiring when the wiring without the protective resist is cut during the etching process.
4 On the insulating film of the substrate made of a conductor or semiconductor having an insulating film on the surface, two electrode pads made of a conductor are provided. One electrode pad is electrically connected to the substrate, and a gap structure is provided between the electrode pads.
5. Further, a high resistance film made of a material having a lower surface resistance than the insulating film of the underlying substrate is disposed under the gap structure of both electrode pads. As a material, a semiconductor or the like can be considered. (See Figure 2)
As described above, the configurations 4 and 5 are configurations (voltage type) for detecting damage due to the voltage mode.
The aim is to detect the ESD phenomenon in the dielectric breakdown mode of the magnetic head element due to the accumulation of electric charges in the electrically floating electrode and the breakdown of the gap. In the configuration 5, a film having a low surface resistance is arranged in the gap between the two electrode pads so that the sensitivity can be increased even when the potential difference is low.
6 claim 1 or claim 2, wherein the charge quantity evaluation device (the current type), both detect the failure mode both be provided on a substrate and a quantity of charge evaluation device according to claim 3 (voltage type) it can.
If a plurality of charge quantity evaluation elements having a size of 7 or more are formed on the substrate (see FIG. 5), the charge quantity (degree of damage) can be quantitatively determined.
8 If these charge amount evaluation elements are formed on a wafer having the same size as the magnetic disk head wafer (see FIG. 6), they can be used for adjusting the ion concentration distribution and intensity in the process apparatus. Further, by appropriately mixing the wafers for the magnetic disk head, it is possible to detect where the abnormality occurs in the magnetic head element manufacturing process and temporal variations of the process apparatus or the like.
9 At the initial stage of the process of forming the magnetic head element, in parallel with (or before) the formation of the magnetic head element, a charge amount evaluation element is formed on a part of the magnetic disk head wafer (see FIG. 7). ), It is possible to directly detect the charge amount in the manufacturing process of the magnetic head element, and hence the degree of damage.

本発明は、実際の磁気ヘッド素子の製造時に起きている現象を捉えることにより、ウエハ工程において静電気や電気的ストレスに起因する素子の損傷を定量的に評価し、磁気ヘッド素子を高歩留まりで生産するための指針を得ることができる。すなわち、磁気ヘッド素子製造工程において、磁気ヘッド素子に特有の二つの破壊モード(電流モードと電圧モード)を正確に捉えることができる。そのためプロセス条件のフィードバックを短期間で行うことができる。その結果、歩留まりを高め、大幅なコスト削減が可能となる。   The present invention captures phenomena that occur during the manufacture of actual magnetic head elements, quantitatively evaluates element damage caused by static electricity and electrical stress in the wafer process, and produces magnetic head elements at a high yield. You can get guidelines to do that. That is, in the magnetic head element manufacturing process, two breakdown modes (current mode and voltage mode) unique to the magnetic head element can be accurately captured. Therefore, the process conditions can be fed back in a short period of time. As a result, the yield can be increased and the cost can be significantly reduced.

平面素子として構成できるため製造が容易である。また、磁気ヘッド素子製造プロセスとの互換性があることから、磁気ヘッド素子のウエハ内に帯電評価素子を作りこむことが可能である。すなわち、磁気ヘッド素子の製造時に直接的に静電気損傷を評価することが可能となる。   Since it can be configured as a planar element, it is easy to manufacture. In addition, since it is compatible with the magnetic head element manufacturing process, it is possible to build a charge evaluation element in the wafer of the magnetic head element. That is, it is possible to directly evaluate electrostatic damage at the time of manufacturing the magnetic head element.

さらに、帯電量評価素子が表面に露出しているため、損傷が大きい場合は、静電気損傷による素子の変化を光学顕微鏡で観察可能であり、評価工数の削減、短縮が可能となる。   Further, since the charge amount evaluation element is exposed on the surface, if the damage is large, the change of the element due to electrostatic damage can be observed with an optical microscope, and the number of evaluation steps can be reduced or shortened.

帯電量評価素子の構造例1
ヒューズタイプ(電流型)の構造例を図1により説明する。
Structure example 1 of charge quantity evaluation element
A structural example of a fuse type (current type) will be described with reference to FIG.

図1に示すように、左右に二つの電極パッド31,32が形成されており、それを接続するようにヒューズ形状の電気配線41が形成されている。電極パッドの一方32はSiO2絶縁膜2に開けたコンタクトホール5を介してシリコン基板1と電気的に導通され、もう一方の電極パッド31はSiO2絶縁膜2によりシリコン基板1とは電気的に絶縁されている。例えば、ヒューズ配線材としてはAlを用い、二つの電極パッド31,32は200-300μm、300-800μm程度の大きさとし、材料はAuを使用すればよい。これらは磁気ヘッド素子の形成プロセスで普通に使われる材料である。同様に基板1は磁気ヘッド素子用の導体を用いてもよい。電極パッドにはCuやAlを用いてもよい。   As shown in FIG. 1, two electrode pads 31 and 32 are formed on the left and right, and a fuse-shaped electric wiring 41 is formed so as to connect them. One of the electrode pads 32 is electrically connected to the silicon substrate 1 through a contact hole 5 opened in the SiO 2 insulating film 2, and the other electrode pad 31 is electrically insulated from the silicon substrate 1 by the SiO 2 insulating film 2. Has been. For example, Al is used as the fuse wiring material, the two electrode pads 31 and 32 are about 200-300 μm and 300-800 μm, and the material is Au. These are materials commonly used in the process of forming a magnetic head element. Similarly, the substrate 1 may use a conductor for a magnetic head element. Cu or Al may be used for the electrode pad.

以下に、電流型の帯電量評価素子における動作について説明する。   The operation of the current type charge amount evaluation element will be described below.

この帯電量評価素子をプラズマ装置などのプロセスチャンバー内に導入すると、二つの電極パッド31,32に電子やイオンが流入する。基板1と電気的に導通されている図中左側の電極パッド32に流入した電子やイオンはコンタクトホール5を介して基板1に流れ込む。また、基板1とは電気的に絶縁されている右側の電極パッド31に流入した電子やイオンはヒューズ状の電気配線41を通して左側の電極パッド32に流入し、さらにコンタクトホール5を介して基板1に流れ込む。このときの電流量に応じて、ヒューズ状の電気配線41の抵抗が変化する。これは発熱により形状や膜質が変わるためである。さらに、過大電流が流れた時にはヒューズ状の電気配線41が切断される。   When this charge amount evaluation element is introduced into a process chamber such as a plasma apparatus, electrons and ions flow into the two electrode pads 31 and 32. Electrons and ions that have flowed into the electrode pad 32 on the left side in the figure, which is electrically connected to the substrate 1, flow into the substrate 1 through the contact holes 5. Electrons and ions that have flowed into the right electrode pad 31 that is electrically insulated from the substrate 1 flow into the left electrode pad 32 through the fuse-like electric wiring 41, and further through the contact hole 5. Flow into. The resistance of the fuse-like electrical wiring 41 changes according to the amount of current at this time. This is because the shape and film quality change due to heat generation. Further, when an excessive current flows, the fuse-like electrical wiring 41 is cut.

プローブにより、電極パッド31,32を介して、ヒューズ状の電気配線41の抵抗値(変化)を測定することにより、流入した電子やイオンの量を観測・判定することができる。   By measuring the resistance value (change) of the fuse-like electric wiring 41 through the electrode pads 31 and 32 with the probe, the amount of electrons and ions that flowed in can be observed and determined.

ヒューズ状電気配線41の長さや幅、厚さ、材料などを調整することで所望の感度に設定することが可能である。また、左右の電極パッド形状や寸法、面積比を調整することで、同じく感度の調整が可能となる。   It is possible to set the desired sensitivity by adjusting the length, width, thickness, material, and the like of the fuse-like electric wiring 41. Further, the sensitivity can be similarly adjusted by adjusting the shape, size, and area ratio of the left and right electrode pads.

以下に、本構造の作製手順について説明する。   A procedure for manufacturing this structure will be described below.

1)SiO2絶縁膜付きシリコン基板を用意する
2)コンタクトホールパターンを形成し、フッ酸で開口を形成する
3)ヒューズ材料としてAl膜を蒸着法、スパッタ法などにより300Å程度成膜する
4)レジストを用いてヒューズパターンを形成し、塩素系ガスを用いたドライエッチングにてヒューズ形状を形成する
5)電極パッドリフトオフ用のレジストパターンを形成する
6)電極パッド材料としてAu膜を3000Å程度、その下地材料としてTi膜を100Å程度、蒸着法、スパッタ法などにより成膜する
7)リフトオフ用レジストを除去し、素子が完成する
8)必要に応じて裏面の導通処理やヒューズ上や片側電極パッド上への保護レジスト形成を行う。
1) Prepare a silicon substrate with SiO2 insulation film
2) Form a contact hole pattern and form an opening with hydrofluoric acid
3) About 300mm thick Al film is deposited as a fuse material by vapor deposition or sputtering.
4) A fuse pattern is formed using a resist, and a fuse shape is formed by dry etching using a chlorine-based gas.
5) Form a resist pattern for electrode pad lift-off
6) About 3000mm of Au film as electrode pad material, about 100mm of Ti film as the underlying material, deposited by vapor deposition method, sputtering method, etc.
7) The lift-off resist is removed to complete the device.
8) Conduct backside continuity treatment and protective resist formation on the fuse or one side electrode pad as necessary.

このようにして、図1に示す構造の帯電量評価素子が完成する。   In this way, the charge amount evaluation element having the structure shown in FIG. 1 is completed.

帯電量評価素子の構造例2
ギャップタイプ(電圧型)の構造例を図2により説明する。
Structure example 2 of charge quantity evaluation element
A structural example of a gap type (voltage type) will be described with reference to FIG.

図2に示すように、左右に二つの電極パッド31,32が形成されており、そのパッド間距離が数μmとなるようにAlによるギャップ構造33が形成されている。また、ギャップ構造33の下には高抵抗Si膜6が形成されている。二つの電極パッド31,32はAu/Tiで出来ており、電極パッドの一方32はコンタクトホール5によりシリコン基板1と電気的に導通され、もう一方の電極パッド31はSiO2絶縁膜2を介してシリコン基板1とは電気的に絶縁されている。   As shown in FIG. 2, two electrode pads 31 and 32 are formed on the left and right, and an Al gap structure 33 is formed so that the distance between the pads is several μm. A high resistance Si film 6 is formed under the gap structure 33. The two electrode pads 31 and 32 are made of Au / Ti, one of the electrode pads 32 is electrically connected to the silicon substrate 1 through the contact hole 5, and the other electrode pad 31 is interposed through the SiO 2 insulating film 2. The silicon substrate 1 is electrically insulated.

続いて、ギャップタイプの帯電量評価素子における動作について説明する。   Next, the operation of the gap type charge amount evaluation element will be described.

この帯電量評価素子をプロセスチャンバー内に導入すると、二つの電極パッド31,32に電子やイオンが流入する。基板1と電気的に導通されている左側の電極パッド32に流入した電子やイオンはコンタクトホール5を介して基板に流れ込み、さらにはそれがアースを介してグラウンド電位に流れ込むため、電位はほぼ0Vとなる。また、基板1とは電気的に絶縁されている右側の電極パッド31に流入した電子やイオンは次第に蓄積され、ある電位を持つようになる。このため、左側の電極パッド32と右側の電極パッド31間には電位差が発生することになる。この時、高抵抗Si膜6上に形成されている微少なギャップ33間の表面抵抗を通して電流が流れてギャップ間の抵抗すなわち両電極パッド間の抵抗が変化する。流入した電子やイオンの量が多ければ、ついには導通状態となる。この抵抗変化を測定すれば、プロセスチャンバー内で発生した電位を観測することができる。ギャップ構造部分の間隔、形状や高抵抗Si領域の材料、抵抗率などを調整することで所望の感度に設定が可能である。また、左右の電極パッド31,32の形状や寸法、大きさの比を調整することで、同じく感度の調整が可能となる。   When this charge amount evaluation element is introduced into the process chamber, electrons and ions flow into the two electrode pads 31 and 32. Electrons and ions that have flowed into the left electrode pad 32 that is electrically connected to the substrate 1 flow into the substrate through the contact hole 5, and further flow into the ground potential through the ground, so that the potential is approximately 0V. It becomes. Further, electrons and ions that have flowed into the right electrode pad 31 that is electrically insulated from the substrate 1 are gradually accumulated and have a certain potential. Therefore, a potential difference is generated between the left electrode pad 32 and the right electrode pad 31. At this time, a current flows through the surface resistance between the minute gaps 33 formed on the high-resistance Si film 6, and the resistance between the gaps, that is, the resistance between both electrode pads changes. If the amount of electrons and ions that flowed in is large, the conductive state is finally reached. If this resistance change is measured, the potential generated in the process chamber can be observed. The desired sensitivity can be set by adjusting the gap structure portion interval, shape, material of the high-resistance Si region, resistivity, and the like. Further, the sensitivity can be similarly adjusted by adjusting the ratio of the shape, size, and size of the left and right electrode pads 31 and 32.

本構造の作製手順について説明する。   A manufacturing procedure of this structure will be described.

1)SiO2付きシリコン基板を用意する
2)高抵抗Si層をCVD法などにより2000Å程度成膜する。
1) Prepare a silicon substrate with SiO2.
2) A high-resistance Si layer is formed to about 2000 mm by CVD method.

3)レジストを用いて高抵抗Siパターンを形成し、硝酸系エッチャントを用いたウェットエッチングにて高抵抗Siパターン形状を形成する。   3) A high resistance Si pattern is formed using a resist, and a high resistance Si pattern shape is formed by wet etching using a nitric acid-based etchant.

4)コンタクトホールパターンを形成し、フッ酸で開口を形成する。   4) A contact hole pattern is formed, and an opening is formed with hydrofluoric acid.

5)電極パッド材料としてAu膜を3000Å程度、その下地材料としてTi膜を100Å程度、蒸着法、スパッタ法などにより成膜する。   5) An Au film as an electrode pad material is about 3000 mm, and a Ti film as a base material is about 100 mm, formed by vapor deposition, sputtering, or the like.

6)レジストを用いて電極パッドパターンを形成し、王水、フッ硝酸を用いたウェットエッチングにて電極パッドパターン形状を形成する。   6) An electrode pad pattern is formed using a resist, and an electrode pad pattern shape is formed by wet etching using aqua regia and hydrofluoric acid.

7)ギャップ構造を、Alを材料として蒸着法、スパッタ法などにより300Å程度の膜を成膜する。   7) A film of about 300 mm thick is formed by vapor deposition or sputtering using Al as a material for the gap structure.

8)レジストを用いてギャップパターン形状を形成し、塩素系ガスを用いたドライエッチングにてギャップ構造形状を形成する。   8) A gap pattern shape is formed using a resist, and a gap structure shape is formed by dry etching using a chlorine-based gas.

9)必要に応じて裏面の導通処理やギャップ上や片側電極パッド上への保護レジスト形成を行う
このようにして、図2に示す構造の帯電量評価素子が完成する。
9) Conducting the back surface as necessary, and forming a protective resist on the gap or one-side electrode pad In this way, the charge amount evaluation element having the structure shown in FIG. 2 is completed.

帯電量評価素子の構造例3
ヒューズタイプの帯電量評価素子において、ヒューズ状配線の他に左右の電極パッド間に導通配線を持つ場合の構造例を説明する。
Example 3 of structure of charge amount evaluation element
In the fuse type charge amount evaluation element, a structural example in the case where a conductive wiring is provided between the left and right electrode pads in addition to the fuse-like wiring will be described.

図3に示すように、左右に二つの電極パッドが形成され、それを接続するようにAl製のヒューズ状の電気配線41が形成されているところまでは実施例1(図1)と同様の構造である。これに加えて、左右の電極を接続する導通パターン(電気配線2)42が形成されることが特徴であり、この導通パターンもAlでよい。抵抗変化を検出するためのヒューズ状配線パターン(電気配線1)部にはレジストによる保護膜7が形成され、もう一方の導通パターン(電気配線2)42は露出したままになっている。   As shown in FIG. 3, two electrode pads are formed on the left and right, and up to the point where an Al fuse-like electrical wiring 41 is formed so as to connect them, the same as in the first embodiment (FIG. 1). Structure. In addition to this, a conductive pattern (electric wiring 2) 42 for connecting the left and right electrodes is formed, and this conductive pattern may also be Al. A protective film 7 made of resist is formed on the fuse-like wiring pattern (electric wiring 1) portion for detecting a resistance change, and the other conductive pattern (electric wiring 2) 42 is left exposed.

この形状の帯電量評価素子をエッチング系のプロセス装置のプロセスチャンバー内に導入する。各材料のエッチングが進行すると電気配線2が切断される。この瞬間に不安定な電荷移動が発生することが経験上知られており、本評価素子では、この時の挙動を検出することができる。   The charge amount evaluation element having this shape is introduced into a process chamber of an etching process apparatus. As the etching of each material proceeds, the electrical wiring 2 is cut. It is known from experience that unstable charge transfer occurs at this moment, and this evaluation element can detect the behavior at this time.

帯電量評価素子の構造例4
ヒューズタイプの帯電量評価素子において、複数の電極パッドが互いに接続され、これらがウエハ外部と電気的に導通するような配線パターン形状を持つ場合の構造例を説明する。
Structure example 4 of charge quantity evaluation element
In the fuse type charge amount evaluation element, a structure example in which a plurality of electrode pads are connected to each other and have a wiring pattern shape that is electrically connected to the outside of the wafer will be described.

図4に示すように、左右に二つの電極パッドが形成され、それを接続するようにAl製のヒューズが形成されているところまでは実施例1(図1)と同様の構造である。この構造が複数あり、これに加えて、各左右それぞれの電極パッド同士を接続する導通パターン91,92が形成され、外部との電気的導通をとるための外部接続用パッド8まで導通パターンが接続されていることが特徴であり、この導通パターンもAlで作製されている。   As shown in FIG. 4, the structure is the same as that of the first embodiment (FIG. 1) until two electrode pads are formed on the left and right and an Al fuse is formed so as to connect them. There are a plurality of such structures, and in addition to this, conductive patterns 91 and 92 for connecting the left and right electrode pads are formed, and the conductive patterns are connected to the external connection pads 8 for electrical connection with the outside. This conductive pattern is also made of Al.

この形状の帯電量評価素子をプロセスチャンバー内に導入すると、外部接続用パッド8がプロセス装置内でアース電位の抑え治具と接触し、グラウンド電位に落ちることになる。エッチング系のプロセス装置では各材料のエッチングが進行すると導通パターンが切断される。この瞬間に不安定な電荷移動が発生する。本評価素子では、この時の挙動を検出することができる。   When the charge amount evaluation element having this shape is introduced into the process chamber, the external connection pad 8 comes into contact with the earth potential restraining jig in the process apparatus and falls to the ground potential. In the etching process apparatus, the conductive pattern is cut as the etching of each material proceeds. At this moment, unstable charge transfer occurs. In this evaluation element, the behavior at this time can be detected.

帯電量評価素子の構造例5
図5は、実施例1及び実施例2で示した、ヒューズ型(電流型)評価素子とギャップ型(電圧型)評価素子とを同一基板上に形成し、電流モード、電圧モードの二つの不良モードを同一基板で捉えることが出来るようにしたレイアウトの例である。(a)〜(e)はヒューズ型素子、(f)〜(j)はギャップ型素子を示している。
Structure example 5 of charge amount evaluation element
FIG. 5 shows that the fuse-type (current-type) evaluation element and the gap-type (voltage-type) evaluation element shown in Example 1 and Example 2 are formed on the same substrate and have two defects, current mode and voltage mode. This is an example of a layout in which modes can be captured on the same substrate. (a) to (e) are fuse type elements, and (f) to (j) are gap type elements.

ここで、ヒューズ型素子のうち(a)〜(c)は、左右の電極パッドの大きさの比(アンテナ比)をそれぞれ1:4、1:2、1:1と変更し感度を変化させている。同様にギャップ型素子のうち(f)〜(h)も、アンテナ比を変更して感度を変更させている例である。また、ヒューズ型素子のうち(c)〜(e)は、ヒューズ幅をそれぞれ0.8μm、1.0μm、0.6μmと変更し、感度を変化させており、同様にギャップ型素子のうち(h)〜(j)は、ギャップ間隔をそれぞれ1.5μm、2.0μm、1.0μmと変更し、感度を変化させている。   Here, (a) to (c) of the fuse-type elements change the sensitivity by changing the ratio of the size of the left and right electrode pads (antenna ratio) to 1: 4, 1: 2, and 1: 1, respectively. ing. Similarly, (f) to (h) of the gap type elements are examples in which the sensitivity is changed by changing the antenna ratio. Among the fuse type elements (c) to (e), the fuse width is changed to 0.8 μm, 1.0 μm, and 0.6 μm, respectively, and the sensitivity is changed. In (j), the gap interval is changed to 1.5 μm, 2.0 μm, and 1.0 μm, respectively, and the sensitivity is changed.

このように、素子寸法や形状、材質をそれぞれ変化させることで感度調節が可能となり、基板に与える損傷の大きさの測定が可能となる。   In this manner, sensitivity can be adjusted by changing the element size, shape, and material, and the magnitude of damage to the substrate can be measured.

帯電量評価素子の構造例7
構造例5に示したものを1組とし、図6に示すようにウエハW上に配置することで、ウエハ面内での不良発生分布を観測することが可能となる。このような評価用ウエハを磁気ヘッド素子を形成するためのウエハに適宜混在させることにより磁気ヘッド素子の製造プロセス全体の時間的変化を調べることができる。
Structural example 7 of charge quantity evaluation element
By disposing one set shown in the structural example 5 on the wafer W as shown in FIG. 6, it is possible to observe the defect occurrence distribution in the wafer plane. By appropriately mixing such an evaluation wafer with a wafer for forming a magnetic head element, it is possible to examine temporal changes in the entire manufacturing process of the magnetic head element.

以上の例はウエハ単位でプロセスの状況を調べるための素子構成を示した。従って、基板はシリコンを用いる例を示したが、これに限られるものではない。磁気ヘッド用のウエハ、すなわち導体基板であってもよい。   The above example has shown the element structure for investigating the process condition in wafer units. Therefore, although the example which uses a silicon | silicone was shown, the board | substrate is not restricted to this. It may be a magnetic head wafer, that is, a conductor substrate.

帯電量評価素子の構造例7
図7は、実施例5で示した1組の素子を、磁気ヘッド素子形成用ウエハW上に形成した例である。
Structural example 7 of charge quantity evaluation element
FIG. 7 shows an example in which the one set of elements shown in the fifth embodiment is formed on the magnetic head element forming wafer W. FIG.

磁気ヘッド素子は一定数ごとにまとめられローバーRと呼ばれる。磁気ヘッド素子が並ぶローバーR内に本発明の帯電量評価素子が組み込まれており、ローバーRはウエハ上に多数形成されている。これにより、磁気ヘッド素子がプロセス中に受けるダメージの評価がローバー単位で可能となる。   The magnetic head elements are grouped into a certain number and are called row bars R. The charge amount evaluation element of the present invention is incorporated in a row bar R in which magnetic head elements are arranged, and a large number of row bars R are formed on the wafer. This makes it possible to evaluate the damage to the magnetic head element during the process in units of rover.

以上のいずれの実施例の評価素子の場合にも、作製手順、材料や形状、寸法などはここで示した例に限定されるものではないことは言うまでも無い。
・抵抗変化のデータ
ヒューズタイプの検出感度測定結果の一例を図8に示す。電極パッド間に1V, 50nsパルスを印加したとき破壊が確認されており、ESD検出に十分な感度を持っていることが確認できている。
Needless to say, in the case of the evaluation element of any of the above embodiments, the production procedure, material, shape, dimensions, and the like are not limited to the examples shown here.
-Resistance change data An example of the fuse type detection sensitivity measurement result is shown in FIG. Destruction has been confirmed when a 1V, 50ns pulse is applied between the electrode pads, and it has been confirmed that it has sufficient sensitivity for ESD detection.

図9にヒューズタイプの帯電量評価素子を装置に投入した場合の抵抗値変化の例を示す
。いずれのグラフも、横軸が装置投入前の抵抗値、縦軸が装置投入後の抵抗値を示している。(a)は、プロセス装置内での異常帯電が見られず、素子の抵抗に変化が見られなかった例である。装置投入前後で抵抗値に違いがないため、グラフは直線を示す。一方、(b)はプロセス装置内で異常帯電が見られたため、素子の抵抗に変化が見られた例である。装置投入前に比べて投入後では抵抗値が大きくなっており、抵抗値が最大値を示しているものは、ヒューズが完全に切断されてしまった例を示している。このように、抵抗値が電流により変化する他、最終的には溶断に到る場合など、素子設計寸法によってさまざまな現象を捉えることができる。
「以上の実施例1〜7を含む実施形態に関し、更に以下の付記を開示する。」
〔付記1〕
表面に絶縁膜を有する導体または半導体による基板の絶縁膜上に、
導体による2つの電極パッドと、
前記電極パッドの片方と前記基板とを導通させる構造と、
前記電極パッド間を接続するューズ配線と
前記ヒューズ配線を覆う保護膜と、
前記電極パッド間を接続する前記ヒューズ配線とは別の配線パターンと
を有することを特徴とする帯電量評価素子。
〔付記2〕
表面に絶縁膜を有する導体または半導体による基板の絶縁膜上に、
導体による2つの電極パッドと、
前記電極パッドの片方と前記基板とを導通させる構造と、
前記電極パッド間を接続するューズ配線と、
前記ヒューズ配線を覆う保護膜と
前記電極パッド間を接続する前記ヒューズ配線とは別の配線パターンと
を有する
複数の単位素子と、
導体による外部との接続電極となる接続パッドと、
前記単位素子の前記基板と導通する前記電極パッド間と前記接続パッドとを接続する導体パターンと、
前記単位素子の他の前記電極パッド間と前記接続パッドとを接続する導体パターンと
により構成されることを特徴とする帯電量評価素子。
〔付記3〕
表面に絶縁膜を有する導体または半導体による基板の絶縁膜上に、
導体による2つの電極パッドと、
前記電極パッドの片方と前記基板とを導通させる構造と、
前記両電極パッドの間のギャップ構造と、
前記ギャップ構造の下に、前記基板に前記絶縁膜より表面抵抗の低い材料による膜と
を有することを特徴とする帯電量評価素子。
〔付記4〕
付記1または2の記載の帯電量評価素子と、付記3に記載の帯電量評価素子との両方を基板上に有する
ことを特徴とする帯電量評価素子。
〔付記5〕
付記1ないし付記3に記載の帯電量評価素子が、基板上に寸法・形状を変えて複数形成されていることを特徴とする帯電量評価素子。
〔付記6〕
付記1ないし付記5に記載の帯電量評価素子が形成されているウエハ。
〔付記7〕
磁気ディスクヘッド用ウエハに、磁気ヘッド素子を形成する過程と並行して付記1ないし付記5に記載の帯電量評価素子を形成する
ことを特徴とする製造方法。
FIG. 9 shows an example of a change in resistance value when a fuse-type charge amount evaluation element is inserted into the apparatus. In all the graphs, the horizontal axis represents the resistance value before the apparatus is turned on, and the vertical axis represents the resistance value after the apparatus is turned on. (a) is an example in which no abnormal charging was observed in the process apparatus and no change was observed in the resistance of the element. Since there is no difference in resistance value before and after the introduction of the device, the graph shows a straight line. On the other hand, (b) shows an example in which a change in the resistance of the element was observed because abnormal charging was observed in the process apparatus. The resistance value is larger after the introduction than before the introduction of the device, and the resistance value showing the maximum value indicates an example in which the fuse is completely cut. In this way, various phenomena can be captured depending on the element design dimensions, such as when the resistance value changes depending on the current, and finally fusing.
“The following additional notes are disclosed with respect to the embodiments including the above Examples 1 to 7”.
[Appendix 1]
On the insulating film of the substrate made of a conductor or semiconductor having an insulating film on the surface,
Two electrode pads with conductors;
A structure for conducting the one substrate and one of the electrode pads,
And fuses wiring connecting between the electrode pads,
A protective film covering the fuse wiring;
A charge amount evaluation element having a wiring pattern different from the fuse wiring for connecting the electrode pads .
[Appendix 2]
On the insulating film of the substrate made of a conductor or semiconductor having an insulating film on the surface,
Two electrode pads with conductors;
A structure for conducting the one substrate and one of the electrode pads,
And fuses wiring connecting between the electrode pads,
A protective layer covering the fuses wires,
And a different wiring pattern and the fuses wiring connecting between the electrode pads
A plurality of unit elements;
A connection pad to be an external connection electrode by a conductor;
A conductor pattern connecting the connection pads and the electrode pads that are electrically connected to the substrate of the unit element;
A conductor pattern connecting between the other electrode pads of the unit element and the connection pads;
Charge evaluation device characterized Rukoto is composed of.
[Appendix 3]
On the insulating film of the substrate made of a conductor or semiconductor having an insulating film on the surface,
Two electrode pads with conductors;
A structure for conducting the one substrate and one of the electrode pads,
A gap structure between the electrode pads;
Under the gap structure, a film made of a material having a lower surface resistance than the insulating film is formed on the substrate.
Charge evaluation device characterized by having.
[Appendix 4]
Both the charge amount evaluation element described in appendix 1 or 2 and the charge amount evaluation element described in appendix 3 are provided on the substrate.
Charge amount evaluation element characterized by the above.
[Appendix 5]
A charge amount evaluation element according to any one of appendices 1 to 3, wherein a plurality of charge amount evaluation elements are formed on the substrate with different dimensions and shapes.
[Appendix 6]
A wafer on which the charge amount evaluation element according to appendix 1 to appendix 5 is formed.
[Appendix 7]
The charge amount evaluation element according to appendix 1 to appendix 5 is formed on the magnetic disk head wafer in parallel with the process of forming the magnetic head element.
The manufacturing method characterized by the above-mentioned.

電流型帯電評価素子の構造例(実施例1)Example of structure of current-type charging evaluation element (Example 1) 電圧型帯電評価素子の構造例(実施例2)Example of structure of voltage-type charging evaluation element (Example 2) 電流型帯電評価素子の構造例(実施例3)Example of structure of current-type charging evaluation element (Example 3) 電流型帯電評価素子の構造例(実施例4)Example of structure of current-type charging evaluation element (Example 4) 帯電評価素子を多数形成した例(実施例5)Example in which a large number of charging evaluation elements are formed (Example 5) 帯電評価素子を多数ウエハ上に形成した例(実施例6)Example in which a large number of charge evaluation elements are formed on a wafer (Example 6) 帯電評価素子を磁気ヘッドウエハ上に形成した例(実施例7)Example (Example 7) in which the charge evaluation element was formed on the magnetic head wafer 電流型帯電評価素子の検出感度データ例Example of detection sensitivity data of current-type charging evaluation element 電流型帯電評価素子の抵抗変化データ例Example of resistance change data of current-type charging evaluation element ラングミュアプローブによる電流モニタ例Example of current monitoring with Langmuir probe

符号の説明Explanation of symbols

1 基板
2 絶縁膜
31、32 電極パッド
33 電極パッドの間隙構造
4、41 ヒューズ配線
42 電気配線
5 コンタクトホール
6 高抵抗膜
7 保護レジスト
8 外部接続パッド
91,92 導通パターン
R ローバー
W ウエハ
DESCRIPTION OF SYMBOLS 1 Substrate 2 Insulating film 31, 32 Electrode pad 33 Electrode pad gap structure 4, 41 Fuse wiring 42 Electrical wiring 5 Contact hole 6 High resistance film 7 Protective resist 8 External connection pad 91, 92 Conduction pattern R Rover
W wafer

Claims (3)

表面に絶縁膜を有する導体または半導体による基板の絶縁膜上に、
導体による2つの電極パッドと、
前記電極パッドの片方と前記基板とを導通させる構造と、
前記電極パッド間を接続するヒューズ配線と、
前記ヒューズ配線を覆う保護膜と、
前記電極パッド間を接続する前記ヒューズ配線とは別の配線パターンと
を有することを特徴とする帯電量評価素子。
On the insulating film of the substrate made of a conductor or semiconductor having an insulating film on the surface,
Two electrode pads with conductors;
A structure for electrically connecting one of the electrode pads and the substrate;
Fuse wiring connecting the electrode pads;
A protective film covering the fuse wiring;
A charge amount evaluation element having a wiring pattern different from the fuse wiring for connecting the electrode pads.
表面に絶縁膜を有する導体または半導体による基板の絶縁膜上に、
導体による2つの電極パッドと、
前記電極パッドの片方と前記基板とを導通させる構造と、
前記電極パッド間を接続するヒューズ配線と、
前記ヒューズ配線を覆う保護膜と、
前記電極パッド間を接続する前記ヒューズ配線とは別の配線パターンと
を有する
複数の単位素子と、
導体による外部との接続電極となる接続パッドと、
前記単位素子の前記基板と導通する前記電極パッド間と前記接続パッドとを接続する導
体パターンと、
前記単位素子の他の前記電極パッド間と前記接続パッドとを接続する導体パターンと
により構成されることを特徴とする帯電量評価素子。
On the insulating film of the substrate made of a conductor or semiconductor having an insulating film on the surface,
Two electrode pads with conductors;
A structure for electrically connecting one of the electrode pads and the substrate;
Fuse wiring connecting the electrode pads;
A protective film covering the fuse wiring;
A plurality of unit elements having a wiring pattern different from the fuse wiring connecting the electrode pads;
A connection pad to be an external connection electrode by a conductor;
A conductor pattern connecting the connection pads and the electrode pads that are electrically connected to the substrate of the unit element;
A charge amount evaluation element comprising a conductive pattern for connecting between the other electrode pads of the unit element and the connection pad.
請求項1に記載の帯電量評価素子と、請求項2に記載の帯電量評価素子との両Both the charge amount evaluation element according to claim 1 and the charge amount evaluation element according to claim 2
方を基板上に有するOn the substrate
ことを特徴とする帯電量評価素子。Charge amount evaluation element characterized by the above.
JP2005307738A 2005-10-21 2005-10-21 Charge amount evaluation element Expired - Fee Related JP5140917B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005307738A JP5140917B2 (en) 2005-10-21 2005-10-21 Charge amount evaluation element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005307738A JP5140917B2 (en) 2005-10-21 2005-10-21 Charge amount evaluation element

Publications (2)

Publication Number Publication Date
JP2007114127A JP2007114127A (en) 2007-05-10
JP5140917B2 true JP5140917B2 (en) 2013-02-13

Family

ID=38096446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005307738A Expired - Fee Related JP5140917B2 (en) 2005-10-21 2005-10-21 Charge amount evaluation element

Country Status (1)

Country Link
JP (1) JP5140917B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4875014B2 (en) * 2008-03-19 2012-02-15 シャープ株式会社 Charge detection device and document reading device equipped with the same
KR102106036B1 (en) 2013-06-26 2020-05-04 엘지디스플레이 주식회사 Static electricity detection substrate and fabricating method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6412565A (en) * 1987-07-06 1989-01-17 Nec Corp Semiconductor integrated circuit
JPH02294048A (en) * 1989-05-08 1990-12-05 Nec Corp Semiconductor device for detecting static electricity generation level
JPH0817884A (en) * 1994-06-27 1996-01-19 Nec Corp Semiconductor device and measurement thereof
JP2000322715A (en) * 1999-03-11 2000-11-24 Hitachi Metals Ltd Magneto-resistance effect type magnetic head and its manufacture
JP2000322716A (en) * 1999-03-11 2000-11-24 Hitachi Metals Ltd Magneto-resistance effect type magnetic head and its manufacture
JP2001349869A (en) * 2000-06-09 2001-12-21 Hitachi Ltd Element for evaluating charged quantity equipped with antenna structure
JP2003209151A (en) * 2002-01-15 2003-07-25 Sharp Corp Method for measuring potential distribution of semi- insulating film
JP3751598B2 (en) * 2003-02-20 2006-03-01 松下電器産業株式会社 Semiconductor device for charge-up damage evaluation and its evaluation method

Also Published As

Publication number Publication date
JP2007114127A (en) 2007-05-10

Similar Documents

Publication Publication Date Title
US9541514B2 (en) Method and apparatus for diagnosing status of parts in real time in plasma processing equipment
US7081758B2 (en) Inspection pattern, inspection method, and inspection system for detection of latent defect of multi-layer wiring structure
US6569725B1 (en) Thin film transistor array and method for fabricating the same
JP5140917B2 (en) Charge amount evaluation element
US8106476B2 (en) Semiconductor die with fuse window and a monitoring window over a structure which indicates fuse integrity
JP3853260B2 (en) Semiconductor device including evaluation element and failure analysis method using the evaluation element
JP2591799B2 (en) Semiconductor integrated circuit defect detection method and defect detection circuit
JP2009049269A (en) Semiconductor device
JP2007232615A (en) Overcurrent detecting element
JP3473835B2 (en) Thin-film magnetic head assembly and processing method thereof
JP4710756B2 (en) Overcurrent detection element
JP2008211118A (en) Quantity-of-charge evaluation element
US7612371B2 (en) Structure to monitor arcing in the processing steps of metal layer build on silicon-on-insulator semiconductors
US7768268B2 (en) Verification of a ground connection fabrication process for ESD resistors in magnetic heads
JP2008170274A (en) Element for evaluating charge quantity
KR100676612B1 (en) Pad of Semiconductor Device
JP2007134499A (en) Short-circuit gate position detection method for mos semiconductor element
JP4087289B2 (en) Semiconductor device and inspection method thereof
JP2007024719A (en) Evaluation method of semiconductor device
JP2001267386A (en) Test circuit for semiconductor device
TW502362B (en) Semiconductor device capable of detecting defects of gate contact
JPH02310942A (en) Manufacture inspection apparatus of semiconductor device
JP2006032717A (en) Manufacturing method for thin-film element and aggregate
Roesch et al. Measuring IC layout effects on quality and reliability
JPH06120307A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121023

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121105

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5140917

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees